JP4901703B2

JP4901703B2 - 温度補償回路

Info

Publication number: JP4901703B2
Application number: JP2007306980A
Authority: JP
Inventors: 江幸司堀
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-11-28
Filing date: 2007-11-28
Publication date: 2012-03-21
Anticipated expiration: 2027-11-28
Also published as: JP2009130892A; US20090140792A1; US7888987B2

Description

本発明は、温度補償回路に関する。

無線通信機において、特に送信系のパワーアンプ（高周波電力増幅器）では、温度補償が必要となる。

一般的に、エミッタ接地アンプのゲインに関する温度特性をフラットにしたい場合は、アンプに流れる電流をＰＴＡＴ（Proportional To Absolute Temperature）電流、即ち絶対温度に比例する温度特性を有する電流にする。これにより、ゲインの温度特性は理論上はフラットになるといわれている。このため、この手法はエミッタ接地アンプにおいてよく用いられる温度補償手法の一つである。

しかし高周波信号では、実際にはアンプの温度特性は、高温においてゲイン低下という現象が起こる。その理由として、トランジスタのFt（遮断周波数）やメタルの抵抗値増加等、様々な要因が重なってゲインの低下が起きていると考えられる。この結果、従来は高温におけるゲインの温度補償が不十分であった。

後述する特許文献１に開示された技術によれば、信号ラインをダイオードでクランプし、そのダイオードに流れる電流を調整することにより高温時でのゲイン低下を防止している。しかし、高周波信号を処理する回路においては、ダイオードにより生じる損失が大きいので不向きである。このため、この従来技術によっても高温時におけるゲインの低下を防ぐことはできなかった。
特開２００５−２９４１号公報

本発明は、高周波信号を処理する回路において高温領域においてもゲインの温度補償を行うことが可能な温度補償回路を提供することを目的とする。

本発明の一態様による温度補償回路は、絶対温度に比例した電流値を有する第１の電流を出力する電流源と、所定温度に到達するまでの低温領域では電流が流れず、前記所定温度以上の高温領域では前記絶対温度に比例した電流値よりさらに増加した電流値を有する第２の電流を出力するバイアス回路と、エミッタが接地され、前記第１の電流及び第２の電流を加算されてコレクタに供給され、第３の電流をエミッタから出力する第１のトランジスタと、コレクタが電源端子に接続され、エミッタが接地され、ベースが前記第１のトランジスタのベースに接続され、前記第１のトランジスタとセルサイズがｎ（ｎは任意の数）倍のセルサイズを有し、前記第３の電流をｎ倍した電流をエミッタから出力する第２のトランジスタとを備え、前記バイアス回路は、エミッタが電源端子に接続され、絶対温度に比例した電流値を有する第４の電流をベースに供給されて第５の電流をコレクタから出力する第３のトランジスタと、前記第５の電流をコレクタに与えられ、エミッタが接地され、前記第５の電流をエミッタから出力する第４のトランジスタと、エミッタが電源端子に接続され、絶対温度に依存しない電流値を有する第６の電流をベースに供給されて第７の電流をコレクタから出力する第５のトランジスタと、エミッタが電源端子に接続され、絶対温度に比例した電流値を有する第７の電流をベースに供給されて第８の電流をコレクタから出力する第６のトランジスタと、前記第５のトランジスタのコレクタと接地端子との間に接続された第１の抵抗と、前記第６のトランジスタのコレクタと接地端子との間に接続された第２の抵抗と、前記第５のトランジスタのコレクタの電位及び前記第６のトランジスタのコレクタの電位を入力され、相対的な電位差に応じた出力を行う差動増幅器と、エミッタが電源端子に接続され、コレクタが前記第１のトランジスタのコレクタに接続され、前記差動増幅器の出力をベースに与えられて前記第２の電流をコレクタから出力する第７のトランジスタとを有することを特徴とする。

本発明の温度補償回路によれば、高周波信号を処理する回路において高温領域においてもゲインの温度補償を行うことが可能である。

以下、本発明の実施の形態について図面を参照して説明する。

（１）実施の形態１
本発明の実施の形態１による温度補償回路について、その構成を示した図１を参照して説明する。

本実施の形態１は、バイアス回路ＢＣ１と、バイアス回路ＢＣ１の出力がベースに与えられ、コレクタが電源端子、エミッタが接地されたパワーアンプに相当するトランジスタＴｒ１とを有する。ここで、トランジスタＴｒ１に流れるエミッタ電流を、出力電流Ｉ１とする。

この出力電流Ｉ１は、バイアス回路ＢＣ１がトランジスタＴｒ１のベースに与えるバイアス電流により制御される。バイアス回路ＢＣ１は、このパワーアンプにより駆動される回路の性能保証範囲内でゲインの温度特性がフラットになるようにバイアス電流を調整する。

このバイアス電流の調整の手法について、図２を参照して説明する。所定温度ｔ１までの低温領域では、絶対温度と電流とが比例関係となるように、ＰＴＡＴ（Proportional To Absolute Temperature）電流とする。そして所定温度ｔ１以上の高温領域では、点線で示された比例関係よりも実線Ｉ１で示されたように徐々に増加させていく。

このようなバイアス電流を所定温度ｔ１以上の高温領域においてトランジスタＴｒ１に与えることで、図３に示されるように、ゲインが高温になるに従い低下する点線のような温度特性から、実線で示されたように高温領域においてもフラットな温度特性が実現される。

（２）実施の形態２
本発明の実施の形態２による温度補償回路について、その構成を示した図４を用いて説明する。

本実施の形態２は、バイアス回路ＢＣ１１、電流源ＣＳ１１、トランジスタＴｒ１１、Ｔｒ１２、抵抗Ｒ１１、Ｒ１２、パワーアンプとしてのトランジスタＴｒ１３を備えている。

尚、上記実施の形態１との関係において、本実施の形態２におけるバイアス回路ＢＣ１１、トランジスタＴｒ１１及びＴｒ１２、抵抗Ｒ１１及びＲ１２、電流源ＣＳ１１が、上記実施の形態１におけるバイアス回路ＢＣ１に対応する。

ここで、バイアス電流ＢＣ１１からの出力電流を電流Ｉ１２、電流源ＣＳ１１からの出力電流を電流Ｉ１１、トランジスタＴｒ１２に流れるエミッタ電流を電流Ｉ１３、トランジスタＴｒ１３のエミッタ電流を電流Ｉ１４とする。

バイアス回路ＢＣ１１は、外部入力端子ＰＴＡＴから絶対温度に比例して増加するＰＴＡＴ温度係数を有する電流を供給され、外部入力端子ＣＴＡＴ（Complementary To Absolute Temperature）から絶対温度に依存することなく一定値を維持するＣＴＡＴ温度係数を有する電流を供給される。

トランジスタＴｒ１１へのベース電流を無視すると、トランジスタＴｒ１２のコレクタには、バイアス回路ＢＣ１１からの出力電流Ｉ１２と電流源ＣＳ１１からの出力電流Ｉ１１とが加算されたものが供給されて、エミッタ電流Ｉ１３となる。即ち、Ｉ１３＝Ｉ１１＋Ｉ１２の関係にある。

ここでトランジスタＴｒ１１は、トランジスタＴｒ１２、Ｔｒ１３のベース電流補償用に設けられている。

抵抗Ｒ１１と抵抗Ｒ１２はバイアス抵抗であって、抵抗値はｎ：１の関係にある。また、トランジスタＴｒ１２、トランジスタＴｒ１３のセルサイズは１：ｎの関係にある。

これにより、トランジスタＴｒ１２に流れるエミッタ電流Ｉ１３とトランジスタＴｒ１３に流れるエミッタ電流Ｉ１４とが１：ｎの関係となるカレントミラー回路が構成される。

この結果、トランジスタＴｒ１３に流れる電流Ｉ１４は、ｎ＊Ｉ１３（＝Ｉ１１＋Ｉ１２）となる。

ところで、電流源ＣＳ１１はＰＴＡＴ係数を有する電流を出力するＰＴＡＴ電流源とする。この電流が、全温度領域においてトランジスタＴｒ１２に供給され、ｎ倍された電流がトランジスタＴｒ１３に供給される。

一方、バイアス回路ＢＣ１１からの出力電流Ｉ１２は、図５に示されたように所定温度ｔ１以上の高温領域でのみ電流が流れるように制御された電流である。

このような電流Ｉ１１とＩ１２とが加算されることで、トランジスタＴｒ１２に供給される電流Ｉ１３は、所定温度ｔ１までの低温領域では絶対温度に比例して増加するＰＴＡＴ係数を有し、所定温度ｔ１以上の高温領域では点線で示されたＰＴＡＴ係数よりも徐々に増加する。

トランジスタＴｒ１３には、トランジスタＴｒ１２とカレントミラー回路を構成しているため、トランジスタＴｒ１３に流れる電流Ｉ４の温度特性は上記実施の形態において参照した図２に示されたものと同様となる。

この結果、同じく上記実施の形態１において参照した図３に示されたように、所定の温度ｔ１以上の高温領域を含む全温度領域においてトランジスタＴｒ１３のゲインはフラットとなる。

（３）実施の形態３
本発明の実施の形態３による温度補償回路について、図６を用いて説明する。

本実施の形態３は、トランジスタＴｒ２１〜Ｔｒ３２、Ｔｒ３６、抵抗Ｒ３１〜Ｒ３４を有するバイアス回路ＢＣ２１と、電流源ＣＳ２１、トランジスタＴｒ３３〜Ｔｒ３５、抵抗Ｒ３５〜Ｒ３６を有する。

尚、上記実施の形態２との関係において、本実施の形態３におけるバイアス回路ＢＣ２１が上記実施の形態２におけるバイアス回路ＢＣ１１に対応し、電流源ＣＳ２１、トランジスタＴｒ３３〜Ｔｒ３４、抵抗Ｒ３５〜Ｒ３６が、上記実施の形態２における電流源ＣＳ１１、トランジスタＴｒ１１〜Ｔｒ１３、抵抗Ｒ１１〜Ｒ１２に対応する。

ここで、バイアス回路ＢＣ２１について説明する。アーリー効果削減のために用いるトランジスタＴｒ２７、Ｔｒ３２のカレントミラーとして作用するトランジスタＴｒ２９、差動入力が与えられるトランジスタＴｒ２８及びＴｒ３０、これらのトランジスタを駆動するための電流源として作用するトランジスタＴｒ３１により差動アンプが構成される。

トランジスタＴｒ３１にＰＴＡＴ係数を有する電流を流すために、トランジスタＴＲ２１、トランジスタＴｒ２２、トランジスタＴｒ２３にバイアス電流を供給する。具体的には、ＰＴＡＴ係数を有する電流がトランジスタＴｒ２１のゲートに入力され、トランジスタＴｒ２２にＰＴＡＴ係数を有するエミッタ電流が流れる。トランジスタＴｒ２３は、トランジスタＴｒ２２のベース電流補償用に設けられている。

トランジスタＴｒ２２に流れたＰＴＡＴ係数を有するエミッタ電流と同じ温度特性、即ちＰＴＡＴ係数を有する電流が、カレントミラー回路を構成するトランジスタＴｒ３１に流れる。

トランジスタＴｒ３６のベースにＣＴＡＴ係数を有するバイアス電流が供給されて、トランジスタＴｒ３６、Ｔｒ２４、抵抗Ｒ３２にＣＴＡＴ係数を有する電流Ｉ２１が流れる。

一方、トランジスタＴｒ２５のベースにＰＴＡＴ係数を有するバイアス電流が供給されて、トランジスタＴｒ２５、Ｔｒ２６、抵抗Ｒ３３にＣＴＡＴ係数を有する電流Ｉ２２が流れる。ここで、抵抗Ｒ３２、Ｒ３３は、トランジスタＴｒ２８、トランジスタＴｒ３０のベースをバイアスするための抵抗に相当する。

ＣＴＡＴ係数を有する電流Ｉ２１が流れるノードＮ１の電位と、ＰＴＡＴ係数を有する電流Ｉ２２が流れるノードＮ２の電位がトランジスタＴｒ２８、Ｔｒ３０のベースに入力され、電位が比較される。これにより、トランジスタＴｒ２８、Ｔｒ３０のベース・エミッタ間電圧Ｖbeの温度特性が、それぞれＰＴＡＴ係数、ＣＴＡＴ係数を有するように補正される。

また、トランジスタＴｒ２７は、トランジスタＴｒ２８のコレクタに、コレクタ・エミッタ間電圧Ｖceを与えて、トランジスタＴｒ３０のアーリー効果を削減するために設けられている。

尚、図６に示されたトランジスタＴｒ２１、Ｔｒ２３、Ｔｒ２５、Ｔｒ２７、Ｔｒ２９、Ｔｒ３２はバイポーラトランジスタで構成されている。しかし、これらのトランジスタをＭＯＳＦＥＴで構成してもよい。

ノードＮ１に流れる電流Ｉ２１はＣＴＡＴ係数を有するため、トランジスタＴｒ２４のベース・エミッタ間電圧ＶｂｅとＲ３２の影響により、この電位の温度特性は図７に示された直線Ｎ１のように温度が上昇するにつれてノードＮ１の電位は減少する単調減少の特性となる。一方、ノードＮ２に流れる電流Ｉ２２はＰＴＡＴ係数を有するため、トランジスタＴｒ２６のベース・エミッタ間電圧ＶｂｅとＲ３３の影響により、この電位の温度特性は直線Ｎ２に示されたように温度とは無関係に一定値を維持するフラットな特性となる。所定温度ｔ１１より低い温度領域では、ノードＮ１の電位の方が高く、所定温度ｔ１１において同一となり、所定温度ｔ１１より高い高温領域ではノードＮ２の方がより高くなる。

その結果、所定温度ｔ１より低い低温領域では、ノードＮ１の電位がノードＮ２の電位より十分高いため、トランジスタＴｒ２８に電流が流れトランジスタＴｒ３０には流れない。よってトランジスタＴｒ２９に電流が流れず、これとカレントミラー回路を構成するトランジスタＴｒ３２にも流れない。これにより、トランジスタＴｒ３３に流れる電流Ｉ３３は、電流源ＣＳ２１から出力される電流Ｉ３２のみとなる。

所定温度ｔ１に到達すると、トランジスタＴｒ３０に微小な電流が流れ始める。よって、トランジスタＴｒ２９にも微小な電流が流れ、トランジスタＴｒ３２にも微小な電流が流れ始め、トランジスタＴｒ３３に流れる電流Ｉ３３には電流Ｉ３１が加算され始める。

所定温度ｔ１１では、ノードＮ１、Ｎ２の電位が等しくなり、トランジスタＴｒ２８、Ｔｒ３０に同一の電流が流れる。

所定温度ｔ２より高い高温領域では、ノードＮ１の電位よりノードＮ２の電位の方が高くなり、トランジスタＴｒ２８よりもトランジスタＴｒ３０の方に多くの電流が流れる。トランジスタＴｒ２９にもトランジスタＴｒ３０と等しい電流が流れて、これとカレントミラー回路を構成するトランジスタＴｒ３２にも流れる。これにより、トランジスタＴｒ３３に流れる電流Ｉ３３は、電流源ＣＳ２１から出力される電流Ｉ３２に、電流Ｉ３１が加算される。

図８に、トランジスタＴｒ３２の温度特性を示す。所定温度ｔ１より低い低温領域では電流が流れず、所定温度ｔ１以上になると温度の上昇に伴い電流が増加していく。このトランジスタＴｒ３２に流れる電流Ｉ３１は、上述したようにトランジスタＴｒ３０に流れる電流をｎ倍したものに相当する。

このトランジスタＴｒ３０に流れる電流の調整は、図９に示されたように、トランジスタＴｒ２８の電位を決定するトランジスタＴｒ２４のエミッタに接続されたバイアス抵抗Ｒ３２の値を変えることで行うことができる。例えば、曲線Ｌ１で示されたトランジスタＴｒ３２の温度特性が実現されるときのバイアス抵抗Ｒ３２を１００％とする。

バイアス抵抗Ｒ３２を９０％の値にしたときはトランジスタＴｒ３２の温度特性は曲線Ｌ１のようであり、より低い温度ｔ０から電流が流れ始める。逆に、バイアス抵抗Ｒ３２を１１０％の値にしたときは、トランジスタＴｒ３２の温度特性は曲線Ｌ２のようでありより高い温度ｔ１になるまでは電流は流れない。尚、電流の増加率は、いずれの場合も同様である。このように、トランジスタＴｒ３２の温度特性を示すグラフにおける横方向の調整はバイアス抵抗の値を変えることで行う。

尚、バイアス抵抗の調整は、抵抗Ｒ３２の替わりにトランジスタＴｒ２６のエミッタに接続された抵抗Ｒ３３に対して行ってもよく、あるいは抵抗Ｒ３２及びＲ３３の両方に対して行ってもよい。

一方、グラフの縦方向の調整、即ちトランジスタＴｒ３２の電流の増加率を調整するには、トランジスタＴｒ３２のサイズを調整することで行う。図１０に示された曲線Ｌ１２に示された温度特性を有するときのトランジスタＴｒ３２のセルサイズを１００％とする。このセルサイズを７０％にしたときのトランジスタＴｒ３２の温度特性は曲線Ｌ１１に示されるようであり、電流の増加率が低くなる。一方、トランジスタＴｒ３２のセルサイズを１３０％にしたときは、曲線Ｌ１３に示されるように電流の増加率が高くなる。尚、トランジスタＴｒ３２に電流が流れ始めるときの温度はいずれの場合もほぼ温度ｔ１である。

トランジスタＴｒ３３を流れる電流Ｉ３３は、上記実施の形態１において参照した図２に示されたような温度特性を有する。即ち、温度に比例して増加する電流Ｉ３２に、所定温度ｔ１以上になると電流Ｉ３１が加算される。

この電流Ｉ３１が加算されることにより、所定温度ｔ１以上の高温領域においても、上記実施の形態１において参照した図３に示されたようにトランジスタＴｒ３５のゲインはフラットとなる。

尚、トランジスタＴｒ３５に流れる電流Ｉ３４が高温領域において増加するが、Ｐ１点において示されたように増加量が抑制されて熱暴走が防止される。この電流Ｉ３４は、図１１に示されるような温度特性を有し、Ｐ１点より高い温度領域ではＰＴＡＴ係数を有する。電流Ｉ３４の増加量は、トランジスタＴｒ１７のセルサイズで制限される。

また、トランジスタＴｒ３２に流れる電流は、トランジスタＴｒ２８及びＴｒ３０に流れる電流の相対的な差により決定される。ここで、トランジスタＴｒ２８、Ｔｒ３０に流れる電流の総和はトランジスタＴｒ３１により制限される。トランジスタＴｒ３１に流れる電流が飽和することにより、トランジスタＴｒ３２の熱暴走が抑制される。よって、高温になるに従い極端に電流が増加する現象が回避され、熱暴走を防止することができる。

上記実施の形態はいずれも一例であって、本発明の技術的範囲内において様々に変形することが可能である。

本発明の実施の形態１による温度補償回路の構成を示す回路図。同実施の形態１における出力電流の温度特性を示すグラフ。同実施の形態１における温度補償回路のゲインの温度特性を示すグラフ。本発明の実施の形態２による温度補償回路の構成を示す回路図。同実施の形態２におけるバイアス回路から供給されるバイアス電流の温度特性を示すグラフ。本発明の実施の形態３による温度補償回路の構成を示す回路図。同実施の形態３におけるノードＮ１、Ｎ２の電位の温度特性を示したグラフ。同実施の形態３におけるバイアス回路の出力トランジスタＴｒ３２に流れる電流の温度特性を示したグラフ。同実施の形態３におけるバイアス回路の出力トランジスタＴｒ３２に流れる電流の温度特性が抵抗Ｒ３２により変化することを示したグラフ。同実施の形態３におけるバイアス回路の出力トランジスタＴｒ３２に流れる電流の温度特性がトランジスタＴｒ３２のセルサイズにより変化することを示したグラフ。同実施の形態３においてトランジスタＴｒ３５に供給される電流の温度特性を示したグラフ。

符号の説明

ＢＣ１、ＢＣ１１、ＢＣ２１バイアス回路
Ｔｒ１、Ｔｒ１３、Ｔｒ３５パワーアンプ用トランジスタ
ＣＳ１１、ＣＳ２１電流源

Claims

絶対温度に比例した電流値を有する第１の電流を出力する電流源と、
所定温度に到達するまでの低温領域では電流が流れず、前記所定温度以上の高温領域では前記絶対温度に比例した電流値よりさらに増加した電流値を有する第２の電流を出力するバイアス回路と、
エミッタが接地され、前記第１の電流及び第２の電流を加算されてコレクタに供給され、第３の電流をエミッタから出力する第１のトランジスタと、
コレクタが電源端子に接続され、エミッタが接地され、ベースが前記第１のトランジスタのベースに接続され、前記第１のトランジスタとセルサイズがｎ（ｎは任意の数）倍のセルサイズを有し、前記第３の電流をｎ倍した電流をエミッタから出力する第２のトランジスタと、
を備え、
前記バイアス回路は、
エミッタが電源端子に接続され、絶対温度に比例した電流値を有する第４の電流をベースに供給されて第５の電流をコレクタから出力する第３のトランジスタと、
前記第５の電流をコレクタに与えられ、エミッタが接地され、前記第５の電流をエミッタから出力する第４のトランジスタと、
エミッタが電源端子に接続され、絶対温度に依存しない電流値を有する第６の電流をベースに供給されて第７の電流をコレクタから出力する第５のトランジスタと、
エミッタが電源端子に接続され、絶対温度に比例した電流値を有する第７の電流をベースに供給されて第８の電流をコレクタから出力する第６のトランジスタと、
前記第５のトランジスタのコレクタと接地端子との間に接続された第１の抵抗と、
前記第６のトランジスタのコレクタと接地端子との間に接続された第２の抵抗と、
前記第５のトランジスタのコレクタの電位及び前記第６のトランジスタのコレクタの電位を入力され、相対的な電位差に応じた出力を行う差動増幅器と、
エミッタが電源端子に接続され、コレクタが前記第１のトランジスタのコレクタに接続され、前記差動増幅器の出力をベースに与えられて前記第２の電流をコレクタから出力する第７のトランジスタと、
を有することを特徴とする温度補償回路。
前記第１の抵抗の抵抗値及び前記第２の抵抗の抵抗値の少なくもいずれか一方の調整により、前記第７のトランジスタから出力される前記第２の電流が流れ始める前記所定温度が調整され、
前記第７のトランジスタのセルサイズの調整により、前記第７のトランジスタから前記所定温度以上の高温領域で出力される前記第２の電流の温度上昇に伴う増加量が調整されることを特徴とする請求項１記載の温度補償回路。
前記差動増幅器は、
エミッタが電源端子に接続された第８のトランジスタと、
エミッタが電源端子に接続され、ベース及びコレクタが前記第７のトランジスタのベースに接続された第９のトランジスタと、
前記第８のトランジスタのベース及びコレクタにコレクタが接続され、前記第５のトランジスタのコレクタの電位をベースに入力される第１０のトランジスタと、
前記第９のトランジスタのベース及びコレクタにコレクタが接続され、前記第６のトランジスタのコレクタの電位をベースに入力される第１１のトランジスタと、
前記第１０のトランジスタのエミッタ及び前記第１１のトランジスタのエミッタにコレクタが接続され、ベースが前記第４のトランジスタのベースに接続された第１２のトランジスタとを有し、
前記第１０のトランジスタ及び前記第１１のトランジスタにそれぞれ流れる電流量の総和が前記第１２のトランジスタにより制限されることで、前記第７のトランジスタに流れる電流量が制限されることを特徴とする請求項１又は２記載の温度補償回路。
前記バイアス回路はさらに、
ベース及びコレクタが前記第５のトランジスタのコレクタに接続され、エミッタが前記第１の抵抗に接続された第１４のトランジスタと、
ベース及びコレクタが前記第６のトランジスタのコレクタに接続され、エミッタが前記第２の抵抗に接続された第１５のトランジスタとを有することを特徴とする請求項１乃至３のいずれか一項に記載の温度補償回路。
前記第１０のトランジスタのベースには、前記第５のトランジスタのコレクタと前記第１４のトランジスタのコレクタとの間のノードの電位が入力され、
前記第１１のトランジスタのベースには、前記第６のトランジスタのコレクタと前記第１５のトランジスタのコレクタとの間のノードの電位が入力されることを特徴とする請求項４記載の温度補償回路。