CN103348574B - 工艺和温度不敏感的反相器 - Google Patents

工艺和温度不敏感的反相器 Download PDF

Info

Publication number
CN103348574B
CN103348574B CN201180058128.8A CN201180058128A CN103348574B CN 103348574 B CN103348574 B CN 103348574B CN 201180058128 A CN201180058128 A CN 201180058128A CN 103348574 B CN103348574 B CN 103348574B
Authority
CN
China
Prior art keywords
voltage
current source
transistor
current
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180058128.8A
Other languages
English (en)
Other versions
CN103348574A (zh
Inventor
D·格尔纳
E·萨克奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mawier International Trade Co Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN103348574A publication Critical patent/CN103348574A/zh
Application granted granted Critical
Publication of CN103348574B publication Critical patent/CN103348574B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

反相器的转换频率可以随着其内部晶体管的跨导而作为温度和偏置电平的函数而变化。为了维持跨温度一致的转换频率，并且因此降低反相器导入的相位噪声变化，公开了系统、方法和电路以用于采用温度变化的电流来偏置反相器以使得晶体管的跨导跨温度保持恒定，而同时维持如此执行的可能的最低功耗。各种实施例可以包括使用具有与绝对温度成比例(PTAT)器件的电流源。

Description

工艺和温度不敏感的反相器
申请相关的交叉引用
本公开要求2010年12月3日提交的名为“工艺和温度不敏感的电压源”的第61/419,645号美国临时申请的优先权，为了所有目的通过引用其整体将其并入于此。
技术领域
特定实施例通常涉及系统、电路和方法，用于制造并且操作具有恒定跨导(GM)的反相器以便无视操作温度或者工艺角而以可能的最低功耗将具有已减小的或者受限的相位噪声变化的数字信号反相。
背景技术
除非在此另外指示，在该部分中所描述的方法并非构成该申请中的权利要求的现有技术并且并非通过包含在该部分中而承认为现有技术。
图1中示出了典型电子反相器100的示意图。在这些反相器中，具有特定频率和形式的输入信号110送入反相器100的输入115。输入115耦合至pMOS晶体管120和nMOS晶体管125的栅极，如图1所示。基于在VDD漏极130施加的参考电压而使用静态或者动态电压将pMOS120和nMOS125晶体管跨VDD漏极130和VSS源极135偏置。VSS源极135可以在某些实施方式中连结至地电位。经反相的信号160随后输出在端子140上，端子140耦合至pMOS晶体管120的漏极引线以及nMOS晶体管125的漏极引线。输出由耦合至端子140和nMOS晶体管125的漏极引线的电容器150所负载。
使用MOS晶体管的电子反相器(如反相器100)的速度取决于pMOS和nMOS晶体管120和125的特征频率。MOS晶体管的特征频率描述了可以操作晶体管的速度。pMOS和nMOS晶体管120和125的特征频率随着pMOS和nMOS晶体管120和125的跨导GM而变化。因此，如果pMOS和nMOS晶体管120和125的GM以及因此pMOS和nMOS晶体管120和125的特征频率可以在温度和工艺角变化上而基本保持恒定，随后反相器的转换速度也将保持恒定或者至少在可接受范围内。当反相器的转换速度恒定或者在可接受范围内时，可以降低或者消除其对总体相位噪声或者相位噪声变化的贡献。
在pMOS和nMOS晶体管120和125中维持恒定的特征频率要求以对应于晶体管中的由于在给定操作条件下的温度和工艺角变化而引起的阈值和迁移率变化的变化电压来偏置晶体管，以维持跨晶体管的恒定的跨导。例如，在相对低的温度下具有快速角(fast-corner)信号的情形中，针对反相器无需高的VDD130以运行在足够高的速度，这是因为反相器的传输频率将足够高以将信号供应至其它电子部件而不具有或者具有较小相位噪声。然而，在高温或高PT下低速角方案中，反相器的传输频率对于高速应用来说可能太低。为了对反相器部件(即pMOS和nMOS器件120和125)在较高温度下的相对低的传输频率进行补偿，可以增大参考电压VDD以增大晶体管的跨导GM以及因此增大反相器的操作速度。确保反相器操作在足够速度以跟上输入信号或波形的频率，这有助于降低或者消除引入到其中使用反相器的任何系统或设备中的相位噪声。
确保反相器将总是操作于以受限的(如果存在)额外相位噪声以足够高速转换输入信号的一种故障防护方法是以相对高的VDD操作反相器。这通常意味着以如下参考电压VDD操作反相器，该参考电压VDD被设置用于反相器预期将操作的最坏情形，即最高操作温度。不幸地，这意味着将使用比大多数条件所需更多的功率用于供应高的VDD，这自然导致比大多数情形所需更高的功耗。显然，不必要的高功耗对于大多数电子器件而言并非所期望的特性。
假设晶体管的跨导GM具有线性特性，如果可以在转换的中途以电压或者电流偏置反相器，则转换的相位噪声和速率也可以保持恒定。为了维持反相器中的恒定GM，可以基于模拟操作或者实际使用中操作参数的测量而改变施加至VDD的参考电压，其可以用于调节参考电压以维持恒定的转换频率和相位噪声。然而，用于调节VDD以维持反相器的恒定操作的现代系统时常要求具有计算逻辑、传感器和校准查找表的昂贵的主动系统。
发明内容
本公开的实施例涉及装置，该装置包括电流源；第一晶体管，具有耦合至电流源的第一漏极引线；第二晶体管，具有第二漏极引线，该第二漏极引线耦合至第一晶体管的第一源极引线、第一晶体管的第一栅极引线以及第二晶体管的第二栅极。这些实施例也包括耦合至第一晶体管的第一漏极引线的缓冲器。电流源的输出电流以对应于第二速率的第一速率随着温度变化以提供对于工艺、电压和温度(PVT)变化不敏感的电路，第一晶体管和第二晶体管的跨导值以第二速率随着温度变化。
本公开的其它实施例包括用于操作诸如反相器的电路的方法，从而以受限的噪声和减小的功耗产生数字输出。这些方法包括将参考电压设置至第一值，其中输出电流以第一速率随着温度变化而变化，第一晶体管和第二晶体管的跨导随着温度变化保持恒定。设置参考电压可以包括响应于模拟操作或者电流源的得自实验的测量而选择参考电压。这些方法也可以包括将参考电压调节至第二值，其中第一和第二晶体管的跨导响应于电路的测得跨导而随着温度变化保持恒定。
以下详细说明和附图提供了对于本发明的特征和优点的更详细理解。
附图说明
图1是典型电子反相器的示意图。
图2是根据一个实施例的电子反相器和被供应的器件的示意图。
图3是根据一个实施例的工艺和温度不敏感的电子反相器的示意图。
图4是可以用于实施各种实施例的与绝对温度成比例(PTAT)电路的示意图。
图5是可以用于实施各种实施例的与绝对温度成比例(PTAT)电路的示意图。
图6是在三个参考电压下来自PTAT电路的输出电流相对温度的曲线图。
图7是来自PTAT电路的电流关于温度变化的线性斜率在参考电压范围上的曲线图。
图8是可以使用各种实施例来实施的工艺、电压、温度(PVT)不敏感的电压源的示意图。
图9是根据各种实施例的用于分析和配置反相器性能特性的方法的流程图。
图10是根据多个实施例的用于调节PVT不敏感反相器所用参考电压的方法的流程图。
具体实施方式
在此所述的是用于制造和操作具有恒定跨导(GM)的反相器的电路和方法，用于鉴于操作温度或者工艺角变化而将具有减小的或者受限的相位噪声变化的数字信号反相，而同时也维持了预期的功耗。本发明的实施例涉及无源器件、系统和方法，用于感测和调节参考电压VDD以鉴于外部和内部器件需求、温度以及输入和输出信号类型而维持恒定的反相器性能。在以下描述中，为了阐释的目的，陈述了数个示例以及特定细节以便提供对于本发明实施例的透彻理解。由权利要求限定的特定实施例可以单独，或者与以下所述其它特征组合包括这些示例中的一些或者全部特征，并且可以进一步包括在此所述的特征和构思的修改和等价物。
图2示出了根据本公开的各种实施例的反相器电路200的示意图。反相器可以包括能够随温度而变化的电流源，诸如恒定GM电流发生器215，耦合至MOS晶体管MPREF250和MNREF260以及缓冲器220。如所示，恒定GM电流发生器215耦合至晶体管MPREF250的漏极引线。晶体管MPREF250的源极引线耦合至MNREF260的漏极引线以及两个晶体管的栅极。晶体管MNREF260的源极引线可以采用源电压VSS偏置。
在这些实施例中，可以采用恒定GM电流偏置反相器。恒定GM电流215指的是可以无视温度和工艺角变化而变化以维持跨pMOS和nMOS晶体管MPREF250和MNREF260的恒定跨导GM的电流。通过维持晶体管中的恒定GM，晶体管的特征频率也保持相对恒定。因为反相器的相位噪声与晶体管的特征频率的变化成比例，因此可以通过使用恒定GM电流来减小或消除相位噪声中的变化。在一些实施例中，可以采用DC电压偏置电压源VSS以在晶体管上产生所需的电压降。
在使用期间，随着温度增高，晶体管的电荷迁移率降低，使得晶体管MPREF250和MNREF260的阈值电压也增大。因此，为了维持恒定跨导GM以及因此维持晶体管中的恒定或者相对不变化的特征频率，来自215的电流必须也随着温度增高而增大。恒定GM电流是产生参考电压213的电流，参考电压213可以耦合至单位增益缓冲器220以采用最小相位噪声而产生至另一数字逻辑230(诸如高速分频器)的分离的并且反相的DVDD源225。
MPREF250和MNREF260晶体管测量由于恒定GM电流而引起的跨漏极源极的电压。每个晶体管能够以相应阈值电压的100mV摆动，使得点217处电压可以以大约200mV摆动。如果pMOS晶体管的栅极电压保持在阈值电压之上，则217处电压上升。在电路200中，如果DVDD上升，则因为缓冲器220，点217处电压也将自动上升。这允许至数字逻辑230的DVDD源精确地是电路不浪费功率而操作所需的，浪费功率能够由针对特定数字逻辑230或者操作温度设置参考电压太高而引起。因此，跨pMOS晶体管和nMOS晶体管的跨导随用来使用恒定GM电流产生参考电压的nMOS和pMOS的工艺、电压和温度变化(PVT变化)而保持相对恒定。
图3示出了根据本公开的各种实施例的耦合至恒定GM电流电路/器件360的反相器电路的示意图。如上所述，用于偏置晶体管250和260以及缓冲器220的电流需要随着温度和工艺角而变化以针对迁移率和阈值电压中的变化进行补偿。可以使用各种器件来实施恒定GM电流电路/器件360，包括但不限于参照图4-8在此所述的示例。
用于提供变化的恒定GM电流的一种技术是使用一种与绝对温度成比例(PTAT)的电路或器件，例如图4中所示的一个。如所示，PTAT可以包括耦合至双极结型晶体管(BJT)430的电阻器425。可以基于由在此所述技术和方法执行的分析来调节电阻器425至特定电阻。在一些实施例中，电阻器可以数字地可调，而在其它实施例中，通过数学分析或者反复试验来调节电阻器。
在PTAT类型器件中，电流随着温度增大。PTAT中的参考电压可以是大约1.2V的带隙电压VBG。双极结型晶体管(BJT)中电流随着温度增大的斜率约为1/273.15C。然而，当使用MOS晶体管时，该MOS晶体管在大多数实施方式中可以近似为双极型晶体管，保持跨导GM恒定所需的电流相对温度的斜率更陡峭。因此，可以调节MOS晶体管中电流相对温度的斜率以提供合适的电流从而保持MOS晶体管的跨导恒定。
当电压VBG施加至电阻器425时，电流IPTAT与包括BJT430和电阻器425的电路的温度成比例，导致诸如IPTAT约为1/273*T的电流IPTAT，其中T是以开氏温度计的电路400的温度。于是随着电压VBG降低，电流随着温度变化的改变速率将减小。作为温度的函数的VBG和IPTAT的斜率之间的关系对于分析以及本公开的各种方法实施例是有用的。如在此使用的，术语斜率以及变化的速率可以互换使用以代指在两个或者多个变量或数据点之间的变化之间的关系。
图5示出了可以用于各种实施例的可能的IPTAT电路500的另一示例。如所示，电路400的电阻器425可以经由所示的晶体管520的源极引线而耦合至缓冲器510和两个pMOS晶体管520与530之中的一个输入，使得当VREF505耦合至缓冲器510的另一输入时，IPTAT540随着温度变化。
图6示出了示意性PTAT器件的输出电流IPTAT相对温度的曲线图600，其中VREF设置为由线610、620和630代表的三个不同VREF电压。电流IPTAT相对温度的斜率随VREF反比例地变化。一旦确定了所需的VREF，可以保持该电压以产生MOS晶体管所需的变化电流从而提供反相器中所需的转换性能。图6示出了模拟结果，显示了在三个不同VREF下PTAT器件中的电流(IPTAT)相对温度的关系。VREF610＝1.2V，VREF620＝1.1V，VREF630＝1.0V。如所示，对于更高的VREF电压，IPTAT相对温度的斜率更大。
为了提供IPTAT曲线的容易的比较和分析，便利的是使得线条在某些温度处相交，如图6所示，其中线条在0度K处相交。这指示了可能需要调节PTAT器件400或500中电阻器的值以针对所有三个VREF电压在0度K或某些其它温度处给出相同电流，如图6所示，否则由于改变VREF引起的多个斜率的比较将无意义。因为功耗随着VREF的平方变化，有利的是保持VREF尽可能低以达到所需的性能特性。本公开的实施例有利地帮助维持必需的可能的最低IPTAT，而同时减小或者消除了由反相器引入的相位噪声。
图7是作为VREF的函数的IPTAT相对温度的斜率的曲线图。该曲线图有助于可视化作为VREF的函数的IPTAT相对温度之间的相关性。可以看出，IPTAT相对温度的斜率随着VREF增大而减小。因此，可以选择VREF和电阻器值425以提供随着温度变化的IPTAT电流以便匹配维持恒定GM和反相器中pMOS和nMOS晶体管中特征频率所需的电流，从而在反相处理期间降低或者消除相位噪声。
不采用诸如图4和图5所示的那样的PTAT器件，可能观测到相位噪声的变化随着PVT变化而上升至6dB。诸如图2中所示那样的实施例的能力可以实现随着PVT变化相位噪声小于1dB。因此，恒定GM电流可以大范围变化。例如，在更高温度下，其中晶体管中的迁移率减小，需要更高的电流以维持恒定跨导。电流的变化产生了至晶体管的参考电压的变化，以减小或者消除相位噪声变化。然而，因为并非总是需要高电流，所以仅当特定操作条件需要时设置高电流，也即PVT可以产生功耗的重大的系统性降低。可以使用数学分析、实验或者通过模拟来实现调节电流相对温度的斜率。
图8是可以用于实施各种实施例的电路800的具体示例的示意图。在电路800中，电路500可以用于产生变化的电流IPTAT，电流IPTAT将随着温度自动变化以维持恒定的跨导GM以及晶体管250和260中的转换频率。通常，VREF仅需从1.0V变化至1.2V以产生所需的性能，然而当处理极端温度和工艺角变化时，其它VREF范围也可以是有用的。
图8示出了根据各种实施例的电路的示意图。在这些实施例中，PTAT类型电路500可以用作耦合至pMOS晶体管250的缓冲器220的负载。PTAT类型电路500可以包括耦合至晶体管425的BJT430。PTAT类型电路500中的电流将通过MPREF和MNREF而电流镜像，MPREF和MNREF用于产生由供应数字电路所用的DVDD源225的缓冲器220所缓冲的电压。
图9是方法900的流程图，方法900用于设置根据各种实施例的电路和器件的VREF电压以在具有恒定跨导GM和减小的或者消除的相位噪声的反相器中实现快速转换频率。这些方法可以包括PTAT器件特性化程序。例如，在910处，可以设置IPTAT电路的VREF电压至初始值。VREF电压的值可以设置为初始高或者初始低。接着，在920中，可以在某些温度范围内改变IPTAT电路的温度以确定在每个温度点处对应的输出IPTAT。在备选实施例中，可以设置温度并且随后可以扫描VREF电压。在各个实施例中，在930处，可以将IPTAT的输出记录为温度和VREF的函数。如果存在需要测试的多个VREF电压，如在940处所确定的，可以增加VREF电压的值，也即在950处增大或者减小。
在VREF电压改变的情形中，可能需要替换或者调节IPTAT电路中的电阻器以产生输出IPTAT，为了比较目的，输出IPTAT在给定温度下等于另一VREF电压的输出。例如，可以调节IPTAT电路的电阻器以便绘制各种已扫描VREF电压的曲线图以使得它们在0度K处相交，如图6所示。绘制曲线可以包括改变IPTAT电路中电阻器的电阻以向上或者向下移动输出IPTAT的曲线图，取决于在特定温度下使得曲线相交所需的调节。
一旦发现适当的电阻值以允许VREF电压的有意义的比较，随后可以在920和930中再次扫描温度并且可以测量并且记录得到的输出IPTAT。该方法可以如必需或者所需的连续重复多次以便实现反相器中的预期性能。一旦已经扫描了所有预期的VREF电压，方法可以进至图10所示的方法1000。
图10示出了方法的流程图，用于设置IPTAT电路中的VREF电压以产生在反相器的晶体管中维持恒定转换频率和跨导所必需的变化的电流。在1010处，可以针对各种VREF电压分析IPTAT相对温度的曲线。该分析可以包括检查IPTAT相对温度曲线图的斜率的陡度。在1020中，可以选择对应于具有正确斜率的IPTAT相对温度的曲线图以维持反相器晶体管中恒定GM的VREF电压。该选择可以基于反相器中晶体管的作为温度的函数的模拟的或者测量的性能。最终，在1030中，可以采用所选的VREF电压来操作反相器以在降低功耗下产生具有受限的相位噪声的DVDD。当相位噪声随着器件的跨导变化时，本发明的实施例是非常有用的。VDD可以取决于角而调节以最小化功耗。本公开的实施例也可以用于其它数字拓扑中以便感测某些其它数字设计的温度。这在高速电路中特别有用，但是也可以用于较低速度的电路设计中。
如在本文说明书中以及遍及以下权利要求所使用的，“一(a)”、“一(an)”以及“该”包括多个引用，除非上下文明确给出相反指示。此外，如在本文说明书中以及遍及以下权利要求所使用的，“在……中”的意义包括“在……中”以及“在……上”，除非上下文明确给出相反指示。
以上说明书说明了本发明的各种实施例以及如何可以实施本发明的方面的示例。以上示例和实施例并非认为仅是实施例，并且展示它们以说明如由以下权利要求所限定的本发明的灵活性和优点。基于以上公开和以下权利要求，可以在不脱离由权利要求所限定的本发明的范围的情况下采用其它布置、实施例、实施方式和等价物。

Claims (12)

1.一种工艺、电压、温度不敏感的电源，包括：
电流源，被配置成生成具有幅度的输出电流，其中所述输出电流的所述幅度基于所述电流源的温度变化而以第一速率变化，并且其中所述电流源包括输入和可变电阻；
第一晶体管，具有源极、漏极和栅极，其中所述第一晶体管的所述漏极连接至所述电流源；
第二晶体管，具有栅极、漏极和源极，其中所述第二晶体管的所述漏极连接至所述第一晶体管的所述源极和所述栅极，以及所述第二晶体管的所述栅极；以及
缓冲器，连接至所述第一晶体管的所述漏极；
其中，
所述第一晶体管和所述第二晶体管的组合的跨导值基于所述电流源的温度变化而以第二速率变化，其中所述第二速率基于所述第一速率，
所述电流源被配置成：
针对所述电流源的第一扫描，在所述电流源的所述输入处接收第一参考电压，以及
响应于所述第一参考电压而输出第一电流，
所述电流源被配置成：
针对所述电流源的第二扫描，在所述电流源的所述输入处接收第二参考电压而替代所述第一参考电压，以及
响应于所述第二参考电压而输出第二电流，并且
所述可变电阻被配置成针对所述电流源的预定温度而被从第一电阻调节至第二电阻，以匹配所述第二电流与所述第一电流。
2.根据权利要求1所述的工艺、电压、温度不敏感的电源，其中所述电流源还包括：
电压调节器，包括第一输入、第二输入和输出，其中所述第一输入被配置成接收所述第二参考电压，并且其中所述第二输入连接至所述可变电阻；
第三晶体管，包括栅极和源极，其中所述第三晶体管的所述栅极连接至所述电压调节器的所述输出，并且其中所述第三晶体管的所述源极连接至所述电压调节器的所述第二输入；以及
第四晶体管，包括栅极和源极，其中所述第四晶体管的所述栅极连接至所述电压调节器的所述输出，并且所述第四晶体管的所述源极连接至所述第一晶体管的所述漏极。
3.根据权利要求2所述的工艺、电压、温度不敏感的电源，其中：
所述电流源的所述输出电流的所述幅度随着向所述电流源供应的参考电压而改变；并且
所述可变电阻至少部分地基于向所述电流源供应的所述参考电压的值而确定。
4.根据权利要求1所述的工艺、电压、温度不敏感的电源，其中：
所述第一晶体管是pMOS晶体管；并且
所述第二晶体管是nMOS晶体管。
5.根据权利要求3所述的工艺、电压、温度不敏感的电源，其中：
所述输出电流的所述幅度以所述第一速率随着所述电流源的温度变化而线性地变化；并且
所述第一晶体管和所述第二晶体管的跨导值以所述第二速率随着所述第一晶体管和所述第二晶体管的温度变化而线性地变化。
6.根据权利要求1所述的工艺、电压、温度不敏感的电源，其中所述缓冲器隔离来自电路的输出电流并且向电路提供输出电压。
7.一种用于操作电路以产生具有受限的噪声的数字输出的方法，包括：
向具有可变电阻的电流源供应参考电压，其中所述电流源被配置成生成具有幅度的输出电流，其中所述输出电流的所述幅度以第一速率并且与所述电流源的温度变化成比例地变化；
在所述电流源处于预定温度时并且在所述参考电压处于第一电压时，记录所述电流源的输出电流；
将所述参考电压从所述第一电压改变为第二电压；以及
调节所述电流源的可变电阻，以匹配在所述电流源的所述温度处于所述预定温度时并且在所述参考电压处于所述第二电压时生成的所述电流源的输出电流与在所述电流源的所述温度处于所述预定温度时并且在所述参考电压处于所述第一电压时生成的所述电流源的所述输出电流。
8.根据权利要求7所述的方法，进一步包括在所述电流源的模拟操作期间，将所述参考电压设置为所述第一电压或所述第二电压。
9.根据权利要求7所述的方法，进一步包括基于所述输出电流的之前测量，将所述参考电压设置为所述第一电压或所述第二电压。
10.根据权利要求7所述的方法，进一步包括测量所述电流源中的晶体管的跨导。
11.根据权利要求10所述的方法，进一步包括：响应于所述电流源中的所述晶体管的所述跨导，调节所述参考电压至所述第二电压，其中在所述参考电压处于所述第二电压时，所述电流源中的所述晶体管的所述跨导随着所述电流源的温度变化而保持恒定。
12.根据权利要求7所述的方法，进一步包括：
将所述参考电压设置为所述第一电压或所述第二电压；以及
基于所述参考电压是否被设置为所述第二电压，调节所述电流源中的所述可变电阻。
CN201180058128.8A 2010-12-03 2011-12-02 工艺和温度不敏感的反相器 Expired - Fee Related CN103348574B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US41964510P 2010-12-03 2010-12-03
US61/419,645 2010-12-03
PCT/IB2011/003202 WO2012073120A2 (en) 2010-12-03 2011-12-02 Process and temperature insensitive inverter

Publications (2)

Publication Number Publication Date
CN103348574A CN103348574A (zh) 2013-10-09
CN103348574B true CN103348574B (zh) 2016-03-02

Family

ID=45540904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180058128.8A Expired - Fee Related CN103348574B (zh) 2010-12-03 2011-12-02 工艺和温度不敏感的反相器

Country Status (3)

Country Link
US (2) US8665005B2 (zh)
CN (1) CN103348574B (zh)
WO (1) WO2012073120A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8665005B2 (en) * 2010-12-03 2014-03-04 Marvell World Trade Ltd. Process and temperature insensitive inverter
KR102111494B1 (ko) * 2013-09-02 2020-06-09 삼성전자주식회사 온도에 따른 교정 기능을 가지는 온도 센서, 이의 동작 방법 및 상기 온도 센서를 포함하는 장치
FR3011680A1 (fr) * 2013-10-04 2015-04-10 St Microelectronics Rousset Procede de controle de la variation du temps de propagation d'un circuit logique cmos, en particulier un inverseur, en fonction de la temperature et dispositif correspondant
CN103594123B (zh) * 2013-11-28 2016-09-14 中国科学院微电子研究所 非挥发性存储器及其校调方法
KR20160009429A (ko) * 2014-07-16 2016-01-26 삼성전자주식회사 Ｐｖｔ 변동에 둔감한 딜레이 컨트롤 시스템 및 그 제어 방법
WO2016060556A1 (en) * 2014-10-13 2016-04-21 Greenpeak Technologies B.V. Switched capacitor biasing circuit
CN104699159B (zh) * 2015-02-11 2016-09-21 中国科学院微电子研究所 一种c类反相器的恒定跨导偏置电路
CN104820459A (zh) * 2015-03-18 2015-08-05 北京兆易创新科技股份有限公司 一种ldo电路
JP2018178568A (ja) * 2017-04-14 2018-11-15 積水ハウス株式会社 壁体内収納構造及び住宅
JP2021069080A (ja) * 2019-10-28 2021-04-30 株式会社三社電機製作所 ゲートドライブ回路
EP4033664B1 (en) * 2020-11-25 2024-01-10 Changxin Memory Technologies, Inc. Potential generation circuit, inverter, delay circuit, and logic gate circuit
EP4033661B1 (en) 2020-11-25 2024-01-24 Changxin Memory Technologies, Inc. Control circuit and delay circuit
US11681313B2 (en) 2020-11-25 2023-06-20 Changxin Memory Technologies, Inc. Voltage generating circuit, inverter, delay circuit, and logic gate circuit
EP4033312B1 (en) 2020-11-25 2024-08-21 Changxin Memory Technologies, Inc. Control circuit and delay circuit
CN116225142B (zh) * 2023-05-06 2023-07-21 上海灵动微电子股份有限公司 无电阻式带隙基准电压源、基准电压产生方法及集成电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1695294A (zh) * 2002-11-29 2005-11-09 因芬奈昂技术股份有限公司 电流控制的振荡器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5232374A (en) * 1975-09-08 1977-03-11 Citizen Watch Co Ltd Electronic watch
JPS5310047A (en) * 1976-07-16 1978-01-30 Seiko Instr & Electronics Ltd Electronic circuit
US4430582A (en) * 1981-11-16 1984-02-07 National Semiconductor Corporation Fast CMOS buffer for TTL input levels
US4477737A (en) * 1982-07-14 1984-10-16 Motorola, Inc. Voltage generator circuit having compensation for process and temperature variation
EP0823115B1 (en) * 1995-04-21 1999-08-25 Advanced Micro Devices, Inc. Reference for cmos memory cell having pmos and nmos transistors with a common floating gate
US6686792B2 (en) * 1997-03-04 2004-02-03 Seiko Epson Corporation Electronic circuit, semiconductor device, electronic equipment, and timepiece
JP2001306167A (ja) * 2000-04-25 2001-11-02 Fuji Electric Co Ltd 基準電圧回路
US6803803B1 (en) * 2001-08-03 2004-10-12 Altera Corporation Method and apparatus for compensating circuits for variations in temperature supply and process
WO2006053202A1 (en) * 2004-11-12 2006-05-18 U-Nav Microelectronics Corporation Glitchless clock multiplexer controlled by an asynchronous select signal
JP2006165720A (ja) * 2004-12-03 2006-06-22 Ricoh Co Ltd 発振回路
US7486154B1 (en) * 2005-11-16 2009-02-03 Marvell International Ltd. Flicker noise degeneration technique for VCO
US7535309B2 (en) * 2006-05-09 2009-05-19 Fairchild Semiconductor Corporation Low power, temperature and frequency, tunable, on-chip clock generator
KR100780771B1 (ko) * 2006-06-30 2007-11-29 주식회사 하이닉스반도체 밴드-갭 기준 전압 발생 장치
WO2008033809A2 (en) * 2006-09-13 2008-03-20 Conexant Systems, Inc. Systems for implementing a temperature and process compensated two-stage ring oscillator
JP4253739B2 (ja) * 2006-10-05 2009-04-15 Ｏｋｉセミコンダクタ株式会社 発振回路
JP2009217809A (ja) * 2008-02-12 2009-09-24 Seiko Epson Corp 基準電圧生成回路、集積回路装置および信号処理装置
US7834683B2 (en) * 2008-05-30 2010-11-16 Nanya Technology Corp. Method to reduce variation in CMOS delay
US8035443B2 (en) * 2008-06-20 2011-10-11 Qualcomm, Incorporated Amplifier with gain expansion stage
JP5268574B2 (ja) * 2008-11-06 2013-08-21 株式会社東芝 半導体集積回路装置
US8143963B2 (en) * 2010-06-08 2012-03-27 Ememory Technology Inc. Voltage source circuit for crystal oscillation circuit
US8665005B2 (en) * 2010-12-03 2014-03-04 Marvell World Trade Ltd. Process and temperature insensitive inverter
DE102011014843B4 (de) * 2011-03-23 2016-10-13 Austriamicrosystems Ag Verstärkeranordnung und Verfahren zum Betreiben einer Verstärkeranordnung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1695294A (zh) * 2002-11-29 2005-11-09 因芬奈昂技术股份有限公司 电流控制的振荡器

Also Published As

Publication number Publication date
US8665005B2 (en) 2014-03-04
WO2012073120A2 (en) 2012-06-07
US8963621B2 (en) 2015-02-24
US20120139617A1 (en) 2012-06-07
US20140176200A1 (en) 2014-06-26
WO2012073120A3 (en) 2012-09-07
CN103348574A (zh) 2013-10-09
WO2012073120A4 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
CN103348574B (zh) 工艺和温度不敏感的反相器
US9461539B2 (en) Self-calibrated voltage regulator
US20100156384A1 (en) Methods and apparatus for higher-order correction of a bandgap voltage reference
US9004754B2 (en) Thermal sensors and methods of operating thereof
US20140159767A1 (en) Process sensor
US20110074495A1 (en) Compensated bandgap
US20080061865A1 (en) Apparatus and method for providing a temperature dependent output signal
US10078016B2 (en) On-die temperature sensor for integrated circuit
TWI571723B (zh) 用於具有可編程溫度斜率之電流的電路
US20220247359A1 (en) Analog bias control of rf amplifiers
US7518437B2 (en) Constant current circuit and constant current generating method
US8710812B1 (en) Regulating a supply voltage provided to a load circuit
CN109062311B (zh) Pn结肖特基结的应用电路
US20230179201A1 (en) Calibration of driver output current
US9780736B1 (en) Temperature compensated offset cancellation for high-speed amplifiers
JP6270002B2 (ja) 擬似抵抗回路及び電荷検出回路
US8054156B2 (en) Low variation resistor
WO2014156036A1 (ja) 補償回路及び補償方法
US7180358B2 (en) CMOS exponential function generating circuit with temperature compensation technique
US8575912B1 (en) Circuit for generating a dual-mode PTAT current
US20180052481A1 (en) Method for ultra-low-power and high-precision reference generation
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
CN111373644A (zh) 处理由负偏压温度不稳定性引起的电压漂移的电压监控电路
KR101397818B1 (ko) 신호 출력 장치 및 방법
US7583148B2 (en) Transconductance control circuit, method of controlling transconductance, and a power amplifier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160302

Termination date: 20191202

CF01 Termination of patent right due to non-payment of annual fee