KR101397818B1 - 신호 출력 장치 및 방법 - Google Patents

신호 출력 장치 및 방법 Download PDF

Info

Publication number
KR101397818B1
KR101397818B1 KR1020120100678A KR20120100678A KR101397818B1 KR 101397818 B1 KR101397818 B1 KR 101397818B1 KR 1020120100678 A KR1020120100678 A KR 1020120100678A KR 20120100678 A KR20120100678 A KR 20120100678A KR 101397818 B1 KR101397818 B1 KR 101397818B1
Authority
KR
South Korea
Prior art keywords
signal
temperature coefficient
mosfet
coefficient signal
output
Prior art date
Application number
KR1020120100678A
Other languages
English (en)
Other versions
KR20140034001A (ko
Inventor
방성만
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120100678A priority Critical patent/KR101397818B1/ko
Priority to US13/941,328 priority patent/US9081400B2/en
Priority to CN201310317048.0A priority patent/CN103677070B/zh
Publication of KR20140034001A publication Critical patent/KR20140034001A/ko
Application granted granted Critical
Publication of KR101397818B1 publication Critical patent/KR101397818B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 양의 온도 계수를 갖는 제1 온도 계수 신호 및 음의 온도 계수를 갖는 제2 온도 계수 신호를 출력하는 기준 신호 생성부, 상기 제1 온도 계수 신호 및 상기 제2 온도 계수 신호에 근거하여 복수의 온도 계수를 갖는 출력 신호를 출력하는 출력부를 포함하는 신호 출력 장치에 관한 것이다.

Description

신호 출력 장치 및 방법{apparatus and method for outputting signal}
본 발명은 복수의 온도 계수를 갖는 신호를 출력하는 장치 및 방법에 관한 것이다.
일반적으로, 회로 및 소자 설계에 있어서 온도, 전원전압, 공정변화 등에 대한 안정성을 확보하는 것은 회로 및 소자의 성능을 보장하기 위해서 뿐만 아니라 수율을 보장하기 위해서 필수적인 사항이다. 특히 이러한 안정적인 회로 및 소자 설계에 있어서 바이어스(Bias) 회로는 회로 및 소자의 성능에 직접적으로 영향을 미치는 요소이므로 바이어스 회로의 안정적인 동작을 확보하는 것이 매우 중요하다.
그런데 회로 및 소자를 구성하는 트랜지스터는 온도 변화에 따라 그 특성이 변화하기 때문에 이를 안정적으로 보상할 수 있는 바이어스 회로가 요구된다. 이러한 온도 변화에 따라 변동되는 가장 큰 트랜지스터의 특성은 문턱 전압(Threshold Voltage) 및 이동도(Mobility)이다. 문턱 전압과 이동도의 변화에 의해 MOS 트랜지스터의 트랜스컨덕턴스(Transconductance)가 변화하게 된다. 일반적으로 온도가 증가할수록 트랜스컨덕턴스는 감소하는 특성을 갖기 때문에 이를 보상해줄 수 있는 바이어스 회로가 필요한 것이다.
종래에, 회로 설계에 있어서 온도에 대한 특성 변화를 보상하기 위한 방법으로 안정적인 바이어스 전류나 전압을 생성하는 밴드갭 레퍼런스(Band Gab Reference) 회로를 사용하는 기술이 알려져 있다. 이 밴드갭 레퍼런스 회로에 포함되는 정 온도계수(PTAT: Proportional to Absolute Temperature) 회로는 절대 온도에 대해 정 온도계수를 가지므로 온도가 증가할수록 바이어스 전류 또는 전압이 증가하는 특성이 있다. 또, 이 밴드갭 레퍼런스 회로에 포함되는 부 온도계수(CTAT: Complementary to Absolute Temperature) 회로는 절대 온도에 대해 부 온도계수를 가지므로 온도가 증가할수록 바이어스 전류 또는 전압이 감소하는 특성이 있다. 이 정 온도계수 회로, 부 온도계수 회로를 적용하면 제한된 범위 내에서 온도 보상 기능을 할 수 있다.
종래의 밴드갭 레퍼런스 회로에 적용되는 정 온도계수 회로 또는 부 온도계수 회로는 온도 계수가 양 또는 음으로 고정되어 있기 때문에 온도에 따라 다양한 변동 특성을 갖는 회로에 적용하는데 한계를 갖는 문제점이 있다.
즉, 회로 및 소자에는 MOS 트랜지스터 뿐만 아니라 저항 등과 같은 수동 소자 등도 포함되는데, 이러한 수동 소자도 온도에 따른 미세한 특성 변화까지 보상하기 위해서는 온도 계수를 가변할 수 있는 온도 보상 회로가 필요하다. 또한, 다양한 회로마다 온도 보상에 필요한 바이어스 회로의 온도 계수는 서로 동일하지 않기 때문에 다양한 온도 계수를 갖는 신호 출력 장치가 필요하다.
일본공개특허 제2010-048628호
본 발명은 복수의 온도 계수를 갖는 신호를 출력하는 방법 및 장치를 제공한다.
본 발명의 일 실시형태에 따른 신호 출력 장치는 양의 온도 계수를 갖는 제1 온도 계수 신호 및 음의 온도 계수를 갖는 제2 온도 계수 신호를 출력하는 기준 신호 생성부, 상기 제1 온도 계수 신호 및 상기 제2 온도 계수 신호에 근거하여 복수의 온도 계수를 갖는 출력 신호를 출력하는 출력부를 포함할 수 있다.
상기 출력부는 상기 제1 온도 계수 신호의 기울기를 조절하는 제1 기준 신호 조절부 및 상기 제2 온도 계수 신호의 기울기를 조절하는 제2 기준 신호 조절부를 포함할 수 있다.
상기 출력부는 상기 제1 온도 계수 신호 및 상기 제2 온도 계수 신호에 근거하여 양의 온도 계수 및 음의 온도 계수를 갖는 제3 온도 계수 신호를 출력하는 PCTAT 신호 생성부를 포함할 수 있다.
상기 PCTAT 신호 생성부는 상기 제1 온도 계수 신호와 상기 제2 온도 계수 신호를 비교하여 더 작은 값을 갖는 신호를 출력할 수 있다.
상기 PCTAT 신호 생성부는 제1 온도 계수 신호 및 제2 온도 계수 신호에 의하여 바이어스 전압을 인가받는 바이어스 전압 인가부, 상기 바이어스 전압 인가부에 대한 커런트 미러부, 상기 커런트 미러부를 통하여 제3 온도 계수 신호를 출력하는 PCTAT 신호 출력부를 포함할 수 있다.
상기 바이어스 전압 인가부는 상기 바이어스 전압 인가부는 전원 전압에 소스단이 연결된 제3 MOSFET 및 상기 제3 MOSFET의 드레인단에 접속된 제7 MOSFET를 포함하고, 상기 커런트 미러부는 전원 전압에 소스단이 연결된 제4 MOSFET(M4) 및 상기 제4 MOSFET의 드레인단에 접속된 제8 MOSFET을 포함하며, 상기 PCTAT 신호 출력부는 상기 제4 MOSFET의 드레인단 및 상기 제8 MOSFET의 드레인단 중 적어도 하나에 형성될 수 있다.
상기 PCTAT 신호 생성부는 전원 전압에 소스단이 연결된 제1, 제2, 제3 및 제4 MOSFET, 상기 제1 MOSFET의 드레인단에 접속된 제5 MOSFET, 상기 제2 MOSFET의 드레인단에 접속된 제6 MOSFET, 상기 제3 MOSFET의 드레인단에 접속된 제7 MOSFET, 상기 제4 MOSFET의 드레인단에 접속된 제8 MOSFET, 상기 제5 MOSFET의 드레인단에 접속된 양의 온도 계수를 갖는 전류를 출력하는 제1 전류원, 상기 제6 MOSFET의 드레인단에 접속된 제1 저항, 상기 제7 MOSFET의 드레인단에 접속된 음의 온도 계수를 갖는 전류를 출력하는 제2 전류원, 상기 제8 MOSFET의 드레인단에 접속된 제2 저항을 포함하며, 상기 제1 및 제2 MOSFET의 게이트단은 상기 제1 MOSFET의 드레인단에 접속되고, 상기 제3 및 제4 MOSFET의 게이트단은 상기 제3 MOSFET의 드레인단에 접속되며, 상기 제5, 제6, 제7 및 제8 MOSFET의 게이트단은 상기 제5 MOSFET의 드레인단에 접속될 수 있다.
상기 출력부는 상기 제1 온도 계수 신호, 상기 제2 온도 계수 신호 및 상기 제3 온도 계수 신호 중 적어도 하나에 근거하여 복수의 온도 계수를 갖는 출력 신호를 획득하는 신호 합성부를 포함할 수 있다.
상기 신호 합성부는 상기 제1 온도 계수 신호, 상기 제2 온도 계수 신호 및 상기 제3 온도 계수 신호 중 적어도 하나를 입력받는 제1 입력 단자, 상기 제1 온도 계수 신호, 상기 제2 온도 계수 신호 및 상기 제3 온도 계수 신호 중 적어도 하나를 입력받는 제2 입력 단자, 상기 제1 입력 단자와 양 입력단이 접속되고, 상기 제2 입력 단자와 버퍼 소자 및 제3 저항을 경유하여 음 입력단이 접속된 증폭기를 포함하며, 상기 증폭기의 출력 단자는 제4 저항을 경유하여 상기 증폭기의 음 입력단과 접속될 수 있다.
본 발명의 일 실시형태에 따른 신호 출력 방법은 양의 온도 계수를 갖는 제1 온도 계수 신호 및 음의 온도 계수를 갖는 제2 온도 계수 신호를 출력하는 단계, 상기 제1 온도 계수 신호 및 상기 제2 온도 계수 신호에 근거하여 복수의 온도 계수를 갖는 출력 신호를 출력하는 단계를 포함할 수 있다.
상기 출력 신호를 출력하는 단계는 상기 제1 온도 계수 신호의 기울기를 조절하는 제1 기준 신호 조절 단계; 및 상기 제2 온도 계수 신호의 기울기를 조절하는 제2 기준 신호 조절 단계를 포함할 수 있다.
상기 출력 신호를 출력하는 단계는 상기 제1 온도 계수 신호 및 상기 제2 온도 계수 신호에 근거하여 양의 온도 계수 및 음의 온도 계수를 갖는 제3 온도 계수 신호를 출력하는 단계를 포함할 수 있다.
상기 출력 신호를 출력하는 단계는 상기 제1 온도 계수 신호, 상기 제2 온도 계수 신호 및 상기 제3 온도 계수 신호 중 적어도 하나에 근거하여 출력 신호를 획득하는 단계를 포함할 수 있다.
본 명세서의 개시에 의해, 복수의 온도 계수를 갖는 신호를 출력하는 방법 및 장치를 제공할 수 있다.
본 명세서의 개시에 의해, 온도 검출 에러를 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 의한 신호 출력 장치를 나타낸 도면이다.
도 2는 밴드갭 레퍼런스 회로의 일 예를 나타낸 도면이다.
도 3은 제1 온도 계수 신호, 제2 온도 계수 신호를 나타낸 도면이다.
도 4는 복수의 온도 계수를 갖는 온도 계수 신호를 나타낸 도면이다.
도 5는 온도 계수 신호의 기울기 조정을 설명하기 위한 도면이다.
도 6은 PCTAT 신호 생성부의 동작을 설명하기 위한 도면이다.
도 7은 PCTAT 신호 생성 회로의 일 예를 나타낸 도면이다.
도 8은 신호 합성부의 일 예를 나타낸 도면이다.
본 명세서에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 명세서에서 사용되는 기술적 용어는 본 명세서에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 명세서에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.
또한, 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서 상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
또한, 본 명세서에서 사용되는 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 발명의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 발명의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
도 1은 본 발명의 일 실시예에 의한 신호 출력 장치를 나타낸 도면이다.
상기 신호 출력 장치는 기준 신호 생성부(100) 및 출력 신호를 출력하는 출력부(200)를 포함할 수 있다.
상기 기준 신호 생성부(100)는 양의 온도 계수를 갖는 신호, 음의 온도 계수를 갖는 신호를 출력할 수 있다.
양의 온도 계수를 갖는 신호를 제1 온도 계수 신호로 정의하고, 음의 온도 계수를 갖는 신호를 제2 온도 계수 신호로 정의하기로 한다.
또, 상기 제1 온도 계수 신호, 상기 제2 온도 계수 신호는 전류 또는 전압값일 수 있다.
상기 기준 신호 생성부(100)로 기존의 밴드갭 레퍼런스 회로가 사용될 수 있다.
도 2는 밴드갭 레퍼런스 회로의 일 예를 나타낸 도면이다.
상기 밴드갭 레퍼런스 회로는 전원 전압(VDD)에 연결된 밴드갭 레퍼런스 전압 유지부(10)를 포함할 수 있다. 상기 밴드갭 레퍼런스 전압 유지부(10)는 온도 변화에 대하여 일정한 레퍼런스 전압값을 유지할 수 있다.
상기 밴드갭 레퍼런스 전압 유지부(10)의 일단과 접지 전압 사이에는 제1 다이오드(D1)가 구비될 수 있다.
또, 상기 밴드갭 레퍼런스 전압 유지부(10)의 타단에는 저항(Rp)가 접속될 수 있다. 또, 상기 저항(Rp)의 일 단에는 제2 다이오드(D2)가 구비될 수 있다.
여기서, 제1 다이오드(D1)과 제2 다이오드(D2)의 비율이 1:N 일 경우, PTAT 전류(Iptat)는
Figure 112012073454347-pat00001
로 표현될 수 있다. 여기서, k는 볼쯔만 상수, T는 절대 온도, q는 전자(electron) 전하량을 나타낸다. 여기서, dVbe는 저항(Rp)에 걸리는 전압을 의미한다.
따라서 PTAT 전류(Iptat)는 절대 온도(T)에 비례하여 증가할 수 있다.
또, 저항(Rp)과 제2 다이오드(D2)의 접속단에 걸리는 전압(Vctat)는 절대 온도(T)에 반비례한다. 따라서 저항(Rp)과 제2 다이오드(D2)의 접속단에 걸리는 전압은 CTAT 전압이 될 수 있다.
상기 밴드갭 레퍼런스 회로는 이에 제한되지 않으며, 당업자가 일반적으로 사용하는 밴드갭 레퍼런스 회로가 사용될 수 있다.
한편, 상기 PTAT 전류(Iptat)를 PTAT 전압으로 변환하는 것은 당업자에게 용이한 사항이며, 상기 CTAT 전압(Vctat)을 CTAT 전류로 변환하는 것은 당업자에게 용이한 사항이다.
따라서 상기 밴드갭 레퍼런스 회로는 PTAT 전류, PTAT 전압, CTAT 전류, CTAT 전압을 출력할 수 있다.
여기서 PTAT 전류, PTAT 전압을 PTAT 신호 또는 제1 온도 계수 신호로 통칭할 수 있다. 또, CTAT 전류, CTAT 전압을 CTAT 신호 또는 제2 온도 계수 신호로 통칭할 수 있다.
도 3은 제1 온도 계수 신호, 제2 온도 계수 신호를 나타낸 도면이다.
도 3(a)는 PTAT(proportional to absolute temperature) 전류(전압)을 나타낸 도면이다. 도 3(b)는 CTAT(complementary to absolute temperature) 전류(전압)을 나타낸 도면이다.
도 3(a)를 참조하면, 제1 온도 계수 신호의 기울기(a)는 양의 값을 갖는다. 도 3(b)를 참조하면, 제2 온도 계수 신호의 기울기(b)는 음의 값을 갖는다.
대표적인 CTAT 전압은 1.6mv/deg 의 온도 계수를 갖는 신호이다. 상기 값이 증폭되는 경우, 온도 계수가 증가될 수 있다.
한편, 온도에 대한 선형적 출력을 갖는 시스템의 경우, 온도 계수가 클수록 온도에 대한 검출 에러를 감소시킬 수 있으므로 온도 계수를 크게 하는 것이 바람직하다.
그러나 이와 같이 온도 계수(기울기 a, b)를 증가시키기 위하여 증폭기를 사용하는 경우, 최소값(min) 및 최대값(max)이 동시에 커지게 된다. 따라서 증폭된 신호를 입력으로 받는 회로의 신호 수용 범위도 커져야 한다.
또는, 입력 신호의 수용 범위가 기설정된 회로의 경우, 설정된 범위 내에서만 신호를 증폭하여야 한다는 한계가 존재한다.
따라서 온도 계수 신호의 기울기가 필요에 따라 적절하게 조절되는 것이 바람직하다.
도 4는 복수의 온도 계수를 갖는 온도 계수 신호를 나타낸 도면이다.
도 4(a)는 변곡점 온도(Tx) 이하에서는 소정의 기울기(a)를 갖고, 변곡점 온도(Tx) 이상에서는 상기 기울기(a)와 다른 소정의 기울기(b)를 갖는 온도 계수 신호를 나타낸 도면이다.
온도 계수 신호의 최소값(min) 및 최대값(max)이 설정되어 있는 경우, 상기 범위 내에서 하나의 기울기를 갖는 신호(도 4(a) 점선 참조)가 생성될 수 있다. 또는, 상기 범위 내에서 복수의 기울기를 갖는 신호(도 4(a) 실선 참조)가 생성될 수 있다.
이 때, 복수의 기울기를 갖는 신호는 변곡점 온도(Tx) 이상에서 기울기가 더 커지므로, 온도 변화에 대하여 정밀한 출력 값을 나타낼 수 있다. 즉, 소정의 온도 범위에서 정밀한 출력값이 필요한 경우, 복수의 온도 계수를 가진 신호가 이용될 수 있다.
도 4(b)는 변곡점 온도(Tx) 이하에서는 기울기가 0이고, 변곡점 온도(Tx) 이상에서는 양의 기울기를 갖는 온도 계수 신호를 나타낸 도면이다.
소정의 변곡점 온도 이상에서만 온도 계수 신호가 활용되는 경우, 도 4(b)에 도시된 온도 계수 신호가 활용될 수 있다.
도 4(c)는 변곡점 온도(Tx) 이하에서는 양의 기울기를 갖고, 변곡점 온도(Tx) 이상에서는 기울기가 0인 온도 계수 신호를 나타낸 도면이다.
소정의 변곡점 온도 이하에서만 온도 계수 신호가 활용되는 경우, 도 4(c)에 도시된 온도 계수 신호가 활용될 수 있다.
한편, 도 4는 출력값이 전압(V0)인 경우에 대해서만 설명하였지만, 출력값이 전류인 경우에도 동일하게 적용가능하다.
상기 출력부(200)는 상기 기준 신호 생성부(100)에서 출력된 제1 온도 계수 신호, 제2 온도 계수 신호에 기초하여 복수의 온도 계수를 갖는 출력 신호를 출력할 수 있다.
다시, 도 1을 참조하면, 상기 출력부(100)는 기준 신호 조절부(210), PCTAT 신호 생성부(220), 신호 합성부(230)를 포함할 수 있다.
상기 기준 신호 조절부(210)는 제1 기준 신호 조절부(210-1) 및 제2 기준 신호 조절부(210-2)를 포함할 수 있다.
상기 제1 기준 신호 조절부(210-1)는 상기 제1 온도 계수 신호의 기울기를 조절할 수 있다.
상기 제2 기준 신호 조절부(210-2)는 상기 제2 온도 계수 신호의 기울기를 조절할 수 있다.
도 5는 온도 계수 신호의 기울기 조정을 설명하기 위한 도면이다.
도 5(a)는 제1 온도 계수 신호의 기울기가 변화한 결과를 나타내고 있다. 소정의 온도 계수를 갖는 제1 온도 계수 신호(I)에 대하여, 소정의 온도(T1)를 기준으로 하여 기울기가 증가하거나(II), 기울기가 감소(III)할 수 있다.
도 5(b)는 제2 온도 계수 신호의 기울기가 변화한 결과를 나타내고 있다. 소정의 온도 계수를 갖는 제2 온도 계수 신호(I)에 대하여, 소정의 온도(T2)를 기준으로 하여 기울기가 증가하거나(II), 기울기가 감소(III)할 수 있다.
상기 제1 기준 신호 조절부(210-1) 및 상기 제2 기준 신호 조절부(210-2)는 제1 온도 계수 신호, 제2 온도 계수 신호의 기울기를 소정의 온도를 기준으로 조절할 수 있다.
따라서 상기 기준 신호 생성부(100)에서 출력된 제1 온도 계수 신호, 제2 온도 계수 신호는 기준 신호 조절부(210)에서 필요에 따라 적절하게 조절되어 PCTAT 신호 생성부(220) 또는 신호 합성부(230)에서 이용될 수 있다.
상기 PCTAT 신호 생성부(220)는 양의 온도 계수 및 음의 온도 계수를 갖는 온도 계수 신호를 출력할 수 있다. 예컨대, 상기 PCTAT 신호 생성부(220)는 제1 온도 계수 신호 및 제2 온도 계수 신호 중 소정의 온도 이하에서는 제1 온도 계수 신호의 출력을 출력하고 소정의 온도 이상에서는 제2 온도 계수 신호의 출력을 출력할 수 있다.
한편, 양의 온도 계수 및 음의 온도 계수를 갖는 온도 계수 신호를 제3 온도 계수 신호 또는 PCTAT 신호로 정의하기로 한다.
도 6은 PCTAT 신호 생성부(220)의 동작을 설명하기 위한 도면이다.
상기 PCTAT 신호 생성부는 음의 기울기를 갖는 CTAT 신호, 양의 기울기를 갖는 PTAT 신호를 획득할 수 있다.
상기 PCTAT 신호 생성부는 상기 CTAT 신호와 상기 PTAT 신호의 값을 비교하여 더 작은 값을 출력할 수 있다. 예컨대, Ipctat=min(Iptat, Ictat) 수식에 의하여 제3 온도 계수 신호를 출력할 수 있다.
한편, 기울기의 부호가 변하는 온도 변곡점(Tx)이 필요에 따라 적절하게 조절될 수 있다.
온도 변곡점이 Tx인 경우, Iptat(Tx)=Ictat(Tx)를 만족하여야 한다.
도 2에서 설명되었던 수식을 참고하면,
Figure 112012073454347-pat00002
이므로,
Figure 112012073454347-pat00003
이다. 여기서 Rp는 도 2의 저항값을 의미하고, N은 다이오드 비를 의미하므로, 도 2의 저항값 및 다이오드 비를 적절하게 조절함으로써 Tx가 조절될 수 있다.
도 7은 PCTAT 신호 생성 회로의 일 예를 나타낸 도면이다.
도 7을 참조하면, 상기 PCTAT 신호 생성 회로는 전원 전압에 소스단이 연결된 제1 MOSFET(M1), 제2 MOSFET(M2), 제3 MOSFET(M3) 및 제4 MOSFET(M4)을 포함할 수 있다. 그리고 상기 PCTAT 신호 생성 회로는 상기 제1 MOSFET(M1)의 드레인단에 접속된 제5 MOSFET(M5), 상기 제2 MOSFET(M2)의 드레인단에 접속된 제6 MOSFET(M6), 상기 제3 MOSFET(M3)의 드레인단에 접속된 제7 MOSFET(M7), 상기 제4 MOSFET(M4)의 드레인단에 접속된 제8 MOSFET(M8)을 구비할 수 있다.
상기 제5 MOSFET의 드레인단에는 양의 온도 계수를 갖는 전류를 출력하는 제1 전류원(30)이 연결될 수 있다. 상기 제1 전류원(30)에는 소정의 전류(Iptat)가 흐른다.
또, 상기 제6 MOSFET(M6)의 드레인단에는 제1 저항(R1)이 접속될 수 있다.
또, 상기 제7 MOSFET(M7)의 드레인단에는 음의 온도 계수를 갖는 전류를 출력하는 제2 전류원(40)이 연결될 수 있다. 상기 제2 전류원(40)에는 소정의 전류(Ictat)가 흐른다.
또, 상기 제8 MOSFET(M8)의 드레인단에는 제2 저항(R2)이 접속될 수 있다.
한편, 상기 제1(M1) 및 제2 MOSFET(M2)의 게이트단은 상기 제1 MOSFET(M1)의 드레인단에 접속될 수 있다. 또, 상기 제3(M3) 및 제4 MOSFET(M4)의 게이트단은 상기 제3 MOSFET(M3)의 드레인단에 접속되며, 상기 제5(M5), 제6(M6), 제7(M7) 및 제8 MOSFET(M8)의 게이트단은 상기 제5 MOSFET(M5)의 드레인단에 접속될 수 있다.
한편, 상기 저항(R1)과 저항(R2)는 동일한 온도 특성을 갖는 것이 바람직하다. 이와 같이 PCTAT 신호 생성 회로를 구성하는 경우, 제4 MOSFET(M4)에서 제8 MOSFET(M8) 방향으로 제3 온도 계수 신호(Ipctat)가 흐를 수 있다. 또, 제8 MOSFET(M8)과 제2 저항(R2)간의 접속 단자에 제3 온도 계수 신호(Vpc)가 출력될 수 있다.
또, 제6 MOSFET(M6)과 제1 저항(R1)간의 접속 단자에 제1 온도 계수 신호(Vp)가 출력될 수 있다.
상기 제1 MOSFET(M1) 및 제5 MOSFET(M5)와 상기 제2 MOSFET(M2) 및 제6 MOSFET(M6)은 커런트 미러(current mirror)를 형성한다. 따라서 제1 전류원(30)을 통하여 흐르는 전류가 제6 MOSFET(M6)에서 흐른다. 따라서 Vp에서 출력되는 신호는 PTAT 신호이다.
한편, 상기 제3 MOSFET(M3)에는 CTAT 바이어스 전압이 인가될 수 있고, 상기 제7 MOSFET(M7)에는 PTAT 바이어스 전압이 인가될 수 있다. 이 때, 상기 제3 MOSFET(M3) 및 제7 MOSFET(M7)과 상기 제4 MOSFET(M4) 및 제8 MOSFET(M8)은 커런트 미러(current mirror)를 형성하므로 상기 제4 MOSFET(M4)과 상기 제8 MOSFET(M8) 간에는 PCTAT 전류가 흐를 수 있다. 따라서 Vpc에서 출력되는 신호는 PCTAT 신호이다.
여기서, 상기 제3 MOSFET(M3)은 CTAT 바이어스 전압을 인가받고, 상기 제7 MOSFET(M7)은 PTAT 바이어스 전압을 인가 받으므로, 상기 제3 MOSFET(M3) 및 상기 제7 MOSFET(M7) 바이어스 인가부로 정의하기로 한다.
또, 상기 제4 MOSFET(M4) 및 제7 MOSFET(M7)은 바이어스 인가부에 대한 커런트 미러부로 정의하기로 한다. 또, 상기 PCTAT 전류, PCTAT 전압을 출력하는 단자를 PCTAT 신호 출력부로 정의하기로 한다.
본 발명의 일 실시예에 의할 때, 상기 신호 합성부(230)는 상기 제1 온도 계수 신호, 상기 제2 온도 계수 신호, 상기 제3 온도 계수 신호에 근거하여 복수의 온도 계수를 갖는 출력 신호를 획득할 수 있다.
예컨대, 상기 신호 합성부(230)는 소정의 기울기를 갖는 제1 온도 계수 신호(예컨대, 도 5(a)(III)) 와 제3 온도 계수 신호(예컨대, 도 6)를 합성하여 소정의 지점까지는 기울기가 급격하게 증가하다가 소정의 지점 이후에는 기울기가 완만하게 증가하는 출력 신호를 획득할 수 있다.
또, 상기 신호 합성부(230)는 소정의 기울기를 갖는 제1 온도 계수 신호(예컨대, 도 5(a)(II)) 와 제3 온도 계수 신호(예컨대, 도 6)를 합성하여 소정의 지점까지는 기울기가 증가하다가 소정의 지점 이후에는 기울기가 유지되는 출력 신호를 획득할 수 있다.
도 8은 신호 합성부의 일 예를 나타낸 도면이다.
상기 신호 합성부는 상기 제1 온도 계수 신호, 상기 제2 온도 계수 신호 및 상기 제3 온도 계수 신호 중 적어도 하나를 입력받는 제1 입력 단자(Vin1), 상기 제1 온도 계수 신호, 상기 제2 온도 계수 신호 및 상기 제3 온도 계수 신호 중 적어도 하나를 입력받는 제2 입력 단자(Vin2)를 구비할 수 있다.
또, 상기 신호 합성부는 증폭기(AMP)를 구비할 수 있다. 상기 증폭기의 양(+) 입력단은 상기 제1 입력 단자(Vin1)와 접속될 수 있다. 또, 상기 증폭기의 음(-) 입력단은 버퍼 소자 및 제3 저항(R3)을 경유하여 제2 입력 단자(Vin2)와 접속될 수 있다.
한편, 상기 증폭기의 출력 단자(Vo)는 제4 저항(R4)을 경유하여 상기 증폭기의 음(-) 입력단과 접속될 수 있다.
상기 버퍼 소자는 제2 입력이 출력 신호(Vo)의 영향을 받지 않도록 하기 위하여 삽입될 수 있다. 또, 상기 제3 저항(R3) 및 제4 저항(R4)은 동일한 온도 특성을 갖는 타입으로 구성될 수 있다.
이 때, 상기 신호 합성부의 출력은 이하와 같은 수식으로 표현할 수 있다.
Figure 112012073454347-pat00004

여기서, 제1 입력 단자(Vin1)에 입력되는 신호는 도 6에 도시된 PTAT 신호이고, 제2 입력 단자(Vin2)에 입력되는 신호는 도 6에 도시된 PCTAT 신호인 경우를 살펴보기로 한다.
변곡점 온도(Tx) 이하에서는 Vin1(T)=Vin2(T) 이므로, Vo(T)=Vin1(T)이다.
변곡점 온도(Tx) 이상에서는
Figure 112012073454347-pat00005
와 같은 출력 신호가 생성될 수 있다.
즉, 상기 신호 합성부는 제3 저항(R3) 및 제4 저항(R4) 값을 조절함으로써 변곡점 온도(Tx) 이상에서의 출력 신호의 기울기를 적절하게 조절할 수 있다.
결과적으로 본 실시예에 의한 출력 신호는 도 4(a)에 도시된 형태와 같을 것이다. 즉, 변곡점 온도 이하에서의 기울기보다 변곡점 온도 이상에서의 기울기가 더 크게 된다.
이와 같이 본 발명의 일 실시예에 의한 신호 출력 장치는 제1 온도 계수 신호, 제2 온도 계수 신호에 근거하여 제3 온도 계수 신호를 획득할 수 있다. 또, 본 발명의 일 실시예에 의한 신호 출력 장치는 상기 제1 온도 계수 신호, 제2 온도 계수 신호, 제3 온도 계수 신호에 근거하여 다양한 온도 계수를 갖는 출력 신호를 생성할 수 있다.
이 때, 높은 정밀도가 요구되는 온도 구간에서 온도 계수를 증가시킴으로써 온도 검출 에러를 감소시킬 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속한다.

Claims (13)

  1. 양의 온도 계수를 갖는 제1 온도 계수 신호 및 음의 온도 계수를 갖는 제2 온도 계수 신호를 출력하는 기준 신호 생성부; 및
    상기 제1 온도 계수 신호 및 상기 제2 온도 계수 신호에 근거하여 복수의 온도 계수를 갖는 출력 신호를 출력하는 출력부;를 포함하는 신호 출력 장치.
  2. 제1 항에 있어서, 상기 출력부는
    상기 제1 온도 계수 신호의 기울기를 조절하는 제1 기준 신호 조절부 및 상기 제2 온도 계수 신호의 기울기를 조절하는 제2 기준 신호 조절부를 포함하는 신호 출력 장치.
  3. 제1 항에 있어서, 상기 출력부는
    상기 제1 온도 계수 신호 및 상기 제2 온도 계수 신호에 근거하여 양의 온도 계수 및 음의 온도 계수를 갖는 제3 온도 계수 신호를 출력하는 PCTAT 신호 생성부를 포함하는 신호 출력 장치.
  4. 제3 항에 있어서, 상기 PCTAT 신호 생성부는
    상기 제1 온도 계수 신호와 상기 제2 온도 계수 신호를 비교하여 더 작은 값을 갖는 신호를 출력하는 신호 출력 장치.
  5. 제3 항에 있어서, 상기 PCTAT 신호 생성부는
    상기 제1 온도 계수 신호 및 상기 제2 온도 계수 신호에 의하여 바이어스 전압을 인가받는 바이어스 전압 인가부;
    상기 바이어스 전압 인가부에 대한 커런트 미러부; 및
    상기 커런트 미러부를 통하여 제3 온도 계수 신호를 출력하는 PCTAT 신호 출력부를 포함하는 신호 출력 장치.
  6. 제5 항에 있어서,
    상기 바이어스 전압 인가부는 전원 전압에 소스단이 연결된 제3 MOSFET 및 상기 제3 MOSFET의 드레인단에 접속된 제7 MOSFET를 포함하고,
    상기 커런트 미러부는 전원 전압에 소스단이 연결된 제4 MOSFET(M4) 및 상기 제4 MOSFET의 드레인단에 접속된 제8 MOSFET을 포함하며,
    상기 PCTAT 신호 출력부는 상기 제4 MOSFET의 드레인단 및 상기 제8 MOSFET의 드레인단 중 적어도 하나에 형성된 신호 출력 장치.
  7. 제4 항에 있어서, 상기 PCTAT 신호 생성부는
    전원 전압에 소스단이 연결된 제1, 제2, 제3 및 제4 MOSFET;
    상기 제1 MOSFET의 드레인단에 접속된 제5 MOSFET;
    상기 제2 MOSFET의 드레인단에 접속된 제6 MOSFET;
    상기 제3 MOSFET의 드레인단에 접속된 제7 MOSFET;
    상기 제4 MOSFET의 드레인단에 접속된 제8 MOSFET;
    상기 제5 MOSFET의 드레인단에 접속된 양의 온도 계수를 갖는 전류를 출력하는 제1 전류원;
    상기 제6 MOSFET의 드레인단에 접속된 제1 저항;
    상기 제7 MOSFET의 드레인단에 접속된 음의 온도 계수를 갖는 전류를 출력하는 제2 전류원; 및
    상기 제8 MOSFET의 드레인단에 접속된 제2 저항;을 포함하며,
    상기 제1 및 제2 MOSFET의 게이트단은 상기 제1 MOSFET의 드레인단에 접속되고, 상기 제3 및 제4 MOSFET의 게이트단은 상기 제3 MOSFET의 드레인단에 접속되며, 상기 제5, 제6, 제7 및 제8 MOSFET의 게이트단은 상기 제5 MOSFET의 드레인단에 접속되는 신호 출력 장치.
  8. 제3 항에 있어서, 상기 출력부는
    상기 제1 온도 계수 신호, 상기 제2 온도 계수 신호 및 상기 제3 온도 계수 신호 중 적어도 하나에 근거하여 복수의 온도 계수를 갖는 출력 신호를 획득하는 신호 합성부를 포함하는 신호 출력 장치.
  9. 제8 항에 있어서, 상기 신호 합성부는
    상기 제1 온도 계수 신호, 상기 제2 온도 계수 신호 및 상기 제3 온도 계수 신호 중 적어도 하나를 입력받는 제1 입력 단자;
    상기 제1 온도 계수 신호, 상기 제2 온도 계수 신호 및 상기 제3 온도 계수 신호 중 적어도 하나를 입력받는 제2 입력 단자; 및
    상기 제1 입력 단자와 양 입력단이 접속되고, 상기 제2 입력 단자와 버퍼 소자 및 제3 저항을 경유하여 음 입력단이 접속된 증폭기;를 포함하며,
    상기 증폭기의 출력 단자는 제4 저항을 경유하여 상기 증폭기의 음 입력단과 접속된 신호 출력 장치.
  10. 양의 온도 계수를 갖는 제1 온도 계수 신호 및 음의 온도 계수를 갖는 제2 온도 계수 신호를 출력하는 단계; 및
    상기 제1 온도 계수 신호 및 상기 제2 온도 계수 신호에 근거하여 복수의 온도 계수를 갖는 출력 신호를 출력하는 단계;를 포함하는 신호 출력 방법.
  11. 제10 항에 있어서, 상기 출력 신호를 출력하는 단계는
    상기 제1 온도 계수 신호의 기울기를 조절하는 제1 기준 신호 조절 단계; 및 상기 제2 온도 계수 신호의 기울기를 조절하는 제2 기준 신호 조절 단계를 포함하는 신호 출력 방법.
  12. 제11 항에 있어서, 상기 출력 신호를 출력하는 단계는
    상기 제1 온도 계수 신호 및 상기 제2 온도 계수 신호에 근거하여 양의 온도 계수 및 음의 온도 계수를 갖는 제3 온도 계수 신호를 출력하는 단계를 포함하는 신호 출력 방법.
  13. 제12 항에 있어서, 상기 출력 신호를 출력하는 단계는
    상기 제1 온도 계수 신호, 상기 제2 온도 계수 신호 및 상기 제3 온도 계수 신호에 근거하여 출력 신호를 획득하는 단계를 포함하는 신호 출력 방법.
KR1020120100678A 2012-09-11 2012-09-11 신호 출력 장치 및 방법 KR101397818B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120100678A KR101397818B1 (ko) 2012-09-11 2012-09-11 신호 출력 장치 및 방법
US13/941,328 US9081400B2 (en) 2012-09-11 2013-07-12 Apparatus and method for outputting signal
CN201310317048.0A CN103677070B (zh) 2012-09-11 2013-07-25 用于输出信号的装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120100678A KR101397818B1 (ko) 2012-09-11 2012-09-11 신호 출력 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20140034001A KR20140034001A (ko) 2014-03-19
KR101397818B1 true KR101397818B1 (ko) 2014-05-20

Family

ID=50232670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120100678A KR101397818B1 (ko) 2012-09-11 2012-09-11 신호 출력 장치 및 방법

Country Status (3)

Country Link
US (1) US9081400B2 (ko)
KR (1) KR101397818B1 (ko)
CN (1) CN103677070B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107132872B (zh) * 2016-02-29 2018-12-21 中芯国际集成电路制造(上海)有限公司 一种电流偏置电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361715B1 (ko) 1993-08-30 2003-02-07 모토로라 인코포레이티드 전압기준회로용보정회로
JP2005317948A (ja) 2004-03-30 2005-11-10 Ricoh Co Ltd 基準電圧発生回路
JP2005321931A (ja) 2004-05-07 2005-11-17 Ricoh Co Ltd 定電流発生回路
KR20100080958A (ko) * 2008-12-05 2010-07-14 한국전자통신연구원 기준 바이어스 발생 회로

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157244A (en) * 1998-10-13 2000-12-05 Advanced Micro Devices, Inc. Power supply independent temperature sensor
US6879141B1 (en) * 2003-09-29 2005-04-12 King Billion Electronics Co., Ltd. Temperature compensated voltage supply circuit
JP2005182113A (ja) * 2003-12-16 2005-07-07 Toshiba Corp 基準電圧発生回路
US7486065B2 (en) 2005-02-07 2009-02-03 Via Technologies, Inc. Reference voltage generator and method for generating a bias-insensitive reference voltage
KR100707306B1 (ko) * 2005-03-03 2007-04-12 삼성전자주식회사 온도에 반비례하는 다양한 온도계수들을 가지는 기준 전압발생기 및 이를 구비하는 디스플레이 장치
US7307468B1 (en) * 2006-01-31 2007-12-11 Xilinx, Inc. Bandgap system with tunable temperature coefficient of the output voltage
JP2010048628A (ja) 2008-08-20 2010-03-04 Sanyo Electric Co Ltd 温度センサ回路
JP5451541B2 (ja) 2010-06-28 2014-03-26 スパンション エルエルシー 発振回路
CN102279617B (zh) 2011-05-11 2013-07-17 电子科技大学 一种无电阻cmos电压基准源

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361715B1 (ko) 1993-08-30 2003-02-07 모토로라 인코포레이티드 전압기준회로용보정회로
JP2005317948A (ja) 2004-03-30 2005-11-10 Ricoh Co Ltd 基準電圧発生回路
JP2005321931A (ja) 2004-05-07 2005-11-17 Ricoh Co Ltd 定電流発生回路
KR20100080958A (ko) * 2008-12-05 2010-07-14 한국전자통신연구원 기준 바이어스 발생 회로

Also Published As

Publication number Publication date
US9081400B2 (en) 2015-07-14
US20140070874A1 (en) 2014-03-13
KR20140034001A (ko) 2014-03-19
CN103677070A (zh) 2014-03-26
CN103677070B (zh) 2015-10-28

Similar Documents

Publication Publication Date Title
US8212606B2 (en) Apparatus and method for offset drift trimming
US9335778B2 (en) Reference voltage generating circuit
US7038530B2 (en) Reference voltage generator circuit having temperature and process variation compensation and method of manufacturing same
US6507180B2 (en) Bandgap reference circuit with reduced output error
US20080061865A1 (en) Apparatus and method for providing a temperature dependent output signal
US8344793B2 (en) Method of generating multiple current sources from a single reference resistor
US20120139617A1 (en) Process and Temperature Insensitive Inverter
KR20100080958A (ko) 기준 바이어스 발생 회로
CN111505542B (zh) 应力补偿控制电路及半导体传感器装置
US20100007324A1 (en) Voltage reference electronic circuit
US20080074192A1 (en) Circuit for correcting sensor temperature characteristics
US6340882B1 (en) Accurate current source with an adjustable temperature dependence circuit
KR101276947B1 (ko) 저전력, 고정밀, 넓은 온도범위의 온도 센서
US8067975B2 (en) MOS resistor with second or higher order compensation
CN113253788B (zh) 基准电压电路
TW201602750A (zh) 用於穩壓器之電流源及其穩壓器
WO2015178271A1 (ja) 擬似抵抗回路及び電荷検出回路
US7994846B2 (en) Method and mechanism to reduce current variation in a current reference branch circuit
JP5074139B2 (ja) 基準電圧発生回路
KR101397818B1 (ko) 신호 출력 장치 및 방법
US20130088286A1 (en) Method of generating multiple current sources from a single reference resistor
JP2014190862A (ja) ホール素子駆動回路及びホール素子駆動方法
US8471636B2 (en) Differential pair with constant offset
US20090058390A1 (en) Semiconductor device with compensation current
JP2012104948A (ja) 増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee