KR100361715B1 - 전압기준회로용보정회로 - Google Patents

전압기준회로용보정회로 Download PDF

Info

Publication number
KR100361715B1
KR100361715B1 KR1019940019765A KR19940019765A KR100361715B1 KR 100361715 B1 KR100361715 B1 KR 100361715B1 KR 1019940019765 A KR1019940019765 A KR 1019940019765A KR 19940019765 A KR19940019765 A KR 19940019765A KR 100361715 B1 KR100361715 B1 KR 100361715B1
Authority
KR
South Korea
Prior art keywords
circuit
voltage
current
correction
output
Prior art date
Application number
KR1019940019765A
Other languages
English (en)
Other versions
KR950007296A (ko
Inventor
존엠.피고트
로버트비.자레트
바이론지.바이넘
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR950007296A publication Critical patent/KR950007296A/ko
Application granted granted Critical
Publication of KR100361715B1 publication Critical patent/KR100361715B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/463—Sources providing an output which depends on temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/907—Temperature compensation of semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

보정회로(12)는 전압기준(11)에 보정 전압을 공급한다. 전압기준(11)은 소정의 온도 범위내에서 기준 전압을 공급한다. 보정 이전의 기준 전압은 상기 소정 온도 범위내의 온도 To 에서 최대의 크기를 갖는다. 제 1 회로(13)는 보정 전류를 생성시키며, To 에서는 제 1 회로(13)에 의해 전류가 "0" 으로 제공된다. 상기 제 2 회로(14)의 출력 전류에 반응하는 수단은 To 이상과 이하에서 기준 전압과 합쳐지는 전압을 생성한다.

Description

전압 기준을 위한 보정회로
본 발명은 일반적으로 전압기준 회로에 관한 것으로, 특히 전압기준의 에러를 감소하기 위한 보정회로에 관한 것이다.
전압기준 회로는 광범위한 온도하에서 정확하고도 안정적인 전압을 공급한다.
밴드갭 전압기준 회로(bandgab reference)는 현재의 반도체 공정에서 쉽게 집적되며, 온도에 매우 안정적인 정확한 전압기준을 제공하는 것으로 잘 공지되어 있다. 상기 밴드갭 전압기준 회로는 상반된 온도 계수(temperature coefficient)를 지닌 두 전압들을 합침으로써 저온도 계수(TC)의 전압기준을 공급하며, 이에 따라 상기 온도 성분이 소거된다. 상기 밴드갭 전압기준 회로에 의해 생성된 전압은 반도체 물질의 밴드갭 전압과 대략 일치한다.
즉, 실리콘 반도체의 경우 생성된 밴드갭 전압기준이 대략 1.205 볼트이다. 상기 소거된 온도 종속항은 일반적으로 1 차항이거나 선형항 이다.
온도 종속항중 최대항(선형항)이 소거된다 하더라도, 더 작은 제 2 차 및 3 차 온도 종속항들이 밴드갭 전압기준 회로의 출력 전압에 영향을 미친다. 이들 나머지 온도 종속항들은 도표상 역포물선과 같은 형태의 출력 전압을 생성시키게 한다. 상기 역 포물선에서의 피크는 온도 성분이 "0"인("0" 경사)점으로서, 일반적으로 상기 밴드갭 전압기준 회로가 사용되는 온도 범위의 중심에 위치한다. 예를 들어, 상기 밴드갭 전압기준 회로가 섭씨 -40 도에서 100 도의 온도범위 에서 사용된다고 가정하면, 상기한 0 온도계수점 또는 역 포물선의 피크는 대략 섭씨 30 도에서 중심에 위치한다. 이때 상기 섭씨 30 도 이상과 이하의 온도는 섭씨 30 도에서 생성된 약 1.205 볼트보다 낮은 출격 전방을 생성 할 것이다.
온도 의존성들에 기인한 상기 밴드갭 전압기준 회로의 출력 전압의 최대 편차들은 작다. 위의 상술한 예로부터 출력 전압의 편차는 상기 온도 범위 (섭씨 -40에서 100 도)에 걸쳐 대략 8 밀리볼트로 예상할 수 있다. 이러한 작은 전압 에러는 밴드갭 기준 전압의 추가 보정을 매우 어렵게 만든다. 또한, 상기 문제점은 밴드갭 기준의 중심점에 그 중심을 둔 적당한 온도 계수를 지닌 작은 전압을 발생하는 데에도 존재한다. 상기 전압 보상에 대한 대부분의 시도는, 작은 보정 전압을 발생하기 위해 적절히 감소되거나 변환되어야 할 큰 전압 또는 전류를 가지고 시작한다. 변환(translation) 동안 생성된 에러는 발생되는 상기 작은 전압과 언제나 비슷하며, 따라서 밴드갭 기준 온도 의존성을 감소시킬만큼 충분히 제조가능하거나 정확하지 못하다.
따라서 만약 제조하기에 간단하고, 변환없이 본질적으로 상기 밴드갭 기준의 사용가능한 온도 범위에 걸쳐 작은 에러 보정 전압을 생성시키며, 밴드캡의 중심점에 쉽게 위치되는 에러 보정 회로가 제조될 수 있으면 대단히 유용할 것이다.
간단히 말하자면, 본 발명은 전압 기준을 위한 에러 보정을 제공한다. 상기 전압 기준은, 소정 온도 범위에 걸쳐 기준 전압내의 변동들을 최소화시키기 위해 보정 전압이 부가되는 기준 전압을 제공한다.
전압 기준을 위한 보정은 보정회로와 상기 보정 회로에 응답하는 수단에 의해 제공된다. 상기 보정 회로는 온도에 응답하여 출력 신호를 제공한다. 그 출력 신호는 전압 기준의 소정 온도범위 내에의 소정 온도에서 "0"이 된다. 또한 출력 신호는 그 크기가 상기 소정 온도의 위와 아래에서 0보다 크다. 또한 보정 전류에 응답하는 수단은 상기 출력 신호로부터 보정 전압을 발생시킨다.
제 1 도는 전압 기준(11)과 보정 회로(12)의 개략도이다. 일반적으로 전압기준들은 넓은 온도 범위에 걸쳐 안정적이며 동작조건을 변화하는 기준 전압을 제공한다.
집적 회로에 사용되는 통상의 전압 기준의 한 예는 밴드갭 전압 기준이다. 상기 밴드캡 전압 기준은 낮은 온도 계수(TC)를 지닌 기준 전압을 제공하는 것으로 잘 알려져 있다. 상기 낮은 온도 계수(이하, 온도 계수를 TC 로 칭한다)는 양의 TC 를 갖는 전압과 음의 TC 를 갖는 전압을 발생함으로써 생성된다. 상기 양과 음의 TC 는 상기 전압들이 서로 합쳐져서 낮은 TC 의 기준 전압을 생성할때, 서로 상쇄된다. 그러나 여전히 모든 온도 의존성들이 소거된 것은 아니며, 전압기준은 온도에 대해 미세하게 변화한다. 따라서, 작은 전압, 즉 온도 의존적인 에러의 보정은 다른 형태들의 전압 기준들에서와 마찬가지로 밴드갭 기준상에서도 매우 어려울 수 있다. 보정회로(12)는 전압기준(11)내의 온도 의존적 에러를 감소시키며, 집적회로상의 작은 부분내에 쉽게 형성된다.
양호한 실시예에서, 전압 기준(11)은 밴드갭 전압 기준이다. 전압 기준은 출력(16)에 제공된다. 밴드갭 전압 기준들에 대해 많은 회로 구성들이 존재한다. 전압 기준(11)을 위해 설명된 회로는 단지 설명을 목적으로 한다. 전압기준(11)의 밴드갭 전압 기준은 npn 트랜지스터(18,19,21)와, pnp 트랜지스터(22)와, 다이오드(23,24), 및 저항들(26,27,28)을 포함한다.
다이오드(23)와 pnp 트랜지스터(22)는 동일 전류(1)를 npn 트랜지스터(18,19)에 제공하기 위한 전류 미러 회로(current minor)를 형성한다. npn 트랜지스터(18)는 npn 트랜지스터(19) 에미터 영역(A)의 소정의 배수가 되는에미터 영역(NA)을 갖는다. 평형은 I*(저항(26)) + Vbe(트랜지스터(18)) = Vbe(트랜지스터(19))일 때 도달된다. 저항(26)은 상기 평형 상태가 일어날 때 전류의 크기(I)에 영향을 미친다.
다이오드(24)와 직렬로 되어 있는 NPN 트랜지스터(21)는 npn 트랜지스터들 (18,19)을 안정 상태로 구동시키기 위한 피드백(feedback)을 제공한다. 전류원(29)은 npn 트랜지스터(21)와 다이오드(24)에 바이어스(biase)를 가한다. 저항(27)은 출력(16)에서의 출력 전압의 크기에 영향을 미친다.
진압기준(11)은 전압기준(11)이 사용되는 온도 범위의 종점들 사이 중 어느부분에서의 소정 온도에서 피크 전압을 갖는다. 또한 상기 피크 전압은 TC 가 0인 점에 대응할 것이다. 본 양호한 실시예에서는, 상기 피크 전압의 소정 온도가 상기 온도 범위의 중앙에 존재한다. 전압 에러는 상기 TC 가 0 인 전압을 중앙에 놓음으로써. 상기 온도범위에 걸쳐 최소화된다. TC 가 0 인 점이 발생하는 온도는 npn 트랜지스터들(18,19)의 에미터 영역 비율와 저항들(26,27)의 저항값에 의해 결정된다. 상기 밴드갭 전압기준에 의해 생성되는 전압기준 대 온도의 관계는 잘 공지 되어 있다.
상기 기준 전압은 TC 가 0 인 지점에서 최대가 되고, 온도 범위의 양극점에서 최소가 된다. 전압기준(11)내의 저항(28)은 출력(16)에서 제공된 전압기준에 보정 전압을 가산하는 데 사용된다. 또한, 상기 저항(28)은 출력(16)과 노드(56) 사이를 연결한다. 트랜지스터들(18, 19)의 베이스들 또한 노드(56)에 연결된다. 이상적인 조건들(npn 트랜지스터들(18,19)의 전류 이득이 무한대이고, 보정 전압이 불필요한)하에서는 저항(28)을 통해 전류가 흐르지 않으며, 따라서 어떤 전압도 저항(28)에 의해 출력(16)의 기준 전압에 가산되지 않는다.
보정 회로(12)는 상기 예에서의 전압기준(11)의 TC 가 0 인 지점에서 어떠한 보정도 제공하지 않는다. 보정 회로(12)는 TC 가 0인 지점의 위 또는 아래에서는 전압 기준(11)의 온도 의존적 에러를 감소시키는 것과 맥락의 신호를 제공한다. 예로서, 보정 회로(12)에 의해 어떤 전압 보정이 제공되기 이전에, 전압기준 회로(11)는 소정의 온도 범위내에서 최대(또는 피크) 전압을 가지므로, 전압기준 회로(11)에 의해 제공되는 전압기준은 최대 전압에 대응한 온도의 위 또는 아래의 온도에서는 최대 전압보다 작다. 상기 최대 전압은 소정 온도 범위를 지닌 온도(To)에서 발생한다. 보정 회로(12)는 상기 피크 전압보다 높거나 낮은 때 (이와 동일한 기능의) 한 신호를 제공하며, 이 신호는 온도에 걸쳐 기준 전압의 크기에 있어서의 편차들을 감소시키기 위하여 기준 전압에 합해지거나 결합되는 양의 전압을 생성한다. 만약 전압기준(11)이 최대전압 대신 최소 전압을 가졌다면, 보정회로(12)는, 기준 전압에서의 편차들을 감소시키기 위하여 음의 전압을 발생시키는, 최소 전압에 대응한 온도의 위 또는 아래의 온도에서 (이와 동일한 맥락의) 한 신호를 공급한다.
본 양호한 실시예에서, 보정회로(12)는 회로(13)와 회로(14)를 포함한다. 보정 신호 공급회로(13)는 대략적으로 선형인 TC 를 갖는 전류 또는 전압이 될 수 있는 보정 신호를 공급한다. 본 양호한 실시예에서는, 상기 보정 신호 공급 회로(13)는 보정 전류를 제공한다. 보정 전류의 최소 크기는 전압기준 (11)에 의해 생성되는 최대 전압(To에서)과 동시에 발생한다. 또한, 상기 크기는 보정 전류의 절대값으로 정의된다. 상기 보정 전류는 두개의 구별된 전류형태 즉, 싱크 전류(sink current) 또는 소스 전류(source current)로 표현될 수 있다. 전압 기준(11)의 동작 온도 범위내에서, 상기 회로(13)에 의해 생성되는 보정 전류는 싱크전류에서 소스 전류로 변화한다. 회로(14)는 회로(13)에 의해 생성되는 보정 신호를 수신하고, 출력 신호를 공급한다. 이때 상기 회로(14)의 출력 신호는 단일 방향(uni-directional)이다. 다시 말하면, 상기 회로(14)는 상기 보정 신호의 "절대값" 함수를 발생한다. 예를 들어, 상기 회로(14)는 상술한(상기 회로(13)로부터의) 보정 전류를 싱크 전류(음의 전류) 또는 소스 전류(양의 전류)로 전환한다. 본 양호한 실시예에서, 상기 회로(13)의 보정 전류의 크기는 출력 전류로 전환될 때에 상기 회로(14)에 의해 크게 변화되지는 않는다.
상기 회로(14)의 출력 전류의 크기는 온도가 To 에서 상승 또는 하강함에 따라서, 거의 선형적으로 증가한다. 상기 회로(14)에 의해 생성되는 출력 전류는 저항(28)을 통해 연결되어, 동작 온도 범위에 걸쳐 전압기준(11)의 전압 에러를 감소시키는 보정 전압을 생성한다.
본 양호한 실시예에서, 상기 회로(13)는 전압기준(11)의 최대 전압(To)에서 전류 또는 최소 크기의 전류를 생성하지 않는다. 또한 상기 회로(13)는 에러 보정에 적합한 경사를 갖는 대략적으로 선형인 TC 를 가진 보정 전류를 공급한다. 상기 회로(13)는 트랜지스터(31∼34)와, 전류원(36), 및 저항(37∼39)을 포함한다.출력(16)에서 공급되는 기준 전압은 상기 회로(13)를 바이어싱(biasing)하기 위한 안정적이고 정확한 전압을 제공한다.
본 양호한 실시예에서, 트랜지스터(31,32)는 (전도 방식이) pnp 형 트랜지스터이고, 각 트랜지스터는 베이스, 콜렉터, 및 에미터를 가지며, 이들은 각각 제어전극, 제 1 전극, 및 제 2 전극에 해당한다. 트랜지스터(31,32)는 차동 입력쌍(differential input pair)을 형성한다. 트랜지스터(32)는 트랜지스터(31) 에미터영역(A: 전도성 영역에 해당)의 수 배수(K)인 에미터 영역(KA: 전도성 영역에 해당)을 갖는다. 트랜지스터(31)는 노드(44)에 연결된 베이스와, 노드(41)에 연결된 콜렉터, 및 노드(46)에 연결된 에미터를 갖는다. 노드(41)는 보정 전류를 공급하기 위한 회로(14)의 출력에 대응한다. 트랜지스터(32)는 노드(43)에 연결된 베이스와, 노드(42)에 연결된 콜렉터, 및 노드(46)에 연결된 에미터를 갖는다. 전류원(36)은 트랜지스터(31,32)를 바이어싱한다. 전류원(36)은 출력(16)에 연결된 단자와 노드(46)에 연결된 단자를 갖는다.
전류 미러 회로는 트랜지스터들(33,34)에 의해 형성된다. 본 양호한 실시예에서, 트랜지스터들(33,34)은 제어 전극과 제 1 전극 및 제 2 전극에 각각 해당하는 베이스와 콜렉터 및 에미터를 각각 구비하고 동일한 에미터 영역(전도성 영역)을 지닌 npn 형 트랜지스터이다. 트랜지스터(34)는 노드(41)에 연결된 베이스 및 콜렉터와 접지에 연결된 에미터를 갖는다. 트랜지스터(33)는 노드(42)에 연결된 베이스와 노드(41)에 연결된 콜렉터 및 접지에 연결된 에미터를 갖는다.
차동 입력 전압(저항(38) 양단에서의 전압 강하)은 트랜지스터(31,32)의 베이스들 양단에 제공된다. 본 양호한 실시예에서, 상기 차동 입력 전압은 저항(37∼39)으로 이루어진 저항 분할기에 의해 형성된다. 저항(37)은 출력(16)에 연결된 단자와 노드(43)에 연결된 단자를 갖는다. 저항(38)은 노드(43)에 연결된 단자와 노드(44)에 연결된 단자를 가지며, 저항(39)은 노드(44)에 연결된 단자와 접지에 연결된 단자를 갖는다.
본 양호한 실시예에서, 상기 회로(13)의 동작에 의해 전압기준(11)의 최대 전압(To)에서 0인 보정 전류가 생성된다. 이러한 보정 전류가 0 인 상황은 트랜지스터(31,33)를 지나는 전류가 트랜지스터(32,34)를 지나는 전류와 동일할 때 일어난다. 따라서, 상기 회로(13)에 의해 출력 전류가 공급되지 않는다. 예를 들어서, 전압 기준(11)은 출력(16)에 기준 전압(Vref)을 공급한다. 저항 분할기는 저항(38) 양단의 전압 강하(Vd)에 의해 To 에서 트랜지스터(31,32)의 에미터 영역내의 차이가 보상되도록 설계된다. 이때 필요한 전압은 다음 방정식(1)으로 표현된다.
Vd(T=To) =(kTo/q)*In(K) ...(1)
여기에서 q = 전하, k = 볼츠만 상수, k = 에미터 영역(트랜지스터(32))을 에미터 영역(트랜지스터(31))으로 나눈 것이다.
저항(38) 양단의 전압 강하는 방정식(2)으로 표현된다. 이때 R37, R38, 및 R39 는 각각 저항(37,38,39)의 저항값에 해당한다.
Vd = Vref *(R38/(R37+R38+R39)) ...(2)
상기 회로(13)로부터의 보정 전류는 온도가 To 로부터 상하로 이동함에 따라거의 비례적으로 변화한다. 바이폴라 트랜지스터는 예측 가능한 특성들을 지니며, 이에 의해 온도 To 의 정확한 위치가 가능하다. 또한, 밴드갭 전압기준 회로는 저항 분할기(저항(37∼39))가 전압(Vd)을 생성시킬 수 있는 정확한 전압을 생성시키며, 상기 저항 분할기는 절대 저항값의 함수가 아니라 집적 회로에서 쉽게 제조되는 저항 크기의 비율이다. 이와 동일한 결과는 차동 입력단의 에미터 영역들 대신전류 미러 회로의 에미터 영역들을 배분함으로써 이루어질 수 있다.
회로(14)는 회로(13)의 보정 전류를 단일 방향의 전류로 변화시킨다. 상기 회로(14)는 트랜지스터(47,48,49,51)와 저항(52,53)을 포함하며, 상기 회로(13)와 같이 전압기준(11)에 의해 출력(16)에서 공급되는 기준 전압을 사용한다. 본 양호한 실시예에시, 트랜지스터(47,48,49,51)은 npn 트랜지스터들로서, 각각 제어 전극과 제 1 전극 및 제 2 전극에 해당하는 베이스와 콜렉터 및 에미터를 각각 갖는다. 상기 회로(14)는 또한 회로(13)의 노드(41)에 연결된 입력과 노드(56)에 연결된 출력을 구비한다.
상술한 바와 같이 상기 회로(13)에서 공급되는 보정 전류는 동작 온도 범위에 걸쳐, 소스에서 싱크 전류로 변화할 것이다. 본 양호한 실시예에서는, 상기 회로(14)의 출력 전류가 전압 기준(11)의 소정 동작 온도범위에 걸쳐 싱크 전류가 된다. 싱크 전류는 이와 함께 보정 전압을 발생하기 위하여 저항(28)에 연결된다. 저항(28) 양단에서 생성된 전압은 전압기준(11)에서 제공된 기준 전압에 합산 또는 결합되도록 된다. 트랜지스터(21)는 부가적 전류를 저항(28)을 통해 상기 회로(14)에 공급(source)할 것이고, 이로써 밴드갭 기준 전압이 안정된 상태를 유지하게 된다.
저항(52,53)과 다이오드 구조의 트랜지스터(51)는 회로(14)에 대해 바이어스전압을 생생한다. 저항(52)은 출력(16)에 연결된 단자와 노드(54)에 연결된 단자를 지니며, 트랜지스터(51)는 노드(54)에 연결된 베이스와 콜렉터를 갖는다.
또한 저항(53)은 트랜지스터(51)의 에미터에 연결된 단자와 접지에 연결된 단자를 갖는다. 노드(54)에서의 전압은 다음 방정식(3)으로 표현되며, 이때 R52와 R53 은 각각 저항(52,53)의 저항값에 해당하고, T51 은 트랜지스터(51)에 대응한다.
Vnode54 = Vref *(R53/(R52*R53)) + Vbe(T51) ...(3)
트랜지스터(47)는 다이오드 구조로 되어있다. 상기 트랜지스터(47)는 노드(41)에 연결된 베이스 및 콜렉터와 접지에 연결된 에미터를 갖는다.
트랜지스터(49)는 노드(54)에 연결된 베이스와, 노드(56)에 연결된 콜렉터, 및 노드(41)에 연결된 에미터를 갖는다. 또한, 트랜지스터(48)는 노드(41)에 연결된 베이스와, 노드(56)에 연결된 콜렉터, 및 접지에 연결된 에미터를 갖는다. 본 양호한 실시예에서, 노드(54)의 전압을 트랜지스터의 Vbe보다 약간 크도록 선택된다. 예를 들어, 노드(54)의 전압은 Vbe+ 100mV 이다. 바이어싱 회로(14)는 2 개의 다른 모드에서 동작 가능하게 한다.
제 1 동작 모드는 회로(13)가 전류를 트랜지스터(47,48)의 베이스에 공급할 때 생성한다. 소스 전류는 회로(14)에 의해 싱크 전류로 전환된다. 이때 노드(41)는 이러한 상태에서 거의 Vbe의 전압에 놓인다. 상기 예로부터 노드(54)의 전압은 Vbe+100mV 이다. 이로서 트랜지스터(49)의 베이스 에미터간의 전압이 대략 100mV 로 남게 되고, 따라서 트랜지스터(49)는 오프된다. 트랜지스터(48)는 상기 회로(13)에 의해 트랜지스터(47)로 공급된 보정 전류를 전류 미러시킨다. 이때 트랜지스터(48)에 의해 생성된 출력 전류의 크기는 트랜지스터(48)와 트랜지스터(47)의 에미터 영역 비율을 바꿈으로서 조정될 수 있다. 상기 회로(14)로부터의 출력 전류는 저항(28)을 가로질러 보정 전압을 생성하고, 출력(16)에서의 기준 전압을 상승시킨다.
제 2 동작 모드는 상기 회로(13)가 상기 회로(14)로 전류를 싱크(sink)할 때 생성한다. 이와 같은 조건에서는, 노드(41)의 전압이 Vbe보다 아주 낮아진다. 따라서 트랜지스터(47,48)는 오프된다. 이때 트랜지스터(49)는 인베이블(enable)되고, 상기 회로(13)의 트랜지스터(33)를 위한 캐스코드 소자(cascode device)와 유사하게 작동한다. 즉, 트랜지스터(49)는 상기 회로(13)에서 제공한 보정 회로와 거의 같은 상기 회로(14)를 위한 출력 전류를 생성한다. 회로(14)의 트랜지스터(49)로부터의 출력 전류는 저항(28)을 가로질러 보정 전압을 생성하고, 이에 따라 출력(16)에서의 기준 전압을 상승시킨다. 양호한 실시예의 회로(14)는 제 1 모드 또는 제 2 모드의 양 모드에서 회로(13)에 의해 공급된 보정 전류의 크기와 같은 크기를 갖는 출력 전류를 생성시킨다.
제 2 도는 제 1 도의 보정 회로(12)에 의해 제공되는 바와 같은 제 1 도의전압기준(11)의 에러 보정을 도식적으로 나타내준다. 박스(61)는 전압기준(11) 에서 공급되는 기준 전압을 나타낸다. 기준 전압은 To 에서 최고치를 보이며, To 에서 온도가 하강하거나 상승함에 따라 기준 전압은 낮아진다. 박스(62)는 온도에 대한 회로(13)(제 1 도의)에서 공급되는 보정 전류를 나타낸다. 상기 보정 전류는 거의 선형적인 온도 계수, 즉 TC 를 가지며, 회로(13)가 To 에서 0 의 전류를 출력하도록 중심이 놓여진다. 회로(13)는 온도가 To 에서 변화됨에 따라서 소스 또는 싱크 전류를 공급한다. 박스(63)는 회로(14)(제 1 도의)에서 공급되는 출력 전류를 나타낸다. 회로(13)로부터의 보정 전류는 상기 회로(14)에 의해 단일 방향의 출력 전류로 전환된다. 박스(64)는 상기 회로(14)의 출력 전류로부터 생성된 작은 에러 보정 전압을 나타낸다. 이 전압을 생성시키기 위한 특정 방법은 전압 기준(11)의 회로의 기하학적 구조 즉, 회로 토폴로지(circuit topology)에 의해 결정된다. 박스(64)에서의 에러 보정 전압은 박스(66)의 전압을 얻기 위하여 기준 전압에 합산되거나 결합된다. 전압기준은 보정 회로(12)와 연결되어 소정의 온도 범위에서 작은 편차를 갖는 기준 전압을 생성한다.
다시 제 1 도로 돌아가서, 보정 회로(12)는 단일 출력 패드를 통해 쉽게 검사된다. 본 양호한 실시예에서는, 보정 회로(12)에 의해 제공되는 전압 보정량이나 회로(14)의 출력 전류가 소정의 온도에서 감시되어 그 기능성을 결정한다.
회로(13)의 저항(38)은 보정 회로(12)를 정밀하게 조절하기 위해, 조정 가능하게 만들어질 수 있다. 또한 여기서 주목할 사항은 두 회로(13,14)와의 등가 회로들도 CMOS(Complementary metallic oxide semiconductors, 상보형 금속 산화물 반도체) 또는 BiCMOS(bipolar and CMOS)에서 설계될 수 있다는 것이다.
본 발명에서는 전압기준(11)을 위한 보정 회로(12)가 제공되었다. 보정회로(12)는 온도 에러를 감소시킬 뿐 아니라, 주변회로로서 전압기준(11)에 부가된다. 보정 회로(12)는 정확도를 위해 소자들간의 저항 또는 트랜지스터 매칭만이 필요하며, 이는 집적회로 공정에서 쉽게 이루어진다. 전압 보정은 소정 온도에서 보정 회로(12)에 의해 보정이 제공되지 않도록 하기 위한 "0 지향(zero based)" 적이다. 또한 검사서에는 보정회로(12)의 출력을 감시하기 위한 단일 검사 패드만이 필요하다.
제 1 도는 본 발명에 따른 보정 회로의 개략도.
제 2 도는 제 1 도에 대응하는, 기준 전압의 보정을 나타내는 도표.
* 도면의 주요부분에 대한 부호의 설명 *
11 : 전압 기준 12 : 보정 회로
13 : 보정 신호 공급회로 14 : 보정 전류 공급회로
18,19,21,33,34,47,48,49,51 : npn 트랜지스터
22,31,32 : pnp 트랜지스터
23,24 : 다이오드
26∼28, 37~39, 52,53 : 저항
29,36 : 전류원

Claims (3)

  1. 미리 정해진 온도 범위에 걸쳐서 기준 전압을 제공하고(16) 상기 기준 전압이 상기 미리 정해진 온도 범위 내에서 피크 전압을 갖는 위한 전압 기준 회로에서, 상기 기준 전압의 크기의 변동을 감소시키기 위한 보정 회로에 있어서:
    온도 변동들을 보상하는 것을 요구하는 온도 변화에 따른 기준 전압(temperature varying reference voltage)을 발생하기 위한 전압 발생 수단(11)과;
    상기 기준 전압에 반응하여 전류를 제공하기 위한 제1 회로(13)로서, 상기 전류는 대략적으로 선형인 온도 계수를 가지며, 상기 제1 회로는 상기 전압 기준 회로의 상기 피크 전압보다 더 큰 온도들에서 소스 전류를 제공하고, 상기 제1 회로는 상기 전압 기준 회로의 상기 피크 전압 아래의 온도들에서 싱크 전류를 제공하는, 상기 제1 회로(13)와;
    상기 제1 회로의 상기 전류에 응답하여 보정 전류를 제공하기 위한 제2 회로(14)로서, 상기 제1 회로의 상기 전류를 단일 방향의(uni-directional) 전류로 전환하는, 상기 제2 회로(14)와;
    상기 제2 회로의 상기 보정 전류에 응답하여, 상기 전압 기준 회로에 보정 전압을 발생시키는 수단(28)을 포함하는, 보정 회로.
  2. 미리 정해진 온도 범위내에서 기준 전압을 제공하기 위한 전압 기준회로(12)에 있어서:
    출력 전압을 제공하기 위한 밴드갭 기준 회로(11)로서, 상기 출력 전압이 상기 미리 정해진 온도 범위내의 미리 정해진 온도에서 최대인, 상기 밴드갭 기준 회로(11)와;
    상기 출력 전압에 반응하여, 온도에 따라 선형적으로 변하는 보정 전류를 제공하기 위한 제1 회로(13)로서, 상기 보정 전류는 상기 미리 정해진 온도 범위에 걸쳐 대략적으로 일정한 온도 계수를 가지며, 상기 보정 전류의 크기는 상기 미리 정해진 온도에서 최소인, 상기 제1 회로(13)와;
    상기 보정 전류에 응답하여, 출력 전류를 제공하기 위한 제2 회로 수단(14)으로서, 상기 출력 전류는 상기 미리정해진 온도 범위에 걸쳐 단일 방향인, 상기 제2 회로 수단(14)과;
    상기 제2 회로 수단에 응답하여, 상기 미리 정해진 온도 범위에 걸쳐서 보정 전압을 생성하기 위한 수단(28)으로서, 상기 기준 전압을 생성하기 위해 상기 보정 전압이 상기 밴드갭 기준의 상기 출력 전압에 가산되는, 상기 수단(28)을 포함하는, 전압 기준 회로(12).
  3. 전압 기준(11)에 보정 신호를 제공하기 위한 회로에 있어서, 상기 전압 기준(11)은 미리 정해진 온도 범위에 걸쳐 기준 전압을 제공하고, 상기 보정 신호 제공 회로는:
    보정 전류를 제공하기 위한 출력(41)을 갖는 제1 회로(13)로서:
    제어 전극과, 상기 보정 전류를 제공하기 위해 상기 제1 회로의 상기 출력(41)에 연결된 제1 전극과, 제2 전극을 포함하는, 제1 전도형의 제1 트랜지스터 (31)와;
    제어 전극과, 제1 전극과, 상기 제1 트랜지스터의 상기 제2 전극에 연결된 제2 전극을 포함하는 상기 제1 전도형의 제2 트랜지스터(32)로서, 차동(differential) 입력 전압이 상기 제1 및 제2 트랜지스터들의 상기 제어 전극들을 가로질러 인가되는, 상기 제2 트랜지스터(32)와;
    상기 제1 및 제2 트랜지스터들을 바이어스 하기 위한 전류원(36)으로서,
    상기 회로(12)의 출력(16)에 연결된 단자와 상기 제 1 트랜지스터의 상기 제 2 전극에 연결된 제 2 단자를 가지는, 상기 전류원(36)과;
    제어 전극과, 상기 제2 트랜지스터의 상기 제1 전극에 연결된 제1 전극과, 전원의 단자에 연결된 제2 전극을 포함하는, 제2 전도형의 제3 트랜지스터 (34)와;
    상기 제2 트랜지스터의 상기 제1 전극에 연결된 제어 전극과, 상기 제1 회로의 상기 출력에 연결된 제1 전극과, 상기 전원의 상기 단자에 연결된 제2 전극을 포함하는, 상기 제2 전도형의 제4 트랜지스터(33)를 포함하는, 상기 제1 회로(13) 와,
    상기 보정 전류를 수신하기 위한 입력(41)과 출력 전류를 제공하기 위한 출력(56)을 가진 제2 회로(14)로서:
    바이어스 전압을 수신하기 위한 제어 전극과, 상기 제2 회로 수단의 상기 출력에 연결된 제1 전극과, 상기 제2 회로 수단의 상기 입력에 연결된 제2 전극을 포함하는, 상기 제2 전도형의 제5 트랜지스터(49)와;
    제어 전극과, 상기 제2 회로 수단의 상기 입력에 결합된 제 1 전극과,
    상기 전원의 상기 단자에 연결된 제 2 전극을 포함하는, 상기 제2 전도형의 제6 트랜지스터(47)와;
    상기 제2 회로 수단의 상기 입력에 결합된 제어 전극과, 상기 제2 회로 수단의 상기 출력에 연결된 제1 전극과, 상기 전원의 상기 단자에 연결된 제2 전극을 포함하는, 상기 제2 전도형의 제7 트랜지스터(48)를 포함하는, 상기 제2 회로 수단(14)과,
    상기 제2 회로 수단(14)에 응답하여, 상기 미리 정해진 온도 범위에 걸쳐 보정 전압을 생성하기 위한 수단(28)으로서, 상기 보정 전압이 상기 전압 기준(11)의 상기 기준 전압과 연결되는, 상기 수단(28)을 포함하는, 보정 신호 제공 회로.
KR1019940019765A 1993-08-30 1994-08-11 전압기준회로용보정회로 KR100361715B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US112,917 1980-01-17
US11291793A 1993-08-30 1993-08-30

Publications (2)

Publication Number Publication Date
KR950007296A KR950007296A (ko) 1995-03-21
KR100361715B1 true KR100361715B1 (ko) 2003-02-07

Family

ID=22346535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940019765A KR100361715B1 (ko) 1993-08-30 1994-08-11 전압기준회로용보정회로

Country Status (5)

Country Link
US (1) US5479092A (ko)
EP (1) EP0640904B1 (ko)
JP (1) JPH0784659A (ko)
KR (1) KR100361715B1 (ko)
DE (1) DE69426104T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101397818B1 (ko) 2012-09-11 2014-05-20 삼성전기주식회사 신호 출력 장치 및 방법
KR20220102262A (ko) 2021-01-13 2022-07-20 한남대학교 산학협력단 밴드갭 전압 기준회로의 보정방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774013A (en) * 1995-11-30 1998-06-30 Rockwell Semiconductor Systems, Inc. Dual source for constant and PTAT current
US5621308A (en) * 1996-02-29 1997-04-15 Kadanka; Petr Electrical apparatus and method for providing a reference signal
US5770965A (en) * 1996-09-30 1998-06-23 Motorola, Inc. Circuit and method of compensating for non-linearities in a sensor signal
US5883507A (en) * 1997-05-09 1999-03-16 Stmicroelectronics, Inc. Low power temperature compensated, current source and associated method
US5910726A (en) * 1997-08-15 1999-06-08 Motorola, Inc. Reference circuit and method
US5949277A (en) * 1997-10-20 1999-09-07 Vlsi Technology, Inc. Nominal temperature and process compensating bias circuit
US6100667A (en) * 1999-01-21 2000-08-08 National Semiconductor Corporation Current-to-voltage transition control of a battery charger
US6731152B1 (en) * 2001-11-30 2004-05-04 Cypress Semiconductor Corp. Method and/or architecture for switching a precision current
US6642699B1 (en) 2002-04-29 2003-11-04 Ami Semiconductor, Inc. Bandgap voltage reference using differential pairs to perform temperature curvature compensation
US7621463B2 (en) * 2005-01-12 2009-11-24 Flodesign, Inc. Fluid nozzle system using self-propelling toroidal vortices for long-range jet impact
US7362084B2 (en) * 2005-03-14 2008-04-22 Silicon Storage Technology, Inc. Fast voltage regulators for charge pumps
US7737765B2 (en) * 2005-03-14 2010-06-15 Silicon Storage Technology, Inc. Fast start charge pump for voltage regulators
JP4830088B2 (ja) * 2005-11-10 2011-12-07 学校法人日本大学 基準電圧発生回路
US8102201B2 (en) * 2006-09-25 2012-01-24 Analog Devices, Inc. Reference circuit and method for providing a reference
JP5361614B2 (ja) * 2009-08-28 2013-12-04 ルネサスエレクトロニクス株式会社 降圧回路
US9568928B2 (en) * 2013-09-24 2017-02-14 Semiconductor Components Indutries, Llc Compensated voltage reference generation circuit and method
KR102408860B1 (ko) * 2015-11-30 2022-06-15 에스케이하이닉스 주식회사 집적회로 및 그의 구동 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4447784B1 (en) * 1978-03-21 2000-10-17 Nat Semiconductor Corp Temperature compensated bandgap voltage reference circuit
US4325018A (en) * 1980-08-14 1982-04-13 Rca Corporation Temperature-correction network with multiple corrections as for extrapolated band-gap voltage reference circuits
US4443753A (en) * 1981-08-24 1984-04-17 Advanced Micro Devices, Inc. Second order temperature compensated band cap voltage reference
US4618816A (en) * 1985-08-22 1986-10-21 National Semiconductor Corporation CMOS ΔVBE bias current generator
US4939442A (en) * 1989-03-30 1990-07-03 Texas Instruments Incorporated Bandgap voltage reference and method with further temperature correction
US5053640A (en) * 1989-10-25 1991-10-01 Silicon General, Inc. Bandgap voltage reference circuit
US5220288A (en) * 1992-06-01 1993-06-15 Motorola, Inc. Continuous-time differential amplifier with low offset voltage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101397818B1 (ko) 2012-09-11 2014-05-20 삼성전기주식회사 신호 출력 장치 및 방법
KR20220102262A (ko) 2021-01-13 2022-07-20 한남대학교 산학협력단 밴드갭 전압 기준회로의 보정방법

Also Published As

Publication number Publication date
DE69426104D1 (de) 2000-11-16
DE69426104T2 (de) 2001-05-10
KR950007296A (ko) 1995-03-21
JPH0784659A (ja) 1995-03-31
EP0640904A3 (en) 1997-06-04
EP0640904B1 (en) 2000-10-11
EP0640904A2 (en) 1995-03-01
US5479092A (en) 1995-12-26

Similar Documents

Publication Publication Date Title
KR100361715B1 (ko) 전압기준회로용보정회로
US7151365B2 (en) Constant voltage generator and electronic equipment using the same
US4087758A (en) Reference voltage source circuit
US7420359B1 (en) Bandgap curvature correction and post-package trim implemented therewith
US4792748A (en) Two-terminal temperature-compensated current source circuit
US6642699B1 (en) Bandgap voltage reference using differential pairs to perform temperature curvature compensation
KR100233761B1 (ko) 밴드 갭 기준 회로
JPH0782404B2 (ja) 基準電圧発生回路
EP0072589B1 (en) Current stabilizing arrangement
JPH08320730A (ja) バンドギャップ電圧基準およびバンドギャップ基準電圧を生ずるための方法
KR20120080567A (ko) 보상된 밴드갭
US20120319793A1 (en) Oscillation circuit
US20030117120A1 (en) CMOS bandgap refrence with built-in curvature correction
WO2009037532A1 (en) Band-gap voltage reference circuit
US6509783B2 (en) Generation of a voltage proportional to temperature with a negative variation
CN113157041A (zh) 一种宽输入带隙基准电压源
US4362985A (en) Integrated circuit for generating a reference voltage
US20100079198A1 (en) Constant Current Circuit
US4587478A (en) Temperature-compensated current source having current and voltage stabilizing circuits
JP4328391B2 (ja) 電圧および電流基準回路
KR100200393B1 (ko) 베타보상을가지는온도보상전압조정기
JP2005122277A (ja) バンドギャップ定電圧回路
CN115617115A (zh) 基准电压产生电路、芯片及电子设备
US6094041A (en) Temperature stabilized reference voltage circuit that can change the current flowing through a transistor used to form a difference voltage
US5703478A (en) Current mirror circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130319

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131121

Year of fee payment: 12

EXPY Expiration of term