JP2014190862A - ホール素子駆動回路及びホール素子駆動方法 - Google Patents

Abstract

【課題】定電流駆動におけるホール起電力に対して、ホール出力電圧のコモン電圧を制御することで、回路構成の制約や設計時の制約を緩和するようにしたホール素子駆動回路及びホール素子駆動方法を提供すること。
【解決手段】本発明のホール素子の駆動回路は、ホール素子を電流駆動するホール素子駆動回路で、ホール素子３０のコモン電圧を検出する検出手段３２と、この検出手段３２で検出されたコモン電圧を所定の値になるように制御する制御手段３４とを備えている。
【選択図】図５

Description

本発明は、ホール素子駆動回路及びホール素子駆動方法に関し、より詳細には、ホール素子のコモン電圧に対して、任意の電圧で制御することができるホール素子駆動回路及びホール素子駆動方法に関する。

従来から磁界の強度を検出する磁気センサの一つとして、ホール効果を用いて磁界の強度を検出するホール素子を有する磁気センサが一般に知られている。このホール効果とは、磁界中を移動する電子又は正孔が、磁界の方向と電子又は正孔の移動方向とのそれぞれに対して垂直方向に働く力を受けることによって、電圧が生じる現象である。
電子又は正孔の移動方向に対応する２つの入出力端子（電流入出力端子対）間に電流を流すことで、電子又は正孔の移動方向と直交する方向の他の２つの端子（電圧出力端子対）間に、印加された磁界に応じた電位差を出力する。この電圧出力端子対間に出力される電位差は、印加された磁界の磁束密度に比例し、理想的には磁束密度がゼロである時にゼロである。しかしながら、ホール素子の製造プロセスのバラツキなどにより磁束密度がゼロであっても、電圧出力端子対間に出力される電位差がゼロにならず、電位差にいわゆるオフセット電圧が生じることが多い。

このオフセット電圧を除去する方法としては、スピニングカレント法が一般的に用いられている。この方法では、ホール素子の電流入出力端子対と電圧出力端子対とを交互に切り替える。これにより、電流入出力端子対と電圧出力端子対とを交互に切り替える前後のオフセット電圧を逆相の関係にして、オフセット電圧を除去する。
つまり、外部の偏移磁場を電気的信号として取り出す磁電変換素子としてホール素子は良く知られ、ホール素子に対して電流を印加することで、ホール起電力を得ることができる。モノリシック構成されたホール素子は形状が様々有るが、主としてスピニングカレント法を適用することが可能な、いわゆる、対称型ホール素子がある。

図１は、従来の対称型ホール素子の構成を説明するための図で、図中符号１０はホール素子の感磁部、１１，１２は電流入出力端子、１３，１４はホール電圧出力端子を示している。ここで、対称型ホール素子とは、矩形の形状若しくは略十字型の形状を有する感磁部１０の４隅又は４辺の各々に対向して設けられる電流入出力端子１１，１２（Ｃ_１，Ｃ_１）とホール電圧出力端子１３，１４（Ｓ_１，Ｓ_２）とを備え、かつ、電流入出力端子１１，１２とホール電圧出力端子１３，１４の位置を互いに交換してもその幾何学的形状が同一となる形状のホール素子を意味し、換言すれば、その全体の形状がその中心の周りで４回対称性を有するホール素子を意味している。この他にも、対称型ホール素子としては、その形状を十字型とした構成の素子が知られている。

図２は、従来の十字型形状のホール素子の構成を説明するための図で、図中符号２０はホール素子の感磁部、２１，２２は電流入出力端子、２３，２４はホール電圧出力端子を示している。十字型の感磁部２０の４つの凸部の各々には、ホール素子の電流入出力端子２１，２２（Ｃ_１，Ｃ_１）及び、ホール電圧出力端子２３，２４（Ｓ_１，Ｓ_２）が、互いに対向して位置するように設けられている。

ホール素子の駆動方法として、一般的に定電流による駆動（以下、定電流駆動という）若しくは定電圧による駆動（以下、定電圧駆動という）がある。駆動方法の選択は、ホール起電力の電気的特性によって選択され、ホール素子の組成によって異なる。
これらの駆動方法から得られるホール起電力は、外的要因である電源電圧や環境温度、応力に対して一定であることが望まれる。

従来、モノリシック構成されたホール素子はＰ型シリコン基板上に形成させたＮ型ホール素子が用いられ、駆動する際は定電流駆動を用いることが多い。
図３は、従来の定電圧駆動方式を説明するための図で、図４（ａ），（ｂ）は、従来の定電流駆動方式を説明するための図である。なお、図３において、ＨＩＮＰ，ＨＩＮＮの電圧は、ホール素子抵抗、温度によらず一定である。また、図４（ａ）において、ＨＩＮＮは、ホール素子抵抗、ホールバイアス電流により変化し、一定ではない。また、図４（ｂ）において、ＨＩＮＮは、ホール素子抵抗、ホールバイアス電流により変化し、一定ではない。以降、定電流駆動方式において電流源が接続されるホール素子の端子を電流入力端子、電流入力端子に対向する端子を駆動電圧端子と呼ぶ。図４（ａ）においては、ＨＩＮＰが駆動電圧端子であり、ＨＩＮＮが電流入力端子である。図４（ｂ）においては、ＨＩＮＰが駆動電圧端子であり、ＨＩＮＮが電流入力端子である。

ホール起電力の特性は、図３に示す定電圧駆動に比べて、図４（ａ），（ｂ）に示す定電流駆動の方が環境温度に対し、特性変動が小さいという特徴を有している。
各々のホール素子駆動方法から得られる特性の違いを以下に説明する。
まず、外部の偏移磁場をＢＩＮ、ホール素子駆動電流をＩ、ホール定数をＲＨ、ホール素子の実効厚みをｔとすると、一般的に定電流駆動におけるホール起電力ＶＨ（Ｉ）はＲＨ／ｔ×Ｉ×ＢＩＮのように定義される。磁電変換素子としての特性は、ＲＨ／ｔとＩによって決まることが分かり、ＲＨ／ｔが温度係数を持つため、ホール素子の組成に依存して温特特性が決まる。

次に、外部の偏移磁場をＢＩＮ、ホール素子駆動電圧をＶ、ホール素子移動度μ、ホール素子長さをＬ、ホール素子幅をＷとすると、一般的に定電圧駆動におけるホール起電力ＶＨ（Ｖ）はμ×Ｗ／Ｌ×Ｖ×ＢＩＮのように定義される。磁電変換素子としての特性は、μとＷ／ＬとＶによって決まることが分かり、μが温度係数を持つためホール素子の組成に依存して温度特性が決まる。

ＲＨ／ｔの温度係数の方がμの温度係数よりも１０倍程度であり、実際の使用においては環境温度の変動に対しても一定の特性を示すように、温度特性が小さいため定電流駆動が用いられることが多い。
図３に示すように、ホール素子を定電圧駆動する際は、電源電圧やレギュレータ電圧及び生成したリファレンス電圧を基準として駆動されるため、環境温度に対し、定電圧駆動の場合において電源電圧を基準としてホール素子のコモン電圧は一定となる。

ここでホール素子のコモン電圧とは、ホール起電力を取り出す出力電圧のコモン電圧であり、または、ホール素子駆動電流もしくはホール素子駆動電圧を印加する電流入出力端子対の電圧のコモン電圧を示している。
また、図４（ａ），（ｂ）に示すように、定電流駆動の場合においては、駆動端子電圧を基準としてホール素子のコモン電圧は変動する。駆動端子電圧をＶＤＤ、ホール素子駆動電流をＩ、ホール素子抵抗をＲとすると、ホール素子のコモン電圧ＶＣＯＭは、ＶＣＯＭ＝ＶＤＤ−Ｉ×Ｒ／２となり、コモン電圧はホール素子抵抗Ｒ及び駆動電流Ｉの絶対量に応じて大きく変動し、ホール起電力は、ホール素子のコモン電圧を基準としてホール電圧出力端子の各々に＋ＶＨ／２と−ＶＨ／２として出力される。

また、例えば、特許文献１に記載ものは、定電流駆動方式によるホール素子駆動回路に関するもので、ホール素子の電流入出力端子間の電圧を検出し、その電圧をホール素子の抵抗の磁場依存性に反比例するよう増幅した信号をホール素子の定電流駆動回路の基準信号の一部として帰還させるようにしたものである。
また、特許文献２に記載のものは、磁気ホールセンサの回路構成を示すもので、応力により抵抗値が変動する効果（ピエゾ抵抗効果）を用い、磁気ホールセンサの磁気感度が一定となるように構成したものである。

特開平９−２３００１５号公報 米国特許出願公開第２００７／００１８６５５号明細書

Ｒ．Ｓ．Ｐｏｐｏｖｉｃ著、「Ｈａｌｌ ｅｆｆｅｃｔ ｄｅｖｉｃｅｓ Ｓｅｃｏｎｄ Ｅｄｉｔｉｏｎ」、（英国）、第２版、Ｉｎｓｔ ｏｆ Ｐｈｙｓｉｃｓ Ｐｕｂｌｉｓｈｉｎｇ Ｌｔｄ、２００４年４月２日、ｐ．１９−２０

ホール素子を定電流駆動した場合において、ホール起電力の温度特性は、ＲＨ／ｔで決まるが、特にホール素子の実効厚みｔは駆動電流及びホール素子抵抗に依存することは非特許文献１でも良く知られ、ホール素子駆動電流をＩ、ホール素子抵抗をＲとすると実効的なホール素子厚みｔはホール素子の電流入出力端子両端の平均電圧ＶＡＶＥ＝Ｉ×Ｒ／２を用いて算出できることは良く知られる。それは、Ｐ型シリコン基板上に形成させたＮ型ホール素子はＰＮ接合部において空乏層化することでアイソレーションされているためである。

また、ホール素子抵抗Ｒは環境温度で大きく変化するため、空乏層幅が変動し、実効的なホール素子厚みｔの変動が加わっていることを意味しており、ホール起電力の温度特性も変化する。これはさらにホール素子駆動電流値の選択や、ホール素子の組成の選択に制約があることを意味する。
上述したように、実際に使用される際にはホール素子の温度特性は小さいものが求められるが、ホール素子のコモン電圧が変化する事により温度特性の変化が大きくなる。

上述した特許文献１，２及び非特許文献１には、本発明のように、定電流駆動におけるホール起電力に対して、ホール出力電圧のコモン電圧を制御することについては何ら記載されていない。
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、定電流駆動におけるホール起電力に対して、ホール出力電圧のコモン電圧を制御することで、ホール素子の実効厚みを制御可能とし、ホール出力電圧を受ける回路の入力信号動作電圧による回路構成の制約や設計時の制約を緩和するようにしたホール素子駆動回路及びホール素子駆動方法を提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、ホール素子を電流駆動するホール素子駆動回路において、前記ホール素子（３０）のコモン電圧を検出する検出手段（３２）と、該検出手段（３２）で検出された前記コモン電圧を所定の値になるように制御する制御手段（３４）とを備えていることを特徴とする。（図５，図６；実施形態１，２）
また、請求項２に記載の発明は、請求項１に記載の発明において、前記制御手段（３４）が、前記ホール素子（３０）の駆動電圧端子を制御することを特徴とする。

また、請求項３に記載の発明は、請求項２に記載の発明において、前記駆動電圧端子が、前記ホール素子（３０）に駆動電流を注入する電流入力端子と対向する端子であることを特徴とする。
また、請求項４に記載の発明は、請求項１，２又は３に記載の発明において、前記コモン電圧が、前記ホール素子（３０）の出力端子の各出力電圧のコモン電圧であることを特徴とする。

また、請求項５に記載の発明は、請求項１乃至４のいずれかに記載の発明において、前記コモン電圧が、前記駆動電圧端子の電圧と前記ホール素子（３０）に駆動電流を注入する電流入力端子の電圧のコモン電圧であることを特徴とする。
また、請求項６に記載の発明は、請求項１乃至５のいずれかに記載の発明において、前記制御手段が、前記ホール素子（３０）と電源端子間に設けられていることを特徴とする。（図５；実施形態１）
また、請求項７に記載の発明は、請求項１乃至５のいずれかに記載の発明において、前記制御手段が、前記ホール素子（３０）と前記電源端子の接地端子間に設けられていることを特徴とする。（図６；実施形態２）
また、請求項８に記載の発明は、請求項１乃至７のいずれかに記載の発明において、前記検出手段が、前記ホール素子（３０）のコモン電圧を検出するホール素子出力コモン電圧検出回路（３２）で、前記制御手段が、前記ホール素子出力コモン電圧検出回路（３２）で検出された前記コモン電圧を所定の値になるように制御するホール素子駆動電圧生成回路（３４）であることを特徴とする。

また、請求項９に記載の発明は、請求項８に記載の発明において、前記ホール素子（３０）に一定電流（Ｉ）で供給するホール素子バイアス電流源（３１）と、前記ホール素子出力コモン電圧検出回路（３２）で検出された前記コモン電圧を基準電圧と比較して誤差信号を得るコモン電圧比較回路（３３）とをさらに備えていることを特徴とする。
また、請求項１０に記載の発明は、請求項９に記載の発明において、前記ホール素子出力コモン電圧検出回路（３２）が、前記ホール素子（３０）の出力端子の各出力電圧又は前記駆動電圧端子の電圧及び前記ホール素子（３０）に駆動電流を注入する前記電流入力端子の電圧に基づいて前記コモン電圧を検出し、前記ホール素子駆動電圧生成回路（３４）が、前記コモン電圧比較回路（３３）による比較結果に基づいて前記ホール素子（３０）の前記駆動電圧端子に印加する電圧を生成することを特徴とする。

また、請求項１１に記載の発明は、請求項８に記載の発明において、前記ホール素子出力コモン電圧検出回路（３２）が、前記ホール素子（３０）の出力端子の各出力電圧又は前記駆動電圧端子の電圧及び前記ホール素子（３０）に駆動電流を注入する前記電流入力端子の電圧がそれぞれ入力される第１及び第２のトランジスタ（ＮＭＯＳ６，ＮＭＯＳ７）と、該第１及び第２のトランジスタに流れる各電流を加算する加算部とを備えていることを特徴とする。（図７乃至図１０；全実施例）
また、請求項１２に記載の発明は、請求項９，１０又は１１に記載の発明において、前記コモン電圧比較回路（３３）が、基準電圧を基準電流に変換する電圧電流変換部（ＮＭＯＳ５，Ｒ５）と、前記基準電流と前記コモン電圧が変換された電流とを比較する電流比較部（Ｖｃｔｒｌ端子）とを備えていることを特徴とする。

また、請求項１３に記載の発明は、請求項８に記載の発明において、前記ホール素子駆動電圧生成回路（３４）が、前記電流比較部からの制御電圧が入力され、前記ホール素子（３０）の駆動電圧端子に接続される第３のトランジスタを備えていることを特徴とする。
また、請求項１４に記載の発明は、ホール素子を電流駆動するホール素子駆動方法において、前記ホール素子（３０）のコモン電圧を検出手段（３２）により検出するステップと、該検出手段（３２）で検出された前記コモン電圧を所定の値になるように制御手段（３４）で制御するステップとを有していることを特徴とする。

また、請求項１５に記載の発明は、請求項１４に記載の発明において、前記制御手段（３４）が、前記ホール素子（３０）の駆動電圧端子を制御することを特徴とする。
また、請求項１６に記載の発明は、請求項１５に記載の発明において、前記駆動電圧端子が、前記ホール素子（３０）に駆動電流を注入する前記電流入力端子と対向する端子であることを特徴とする。

また、請求項１７に記載の発明は、請求項１４，１５又は１６に記載の発明において、前記コモン電圧が、前記ホール素子（３０）の出力端子の各出力電圧のコモン電圧であることを特徴とする。
また、請求項１８に記載の発明は、請求項１４乃至１７のいずれかに記載の発明において、前記コモン電圧が、前記駆動電圧端子の電圧と前記ホール素子（３０）に駆動電流を注入する前記電流入力端子の電圧のコモン電圧であることを特徴とする。

また、請求項１９に記載の発明は、請求項１４乃至１８のいずれかに記載の発明において、前記制御手段が、前記ホール素子（３０）と電源端子間に設けられていることを特徴とする。
また、請求項２０に記載の発明は、請求項１４乃至１８のいずれかに記載の発明において、前記制御手段が、前記ホール素子（３０）と電源端子の接地端子間に設けられていることを特徴とする。

また、請求項２１に記載の発明は、請求項１４乃至２０のいずれかに記載の発明において、前記検出手段が、前記ホール素子（３０）のコモン電圧を検出するホール素子出力コモン電圧検出回路（３２）で、前記制御手段が、前記ホール素子出力コモン電圧検出回路（３２）で検出された前記コモン電圧を所定の値になるように制御するホール素子駆動電圧生成回路（３４）であることを特徴とする。

また、請求項２２に記載の発明は、請求項２１に記載の発明において、前記ホール素子（３０）にホール素子バイアス電流源（３１）により一定電流（Ｉ）で供給するステップと、
前記ホール素子出力コモン電圧検出回路（３２）で検出された前記コモン電圧をコモン電圧比較回路（３３）で基準電圧と比較して誤差信号を得るステップとをさらに有していることを特徴とする。

本発明によれば、ホール起電力を取り出すホール出力電圧のコモン電圧を制御することで、ホール出力電圧を受け信号を増幅するオペアンプなどの回路にとって、入力信号の動作点が制御されることとなり、広い入力電圧範囲を許容する回路構成の選択及び回路設計を行う必要がなくなり、消費電流の削減や回路規模の縮小が期待される。
また、定電流駆動でありながら、従来技術と異なり、ホール駆動電圧をコントロールすることで、定電圧駆動と同様にホール素子のコモン電圧を一定とすることができ、ホール出力電圧を受ける回路の入力信号動作電圧による回路構成の制約や設計時の制約を緩和でき、消費電流の削減や回路規模の縮小が期待される。

また、ホール素子の実効厚みを一定とでき、ホール素子の温度特性を小さくできる。

従来の対称型ホール素子の構成を説明するための図である。 従来の十字型形状のホール素子の構成を説明するための図である。 従来の定電圧駆動方式を説明するための図である。 （ａ），（ｂ）は、従来の定電流駆動方式を説明するための図である。 本発明に係るホール素子駆動回路の実施形態１を説明するための構成図である。 本発明に係るホール素子駆動回路の実施形態２を説明するための構成図である。 本発明に係るホール素子駆動回路の実施例１を説明するための構成図である。 本発明に係るホール素子駆動回路の実施例２を説明するための構成図である。 本発明に係るホール素子駆動回路の実施例３を説明するための構成図である。 本発明に係るホール素子駆動回路の実施例４を説明するための構成図である。

以下、図面を参照して本発明の実施形態について説明する。
［実施形態１］
図５は、本発明に係るホール素子駆動回路の実施形態１を説明するための構成図で、図中符号３０はホール素子、３１はホール素子バイアス電流源、３２はホール素子出力コモン電圧検出回路、３３はコモン電圧比較回路、３４はホール素子駆動電圧生成回路を示している。なお、ＨＩＮＰ，ＨＩＮＮは、ホール素子抵抗、温度、ホールバイアス電流により変化するが、そのコモン電圧は一定である。

本実施形態１のホール素子の駆動回路は、ホール素子を電流駆動するホール素子駆動回路で、ホール素子３０のコモン電圧を検出する検出手段３２と、この検出手段３２で検出されたコモン電圧を所定の値になるように制御する制御手段３４とを備えている。
また、制御手段３４は、ホール素子３０の駆動電圧端子を制御するもので、ホール素子３０と電源端子間に設けられている。また、駆動電圧端子は、ホール素子３０に駆動電流を注入する端子と対向する端子である。また、コモン電圧は、ホール素子３０の出力端子の各出力電圧のコモン電圧である。また、コモン電圧は、駆動電圧端子の電圧とホール素子３０に駆動電流を注入する端子の電圧のコモン電圧である。
また、検出手段は、ホール素子３０のコモン電圧を検出するホール素子出力コモン電圧検出回路３２で、制御手段は、ホール素子出力コモン電圧検出回路３２で検出されたコモン電圧を所定の値になるように制御するホール素子駆動電圧生成回路３４である。

また、ホール素子３０に一定電流Ｉで供給するホール素子バイアス電流源３１と、ホール素子出力コモン電圧検出回路３２で検出されたコモン電圧を基準電圧と比較して誤差信号を得るコモン電圧比較回路３３とをさらに備えている。
また、ホール素子出力コモン電圧検出回路３２は、ホール素子３０の出力端子の各出力電圧又は駆動電圧端子の電圧及び前記ホール素子３０に駆動電流を注入する端子の電圧に基づいてコモン電圧を検出し、ホール素子駆動電圧生成回路３４は、コモン電圧比較回路３３による比較結果に基づいてホール素子３０の電源端子に印加する電圧を生成するものである。

ホール素子３０を定電流で駆動するための電流源が接続される端子をＨＩＮＮ、ＨＩＮＮと対向する駆動電圧端子をＨＩＮＰ、起電力を取り出す出力端子をＶＰ（Ｐ側）、ＶＮ（Ｎ側）という（図２及び図４参照）。ＨＩＮＮ端子とＧＮＤ（接地）端子間にホール素子バイアス電流源３１を接続し、ホール素子３０を一定電流Ｉで駆動する。ホール素子３０のコモン電圧を検出するための電圧ＶＣＰ及びＶＣＮをホール素子３０から取り出し（ホール素子３０の駆動電圧端子ＨＩＮＰ及びＨＩＮＮ、もしくは出力端子電圧ＶＰ及びＶＮをＶＣＰ及びＶＣＮとして取り出す）、ホール素子出力コモン電圧検出回路３２に入力する。ホール素子出力コモン電圧検出回路３２では、ＶＣＰ及びＶＣＮからホール素子出力電圧のコモン電圧を算出し、Ｖｃｏｍとして出力する。

コモン電圧比較回路３３は、Ｖｃｏｍと外部レファレンス電圧Ｖｒｅｆを比較し、その誤差を増幅してＶｃｔｒｌとして出力する。ホール素子３０と電源もしくはレギュレート電圧間に設置されたホール素子駆動電圧生成回路３４は、Ｖｃｔｒｌ信号を受け、駆動電圧端子ＨＩＮＰをコントロールすることでホール素子３０のコモン電圧をコントロールする。このコモン電圧をコントロールするホール素子３０と、ホール素子出力コモン電圧検出回路３２と、コモン電圧比較回路３３と、ホール素子駆動電圧生成回路３４とで構成されるループが負帰還構成であり、コモン電圧Ｖｃｏｍが基準となる外部レファレンス電圧Ｖｒｅｆと一致するように動作する。
［実施形態２］
図６は、本発明に係るホール素子駆動回路の実施形態２を説明するための構成図で、図５と同じ機能を有する構成要素には同一の符号を付してある。なお、ＨＩＮＰ，ＨＩＮＮは、ホール素子抵抗、温度、ホールバイアス電流により変化するが、そのコモン電圧は一定である。

本実施形態２のホール素子駆動回路は、制御手段が、ホール素子３０と電源端子の接地端子間に設けられており、つまり、図５に示したホール素子駆動回路において、ホール素子３０を定電流で駆動するホール素子バイアス電流源３１をホール素子３０と電源間に設置し、ホール素子駆動電圧生成回路３４をホール素子３０とＧＮＤ間に設置したものである。
以下に、各実施例について具体的に説明する。

図７は、本発明に係るホール素子駆動回路の実施例１を説明するための構成図で、図中符号３５は、ホール出力電圧増幅用回路で、図５と同じ機能を有する構成要素には同一の符号を付してある。なお、本実施例１は、図５に示した実施形態１における具体的な実施例（その１）を示している。
ホール素子出力コモン電圧検出回路３２は、ホール素子３０の出力端子の各出力電圧又は駆動電圧端子の電圧及びホール素子３０に駆動電流を注入する端子の電圧がそれぞれ入力される第１及び第２のトランジスタＮＭＯＳ６，ＮＭＯＳ７と、この第１及び第２のトランジスタＮＭＯＳ６，ＮＭＯＳ７に流れる各電流を加算する加算部とを備えている。

また、コモン電圧比較回路３３は、基準電圧を基準電流に変換する電圧電流変換部ＮＭＯＳ５，Ｒ５と、基準電流とコモン電圧が変換された電流とを比較する電流比較部（Ｖｃｔｒｌ端子）とを備えている。
また、ホール素子駆動電圧生成回路３４は、電流比較部からの制御電圧が入力され、ホール素子３０の駆動電圧端子に接続される第３のトランジスタＰＭＯＳ３を備えている。

ホール素子３０は、等価回路として４つの抵抗で構成されるホイートストンブリッジ回路で表示している。ホール素子バイアス電流源３１をＨＩＮＮ端子とＧＮＤ（接地）端子間に設置し、ホール素子３０を一定電流Ｉで駆動する。
本実施例１では、ホール出力電圧であるＶＰ及びＶＮをＶＣＰ，ＶＣＮとして利用し、ホール素子出力コモン電圧検出回路３２に入力している。

ホール素子出力コモン電圧検出回路３２は、ＶＣＰ及びＶＣＮをゲートに入力されたＮＭＯＳ６及びＮＭＯＳ７と、ＮＭＯＳ６及びＮＭＯＳ７のソースとＧＮＤ間に挿入された抵抗Ｒ６及びＲ７によってＶＣＰ電圧とＶＣＮ電圧を電流ＩＰとＩＮに変換している。ここでＮＭＯＳ６及びＮＭＯＳ７を同一サイズ、Ｒ６とＲ７を同一抵抗値とすることでＶＣＰ−ＩＰ間の電圧電流変換率α６とＶＣＮ−ＩＮ間の電圧電流変換率α７を同一としている。抵抗Ｒ６，Ｒ７の抵抗値は、ゼロ以上のいくつでもよい。ＮＭＯＳ６及びＮＭＯＳ７のドレインを接続することでＳＵＭ端子にＩＰ＋ＩＮとなる加算電流Ｉｓｕｍを生成している。（ここでは簡単のためＮＭＯＳのＶｔｈ＝０としている。Ｖｔｈ＝０でない場合はＩＰ＝α６×ＶＣＰではなくＩＰ＝α６×（ＶＣＰ−Ｖｔｈ）となる）
コモン電圧比較回路３３では、外部リファレンス電圧Ｖｒｅｆをゲートに入力されたＮＭＯＳ５と、ＮＭＯＳ５のソースとＧＮＤ間に挿入された抵抗Ｒ５によってＶｒｅｆ電圧を電流Ｉｒｅｆに変換している。ここでＮＭＯＳ５のサイズと抵抗Ｒ５の抵抗値で決まるＶｒｅｆ−Ｉｒｅｆ間の電圧電流変換率α５とする。

ＳＵＭ端子をドレイン及びゲートに入力されたＰＭＯＳ１とＳＵＭ端子をゲートに入力されたＰＭＯＳ２は電流ミラーの関係にあり、そのミラー比βによりＰＭＯＳ２は、β×Ｉｓｕｍとなる電流をドレインより出力する。ここでβは１／（２×α６／α５）となっている。Ｖｃｔｒｌ端子では、β×Ｉｓｕｍの電流とＩｒｅｆが比較されており、β×Ｉｓｕｍ＞Ｉｒｅｆ（式１）の関係の時は、Ｖｃｔｒｌ端子電圧は高くなり、β×Ｉｓｕｍ＜Ｉｒｅｆ（式２）の関係の時は、Ｖｃｔｒｌ端子電圧は低くなる。Ｉｓｕｍ＝α６×（ＶＣＰ＋ＶＣＮ）、β＝１／（２×α６／α５）、Ｉｒｅｆ＝α５×Ｖｒｅｆであるので、上述した式（１）は、
（ＶＣＰ＋ＶＣＮ）／２＞Ｖｒｅｆ
式（２）は、
（ＶＣＰ＋ＶＣＮ）／２＜Ｖｒｅｆ
を示している。

ホール素子駆動電圧生成回路３４では、ＰＭＯＳ３のドレインソース間には、ホール素子バイアス電流源３１で決定される電流Ｉが流れているため、Ｖｃｔｒｌ端子電圧が高くなる場合、Ｖｃｔｒｌ端子をゲートに入力されたＰＭＯＳ３によってそのドレイン電圧ＨＩＮＰは低くなる。ホール素子３０は、抵抗によるホイートストンブリッジ回路で表現できるため、ＨＩＮＰ端子電圧が低くなるとＨＩＮＮ及びＶＣＰ，ＶＣＮ端子電圧も低くなり、よって、コモン電圧Ｖｃｏｍ＝（ＶＣＰ＋ＶＣＮ）／２も低くなる。Ｖｃｔｒｌ端子電圧が低くなる場合は、同様に、ＨＩＮＰ，ＨＩＮＮ，ＶＣＰ，ＶＣＮ端子電圧は高くなり、よって、コモン電圧Ｖｃｏｍ＝（ＶＣＰ＋ＶＣＮ）／２も高くなる。

つまり、コモン電圧Ｖｃｏｍに関して負帰還が構成されている。本負帰還により、Ｖｃｏｍ＝Ｖｒｅｆとなる点でループは安定し、コモン電圧はＶｒｅｆ電圧と同一となるようにコントロールされる。
ここで、容量素子Ｃｃは、負帰還ループの１ｓｔ ＰｏｌｅとなるＶｃｔｒｌ端子に対してミラー容量を付加するものであり、負帰還ループの１ｓｔ Ｐｏｌｅを低周波数域に移動させることで、負帰還ループの安定性を確保するためのものである。

図８は、本発明に係るホール素子駆動回路の実施例２を説明するための構成図で、図５と同じ機能を有する構成要素には同一の符号を付してある。なお、本実施例２は、図５に示した実施形態１における具体的な実施例（その２）を示している。
ＮＭＯＳ５，ＮＭＯＳ６，ＮＭＯＳ７のソースを共通とし、そのソース端子とＧＮＤ間に電流源を設置し、Ｉｂｉａｓ電流を供給している。この場合、図７における説明のα５、α６、α７はＩｂｉａｓ電流値とＮＭＯＳ５，ＮＭＯＳ６，ＮＭＯＳ７のサイズ及びそれぞれのサイズ比によって決定される。例えば、ＮＭＯＳ５，ＮＭＯＳ６，ＮＭＯＮＳ７のサイズを同一とするとα５＝α６＝α７となり、ＰＭＯＳ１及びＰＭＯＳ２の電流ミラー比βを２とすることで、図７と同一の機能を発生する。

図９は、本発明に係るホール素子駆動回路の実施例３を説明するための構成図で、図６及び図７と同じ機能を有する構成要素には同一の符号を付してある。なお、本実施例３は、図６に示した実施形態２における具体的な実施例（その１）を示している。
図７に示したホール素子駆動回路の実施例１の回路構成を上下反転させ、ＰＭＯＳをＮＭＯＳ、ＮＭＯＳをＰＭＯＳとしたものである。

図１０は、本発明に係るホール素子駆動回路の実施例４を説明するための構成図で、図６及び図８と同じ機能を有する構成要素には同一の符号を付してある。なお、本実施例４は、図６に示した実施形態２における具体的な実施例（その２）を示している。
図８に示したホール素子駆動回路の実施例２を上下反転させ、ＰＭＯＳをＮＭＯＳ、ＮＭＯＳをＰＭＯＳとしたものである。

また、本発明の方式は、説明を簡易化するためにホール素子電流入出力端子対（ＨＩＮＰ，ＨＩＮＮ）と電圧出力端子対（ＶＰ，ＶＮ）を固定としたが、ホール素子の出力するオフセット電圧をキャンセルするために一般的に行われるスピニングカレント法を用いた方式においても適用できる。
次に、本発明のホール素子駆動方法について説明する。

本発明のホール素子駆動方法は、ホール素子を電流駆動するホール素子駆動方法で、ホール素子３０のコモン電圧を検出手段３２により検出するステップと、この検出手段３２で検出されたコモン電圧を所定の値になるように制御手段３４で制御するステップとを有している。
また、制御手段３４は、ホール素子３０の駆動電圧端子を制御するものである。また、駆動電圧端子は、ホール素子３０に駆動電流を注入する端子と対向する端子である。

また、コモン電圧は、ホール素子３０の出力端子の各出力電圧のコモン電圧である。また、コモン電圧は、駆動電圧端子の電圧と前記ホール素子３０に駆動電流を注入する端子の電圧のコモン電圧である。
また、制御手段は、ホール素子３０と電源端子の駆動端子間に設けられている。また、制御手段は、ホール素子３０と電源端子の接地端子間に設けられている。

また、検出手段は、ホール素子３０のコモン電圧を検出するホール素子出力コモン電圧検出回路３２で、制御手段は、ホール素子出力コモン電圧検出回路３２で検出されたコモン電圧を所定の値になるように制御するホール素子駆動電圧生成回路３４である。
また、ホール素子３０にホール素子バイアス電流源３１により一定電流Ｉで供給するステップと、ホール素子出力コモン電圧検出回路３２で検出されたコモン電圧をコモン電圧比較回路３３で基準電圧と比較して誤差信号を得るステップとをさらに有している。

このように、本発明によれば、ホール起電力を取り出すホール出力電圧のコモン電圧を制御することで、ホール出力電圧を受け信号を増幅するオペアンプなどの回路にとって、入力信号の動作点が制御されることとなり、広い入力電圧範囲を許容する回路構成の選択及び回路設計を行う必要がなくなり、消費電流の削減や回路規模の縮小が期待される。
さらに、ホール素子のコモン電圧を制御することで、ホール素子の実効厚みを制御可能とし、ホール素子の温特を制御できることが期待される。

１０，２０ ホール素子の感磁部
１１，１２，２１，２２ ホール素子の電流入出力端子
１３，１４，２３，２４ ホール素子の電圧出力端子
３０ ホール素子
３１ ホール素子バイアス電流源
３２ ホール素子出力コモン電圧検出回路
３３ コモン電圧比較回路
３４ ホール素子駆動電圧生成回路
３５ ホール出力電圧増幅用回路

Claims (22)

1. ホール素子を電流駆動するホール素子駆動回路において、
   前記ホール素子のコモン電圧を検出する検出手段と、
   該検出手段で検出された前記コモン電圧を所定の値になるように制御する制御手段と
   を備えていることを特徴とするホール素子駆動回路。
2. 前記制御手段が、前記ホール素子の駆動電圧端子を制御することを特徴とする請求項１に記載のホール素子駆動回路。
3. 前記駆動電圧端子が、前記ホール素子に駆動電流を注入する電流入力端子と対向する端子であることを特徴とする請求項２に記載のホール素子駆動回路。
4. 前記コモン電圧が、前記ホール素子の出力端子の各出力電圧のコモン電圧であることを特徴とする請求項１，２又は３に記載のホール素子駆動回路。
5. 前記コモン電圧が、前記駆動電圧端子の電圧と前記ホール素子に駆動電流を注入する電流入力端子の電圧のコモン電圧であることを特徴とする請求項１乃至４のいずれかに記載のホール素子駆動回路。
6. 前記制御手段が、前記ホール素子と電源端子間に設けられていることを特徴とする請求項１乃至５のいずれかに記載のホール素子駆動回路。
7. 前記制御手段が、前記ホール素子と電源端子の接地端子間に設けられていることを特徴とする請求項１乃至５のいずれかに記載のホール素子駆動回路。
8. 前記検出手段が、前記ホール素子のコモン電圧を検出するホール素子出力コモン電圧検出回路で、前記制御手段が、前記ホール素子出力コモン電圧検出回路で検出された前記コモン電圧を所定の値になるように制御するホール素子駆動電圧生成回路であることを特徴とする請求項１乃至７のいずれかに記載のホール素子駆動回路。
9. 前記ホール素子に一定電流で供給するホール素子バイアス電流源と、
   前記ホール素子出力コモン電圧検出回路で検出された前記コモン電圧を基準電圧と比較して誤差信号を得るコモン電圧比較回路と
   をさらに備えていることを特徴とする請求項８に記載のホール素子駆動回路。
10. 前記ホール素子出力コモン電圧検出回路が、前記ホール素子の出力端子の各出力電圧又は前記駆動電圧端子の電圧及び前記ホール素子に駆動電流を注入する電流入力端子の電圧に基づいて前記コモン電圧を検出し、
    前記ホール素子駆動電圧生成回路が、前記コモン電圧比較回路による比較結果に基づいて前記ホール素子の前記駆動電圧端子に印加する電圧を生成することを特徴とする請求項９に記載のホール素子駆動回路。
11. 前記ホール素子出力コモン電圧検出回路が、前記ホール素子の出力端子の各出力電圧又は前記駆動電圧端子の電圧及び前記ホール素子に駆動電流を注入する電流入力端子の電圧がそれぞれ入力される第１及び第２のトランジスタと、該第１及び第２のトランジスタに流れる各電流を加算する加算部とを備えていることを特徴とする請求項８に記載のホール素子駆動回路。
12. 前記コモン電圧比較回路が、基準電圧を基準電流に変換する電圧電流変換部と、前記基準電流と前記コモン電圧が変換された電流とを比較する電流比較部とを備えていることを特徴とする請求項９，１０又は１１に記載のホール素子駆動回路。
13. 前記ホール素子駆動電圧生成回路が、前記電流比較部からの制御電圧が入力され、前記ホール素子の駆動電圧端子に接続される第３のトランジスタを備えていることを特徴とする請求項８に記載のホール素子駆動回路。
14. ホール素子を電流駆動するホール素子駆動方法において、
    前記ホール素子のコモン電圧を検出手段により検出するステップと、
    該検出手段で検出された前記コモン電圧を所定の値になるように制御手段で制御するステップと
    を有していることを特徴とするホール素子駆動方法。
15. 前記制御手段が、前記ホール素子の駆動電圧端子を制御することを特徴とする請求項１４に記載のホール素子駆動方法。
16. 前記駆動電圧端子が、前記ホール素子に駆動電流を注入する電流入力端子と対向する端子であることを特徴とする請求項１５に記載のホール素子駆動方法。
17. 前記コモン電圧が、前記ホール素子の出力端子の各出力電圧のコモン電圧であることを特徴とする請求項１４，１５又は１６に記載のホール素子駆動方法。
18. 前記コモン電圧が、前記駆動電圧端子の電圧と前記ホール素子に駆動電流を注入する電流入力端子の電圧のコモン電圧であることを特徴とする請求項１４乃至１７のいずれかに記載のホール素子駆動方法。
19. 前記制御手段が、前記ホール素子と電源端子間に設けられていることを特徴とする請求項１４乃至１８のいずれかに記載のホール素子駆動方法。
20. 前記制御手段が、前記ホール素子と電源端子の接地端子間に設けられていることを特徴とする請求項１４乃至１８のいずれかに記載のホール素子駆動方法。
21. 前記検出手段が、前記ホール素子のコモン電圧を検出するホール素子出力コモン電圧検出回路で、前記制御手段が、前記ホール素子出力コモン電圧検出回路で検出された前記コモン電圧を所定の値になるように制御するホール素子駆動電圧生成回路であることを特徴とする請求項１４乃至２０のいずれかに記載のホール素子駆動方法。
22. 前記ホール素子にホール素子バイアス電流源により一定電流で供給するステップと、
    前記ホール素子出力コモン電圧検出回路で検出された前記コモン電圧をコモン電圧比較回路で基準電圧と比較して誤差信号を得るステップと
    をさらに有していることを特徴とする請求項２１に記載のホール素子駆動方法。

Images