TWI571723B - 用於具有可編程溫度斜率之電流的電路 - Google Patents

用於具有可編程溫度斜率之電流的電路 Download PDF

Info

Publication number
TWI571723B
TWI571723B TW101144984A TW101144984A TWI571723B TW I571723 B TWI571723 B TW I571723B TW 101144984 A TW101144984 A TW 101144984A TW 101144984 A TW101144984 A TW 101144984A TW I571723 B TWI571723 B TW I571723B
Authority
TW
Taiwan
Prior art keywords
circuit
current
coupled
bias voltage
voltage circuit
Prior art date
Application number
TW101144984A
Other languages
English (en)
Other versions
TW201329668A (zh
Inventor
克里斯堤內爾 左特
Original Assignee
賽普拉斯半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 賽普拉斯半導體公司 filed Critical 賽普拉斯半導體公司
Publication of TW201329668A publication Critical patent/TW201329668A/zh
Application granted granted Critical
Publication of TWI571723B publication Critical patent/TWI571723B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Description

用於具有可編程溫度斜率之電流的電路
本發明一般涉及類比電路，並且更加特別地，涉及具有已知溫度係數的類比的電流基準電路。
類比電路的許多應用都要求穩定的、可預知的電流基準。這些應用可包括但不限於感測和放大電路、信號轉換器、信號調節電路、可編程的參考信號、信號比較器、溫控時鐘產生器、溫控延遲電路、函數產生器、雜訊產生器、測量系統、功率優化和保護電路。在一些應用中，可預見性轉化為一種電路，其隨著時間、溫度、過程變化等等的變化產生恒定的電壓或電流。
不是所有的應用都要求嚴格地抗環境和處理參數干擾，而是可能僅需要隨著給定參數可預見地改變。例如，一個應用可能需要以一種可預見的方式隨時間變化的電流，比如具有相對于溫度升高的正線性斜率的電流基準。相關的技術包括一些設備，其利用獨立的電路來分別正比於絕對的溫度電流基準、恒定的(即零溫度係數)電流基準、以及與絕對的溫度電流基準互補(即負斜率)地產生電流。而在其他相關技術中，電流 基準可基於具有不同溫度係數的多個電阻器。
遺憾的是，相關技術中的電流基準通常不提供對溫度斜率的控制，或者可能受到由於其複雜性所造成的大尺寸和功效低下的不利影響，或者受到對於過程變化的高度敏感所造成的不利影響。
一種電流基準電路被配置成產生具有可編程溫度斜率的電流。在實施方式中，電流基準電路包括電阻器。電流基準電路包括能隙電壓電路，其被配置成產生能隙電壓並且耦合到電阻器。電流基準電路包括偏置電壓電路，其被配置成產生極性可變的偏置電壓並且耦合到能隙電壓電路。能隙電壓電路被配置成將極性可變的偏置電壓添加到能隙電壓，以產生通過電阻器的基準電流。
在另一個實施方式中，電流基準電路包括電阻器。能隙電壓電路耦合到電阻器。電流基準電路包括能隙電壓電路，其被配置成產生能隙電壓並且耦合到電阻器。電流基準電路包括偏置電壓電路，其被配置成產生偏置電壓並且耦合到能隙電壓電路。電流基準電路包括至少一個開關，其耦合在偏置電壓電路與能隙電壓電路之間，並且被配置成改變被施加到能隙電壓電路的偏置端子上的偏置電壓的極性，能隙電壓電路被配置成將偏置電壓添加到能隙電壓，以產生通過電阻器的基準電流。
對於兩個實施方式而言，電流基準電路被配置成具有可編程為正、零或負的溫度斜率。在實施方式中，能隙電壓電路包括：具有正規化面積為1(此處1被用作面積比的基準)的第一雙極型電晶體，其耦合到第二雙極型電晶體，該第二雙極型電晶體具有面積M(第二雙極型電晶體 的面積M倍於第一雙極型電晶體的面積)。能隙電壓電路的能隙電壓通過第一雙極型電晶體的射極-基極電壓與第二雙極型電晶體的射極-基極電壓之間的差來確定。第一開關可耦合到第一雙極型電晶體的基極，並且第二開關可耦合到第二電晶體的基極。第一開關和第二開關可被配置成將偏置電壓施加到第一雙極型電晶體的基極或者第二雙極型電晶體的基極中的任何一個。第一開關和第二開關還可被配置成將接地電勢施加到第一雙極型電晶體的基極或第二雙極型電晶體的基極中的另一個。
在實施方式中，能隙電壓電路還可包括電流鏡，其耦合到兩個雙極型電晶體的射極以及耦合到輸出負載。電流鏡通過運算放大器的輸出來驅動，所述運算放大器具有輸入，這些輸入被連接成使得能隙電壓被施加到電阻器以便產生具有要被施加(鏡像)到負載上的可編程溫度斜率的電流。運算放大器耦合在電流鏡的第一支路與第二支路之間，以強制電流鏡的第一支路和第二支路達到共同電勢，允許能隙電壓被施加到電阻器。
在實施方式中，電流基準電路的一個應用是用在電流控制的感測電路中，用於讀取儲存在非揮發性記憶單元中的數據。所產生具有可編程溫度斜率的電流是感測電路(通常稱為感測放大器)的電流基準，該感測電路被用於從非揮發性記憶單元讀取數據，在該感測電路中要執行記憶單元電流與基準電流之間的比較。為了在各種操作條件下執行精確讀取操作，該基準電流能被編程使得其相關於通過非揮發性記憶單元的對應於所儲存的兩個可能的邏輯狀態的電流具有最佳的值和變化(斜率)，從而實現感測窗優化。可選擇地，電流基準電路可用在其他的電路中，比如其他的感測和放大電路、信號轉換器、信號調節電路、可編程的參考信號、信號比較器、溫控時鐘產生器、溫控延遲電路、函數產生器、雜訊產生器、測量系統、 功率優化和保護電路或者類似的電路，這正如由得益於本揭示的領域中的技術人員將會認識到的一樣。
100‧‧‧電流基準電路
102‧‧‧電阻器
104‧‧‧能隙電壓電路
106‧‧‧偏置電壓電路
108‧‧‧電流鏡
108a‧‧‧側
110‧‧‧外部端子
112‧‧‧接地電勢
114‧‧‧負載
200‧‧‧電流基準電路
202‧‧‧偏置電壓電路
204a-204n‧‧‧開關
300‧‧‧電氣示意圖
400‧‧‧電流基準電路
402、404‧‧‧p-n-p電晶體
406、408‧‧‧p型金屬氧化物半導體場效應電晶體
410‧‧‧支路
412‧‧‧支路
414‧‧‧第三PMOS電晶體
502‧‧‧外部基準電壓(Vrefa)
504‧‧‧電阻分壓器
506、508‧‧‧電阻器
602‧‧‧數位-類比轉換器(DAC)電路
604‧‧‧基準電壓(Vrefb)
606‧‧‧二進制輸入(Sprog)
802‧‧‧記憶單元
804‧‧‧電流感測電路
806‧‧‧數據輸出線
通過結合附圖進行考慮，本發明的實施方式從以下所展示的示例性的實施方式的詳細描述中更加容易理解，在所述附圖中，相同的參考符號指的是相似的元件，並且其中：圖1描繪了電流基準電路的一個實施方式的電氣方塊圖，所述電流基準電路被配置成產生具有可編程溫度斜率的電流。
圖2描繪了電流基準電路的另一個實施方式的電氣方塊圖，所述電流基準電路被配置成產生具有可編程溫度斜率的電流。
圖3描繪了圖1和圖2中的電路各自的簡化等效電路的電氣示意圖。
圖4描繪了圖2中的電流基準電路的一個實施方式的詳細電氣示意圖，其中不包括偏置電壓電路並且僅施加了偏置電壓Vb。
圖5是用於產生偏置電壓Vb的偏置電壓電路的一個實施方式的電氣示意方塊圖。
圖5a是使用具有倍增因子Kr的複製電路由現有偏置電壓產生圖5的偏置電壓Vb的一種方法的詳細電氣示意圖，所述現有偏置電壓為Vbias(例如作為非揮發性記憶體的保護電壓)。
圖6是用於產生偏置電壓Vb的圖2的偏置電壓電路的另一個實施方式的電氣示意方塊圖。
圖7是關於根據圖4所描繪的實施方式實現的實際電路的、輸出電流變化與溫度的關係圖。
圖8是用於單個的非揮發性記憶單元的感測電路的方塊圖，所述感測電路利用了圖4的電流基準電路用於優化感測窗。
圖9是關於由圖4的電流基準電路所產生的基準電流的、電流變化與溫度的關係圖，以及單個的非揮發性記憶單元在邏輯0和邏輯1狀態下的輸出電流與溫度的關係圖。
利用以上電流基準電路的可能的優勢可包括為需要可編程溫度斜率的應用提供精確且通用的電流基準。電流基準電路的實施方式被實現為小面積的、低複雜度的電路，其能夠產生具有可編程的正、零或負溫度斜率的電流。電流基準電路的實施方式適用於類比或數位系統的大範圍應用，其能夠以低成本製造並且能夠以低功耗工作。
圖1描繪了電流基準電路100的實施方式的電氣方塊圖，該電流基準電路100被配置成產生具有可編程溫度斜率的基準電流I REF 。電流基準電路100包括電阻器102(R C )，其具有已知的溫度係數α。在一個實施方式中，電阻器102可以例如是擴散電阻器。在另一個實施方式中，電阻器102可以是數位式可編程的。
電流基準電路100包括能隙電壓電路104，其被配置成產生能隙電壓△V eb ，並且耦合到電阻器102以將與電壓Vb結合(+/-)的能隙電壓△V eb 施加到電阻器102。這產生了通過電阻器102的電流I REF ，其具有可編程溫度斜率。在實施方式中，偏置電壓電路106被配置成將極性可變的偏置電壓±V b 施加到能隙電壓電路104。在實施方式中，偏置電壓電路106的偏置電壓±V b 的幅度可以是可編程的。
在所描述的實施方式中，能隙電壓電路104將能隙電壓△V eb 與極性可變的偏置電壓±V b 結合，並且將所結合的電壓應用到電阻器102的兩端以產生電流I REF 。基準電流I REF 被傳輸至電流鏡108。電流鏡108被配置成提供外部端子110和接地電勢112之間的I REF ，負載114被插入在外部端子110和接地電勢112之間。因為電路106和電阻器102是可編程的，因此基準電流I REF 本身是可編程的。在實施方式中，可編程的基準電流I REF 可具有正溫度斜率、零溫度斜率或負溫度斜率中的一個。
圖2描繪了電流基準電路200的第二實施方式的電氣方塊圖，電流基準電路200被配置成產生具有可編程溫度斜率的基準電流I REF 。相同的參考符號指的是相似的元件。電流基準電路200包括電阻器102(R C )，其具有已知的溫度係數α。在一個實施方式中，電阻器102可以例如是擴散電阻器。在另一個實施方式中，電阻器102可以是數位式可編程的。
電流基準電路200包括能隙電壓電路104，其被配置成產生能隙電壓△V eb 並且耦合到電阻器102，以將與電壓Vb結合(+/-)的能隙電壓△V eb 施加到電阻器102。這產生了通過電阻器102的、具有可編程溫度斜率的電流I REF 。在實施方式中，偏置電壓電路202被配置成產生偏置電壓V b ，偏置電壓V b 通過開關204a-204n耦合到能隙電壓電路104，所述開關204a-204n被配置成改變偏置電壓電路202所施加到能隙電壓電路104的偏置端子的偏置電壓V b 的極性。開關204a-204n的工作關於圖4更詳細地描述。在實施方式中，偏置電壓電路202的偏置電壓V b 的幅度可以是可編程的。在圖1和2中所描繪的實施方式之間的主要差別在於，在圖1中，偏 置電壓電路106產生極性可變的偏置電壓±V b ，而在圖2中，偏置電壓電路202產生偏置電壓V b ，其極性通過開關204a-204n而成為可切換的。除此之外，組件104-118相對於圖1中的組件而言在類型和功能上是一致的。
在所描繪的實施方式中，能隙電壓電路104將能隙電壓△V eb 與極性可變的偏置電壓±V b 結合，並且將所結合的電壓施加到電阻器102的兩端以產生電流I REF 。基準電流I REF 被傳輸至電流鏡108。電流鏡108被配置成提供外部端子110和接地電勢112之間的I REF ，負載114被插入在外部端子110和接地電勢112之間。因為電路202和電阻器102是可編程的，所以基準電流I REF 本身是可編程的。在實施方式中，可編程的基準電流I REF 可具有正溫度斜率、零溫度斜率或負溫度斜率中的一個。
圖3描繪了圖1和圖2中的電路100、200各自的簡化等效電路的電氣示意圖300。電流基準電路100、200被配置成將可編程的極性可變的偏置電壓±V b 與能隙電壓△V eb 相加，並且將總和的電壓△V eb ±V b 施加到電阻器102(R C )。在實施方式中，能隙電壓△V eb 在能隙電壓電路104中被產生為具有不同的電流密度(由於不同的面積)的兩個雙極型電晶體的射極-基極電壓之間的差。△V eb 與+Vb或-Vb相加，這依賴於哪一個雙極型電晶體的基極Vb被施加，而同時施加到另一電晶體的基極的電壓是接地電勢。
圖4描繪了電流基準電路400的一個實施方式的詳細電氣示意圖。偏置電壓電路202的實現兩種實施方式在以下要描述的圖5和6中有所描繪。電流基準電路400可包括能隙電壓電路104，其利用了兩個雙極型的p-n-p電晶體402、404(也被分別標記為B1和B2)，這些p-n-p電晶體402、404具有面積B2/面積B1=M的面積比，M>1。能隙電壓電路104可耦合到電流 鏡108，其可在一側108a上實現，其中一對p型金屬氧化物半導體(PMOS)場效應電晶體(FET)406、408(也被分別標記為P1和P2)連接能隙電壓電路104的兩條相應的支路410、412。輸出電流可通過第三PMOS電晶體414(也被標記為P3)提供，該第三PMOS電晶體414被配置成將電流鏡108的電流提供給負載114。能隙電壓電路104的右側支路412包括面積為M的較大雙極型器件，並且包括具有已知溫度係數α的電阻器102(也被標記為Rc)。電流基準電路400還包括運算放大器118，其被配置成將電流鏡108的一側108a的第一支路410和第二支路412設置到在節點Ve1和Vi上的共同電勢。
代替如在已知能隙電路配置中一樣被連接到Vss(vgnd)，雙極型電晶體B1和B2的基極通過n型金屬氧化物半導體(NMOS)FET電晶體418a-418d(被配置為開關n1、n1’和n2、n2’)被連接到Vss(vgnd)或者被連接到偏置電壓Vb。開關418a-418d由兩個邏輯信號Spos和S0neg控制，其代表關於根據溫度函數產生的電流的斜率極性的選擇信號。
兩個雙極型p-n-p電晶體402、404的射極-基極電壓之間的差△V eb 可通過流過第一雙極型電晶體402和第二雙極型電晶體404的電流密度的差來產生，並且正比於第一雙極型電晶體402和第二雙極型電晶體404中的電流流過的面積(比率為M：1)的差。在另一個實施方式中，電流基準電路400使用相反摻雜類型的電晶體來實現，所述相反摻雜類型電晶體替代電晶體402、404(n-p-n)，電晶體406、408、412(NMOS)，和電晶體418a-418d(PMOS)，這正如由得益於本揭示領域中的技術人員將會認識到的一樣。
圖5是用於產生偏置電壓Vb的偏置電壓電路202的一個實施方式500的電氣示意方塊圖。在所示實施方式中，Vb可以由閉環路電路中的外部基準電壓Vrefa(502)產生，所述閉環路電路包括：電阻分壓器504，其包括電阻器506、508(也被標記為Ra和Rb)；以及，運算放大器(未顯示)。在另一個實施方式中，Vb可以根據現有的偏置電壓Vbias(其本身由恒定的基準電壓產生)產生，在這種情況下，電阻分壓器504和驅動PMOS電晶體Pb是用於產生圖5A中所示的Vbias的電路的複製組件(replica component)。在任一實現中，被應用到電阻分壓器504的電壓(Ra的上部端子)是恒定的、精確的基準電壓Vrefa，其由第二可編程的電阻器Rb在值Vb上進行分配。在實施方式中，值Vb可在0 mV到大約200 mV的範圍內變化，這依賴於電流基準組件的參數以及電流-溫度特徵的被編程的斜率。
電阻分壓器504被使用數位輸入(例如二進制輸入Sprog)進行編程。在一個實施方式中，數位輸入Sprog的編程位元的數量依賴於用戶選擇的分辨率(通常為2至4位元或更多位元)。
圖6是用於產生偏置電壓Vb的偏置電壓電路202的另一個實施方式600的電氣示意方塊圖。在所示實施方式中，Vb可以由數位-類比轉換器(DAC)電路602產生，其中的輸入為基準電壓Vrefb(604)和數位輸入為例如二進制輸入Sprog(606)。
回到圖4，假設由於對運算放大器118的高DC增益，在節點Ve1和Vi之間的電勢的差是可忽略不計(零)，並且假設電阻器Rc的二階溫度係數是可忽略不計，則以下方程式可被用於選擇可編程的基準電流I REF ，以分別具有正溫度斜率、零溫度斜率或負溫度斜率： 在一個實施方式中，對於正極性斜率(電流正比於絕對溫度)：Spos=Vcc，S0neg=0而得到Vb1=0，Vb2=Vb，其中的n1和n2’設置到“接通”並且n1’和n2設置到“關斷”。應當注意的是，在下面的方程式1-3中的電流I1與圖4的右支路412(即Rc所在位置)上的電流相同，以及與Ircf相同，這是由於電流鏡108包括了具有相同尺寸(比率為1：1：1)的FET器件(PMOS)： 其中Veb1、Veb2是雙極型電晶體B1、B2的射極-基極電壓，K是波茲曼常數，T是以凱文為單位的絕對溫度，q是基本電荷，R0是在溫度T0下的電阻器Rc的值，以及T0是用戶選擇的基準溫度。
方程式1顯示了在Vb增加時，電流變化隨著溫度(溫度斜率)增加。Rc通過編程的輸入Sprog而隨著Vb進行調整，以便在溫度T0處保持相同的電流值。可選擇地，其他的方程式可被用於對正極性斜率編程，這正如由得益於本揭示領域中的技術人員將會認識到的一樣。
在一個實施方式中，對於零斜率(在各溫度下有恒定電流)： Spos=0，S0neg=Vcc而得到Vb1=Vb，Vb2=0，其中的n1’和n2設置為“接通”並且n1和n2’設置為“關斷”，如下：
方程式2顯示了Vb電壓的值，對於該Vb電壓，由方程式3給出的電流是恒定的(與溫度無關或者溫度斜率為零)。可選擇地，其他的方程式可被用於對零斜率編程，這正如由得益於本揭示領域中的技術人員將會認識到的一樣。
在一個實施方式中，對於負極性斜率(電流與絕對溫度互 補)：Spos=0，S0neg=Vcc而得到Vb1=Vb，Vb2=0，其中的n1’和n2設置為“接通”並且n1和n2’設置為“關斷”，並且當
方程式4顯示了Vb的最小值，對於該最小值，電流隨溫度的改變變為負。Rc通過編程的輸入Sprog而隨著Vb進行調整，以便在溫度T0處保持相同的電流。可選擇地，其他的方程式可被用於對負極性斜率進行編程，這正如由得益於本揭示領域中的技術人員將會認識到的一樣。
圖7是關於根據圖4所描繪的實施方式實現的電路的輸出電 流變化相對溫度的關係圖700。在圖7中所示的例子中，在參考溫度T0處的電流值是3 uA。所實現的最大的正溫度斜率是30 nA/℃，以5 nA/℃為梯級，並且最小的負溫度斜率是5 nA/℃。在該實現中，電阻器是具有正溫度係數的擴散電阻器。雙極型電晶體的偏置電壓Vb在10 mV到120 mV的範圍內。在關於器件、電源電壓、和溫度的過程變化上的全局精確度為小於3%。這顯示出除了提供可變的溫度斜率之外，圖4的電流基準電路400可在需要高精確度的應用中來使用。圖7中所描繪的電流和溫度僅僅是示例性的。可使用其他的值，這正如由得益於本揭示領域中的技術人員將會認識到的一樣。
用於圖4的可被編程以具有正溫度斜率、零溫度斜率或負溫度斜率的電流基準電路400的一種應用是在用於非揮發性記憶單元的感測電路的實現中。電流基準電路400可被編程以在大範圍的溫度上優化感測窗。圖8是單個非揮發性記憶單元802的方塊圖800，所述單個非揮發性記憶單元802利用圖4的電流基準電路400，以用於優化感測窗。利用電流感測電路804以比較貫穿非揮發性記憶單元802和電流基準電路400的電流。感測電路804是電流感測放大器，其作用類似於電流比較器。感測電路804的目的是關於非揮發性記憶單元802相對於由電流基準電路400所產生的電流的邏輯狀態作出決定。感測電路804包括數據輸出線806，如果由非揮發性記憶單元802輸出的電流Icell大於由電流基準電路200輸出的電流Iref，則數據輸出線806輸出邏輯0，否則其輸出邏輯1。利用電流基準電路400保證了Iref是基準點，其允許在所需的溫度範圍上正確地進行感測。例如，在非揮發性記憶單元802所需的操作溫度範圍上，Iref可被設置為Icell之間的大 約一半。
圖9是關於Iref的電流變化相對溫度以及關於在邏輯0和邏輯1兩個狀態下的Icell的電流變化相對溫度的關係圖900，其展示可以如何對圖4的電流基準電路400進行編程以優化感測窗。實線902、904、906分別顯示了關於Iref和在邏輯1和邏輯0兩個狀態下的Icell跟隨溫度的電流改變，而虛線908、910、912顯示了由於過程變化所導致的上述電流的改變，並因此需要使用受到精確控制的斜率而隨溫度改變Iref，從而在記憶單元802的邏輯0和邏輯1之間進行清楚地區分。
除了優化用於非揮發性記憶單元的電流感測電路的感測窗和上述其他應用之外，本發明的實施方式可被用於由可編程的基準電流產生電壓，產生其頻率由可編程的基準電流控制的數位時鐘等等。可選地，電流基準電路可被用作電路的電流基準，所述電路比如是感測和放大電路、信號轉換器、信號調節電路、可編程的參考信號、信號比較器、溫控時鐘產生器、溫控延遲電路、函數產生器、雜訊產生器、測量系統、功率優化和保護電路或者類似的電路，這正如由得益於本揭示的領域中的技術人員將會認識到的一樣。
在實施方式中，圖4的電流基準電路400可使用相反極性的電晶體來實現。此外，可選的實現可包括，例如利用用於增加精確度的級聯電流鏡，以及為了基準電流的額外可編程能力而在輸出處使用數位受控電流鏡，這正如由得益於本揭示領域中的技術人員將會認識到的一樣。
在以上說明書中，本發明已參照其具體的示例性實施方式進行了描述。然而，很明顯的是，可對這些實施方式作出各種不同的修正和 改變而不偏離如在所附申請專利範圍中所闡述的本發明較寬的精神和範圍。因此，本說明書和附圖被認為是示意性的而非限制性的。
100‧‧‧電流基準電路
102‧‧‧電阻器
104‧‧‧能隙電壓電路
106‧‧‧偏置電壓電路
108‧‧‧電流鏡
110‧‧‧外部端子
112‧‧‧接地電勢
114‧‧‧負載

Claims (21)

  1. 一種電路，包括電流基準電路，其被配置成產生基準電流，該基準電流具有可編程溫度斜率，其中該電流基準電路包括：電阻器；能隙電壓電路，其被配置成產生能隙電壓並且耦合到該電阻器；以及偏置電壓電路，其被配置成產生極性可變的偏置電壓並且耦合到該能隙電壓電路，其中該能隙電壓電路被配置成將該極性可變的偏置電壓添加到該能隙電壓，以產生通過該電阻器的該基準電流。
  2. 如申請專利範圍第1項的電路，其中該電流基準電路還包括電流鏡，該電流鏡耦合到該能隙電壓電路並且被配置成將具有可編程溫度斜率的該電流施加到負載。
  3. 如申請專利範圍第2項的電路，其中該負載是用於非揮發性記憶單元的電流感測電路的一部分，並且具有該可編程溫度斜率的該電流是電流感測電路的電流基準，針對該電流基準設置有感測窗，用於最佳地感測貫穿非揮發性記憶單元的電流。
  4. 如申請專利範圍第2項的電路，其中該電流鏡包括第一場效應電晶體(FET)，其耦合到該能隙電壓電路的一個端子，以形成第一支路；第二FET，其耦合到該電阻器的第一端子，其中該電阻器的第二端子耦合到該能隙電壓電路的第二端子，以形成第二支路；以及第三FET，其耦合到該第一FET和該第二FET，並且被配置成將所產生具有該可編程溫度斜率的電流施加到該負載。
  5. 如申請專利範圍第2項的電路，其中該電流基準電路還包括運算放 大器，用於將該電流鏡的第一支路和第二支路設置到共同電勢。
  6. 如申請專利範圍第1項的電路，其中該偏置電壓電路包括數位-類比轉換器，該數位-類比轉換器耦合到該能隙電壓電路。
  7. 如申請專利範圍第1項的電路，其中該偏置電壓電路包括可編程的分壓器，該可編程的分壓器耦合到該能隙電壓電路。
  8. 一種電路，包括：電流基準電路，其被配置成產生基準電流，該基準電流具有可編程溫度斜率，其中該電流基準電路包括：電阻器；能隙電壓電路，其被配置成產生能隙電壓並且耦合到該電阻器；偏置電壓電路，其被配置成產生偏置電壓並且耦合到該能隙電壓電路；以及至少一個開關，其耦合在該偏置電壓電路與該能隙電壓電路之間，並且被配置成改變被施加到該能隙電壓電路的偏置端子的該偏置電壓的極性，其中該能隙電壓電路被配置成將該偏置電壓添加到該能隙電壓，以產生通過該電阻器的該基準電流。
  9. 如申請專利範圍第8項的電路，其中該電流基準電路還包括電流鏡，該電流鏡耦合到該能隙電壓電路，並且被配置成將具有可編程溫度斜率的該電流施加到負載。
  10. 如申請專利範圍第8項的電路，其中該負載是用於非揮發性記憶單元的電流感測電路的一部分，並且具有該可編程溫度斜率的該電流是電流感測電路的電流基準，針對該電流基準設置有感測窗，用於最佳地感測貫穿非揮發性記憶單元的電流。
  11. 如申請專利範圍第8項的電路，其中該電流鏡包括 第一場效應電晶體(FET)，其耦合到該能隙電壓電路的一個端子，以形成第一支路；第二FET，其耦合到該電阻器的第一端子，其中該電阻器的第二端子耦合到該能隙電壓電路的第二端子，以形成第二支路；以及第三FET，其耦合到該第一FET和該第二FET，並且被配置成將所產生具有該可編程溫度斜率的電流施加到該負載。
  12. 如申請專利範圍第8項的電路，其中該電流基準電路還包括運算放大器，用於將該電流鏡的第一支路和第二支路設置到共同電勢。
  13. 如申請專利範圍第8項的電路，其中該偏置電壓電路包括耦合到該能隙電壓電路的數位-類比轉換器。
  14. 如申請專利範圍第8項的電路，其中所配置的該偏置電壓電路還包括耦合到該能隙電壓電路的可編程的分壓器。
  15. 如申請專利範圍第8項的電路，其中該能隙電壓電路還包括第一雙極型電晶體和第二雙極型電晶體，以及其中耦合在該偏置電壓電路與該能隙電壓電路之間的該至少一個開關包括：耦合到該第一雙極型電晶體的基極的第一開關及耦合到該第二雙極型電晶體的基極的第二開關，其中該第一開關和該第二開關被配置成將偏置電壓施加到該第一雙極型電晶體的基極和該第二雙極型電晶體的基極中的一個，並且將接地電勢施加到該第一雙極型電晶體的基極和該第二雙極型電晶體的基極中的另一個。
  16. 如申請專利範圍第15項的電路，其中該第一開關和該第二開關是n型金屬氧化物半導體(NMOS)電晶體。
  17. 如申請專利範圍第16項的電路，其中該偏置電壓的極性是基於供電電壓和接地電勢來選擇，該供電電壓被施加到該第一NMOS電晶體的閘 極和項第二NMOS電晶體的閘極中的一個，而該接地電勢被施加到該第一NMOS電晶體的閘極和該第二NMOS電晶體的閘極中的另一個。
  18. 如申請專利範圍第15項的電路，其中該偏置電壓電路包括耦合到該第一開關和該第二開關的數位-類比轉換器。
  19. 如申請專利範圍第15項的電路，其中該偏置電壓電路包括耦合到該第一開關和該第二開關的可編程的分壓器。
  20. 一種用於編程電流的溫度斜率的方法，包括：將能隙電壓電路的能隙電壓施加到電阻器，以形成基準電流，以及對偏置電壓電路編程，以將極性可變的偏置電壓添加到該能隙電壓，從而導致該基準電流具有相對於溫度的可變斜率。
  21. 如申請專利範圍第20項的方法，其中可編程溫度斜率相對於溫度能夠被編程為正、零、和負中的一個。
TW101144984A 2011-12-02 2012-11-30 用於具有可編程溫度斜率之電流的電路 TWI571723B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161566383P 2011-12-02 2011-12-02
US13/326,773 US8531235B1 (en) 2011-12-02 2011-12-15 Circuit for a current having a programmable temperature slope

Publications (2)

Publication Number Publication Date
TW201329668A TW201329668A (zh) 2013-07-16
TWI571723B true TWI571723B (zh) 2017-02-21

Family

ID=49084123

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101144984A TWI571723B (zh) 2011-12-02 2012-11-30 用於具有可編程溫度斜率之電流的電路

Country Status (2)

Country Link
US (1) US8531235B1 (zh)
TW (1) TWI571723B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760180B1 (en) 2013-07-29 2014-06-24 Analog Test Engines Systems and methods mitigating temperature dependence of circuitry in electronic devices
US9141124B1 (en) * 2014-06-25 2015-09-22 Elite Semiconductor Memory Technology Inc. Bandgap reference circuit
US9715245B2 (en) * 2015-01-20 2017-07-25 Taiwan Semiconductor Manufacturing Company Limited Circuit for generating an output voltage and method for setting an output voltage of a low dropout regulator
KR102311916B1 (ko) * 2015-08-17 2021-10-15 삼성전자주식회사 스토리지 장치
US9696744B1 (en) 2016-09-29 2017-07-04 Kilopass Technology, Inc. CMOS low voltage bandgap reference design with orthogonal output voltage trimming
US10691156B2 (en) * 2017-08-31 2020-06-23 Texas Instruments Incorporated Complementary to absolute temperature (CTAT) voltage generator
US11068011B2 (en) * 2019-10-30 2021-07-20 Taiwan Semiconductor Manufacturing Company Ltd. Signal generating device and method of generating temperature-dependent signal
US11392156B2 (en) * 2019-12-24 2022-07-19 Shenzhen GOODIX Technology Co., Ltd. Voltage generator with multiple voltage vs. temperature slope domains
US11431324B1 (en) * 2021-08-25 2022-08-30 Apple Inc. Bandgap circuit with beta spread reduction
US11940831B2 (en) 2021-12-07 2024-03-26 Infineon Technologies LLC Current generator for memory sensing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329804B1 (en) * 1999-10-13 2001-12-11 National Semiconductor Corporation Slope and level trim DAC for voltage reference
CN101303882A (zh) * 2007-04-30 2008-11-12 阿尔特拉公司 用于可编程逻辑器件存储单元的功率调节器电路
CN101813960A (zh) * 2010-01-20 2010-08-25 香港应用科技研究院有限公司 一个精确的带隙基准源的双向微调方法和电路
TW201126302A (en) * 2009-10-08 2011-08-01 Intersil Inc Circuits and methods to produce a VPTAT and/or a bandgap voltage with low-glitch preconditioning
CN201984371U (zh) * 2010-10-09 2011-09-21 中国电子科技集团公司第五十八研究所 一种可编程参考基准源电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446598B2 (en) * 2004-09-15 2008-11-04 Nxp B.V. Bias circuits
US8102201B2 (en) * 2006-09-25 2012-01-24 Analog Devices, Inc. Reference circuit and method for providing a reference
US8262286B2 (en) * 2008-11-18 2012-09-11 Toshiba America Electronic Components, Inc. Digital output temperature sensor
US8390363B2 (en) * 2008-11-25 2013-03-05 Linear Technology Corporation Circuit, trim and layout for temperature compensation of metal resistors in semi-conductor chips

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329804B1 (en) * 1999-10-13 2001-12-11 National Semiconductor Corporation Slope and level trim DAC for voltage reference
CN101303882A (zh) * 2007-04-30 2008-11-12 阿尔特拉公司 用于可编程逻辑器件存储单元的功率调节器电路
TW201126302A (en) * 2009-10-08 2011-08-01 Intersil Inc Circuits and methods to produce a VPTAT and/or a bandgap voltage with low-glitch preconditioning
CN101813960A (zh) * 2010-01-20 2010-08-25 香港应用科技研究院有限公司 一个精确的带隙基准源的双向微调方法和电路
CN201984371U (zh) * 2010-10-09 2011-09-21 中国电子科技集团公司第五十八研究所 一种可编程参考基准源电路

Also Published As

Publication number Publication date
TW201329668A (zh) 2013-07-16
US8531235B1 (en) 2013-09-10

Similar Documents

Publication Publication Date Title
TWI571723B (zh) 用於具有可編程溫度斜率之電流的電路
US9638584B2 (en) Differential temperature sensor with sensitivity set by current-mirror and resistor ratios without limiting DC bias
US6075407A (en) Low power digital CMOS compatible bandgap reference
US8704588B2 (en) Circuit for generating a reference voltage
US7078958B2 (en) CMOS bandgap reference with low voltage operation
US8222955B2 (en) Compensated bandgap
US20140203794A1 (en) Methods and structures for dynamically calibrating reference voltage
KR102021838B1 (ko) 차동 증폭기의 오프셋을 조절하는 전자 회로
US20100123510A1 (en) Temperature sensor
US10078016B2 (en) On-die temperature sensor for integrated circuit
US9128127B2 (en) Sensor device
KR101813833B1 (ko) 크로스 포인트 메모리에 대한 고도 분산형 전류 기준들을 위한 저 전력, 고 정밀 전류 기준
CN103135656B (zh) 用于具有可编程温度斜率的电流的电路
US9600013B1 (en) Bandgap reference circuit
US20160252923A1 (en) Bandgap reference circuit
US20120212259A1 (en) Comparator of a difference of input voltages with at least a threshold
EP2360547B1 (en) Band gap reference circuit
TW201931045A (zh) 電流產生電路
US11163327B2 (en) Digitally assisted low dropout (LDO) voltage regulator
US9444405B1 (en) Methods and structures for dynamically reducing DC offset
JP5884234B2 (ja) 基準電圧回路
CN109933117B (zh) 基准电压发生器
CN108345336B (zh) 能隙参考电路
KR100363139B1 (ko) 버퍼회로및바이어스회로
KR20130069416A (ko) 기준 전류 발생 회로 및 기준 전압 발생 회로