CN201984371U - 一种可编程参考基准源电路 - Google Patents

Abstract

本实用新型属于集成电路中电源电路技术领域，具体为一种用于高速高精度模数转换器的可编程参考基准源电路。该电路由带隙基准电流产生电路和可编程输出缓冲电路依次连接组成。这种结构能产生所需的带温度补偿的，具有强驱动能力的参考基准电压信号。同时，参考电压对地线和电源线上的干扰有很强的抑制能力。本实用新型的电路结构简单，功耗低，输出电压稳定，能够满足高速高精度ADC对于参考基准电压的要求。

Description

一种可编程参考基准源电路

技术领域

本实用新型属于集成电路技术领域，具体涉及一种用于高速高精度模数转换器的可编程参考基准源电路。

背景技术

参考基准源在集成电路中的应用非常广泛，包括射频(RF)、数据转换电路(ADC，DAC)以及内存(flash memory)在内的大量馍拟、混合信号及存储器数字接口电路中都会被使用到，并会影响这些电路的性能。例如，在数据转换电路中，参考电压是作为其数掘转换时的基准电压，它的精度和稳定度会直接影响整体电路的线性度和动态范围。随着移动通信技术的迅速发展，对ADC等电路的要求越来越高，其采样速率和精度不断提高，所以对参考源的直流精度、温度稳定性以及抗噪声能力等性能指标也提出了更高的要求。

目前各种类型的模数转换器不仅需要精确的基准参考电压信号，还需要驱动这些基准信号的输出缓冲器提供足够的驱动能力。这是由于在ADC的数据保持过程中需要由参考电压输出缓冲器对余量放大器提供足够的驰动电流，缓冲器的驱动能力会直接影响余量放大器的建立精度。所以ADC的精度和速度越高，对缓冲器驱动能力的要求也越高。

并且现实条件中，由于工艺非理想特性的存在，存在一定的工艺波动范围，因此所设计参考基准信号的值和实际流片制造出来的基准信号值大小可能会存在一定误差。对于模数转换器电路来说，这种工艺波动的影响应该控制在最低分辨率以内，工艺波动带来的误差必须被调整。因此为实现高速高精度模数转换器电路，有必要提供一种具有强大驱动能力，同时输出基准信号值可以采用数字电路微调的参考基准信号产生电路。

发明内容

本实用新型的目的是克服现有技术中存在的不足，提供一种用于高速高精度模数转换器的可编程参考基准源电路。

按照本实用新型提供的技术方案，所述可编程参考基准源电路包括：带隙基准电压产生电路和可编程输出缓冲电路；带隙基准电压产生电路的带隙基准电压输出端连接可编程输出缓冲电路的输入端，可编程输出缓冲电路拥有三个可编程基准电压信号输出端。

所述带隙基准电压产生电路包括：第一PMOS管和第二PMOS管构成PMOS电流镜电路，第三PMOS管和第四PMOS管构成级联式电流镜电路，第一PMOS管和第二PMOS管的栅极接第二节点并接第三PMOS管的漏端，第三PMOS管和第四PMOS管的栅极接第一节点并接第五NMOS管的漏端，第四电阻连接第三PMOS管的漏端和第五NMOS管的漏端；第七NMOS管和第八NMOS管构成NMOS电流镜电路，第五NMOS管和第六NMOS管构成级联电流镜电路，第七NMOS管和第八NMOS管的栅极接第四节点并接第六NMOS管的漏端，第五NMOS管和第六NMOS管的栅极接第四PMOS管的漏端，第五电阻连接第四PMOS管的漏端和第六NMOS管的漏端；第九PMOS管的栅极电压接第二节点，第十PMOS管的栅极电压接第一节点，第十PMOS管的漏极接第六电阻到地；第十PMOS管的漏极接输出。

所述可编程输出缓冲电路包括：一个工作状态控制开关NMOS管，一个输出缓冲运算放大器，电压输出调整PMOS管，第七～第十一电阻，调整输出电压的DAC，去耦滤波的第一电容、第二电容和第三电容，用于稳定补偿的第十二电阻和第四电容；

所述输出缓冲运算放大器的负输入端连接带隙基准电压产生电路输出的基准电压，正输入端连接第四电容的顶极板的同时连接第十二电阻的一端，输出缓冲运算放大器的输出端连接到电压输出调整PMOS管的栅极；电压输出调整PMOS管的源极连接到电源，漏极连接到第七电阻的一端，衬底连接到电源；第七电阻的一端连接到电压输出调整PMOS管的漏极，另一端连接到第一基准电压输出节点和第三电容的顶极板；第八电阻的一端连接到第一基准电压输出节点，另一端分别连接到第二基准电压输出节点、第二电容的顶极板、第四电容的底极板和第十二电阻的另一端；第九电阻的一端连接到第二基准电压输出节点，另一端连接到第三基准电压输出节点和第一电容的顶极板；第十电阻的一端连接到第三基准电压输出节点，另一端连接到DAC的输出节点；第十一电阻的一端连接到DAC的输出节点，另一端连接到工作状态控制开关NMOS管的漏极；工作状态控制开关NMOS管的源极接地，栅极连接到控制信号；第一电容、第二电容和第三电容的底极板均接地，所述DAC为电流输出型DAC。

本实用新型的优点是：这种结构能产生所需的带温度补偿的，具有强驱动能力的参考基准电压信号。同时，参考电压对地线和电源线上的干扰有很强的抑制能力。本实用新型的电路结构简单，功耗低，输出电压稳定，能够满足高速高精度ADC对于参考基准电压的要求。

附图说明

图1为本实用新型可编程参考基准源的体系结构图。

图2为本实用新型带隙基准电流产生电路的电路图。

图3为本实用新型输出缓冲器的电路图。

图4为本实用新型带隙基准电流产生电路的温度特性仿真结果。

图5为本实用新型可编程参考基准源电路的编程输出瞬态仿真结果。

具体实施方式

下面结合附图和实例对本实用新型进行进一步洋细的说明。

图1所示，本实用新型提出的参考基准源电路包括：由带隙基准电压产生电路1和可编程输出缓冲电路2依次连接组成。带隙基准电压产生电路1首先产生一个带隙基准电压VREF，VREF进入可编程输出缓冲电路2以后，产生几组输出基准电压信号VR1～VR3。

图2所示，本实用新型带隙基准电流产生电路包括：PMOS管M1和M2构成简单的PMOS电流镜电路，PMOS管M3和M4构成级联式电流镜电路，PMOS管M1和M2的栅极VB2接到M3管的漏端，PMOS管M3和M4的栅极VB1接M5管的漏端，电阻R4连接M3管的漏端和M5管的漏端；NMOS管M7和M8构成简单的NMOS电流镜电路，NMOS管M5和M6构成级联电流镜电路，NMOS管M7和M8的栅极VB4接到M6管的漏端，NMOS管M5和M6的栅极接M4管的漏端，电阻R5连接M4管的漏端和M6管的漏端。这样，所有MOS管都工作在饱和区，流过PMOS管M1的电流等于流过PMOS管M2管的电流，流过NMOS管M7的电流等于流过NMOS管M8管的电流。PMOS管M9的栅极电压接VB2，PMOS管M10的栅极电压接VB1，构成另一个电流镜，PMOS管M10的漏极接电阻R6到地。这样得到输出电流IREF，等于流过PMOS管M1管的电流，也等于流过PMOS管M2管的电流；IREF经过R6产生一个基准电压VREF。

由于MOS管M1～M8构成了自偏置电路，NMOS管M7，M8的源极A点和B点电压近似相等，电阻R1上的电压等于Q1、Q2的结电压差(ΔVBE)。这两个三极管的基极-发射极的结电压差ΔVBE与热电压VT成正比，并由电阻R1转化为具有正温度系数的电流lP：

上式中，电压VBE1为三极管Q1的基极-发射极的结电压，

电压VBE2为二极管Q2的基极-发射极的结电压，

系数N是Q1和Q2的发射区有效面积的比值。

取电阻R2和R3的阻值相等，那么在电阻R3的压降等于三极管Q2的基极-发射极的结电压基VBE2。流过R3的电流lN具有负温度系数：

$\mathrm{IN}=\frac{\mathrm{VBE}2}{R3}---\left(2\right)$

这两种具有不同温度系数的电流相加之后，通过电流镜M9～M10得到了温度补偿的基准电流IREF：

$\mathrm{IREF}=\mathrm{IP}+\mathrm{IN}=\frac{\mathrm{VT}\×\ln \left(N\right)}{R1}+\frac{\mathrm{VBE}2}{R3}---\left(3\right)$

温度补偿的基准电流IREF经过电阻R6之后，便可以得到一个基准电压VREF：

$\mathrm{VREF}=\mathrm{IREF}\×R6=(\frac{\mathrm{VT}\×\ln \left(N\right)}{R1}+\frac{\mathrm{VBE}2}{R3})\×R6---\left(4\right)$

图3所示，本实用新型中采用的可编程输出缓冲电路基本结构类似于一个LDO电路，包括一个工作状态控制开关37，一个输出缓冲运算放大器30，电压输出调整PMOS管31，用于进行分压输出基准信号VR1～VR3的第七电阻～第十一电阻320～324，调整输出电压的N-bit DAC(数模转换器)33，用于对输出基准信号VR1～VR3的进行去耦滤波的第一电容340、第二电容341和第三电容342，用于对运算放大器30进行稳定补偿的第十二电阻35和第四电容36。

电路的连接关系为：输出缓冲运算放大器30的负输入端连接带隙基准电压电路产生的基准电压VREF，正输入端连接第四电容36的顶极板的同时连接第十二电阻35的一端，输出端连接到输出调整PMOS管31的栅极；输出调整PMOS管31的源极连接到电源，漏极连接到第七电阻320的一端，衬底连接到电源；第七电阻320的一端连接到输出调整PMOS管31的漏极，另一端VR1连接到第一基准电压输出节点和第三去耦电容342的顶极板；第八电阻321的一端连接到第一基准电压输出节点VR1，另一端VR2连接到第二基准电压输出节点、第二去耦电容341的顶极板、第四电容36的底极板和第十二电阻35的另一端；第九电阻322的一端连接到第二基准电压输出节点VR2，另一端VR3连接到第三基准电压输出节点和第一去耦电容340的顶极板；第十电阻323的一端连接到第三基准电压输出节点VR3，另一端VR连接到N-bit DAC 33的输出节点；第十一电阻324的一端连接到N-bit DAC 33的输出节点VR，另一端连接到工作状态控制开关NMOS管37的漏极；工作状态控制开关NMOS管37的源极接地，栅极连接到控制信号；去耦滤波第一电容340、第二电容341和第三电容342的底极板均接地。其中，N-bit DAC 33为电流输出型DAC，输入N位调整码，N为DAC位数，可以为任意正整数，DAC位数越高其精度越高，同时功耗和面积也越大，实际应用时只能根据具体需求适当折衷。

当模数转换器进入正常工作模式时，控制信号置1，工作状态控制开关37导通，由于运算放大器30的负反馈作用，运算放大器30正负输入端的电压信号将会相等，基准电压VREF的电压等于输出基准电压VR2，在调整PMOS管31的控制下第七电阻320、第八电阻321、第九电阻322、第十电阻323和第十一电阻324将会进行分压得到一个初始电压输出VR(0)，N位调整码将会作为N-bit电流型DAC 93的控制码产生一个到地的调整电流Ic，调整电流Ic流经第十一电阻324到地，这样就会在电阻324上叠加一个

的电压量，输出到基准信号输出电路的电压

VR改变以后，根据电阻分压关系，输出基准电压信号VR1～VR3均会相应的增加一个

的电压，因此，只要控制N位调整码便可以实现改变输出基准电压的目的。输出基准电压信号VR1～VR3在分别经过去耦滤波的第一电容340、第二电容341和第三电容342之后得到输出基准电压信号。

带隙基准电路在3.3V电源电压下工作时电路的温度特性如图4所示。当工作温度从-40℃上升到+110℃时，基准电压总共变化为1.6mV，温度特性良好。图5为所设计的高精度可编程基准源电路，在DAC编程信号D0-D7在125MHz速度条件下，依次从小到大变化得到的基准电流Iout的输出电流瞬态曲线。可以看出基准电流源的输出电流按照DAC数字编程控制信号的变化从1.2uA依次增大到4.2uA，功能完全正确，符合前面的理论分析。

Claims (3)

1.一种可编程参考基准源电路，其特征是包括：带隙基准电压产生电路和可编程输出缓冲电路；带隙基准电压产生电路的带隙基准电压输出端连接可编程输出缓冲电路的输入端，可编程输出缓冲电路拥有三个可编程基准电压信号输出端。

2.根据权利要求1所述可编程参考基准源电路，其特征在于所述带隙基准电压产生电路包括：第一PMOS管(M1)和第PMOS管(M2)构成PMOS电流镜电路，第三PMOS管(M3)和第四PMOS管(M4)构成级联式电流镜电路，第一PMOS管(M1)和第PMOS管(M2)的栅极接第二节点(VB2)并接第三PMOS管(M3)的漏端，第三PMOS管(M3)和第四PMOS管(M4)的栅极接第一节点(VB1)并接第五NMOS管(M5)的漏端，第四电阻(R4)连接第三PMOS管(M3)的漏端和第NMOS管(M5)的漏端；第七NMOS管(M7)和第八NMOS管(M8)构成NMOS电流镜电路，第五NMOS管(M5)和第六NMOS管(M6)构成级联电流镜电路，第七NMOS管(M7)和第八NMOS管(M8)的栅极接第四节点(VB4)并接第六NMOS管(M6)的漏端，第五NMOS管(M5)和第六NMOS管(M6)的栅极接第四PMOS管(M4)的漏端，第五电阻(R5)连接第四PMOS管(M4)的漏端和第六NMOS管(M6)的漏端；第九PMOS管(M9)的栅极电压接第二节点(VB2)，第十PMOS管(M10)的栅极电压接第一节点(VB1)，第十PMOS管(M10)的漏极接第六电阻(R6)到地；第十PMOS管(M10)的漏极接输出(VREF)。

3.根据权利要求1所述可编程参考基准源电路，其特征在于所述可编程输出缓冲电路包括：一个工作状态控制开关NMOS管(37)，一个输出缓冲运算放大器(30)，电压输出调整PMOS管(31)，第七～第十一电阻(320～324)，调整输出电压的DAC(33)，去耦滤波的第一电容(340)、第二电容(341)和第三电容(342)，用于稳定补偿的第十二电阻(35)和第四电容(36)；

所述输出缓冲运算放大器(30)的负输入端连接带隙基准电压产生电路输出的基准电压(VREF)，正输入端连接第四电容(36)的顶极板的同时连接第十二电阻(35)的一端，输出缓冲运算放大器(30)的输出端连接到电压输出调整PMOS管(31)的栅极；电压输出调整PMOS管(31)的源极连接到电源，漏极连接到第七电阻(320)的一端，衬底连接到电源；第七电阻(320)的一端连接到电压输出调整PMOS管(31)的漏极，另一端连接到第一基准电压输出节点和第三电容(342)的顶极板；第八电阻(321)的一端连接到第一基准电压输出节点，另一端分别连接到第二基准电压输出节点、第二电容(341)的顶极板、第四电容(36)的底极板和第十二电阻(35)的另一端；第九电阻(322)的一端连接到第二基准电压输出节点，另一端连接到第三基准电压输出节点和第一电容(340)的顶极板；第十电阻(323)的一端连接到第三基准电压输出节点，另一端连接到DAC(33)的输出节点；第十一电阻(324)的一端连接到DAC(33)的输出节点，另一端连接到工作状态控制开关NMOS管(37)的漏极；工作状态控制开关NMOS管(37)的源极接地，栅极连接到控制信号；第一电容(340)、第二电容(341)和第三电容(342)的底极板均接地，所述DAC(33)为电流输出型DAC。

Images