JP2011039620A - 基準電圧生成回路 - Google Patents
基準電圧生成回路 Download PDFInfo
- Publication number
- JP2011039620A JP2011039620A JP2009184086A JP2009184086A JP2011039620A JP 2011039620 A JP2011039620 A JP 2011039620A JP 2009184086 A JP2009184086 A JP 2009184086A JP 2009184086 A JP2009184086 A JP 2009184086A JP 2011039620 A JP2011039620 A JP 2011039620A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- ground
- voltage
- differential amplifier
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【課題】温度に対する変動幅が小さく所望の電圧値を有する出力電圧を生成する基準電圧生成回路を提供する。
【解決手段】基準電圧を生成する差動アンプA1の出力端子OUTとグランドとの間に,第1抵抗R1,第2抵抗R2と,第2抵抗R2にエミッタが接続されグランドにコレクタが接続された第1トランジスタB1とを有する第1の経路と,差動アンプA1の出力端子OUTとグランドとの間に,第3抵抗R1bと第3抵抗にエミッタが接続されグランドにコレクタが接続された第2トランジスタB2とを有する第2の経路とを有する。第1抵抗R1と第2抵抗R2との間の第1ノードN1と,第3抵抗R1bと第2トランジスタB2のエミッタとの間の第2ノードN2とが,差動アンプの入力端子対にそれぞれ接続され,第1トランジスタB1のエミッタサイズが第2トランジスタB2のエミッタサイズより大きく,さらに第4の抵抗R3を有する。
【選択図】図5
【解決手段】基準電圧を生成する差動アンプA1の出力端子OUTとグランドとの間に,第1抵抗R1,第2抵抗R2と,第2抵抗R2にエミッタが接続されグランドにコレクタが接続された第1トランジスタB1とを有する第1の経路と,差動アンプA1の出力端子OUTとグランドとの間に,第3抵抗R1bと第3抵抗にエミッタが接続されグランドにコレクタが接続された第2トランジスタB2とを有する第2の経路とを有する。第1抵抗R1と第2抵抗R2との間の第1ノードN1と,第3抵抗R1bと第2トランジスタB2のエミッタとの間の第2ノードN2とが,差動アンプの入力端子対にそれぞれ接続され,第1トランジスタB1のエミッタサイズが第2トランジスタB2のエミッタサイズより大きく,さらに第4の抵抗R3を有する。
【選択図】図5
Description
本発明は,基準電圧生成回路に関する。
基準電圧生成回路の一つとしてバンドギャップレファレンス回路がある。このバンドギャップレファレンス回路は,半導体のPN接合電圧に基づいて,温度依存性の少ない基準電圧を生成する。バンドギャップレファレンス回路が生成する基準電圧は,DCDCコンバータや低損失レギレータなどの定電圧生成回路に供給される。定電圧生成回路が定電圧を生成するために使用する基準電圧は,温度依存性の少ない定電圧であることが望まれる。また,基準電圧は,所定の温度において所望の電位であることも望まれる。
バンドギャップレファレンス回路は,バイポーラトランジスタなどのPN接合素子と抵抗素子と差動アンプとにより構成される。そして,バンドギャップレファレンス回路は,温度の上昇に伴い電圧が減少する負の電圧特性を有するPN接合電圧と,温度の上昇に伴い電圧が増加する正の電圧特性を有する二つのPN接合電圧の差電圧とを組み合わせることで,それぞれの温度依存性を相殺し温度依存性の少ない電圧を生成する。この基準電圧の温度依存性は,仕様で規定された温度範囲での変動幅をできるだけ抑えることが求められる。
バンドギャップレファレンス回路については,例えば特許文献1〜5に記載されている。
バンドギャップレファレンス回路は,差動アンプに存在する入力オフセット電圧により,基準電圧として生成する出力電圧にばらつきを持つ。この出力電圧のばらつきは温度依存性とは異なるばらつきである。この出力電圧のばらつきを調整するために抵抗素子の抵抗値をトリミング(調整)することが特許文献1で提案されている。
しかし,出力電圧を所望の電圧に調整するために抵抗値をトリミングすると,出力電圧の温度依存性が大きくなる場合がある。つまり,抵抗値のトリミングにより出力電圧の温度依存性を抑制することと,特定の温度における出力電圧を所望の電圧に調整することとは相反する現象であり,両者を同時に満たすことは困難である。
そこで,本発明の目的は,温度に対する変動幅が小さく所望の電圧値を有する出力電圧を生成する基準電圧生成回路を提供することにある。
バンドギャップレファレンス回路の第1の側面は,入力端子対の電圧差に応じて出力端子に出力電圧を基準電圧として生成する差動アンプと,前記差動アンプの出力端子とグランドとの間に,直列接続された第1,第2の抵抗と,前記第2の抵抗にエミッタが接続され前記グランドにコレクタが接続された第1のバイポーラトランジスタとを有する第1の経路と,前記差動アンプの出力端子と前記グランドとの間に,第3の抵抗と,前記第3の抵抗にエミッタが接続され前記グランドにコレクタが接続された第2のバイポーラトランジスタとを有する第2の経路とを有し,前記第1の抵抗と第2の抵抗との間の第1のノードと,前記第3の抵抗と前記第2のバイポーラトランジスタのエミッタとの間の第2のノードとが,前記差動アンプの入力端子対にそれぞれ接続され,前記第1のバイポーラトランジスタのエミッタサイズが前記第2のバイポーラトランジスタのエミッタサイズより大きく,さらに,前記第1及び第2のバイポーラトランジスタのベースと前記グランドとの間に設けられ抵抗値が調整可能な第4の抵抗を有する。
第1の側面によれば,基準電圧生成回路は,温度に対する変動幅が小さく所望の電圧値を有する出力電圧を生成する。
図1は,バンドギャップレファレンス回路(以下BGR回路)の基本構成図である。このBGR回路は,PN接合を有する素子として1対のPNPトランジスタB1,B2を有する。このトランジスタ対B1,B2はコレクタとベースがグランドに接続され,実質的にベースエミッタ間PN接合素子である。そして,トランジスタのエミッタ面積が例えばn:1(n>1)になっている。さらに,トランジスタB1のエミッタには抵抗R2,R1が接続され,トランジスタB2のエミッタには抵抗R1bが接続されている。この抵抗R1bは抵抗R1と同じまたはほぼ同じ抵抗値を有する。さらに,ノードN1,N2に入力端子対が接続された差動アンプA1を有し,差動アンプA1の出力Voutは抵抗R1,R1bにフィードバックされている。
差動アンプA1は,入力端子対が等しい電圧になるように出力電圧Voutを駆動する。したがって,差動アンプA1が定常状態では,2つのノードN1,N2は同電位に制御され,抵抗R1,R2とトランジスタB1を流れる電流Iと,抵抗R1bとトランジスタB2に流れる電流Iとは等しくなる。
等しい電流Iに対してトランジスタB1のサイズ,即ちエミッタ面積がトランジスタB2より大きく形成されているので,トランジスタB1のベースエミッタ間PN接合の電流密度がトランジスタB2より低くなり,トランジスタB1のベースエミッタ間電圧VBE1はトランジスタB2のVBE2より小さくなる。それにより,抵抗R2にはVBE2−VBE1=dVBEが印加される。そのため,差動アンプA1が定常状態では,次の式が成立する。
R2×I=VBE2−VBE1 (1)
一方,トランジスタB1,B2のエミッタ電流Iは次の式で表される。ここで,kはボルツマン定数,Tは絶対温度,qは電子の電荷,nはトランジスタB1,B2のサイズの比,Isは飽和電流,lnは自然対数である。
I=nIse(qVBE/kT) (2)
この式(2)からベースエミッタ間電圧VBEは,次の式で表される。ここでlnは自然対数である。
VBE=(kT/q)ln(I/nIs) (3)
そこで,式(3)を式(1)に代入すると,次の式が導かれ,電流Iを得ることができる。
R2×I=(kT/q)ln(n)
I=(kT/q)ln(n)/R2 (4)
この式(4)の電流Iが抵抗R1,R2,トランジスタB1に流れるので,出力電圧Voutは,トランジスタB1のベースエミッタ間電圧VBE1と抵抗R1,R2の電圧との和であり,次の通りとなる。
Vout=VBE1+(R1+R2){(kT/q)ln(n)/R2} (5)
式(5)の第一項は,トランジスタB1のベースエミッタ間電圧であり,負の温度依存性を有する。ただし,線形ではなく非線形な特性である。また,式(5)の第二項は,絶対温度Tにより正の温度依存性を有する。したがって,第一項と第二項の相反する温度依存性を加算することで温度依存性が相殺され,BGR回路の出力電圧Voutは,温度依存性が少ない特性を有する。
R2×I=VBE2−VBE1 (1)
一方,トランジスタB1,B2のエミッタ電流Iは次の式で表される。ここで,kはボルツマン定数,Tは絶対温度,qは電子の電荷,nはトランジスタB1,B2のサイズの比,Isは飽和電流,lnは自然対数である。
I=nIse(qVBE/kT) (2)
この式(2)からベースエミッタ間電圧VBEは,次の式で表される。ここでlnは自然対数である。
VBE=(kT/q)ln(I/nIs) (3)
そこで,式(3)を式(1)に代入すると,次の式が導かれ,電流Iを得ることができる。
R2×I=(kT/q)ln(n)
I=(kT/q)ln(n)/R2 (4)
この式(4)の電流Iが抵抗R1,R2,トランジスタB1に流れるので,出力電圧Voutは,トランジスタB1のベースエミッタ間電圧VBE1と抵抗R1,R2の電圧との和であり,次の通りとなる。
Vout=VBE1+(R1+R2){(kT/q)ln(n)/R2} (5)
式(5)の第一項は,トランジスタB1のベースエミッタ間電圧であり,負の温度依存性を有する。ただし,線形ではなく非線形な特性である。また,式(5)の第二項は,絶対温度Tにより正の温度依存性を有する。したがって,第一項と第二項の相反する温度依存性を加算することで温度依存性が相殺され,BGR回路の出力電圧Voutは,温度依存性が少ない特性を有する。
ただし,図1に示されるとおり,差動アンプA1には差動トランジスタの閾値のばらつきを主な原因とする入力オフセット電圧Vosが存在する。この入力オフセット電圧Vosにより,ノードN1,N2の電圧が入力オフセット電圧Vosだけ異なる状態で差動アンプA1が安定する。その結果,上記の式(1),式(4),式(5)は次の式(6),(7),(8)になる。
R2×I=VBE2−VBE1−Vos (6)
I={(kT/q)In(n)−Vos}/R2 (7)
Vout=VBE1+(R1+R2)[{(kT/q)In(n)−Vos}/R2] (8)
よって,出力電圧Voutには主として入力オフセット電圧Vosに起因する以下のばらつき電圧dVoutが存在する。
dVout=−(R1+R2)/R2×Vos (9)
図2は,BGR回路の別の構成例である。図1のBGR回路と異なる構成は,抵抗R1,R1bの接続ノードN3と差動アンプA1の出力Voutとの間に設けられた抵抗値を調整(トリミング)できる抵抗R0である。それ以外の構成は図1と同じである。抵抗R0を設けても,抵抗R1,R2と抵抗R1bとに流れる電流Iは等しくなる。したがって,図1における式(6)(7)は同じであり,式(8),(9)は,次の式(8b),(9b)になる。
Vout=VBE1+(R1+R2+2R0)[{(kT/q)In(n)−Vos}/R2] (8b)
dVout=−(R1+R2+2R0)/R2×Vos (9b)
図2のBGR回路では,トリミング抵抗R0を調整することで,オフセット電圧Vosに起因する出力電圧のばらつきdVoutをなくすことが可能になる。ただし,出力電圧の温度変動幅が大きくなる場合がある。
R2×I=VBE2−VBE1−Vos (6)
I={(kT/q)In(n)−Vos}/R2 (7)
Vout=VBE1+(R1+R2)[{(kT/q)In(n)−Vos}/R2] (8)
よって,出力電圧Voutには主として入力オフセット電圧Vosに起因する以下のばらつき電圧dVoutが存在する。
dVout=−(R1+R2)/R2×Vos (9)
図2は,BGR回路の別の構成例である。図1のBGR回路と異なる構成は,抵抗R1,R1bの接続ノードN3と差動アンプA1の出力Voutとの間に設けられた抵抗値を調整(トリミング)できる抵抗R0である。それ以外の構成は図1と同じである。抵抗R0を設けても,抵抗R1,R2と抵抗R1bとに流れる電流Iは等しくなる。したがって,図1における式(6)(7)は同じであり,式(8),(9)は,次の式(8b),(9b)になる。
Vout=VBE1+(R1+R2+2R0)[{(kT/q)In(n)−Vos}/R2] (8b)
dVout=−(R1+R2+2R0)/R2×Vos (9b)
図2のBGR回路では,トリミング抵抗R0を調整することで,オフセット電圧Vosに起因する出力電圧のばらつきdVoutをなくすことが可能になる。ただし,出力電圧の温度変動幅が大きくなる場合がある。
図3は,BGR回路の出力電圧の温度特性を示す図である。横軸が温度T,縦軸が電圧Voutに対応する。出力電圧Voutを示す式(5)の第一項は非線形であるが負の温度依存性を有し,第二項は正の温度依存性を有する。式(8)も同様である。したがって,温度依存性が適切に相殺された理想的な出力電圧特性は,一点鎖線の電圧特性V1のように温度Tの変化に対する出力電圧の変動dVoは最小限に抑えられる。図3の例では,温度25℃で所望の電圧Voになるように抵抗値が設計されている。この変動dVoは主にベースエミッタ間電圧の温度依存の非線形性に起因する。
ところが,差動アンプA1にオフセット電圧Vosが存在するため,出力電圧Voutは上記の式(8)または式(8b)に示されるとおり,式(9)(9b)のdVoutだけ低下する電圧特性V2となる。すなわち,電圧特性V2は電圧特性V1よりdVoutだけ低下し,温度25℃での出力電圧はVo1に低下している。
なお,オフセット電圧Vosにも温度依存性が存在するが,ここでは簡単のためにオフセット電圧Vosには温度依存性がないものとする。
図2のBGR回路では,トリミング抵抗R0がその抵抗値を調整可能である。そこで,図3のオフセット電圧Vosによる出力電圧の電圧低下dVoutをなくすために,抵抗R0の抵抗値を調整して,温度25℃での出力電圧Voutが理想的な電圧Voになるようにすることができる。このような抵抗値の調整による出力電圧の電圧値の調整は,図1のBGR回路においても,抵抗R1b,R2を調整可能にすることで可能である。
図4は,BGR回路の調整された出力電圧の温度特性を示す図である。式(8b)において,トリミング抵抗R0の抵抗値を調整することで,温度25℃での出力電圧Voutを理想的な電圧Voに調整することは可能である。しかしながら,そのような調整を行うと,式(8b)の第二項の正の温度係数(R1+R2+2R0)のみが変化して第二項の正の温度特性が急峻になる一方で,第一項の負の温度特性は一定である。その結果,図4に示すとおり,理想的な電圧特性V1に対して,調整後の電圧特性V3は右肩上がりの特性になり,温度に対する出力電圧の変動幅dVo3は,理想的な出力電圧の変動幅dVoより大きくなる。
図3において,オフセット電圧Vosの符号が逆になり,出力電圧が上昇した場合は,図4における調整後の電圧特性V3は,温度25℃を中心に左右対称形の特性になり,温度に対する出力電圧の変動幅dVo3は同様に大きくなる。
図4に示した調整後の電圧特性V3は,トリミング抵抗R0による,式(8b)の第一項の負の温度特性と第二項の正の温度特性を相殺して出力電圧の変動幅を最小にする調整と,出力電圧を所望の電圧にする調整とは,独立ではなく,両方の調整をトリミング抵抗R0だけで行うことは容易でないことを意味する。
前述の特許文献1では差動アンプA1の出力にさらに差動アンプを設けて出力電圧を所望の電圧に調整することが提案されているが,そのような追加の差動アンプを設けることは回路規模の増大とともに,追加の差動アンプが有するオフセット電圧も追加されるという問題点がある。
図5は,本実施の形態における基準電圧生成回路の構成図である。この基準電圧生成回路,すなわちBGR回路は,図2のBGR回路において,トランジスタB1,B2のベースとグランドとの間に抵抗値が調整可能な抵抗R3を設けている。それ以外の構成は図2と同じである。
すなわち,図5のBGR回路は,入力端子対の電圧差に応じて出力端子に出力電圧Voutを基準電圧として生成する差動アンプA1を有する。さらに,BGR回路は,差動アンプの出力端子OUTとグランドとの間に,直列接続された第1,第2の抵抗R1,R2と,第2の抵抗R2にエミッタが接続されグランドにコレクタが接続された第1のバイポーラトランジスタB1とを有する第1の経路と,差動アンプA1の出力端子OUTとグランドとの間に,第3の抵抗R1bと,第3の抵抗R1bにエミッタが接続されグランドにコレクタが接続された第2のバイポーラトランジスタB2とを有する第2の経路とを有する。
第1の抵抗R1と第2の抵抗R2との間の第1のノードN1と,第3の抵抗R1bと第2のバイポーラトランジスタB2のエミッタとの間の第2のノードN2とが,差動アンプA1の入力端子対にそれぞれ接続され,第1のバイポーラトランジスタB1のエミッタサイズが第2のバイポーラトランジスタB2のエミッタサイズより大きい。サイズ比は,n:1(n>1)である。第1,第2のバイポーラトランジスタB1,B2を,基準サイズで形成された基準バイポーラトランジスタを複数個並列に接続した構成にしてもよい。その場合は,トランジスタB1の基準バイポーラトランジスタの個数が,トランジスタB2の個数よりn倍になっている。
さらに,BGR回路は,第1及び第2のバイポーラトランジスタB1,B2の共通接続されたベースN4とグランドとの間に設けられ抵抗値が調整可能な第4の抵抗R3を有する。また,BGR回路は,抵抗R1,R1bが接続されたノードN3と差動アンプA1の出力端子OUTとの間に第5の抵抗R0を有する。第5の抵抗R0は抵抗値が調整可能であることが望ましい。
第5の抵抗R0の抵抗値は,出力電圧Voutの温度に対する依存性(ばらつき)が最小になるように調整される。つまり,抵抗R0は,トランジスタB1のベースエミッタ間電圧VBEの温度に対する負の特性を適切に相殺できる抵抗値に調整される。さらに,第4の抵抗R3の抵抗値は,オフセット電圧によるばらつきをなくすために,規定温度での出力電圧Voutの電圧が所望の電圧値になるように調整される。ただし,第5の抵抗R0の抵抗値は,差動アンプのオフセット電圧のばらつきに対応して調整されるものではないので,一旦調整された後は,その調整抵抗値で固定されてもよい。
図5のBGR回路において,出力電圧Voutは,上記の式(8b)の場合に比較すると,第4の抵抗R3とベース電流IBの積である抵抗R3の電圧だけ高くなる。すなわち,以下のとおりである。
Vout=VBE1+(R1+R2+2R0)[{(kT/q)ln(n)−Vos}/R2]+2R3IB (8c)
ここでベース電流IBは,トランジスタB1,B2それぞれのベース電流であり,エミッタ電流Iが同じであればベース電流も同じになる。そして,抵抗R3には2IBが流れる。
Vout=VBE1+(R1+R2+2R0)[{(kT/q)ln(n)−Vos}/R2]+2R3IB (8c)
ここでベース電流IBは,トランジスタB1,B2それぞれのベース電流であり,エミッタ電流Iが同じであればベース電流も同じになる。そして,抵抗R3には2IBが流れる。
この抵抗R3により増加した電圧2R3IBについて説明すると以下のとおりである。まず,PNPバイポーラトランジスタでは,一般に,ベース電流とコレクタ電流とエミッタ電流との関係は,IB+IC=IEであり,コレクタ電流ICはベース電流IBのβ倍(IC=βIB)である。よって,トランジスタのベース電流IBは,エミッタ電流IEの1/(1+β)倍になる。ここでβはバイポーラトランジスタの電流増幅率である。そして,上記式(8c)のベース電流IBは,2つのトランジスタB1,B2のベース電流であるので,式(8c)のベース電流IBは以下の式のとおりになる。
IB=IE/(1+β)={(kT/q)ln(n)−Vos}/R2/(1+β) (10)
次に,図5のBGR回路では,差動アンプA1のオフセット電圧Vosによる出力電圧VoutのばらつきdVoutを,抵抗R3による変動分dR3により調整する。この調整は,規定された温度(例えば25℃)における出力電圧Voutについて行われる。そこで,抵抗R3の変動分dR3による出力電圧の調整値dV(dR3)は,dV(dR3)=dR3×2IBとなるので,上記の式(10)を代入すると以下のとおりである。
dV(dR3)=dR3×2{(kT/q)ln(n)−Vos}/R2/(1+β) (11)
この調整電圧dV(dR3)を示す式(11)において,抵抗dR3とR2とは温度依存性を有するが,同種の抵抗であるので除算により相殺される。さらに,調整電圧dV(dR3)は温度Tを有するので温度Tに対して正の変動特性があるが,電流増幅率βは温度Tに対して増大する正の変動特性を有するので,(1+β)により除算されることで,温度Tに対する正の変動特性は抑制される。したがって,式(11)の調整電圧dV(dR3)は,温度Tに対する依存性が小さいことが理解される。
IB=IE/(1+β)={(kT/q)ln(n)−Vos}/R2/(1+β) (10)
次に,図5のBGR回路では,差動アンプA1のオフセット電圧Vosによる出力電圧VoutのばらつきdVoutを,抵抗R3による変動分dR3により調整する。この調整は,規定された温度(例えば25℃)における出力電圧Voutについて行われる。そこで,抵抗R3の変動分dR3による出力電圧の調整値dV(dR3)は,dV(dR3)=dR3×2IBとなるので,上記の式(10)を代入すると以下のとおりである。
dV(dR3)=dR3×2{(kT/q)ln(n)−Vos}/R2/(1+β) (11)
この調整電圧dV(dR3)を示す式(11)において,抵抗dR3とR2とは温度依存性を有するが,同種の抵抗であるので除算により相殺される。さらに,調整電圧dV(dR3)は温度Tを有するので温度Tに対して正の変動特性があるが,電流増幅率βは温度Tに対して増大する正の変動特性を有するので,(1+β)により除算されることで,温度Tに対する正の変動特性は抑制される。したがって,式(11)の調整電圧dV(dR3)は,温度Tに対する依存性が小さいことが理解される。
そこで,本実施の形態では,抵抗R0を調整して出力電圧Voutの温度依存性を最小にしたうえで,抵抗R3を調整してオフセット電圧Vosによるばらつきをなくし,所定温度での出力電圧を所望の電圧に調整する。上記の通り,抵抗R3の調整による調整電圧dV(dR3)は,温度Tの依存性が小さいので,抵抗R0の調整によって最小にした温度依存性に変化はない。したがって,抵抗R3の調整により,出力電圧の温度変動幅を最小に保ちつつ,特定の温度における出力電圧を理想的な所望の値にすることができる。
図6は,本実施の形態におけるBGR回路の出力電圧特性の調整を示す図である。図3,図4と同様に出力電圧特性V1は理想的な特性であり,温度25℃で所望の電圧Voになり,温度変動幅が最小になっている。この理想特性のように温度変動幅を最小にするように抵抗R0を調整する。そして,差動アンプにオフセット電圧Vosが発生すると,出力電圧特性V1は特性V2のようにシフトする。シフト方向はオフセット電圧Vosがプラスかマイナスかによるが,図6の例ではプラスであり特性V2は特性V1より低くシフトしている。
さらに,本実施の形態では,温度25℃での出力電圧が所望の電圧Voになるように,抵抗R3を調整する。その結果,出力電圧特性V4が得られる。この特性V4の温度変動幅dVo4は小さいままである。
図6の特性V2のようにシフトする原因として,差動アンプのオフセット電圧Vos以外にも,抵抗R1,R1b,R2の特性ミスマッチ,バイポーラトランジスタB1,B2の特性ミスマッチなど他の要因も考えられる。そのような他の要因による出力電圧のばらつきに対しても,抵抗R3の調整により,温度変動幅を最小化しつつ出力電圧値を調整することができる。
図5のBGR回路において,抵抗R0以外の抵抗R1,R1b,R2も調整可能にしてもよい。これらの抵抗値を調整することで,出力電圧の温度変動幅を最小化することができ,出力電圧の値も理想電圧に近づけることができる。
図5のBGR回路において,抵抗R0は必ずしも調整可能である必要はない。ただし,抵抗R0は,出力電圧の温度変動幅が最小になる値に調整済である必要がある。そして,製造ロット毎にばらつくオフセット電圧Vosに起因するばらつきをなくすために,抵抗R3の抵抗値が調整される。
調整可能な抵抗R3は,複数の単位抵抗素子を直列に接続し単位抵抗素子に並列に設けたスイッチにより単位抵抗素子を選択する構成で実現できる。この場合の単位抵抗素子の抵抗値はバイナリ倍のおもみ付けされていてもよい。または,複数の単位抵抗素子を並列に接続し単位抵抗素子に直列に設けたスイッチにより単位抵抗素子を選択する工程でもよい。スイッチを制御する信号はフューズ素子により形成され,抵抗調整工程でフューズ素子が選択的に溶断される。
図7は,本実施の形態における別の基準電圧生成回路を示す図である。この基準電圧生成回路,すなわちBGR回路は,図1のBGR回路において,トランジスタB1,B2のベースとグランドとの間に抵抗値が調整可能な抵抗R3を設けている。それ以外の構成は図1と同じである。つまり,このBGR回路は,図7のBGR回路の抵抗R0が設けられておらず,抵抗R0の代わりに抵抗R1,R2,R1bが調整される。
このBGR回路では,抵抗R1またはR2と,抵抗R1bとを調整可能にし,その調整により出力電圧の温度変動幅を最小にする。図5のBGR回路では抵抗R0のみを調整していたが,図7のBGR回路では,抵抗R1またはR2と,抵抗R1bとを調整する。そして,図5のBGR回路と同様に,抵抗R3を調整して,差動アンプA1のオフセット電圧Vosなどに起因する出力電圧の変動をなくす。
図8は,本実施の形態におけるさらに別の基準電圧生成回路を示す図である。この基準電圧生成回路,すなわちBGR回路は,図5のBGR回路において,トランジスタB1,B2のベースとグランドとの間にそれぞれ,抵抗値が調整可能な抵抗R3,R3bを設けている。つまり,トランジスタB1,B2のベースにそれぞれ調整用抵抗R3,R3bを設けている。それ以外の構成は図5と同じである。この場合も,抵抗R3,R3bを調整して,最小化された温度変動幅を維持しつつ,出力電圧Voutの変動を抑制する。
図9は,本実施の形態におけるさらに別の基準電圧生成回路を示す図である。この基準電圧生成回路,すなわちBGR回路は,図7のBGR回路において,トランジスタB1,B2のベースとグランドとの間にそれぞれ,抵抗値が調整可能な抵抗R3,R3bを設けている。つまり,トランジスタB1,B2のベースにそれぞれ調整用抵抗R3,R3bを設けている。それ以外の構成は図7と同じである。この場合も,抵抗R3,R3bを調整して,最小化された温度変動幅を維持しつつ,出力電圧Voutの変動を抑制する。
以上の実施の形態をまとめると,次の付記のとおりである。
(付記1)
入力端子対の電圧差に応じて出力端子に出力電圧を基準電圧として生成する差動アンプと,
前記差動アンプの出力端子とグランドとの間に,直列接続された第1,第2の抵抗と,前記第2の抵抗にエミッタが接続され前記グランドにコレクタが接続された第1のバイポーラトランジスタとを有する第1の経路と,
前記差動アンプの出力端子と前記グランドとの間に,第3の抵抗と,前記第3の抵抗にエミッタが接続され前記グランドにコレクタが接続された第2のバイポーラトランジスタとを有する第2の経路とを有し,
前記第1の抵抗と第2の抵抗との間の第1のノードと,前記第3の抵抗と前記第2のバイポーラトランジスタのエミッタとの間の第2のノードとが,前記差動アンプの入力端子対にそれぞれ接続され,前記第1のバイポーラトランジスタのエミッタサイズが前記第2のバイポーラトランジスタのエミッタサイズより大きく,
さらに,前記第1及び第2のバイポーラトランジスタのベースと前記グランドとの間に設けられ抵抗値が調整可能な第4の抵抗を有する基準電圧生成回路。
入力端子対の電圧差に応じて出力端子に出力電圧を基準電圧として生成する差動アンプと,
前記差動アンプの出力端子とグランドとの間に,直列接続された第1,第2の抵抗と,前記第2の抵抗にエミッタが接続され前記グランドにコレクタが接続された第1のバイポーラトランジスタとを有する第1の経路と,
前記差動アンプの出力端子と前記グランドとの間に,第3の抵抗と,前記第3の抵抗にエミッタが接続され前記グランドにコレクタが接続された第2のバイポーラトランジスタとを有する第2の経路とを有し,
前記第1の抵抗と第2の抵抗との間の第1のノードと,前記第3の抵抗と前記第2のバイポーラトランジスタのエミッタとの間の第2のノードとが,前記差動アンプの入力端子対にそれぞれ接続され,前記第1のバイポーラトランジスタのエミッタサイズが前記第2のバイポーラトランジスタのエミッタサイズより大きく,
さらに,前記第1及び第2のバイポーラトランジスタのベースと前記グランドとの間に設けられ抵抗値が調整可能な第4の抵抗を有する基準電圧生成回路。
(付記2)
付記1において,
前記差動アンプの出力端子と,前記第1及び第2の経路との間に,抵抗値が調整可能な第5の抵抗を有する基準電圧生成回路。
付記1において,
前記差動アンプの出力端子と,前記第1及び第2の経路との間に,抵抗値が調整可能な第5の抵抗を有する基準電圧生成回路。
(付記3)
付記2において,
前記第5の抵抗は,前記出力電圧の温度に対する変動幅が最小になるように調整された抵抗値を有し,
前記第4の抵抗は,前記出力電圧が規定温度において規定電圧になるように調整された抵抗値を有する基準電圧生成回路。
付記2において,
前記第5の抵抗は,前記出力電圧の温度に対する変動幅が最小になるように調整された抵抗値を有し,
前記第4の抵抗は,前記出力電圧が規定温度において規定電圧になるように調整された抵抗値を有する基準電圧生成回路。
(付記4)
付記1または2において,
前記第1の抵抗と第3の抵抗とが等しい抵抗値を有する基準電圧生成回路。
付記1または2において,
前記第1の抵抗と第3の抵抗とが等しい抵抗値を有する基準電圧生成回路。
(付記5)
付記1または2において,
前記第4の抵抗が,前記第1及び第2のバイポーラトランジスタのベースと前記グランドとの間に共通に設けられた基準電圧生成回路。
付記1または2において,
前記第4の抵抗が,前記第1及び第2のバイポーラトランジスタのベースと前記グランドとの間に共通に設けられた基準電圧生成回路。
(付記6)
付記1または2において,
前記第4の抵抗が,前記第1のバイポーラトランジスタのベースと前記グランドとの間と,前記第2のバイポーラトランジスタのベースと前記グランドとの間とにそれぞれ設けられた基準電圧生成回路。
付記1または2において,
前記第4の抵抗が,前記第1のバイポーラトランジスタのベースと前記グランドとの間と,前記第2のバイポーラトランジスタのベースと前記グランドとの間とにそれぞれ設けられた基準電圧生成回路。
(付記7)
付記1において,
前記第1または第2の抵抗と,第3の抵抗とが抵抗値を調整可能な抵抗であり,
前記第1または第2の抵抗と,第3の抵抗とが前記出力電圧の温度に対する変動幅が最小になるように調整された抵抗値を有し,
前記第4の抵抗は,前記出力電圧が規定温度において規定電圧になるように調整された抵抗値を有する基準電圧生成回路。
付記1において,
前記第1または第2の抵抗と,第3の抵抗とが抵抗値を調整可能な抵抗であり,
前記第1または第2の抵抗と,第3の抵抗とが前記出力電圧の温度に対する変動幅が最小になるように調整された抵抗値を有し,
前記第4の抵抗は,前記出力電圧が規定温度において規定電圧になるように調整された抵抗値を有する基準電圧生成回路。
(付記8)
付記1において,
前記第1のバイポーラトランジスタは,基準バイポーラトランジスタを複数個並列に接続して構成されている基準電圧生成回路。
付記1において,
前記第1のバイポーラトランジスタは,基準バイポーラトランジスタを複数個並列に接続して構成されている基準電圧生成回路。
(付記9)
付記1〜8のいずれかにおいて,
前記第1及び第2のバイポーラトランジスタはPNPトランジスタである基準電圧生成回路。
付記1〜8のいずれかにおいて,
前記第1及び第2のバイポーラトランジスタはPNPトランジスタである基準電圧生成回路。
(付記10)
入力端子対の電圧差に応じて出力端子に出力電圧を基準電圧として生成する差動アンプと,
前記差動アンプの出力端子とグランドとの間に,直列接続された第1,第2の抵抗と,前記第2の抵抗にエミッタが接続され前記グランドにコレクタが接続された第1のバイポーラトランジスタとを有する第1の経路と,
前記差動アンプの出力端子と前記グランドとの間に,第3の抵抗と,前記第3の抵抗にエミッタが接続され前記グランドにコレクタが接続された第2のバイポーラトランジスタとを有する第2の経路とを有し,
前記第1の抵抗と第2の抵抗との間の第1のノードと,前記第3の抵抗と前記第2のバイポーラトランジスタのエミッタとの間の第2のノードとが,前記差動アンプの入力端子対にそれぞれ接続され,前記第1のバイポーラトランジスタのエミッタサイズが前記第2のバイポーラトランジスタのエミッタサイズより大きく,
さらに,前記第1及び第2のバイポーラトランジスタのベースと前記グランドとの間に設けられ抵抗値が調整可能な第4の抵抗を有する基準電圧生成回路の調整方法において,
前記第1または第2の抵抗と,前記第3の抵抗を,前記出力電圧の温度に対する変動幅が最小になるようにそれらの抵抗値を調整する第1の工程と,
前記第4の抵抗を,前記出力電圧が規定温度において規定電圧になるように調整する第2の工程とを有する基準電圧生成回路の調整方法。
入力端子対の電圧差に応じて出力端子に出力電圧を基準電圧として生成する差動アンプと,
前記差動アンプの出力端子とグランドとの間に,直列接続された第1,第2の抵抗と,前記第2の抵抗にエミッタが接続され前記グランドにコレクタが接続された第1のバイポーラトランジスタとを有する第1の経路と,
前記差動アンプの出力端子と前記グランドとの間に,第3の抵抗と,前記第3の抵抗にエミッタが接続され前記グランドにコレクタが接続された第2のバイポーラトランジスタとを有する第2の経路とを有し,
前記第1の抵抗と第2の抵抗との間の第1のノードと,前記第3の抵抗と前記第2のバイポーラトランジスタのエミッタとの間の第2のノードとが,前記差動アンプの入力端子対にそれぞれ接続され,前記第1のバイポーラトランジスタのエミッタサイズが前記第2のバイポーラトランジスタのエミッタサイズより大きく,
さらに,前記第1及び第2のバイポーラトランジスタのベースと前記グランドとの間に設けられ抵抗値が調整可能な第4の抵抗を有する基準電圧生成回路の調整方法において,
前記第1または第2の抵抗と,前記第3の抵抗を,前記出力電圧の温度に対する変動幅が最小になるようにそれらの抵抗値を調整する第1の工程と,
前記第4の抵抗を,前記出力電圧が規定温度において規定電圧になるように調整する第2の工程とを有する基準電圧生成回路の調整方法。
(付記11)
入力端子対の電圧差に応じて出力端子に出力電圧を基準電圧として生成する差動アンプと,
前記差動アンプの出力端子とグランドとの間に,直列接続された第1,第2の抵抗と,前記第2の抵抗にエミッタが接続され前記グランドにコレクタが接続された第1のバイポーラトランジスタとを有する第1の経路と,
前記差動アンプの出力端子と前記グランドとの間に,第3の抵抗と,前記第3の抵抗にエミッタが接続され前記グランドにコレクタが接続された第2のバイポーラトランジスタとを有する第2の経路とを有し,
前記第1の抵抗と第2の抵抗との間の第1のノードと,前記第3の抵抗と前記第2のバイポーラトランジスタのエミッタとの間の第2のノードとが,前記差動アンプの入力端子対にそれぞれ接続され,前記第1のバイポーラトランジスタのエミッタサイズが前記第2のバイポーラトランジスタのエミッタサイズより大きく,
さらに,前記第1及び第2のバイポーラトランジスタのベースと前記グランドとの間に設けられ抵抗値が調整可能な第4の抵抗と,
前記差動アンプの出力端子と,前記第1及び第2の経路との間に設けられ抵抗値が調整可能な第5の抵抗とを有する基準電圧生成回路の調整方法において,
前記第5の抵抗を,前記出力電圧の温度に対する変動幅が最小になるようにそれらの抵抗値を調整する第1の工程と,
前記第4の抵抗を,前記出力電圧が規定温度において規定電圧になるように調整する第2の工程とを有する基準電圧生成回路の調整方法。
入力端子対の電圧差に応じて出力端子に出力電圧を基準電圧として生成する差動アンプと,
前記差動アンプの出力端子とグランドとの間に,直列接続された第1,第2の抵抗と,前記第2の抵抗にエミッタが接続され前記グランドにコレクタが接続された第1のバイポーラトランジスタとを有する第1の経路と,
前記差動アンプの出力端子と前記グランドとの間に,第3の抵抗と,前記第3の抵抗にエミッタが接続され前記グランドにコレクタが接続された第2のバイポーラトランジスタとを有する第2の経路とを有し,
前記第1の抵抗と第2の抵抗との間の第1のノードと,前記第3の抵抗と前記第2のバイポーラトランジスタのエミッタとの間の第2のノードとが,前記差動アンプの入力端子対にそれぞれ接続され,前記第1のバイポーラトランジスタのエミッタサイズが前記第2のバイポーラトランジスタのエミッタサイズより大きく,
さらに,前記第1及び第2のバイポーラトランジスタのベースと前記グランドとの間に設けられ抵抗値が調整可能な第4の抵抗と,
前記差動アンプの出力端子と,前記第1及び第2の経路との間に設けられ抵抗値が調整可能な第5の抵抗とを有する基準電圧生成回路の調整方法において,
前記第5の抵抗を,前記出力電圧の温度に対する変動幅が最小になるようにそれらの抵抗値を調整する第1の工程と,
前記第4の抵抗を,前記出力電圧が規定温度において規定電圧になるように調整する第2の工程とを有する基準電圧生成回路の調整方法。
A1:差動アンプ B1,B2:第1,第2のバイポーラトランジスタ
R1:第1の抵抗 R2:第2の抵抗
R1b:第3の抵抗 R0:第5の抵抗
R3:第4の抵抗 Vout:出力電圧,基準電圧
R1:第1の抵抗 R2:第2の抵抗
R1b:第3の抵抗 R0:第5の抵抗
R3:第4の抵抗 Vout:出力電圧,基準電圧
Claims (6)
- 入力端子対の電圧差に応じて出力端子に出力電圧を基準電圧として生成する差動アンプと,
前記差動アンプの出力端子とグランドとの間に,直列接続された第1,第2の抵抗と,前記第2の抵抗にエミッタが接続され前記グランドにコレクタが接続された第1のバイポーラトランジスタとを有する第1の経路と,
前記差動アンプの出力端子と前記グランドとの間に,第3の抵抗と,前記第3の抵抗にエミッタが接続され前記グランドにコレクタが接続された第2のバイポーラトランジスタとを有する第2の経路とを有し,
前記第1の抵抗と第2の抵抗との間の第1のノードと,前記第3の抵抗と前記第2のバイポーラトランジスタのエミッタとの間の第2のノードとが,前記差動アンプの入力端子対にそれぞれ接続され,前記第1のバイポーラトランジスタのエミッタサイズが前記第2のバイポーラトランジスタのエミッタサイズより大きく,
さらに,前記第1及び第2のバイポーラトランジスタのベースと前記グランドとの間に設けられ抵抗値が調整可能な第4の抵抗を有する基準電圧生成回路。 - 請求項1において,
前記差動アンプの出力端子と,前記第1及び第2の経路との間に,抵抗値が調整可能な第5の抵抗を有する基準電圧生成回路。 - 付記1または2において,
前記第4の抵抗が,前記第1及び第2のバイポーラトランジスタのベースと前記グランドとの間に共通に設けられた基準電圧生成回路。 - 請求項1または2において,
前記第4の抵抗が,前記第1のバイポーラトランジスタのベースと前記グランドとの間と,前記第2のバイポーラトランジスタのベースと前記グランドとの間とにそれぞれ設けられた基準電圧生成回路。 - 入力端子対の電圧差に応じて出力端子に出力電圧を基準電圧として生成する差動アンプと,
前記差動アンプの出力端子とグランドとの間に,直列接続された第1,第2の抵抗と,前記第2の抵抗にエミッタが接続され前記グランドにコレクタが接続された第1のバイポーラトランジスタとを有する第1の経路と,
前記差動アンプの出力端子と前記グランドとの間に,第3の抵抗と,前記第3の抵抗にエミッタが接続され前記グランドにコレクタが接続された第2のバイポーラトランジスタとを有する第2の経路とを有し,
前記第1の抵抗と第2の抵抗との間の第1のノードと,前記第3の抵抗と前記第2のバイポーラトランジスタのエミッタとの間の第2のノードとが,前記差動アンプの入力端子対にそれぞれ接続され,前記第1のバイポーラトランジスタのエミッタサイズが前記第2のバイポーラトランジスタのエミッタサイズより大きく,
さらに,前記第1及び第2のバイポーラトランジスタのベースと前記グランドとの間に設けられ抵抗値が調整可能な第4の抵抗を有する基準電圧生成回路の調整方法において,
前記第1または第2の抵抗と,前記第3の抵抗を,前記出力電圧の温度に対する変動幅が最小になるようにそれらの抵抗値を調整する第1の工程と,
前記第4の抵抗を,前記出力電圧が規定温度において規定電圧になるように調整する第2の工程とを有する基準電圧生成回路の調整方法。 - 入力端子対の電圧差に応じて出力端子に出力電圧を基準電圧として生成する差動アンプと,
前記差動アンプの出力端子とグランドとの間に,直列接続された第1,第2の抵抗と,前記第2の抵抗にエミッタが接続され前記グランドにコレクタが接続された第1のバイポーラトランジスタとを有する第1の経路と,
前記差動アンプの出力端子と前記グランドとの間に,第3の抵抗と,前記第3の抵抗にエミッタが接続され前記グランドにコレクタが接続された第2のバイポーラトランジスタとを有する第2の経路とを有し,
前記第1の抵抗と第2の抵抗との間の第1のノードと,前記第3の抵抗と前記第2のバイポーラトランジスタのエミッタとの間の第2のノードとが,前記差動アンプの入力端子対にそれぞれ接続され,前記第1のバイポーラトランジスタのエミッタサイズが前記第2のバイポーラトランジスタのエミッタサイズより大きく,
さらに,前記第1及び第2のバイポーラトランジスタのベースと前記グランドとの間に設けられ抵抗値が調整可能な第4の抵抗と,
前記差動アンプの出力端子と,前記第1及び第2の経路との間に設けられ抵抗値が調整可能な第5の抵抗とを有する基準電圧生成回路の調整方法において,
前記第5の抵抗を,前記出力電圧の温度に対する変動幅が最小になるようにそれらの抵抗値を調整する第1の工程と,
前記第4の抵抗を,前記出力電圧が規定温度において規定電圧になるように調整する第2の工程とを有する基準電圧生成回路の調整方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009184086A JP2011039620A (ja) | 2009-08-07 | 2009-08-07 | 基準電圧生成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009184086A JP2011039620A (ja) | 2009-08-07 | 2009-08-07 | 基準電圧生成回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011039620A true JP2011039620A (ja) | 2011-02-24 |
Family
ID=43767349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009184086A Pending JP2011039620A (ja) | 2009-08-07 | 2009-08-07 | 基準電圧生成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011039620A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013054471A (ja) * | 2011-09-02 | 2013-03-21 | Toshiba Corp | 基準信号発生回路 |
JP2014203213A (ja) * | 2013-04-03 | 2014-10-27 | トヨタ自動車株式会社 | バンドギャップリファレンス回路 |
CN112965565A (zh) * | 2021-02-08 | 2021-06-15 | 苏州领慧立芯科技有限公司 | 一种低温漂的带隙基准电路 |
-
2009
- 2009-08-07 JP JP2009184086A patent/JP2011039620A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013054471A (ja) * | 2011-09-02 | 2013-03-21 | Toshiba Corp | 基準信号発生回路 |
JP2014203213A (ja) * | 2013-04-03 | 2014-10-27 | トヨタ自動車株式会社 | バンドギャップリファレンス回路 |
CN112965565A (zh) * | 2021-02-08 | 2021-06-15 | 苏州领慧立芯科技有限公司 | 一种低温漂的带隙基准电路 |
CN112965565B (zh) * | 2021-02-08 | 2022-03-08 | 苏州领慧立芯科技有限公司 | 一种低温漂的带隙基准电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4817825B2 (ja) | 基準電圧発生回路 | |
JP5285371B2 (ja) | バンドギャップ基準電圧回路 | |
JP5842164B2 (ja) | 基準電圧生成回路および基準電圧源 | |
US20070210784A1 (en) | Current source with adjustable temperature coefficient | |
JP2006238403A (ja) | オフセット電圧補償回路およびその方法 | |
JP2006262348A (ja) | 半導体回路 | |
JP2006221241A (ja) | 基準電圧回路 | |
US20140159700A1 (en) | Bandgap reference voltage generator | |
CN110192164B (zh) | 基准电压生成电路 | |
JP2014086000A (ja) | 基準電圧発生回路 | |
US8089260B2 (en) | Low voltage bandgap reference circuit | |
KR20190049551A (ko) | 밴드갭 레퍼런스 회로 | |
EP3021189A1 (en) | Voltage reference source and method for generating a reference voltage | |
JP2011039620A (ja) | 基準電圧生成回路 | |
US9304528B2 (en) | Reference voltage generator with op-amp buffer | |
CN112034920B (zh) | 电压产生器 | |
JP2005122277A (ja) | バンドギャップ定電圧回路 | |
JP2022072600A (ja) | 基準電圧回路 | |
US20130063201A1 (en) | Reference voltage circuit | |
JP2021125091A (ja) | 基準電圧回路 | |
JP2014013546A (ja) | 基準電圧出力回路およびその調整方法 | |
CN108345336B (zh) | 能隙参考电路 | |
JP2011220777A (ja) | 電圧発生回路 | |
CN102183990A (zh) | 参考电学量发生电路 | |
JP2022139688A (ja) | バンドギャップ型基準電圧発生回路 |