CN110192164B - 基准电压生成电路 - Google Patents

基准电压生成电路 Download PDF

Info

Publication number
CN110192164B
CN110192164B CN201780083289.XA CN201780083289A CN110192164B CN 110192164 B CN110192164 B CN 110192164B CN 201780083289 A CN201780083289 A CN 201780083289A CN 110192164 B CN110192164 B CN 110192164B
Authority
CN
China
Prior art keywords
transistor
resistor
reference voltage
temperature
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780083289.XA
Other languages
English (en)
Other versions
CN110192164A (zh
Inventor
吉田晴彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority claimed from PCT/JP2017/045444 external-priority patent/WO2018135215A1/ja
Publication of CN110192164A publication Critical patent/CN110192164A/zh
Application granted granted Critical
Publication of CN110192164B publication Critical patent/CN110192164B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/463—Sources providing an output which depends on temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明的基准电压生成电路具备：带隙型基准电压生成电路主体(10)，在常温下生成大致恒定的基准电压；高温校正电路(30)，将越是高温则越增大的高温校正电流供给至电阻，使在高温时由基准电压生成电路主体生成的基准电压上升；低温校正电路(40)，将越是低温则越增大的低温校正电流供给至所述电阻，使在低温时由基准电压生成电路主体生成的基准电压上升；以及偏置电路(20)，生成与温度对应的偏置电压，控制高温校正电流，并且控制低温校正电流。

Description

基准电压生成电路
技术领域
本发明涉及一种生成相对于温度变化而稳定的基准电压的带隙型基准电压生成电路。
背景技术
作为以往的基准电压生成电路，已知有例如图4所示那样的基准电压生成电路50。将其称为带隙型基准电压生成电路，包括：将基极共同连接到输出端子1的npn晶体管Q1、Q2、连接到该晶体管Q1、Q2的集电极作为有源负载的电流镜像连接的pnp晶体管Q3、Q4、将基极连接到晶体管Q1的集电极，将集电极连接到晶体管Q1、Q2的基极和输出端子1并将发射极连接到电源端子的pnp晶体管Q5以及串联连接的电阻R1、R2。电阻R1连接到晶体管Q1的发射极与晶体管Q2的发射极之间，电阻R2连接到晶体管Q2的发射极与接地装置之间。
当将晶体管Q1、Q2的面积比设为Q1∶Q2＝n∶1，将晶体管Q3、Q4的面积比设为Q3∶Q4＝1∶1，将晶体管Q2的基极-发射极间电压设为Vbe2时，输出至输出端子1的基准电压VBG由下式表示。
[数式1]
Figure GDA0002640832330000011
在此，Vt是热电压(＝kT/q，k：波耳兹曼常数，T：绝对温度，q：电子的电荷)，具有0.0086mV/℃左右的正温度系数，但双极晶体管Q2的基极-发射极间电压Vbe2具有2mV左右的负温度系数。
因此，通过使用这两种温度系数以使它们抵消的方式设定n、R1、R2的值，能生成相对于温度变化而稳定的基准电压VBG。
但是，实际上，双极晶体管的基极-发射极间电压Vbe具有微小的二阶温度系数，因此如图5所示，基准电压VBG的温度特性具有高温区域B和低温区域C比常温区域A低的二阶温度依赖性。因此，在对于车载应用这样的广泛的温度范围要求稳定性的应用中，有时该微小的温度依赖性成为问题。
因此，作为抵消这样的二阶温度特性的方法，提出了专利文献1中的方法。
现有技术文献
专利文献
专利文献1：日本特开2009-59149号公报
发明内容
发明所要解决的问题
然而，在专利文献1所记载的那样的输出电压温度特性中，在工业设备、车载应用的使用中，有时不是必要充分的。
本发明的目的在于提供一种能生成在规定的动作温度范围中稳定的基准电压的基准电压生成电路。
用于解决问题的方案
(1)为了达到上述目的，本发明的特征在于，具备：带隙型基准电压生成电路主体，通过由电阻的正温度系数消除晶体管的基极-发射极间电压的负温度系数，在常温下生成大致恒定的基准电压，并越是高温则生成越低于所述常温下的基准电压的基准电压；高温校正电路，将越是高温则越增大的高温校正电流供给至所述电阻，使在高温时由所述基准电压生成电路主体生成的基准电压上升；以及偏置电路，生成与温度对应的偏置电压并供给至所述高温校正电路来控制所述高温校正电流。
(2)本发明的特征在于，在(1)所述的基准电压生成电路中，对于所述基准电压生成电路主体而言，所述电阻的一部分由第一电阻、第二电阻、第三电阻的串联连接电路构成，将从所述高温校正电路供给的高温校正电流供给至所述第一电阻和第二电阻的共同连接点。
(3)本发明的特征在于，在(2)所述的基准电压生成电路中，所述高温校正电路具备：从所述基准电压生成电路主体供给偏置电压的第十晶体管、使该第十晶体管的输出电流分支并流向发射极的第十一晶体管和第十二晶体管，所述第十一晶体管的集电极与接地装置连接，所述第十二晶体管的集电极与所述基准电压生成电路主体的所述第一电阻和第二电阻的共同连接点连接，通过所述偏置电路进行控制，以使在温度为常温时所述第十一晶体管的集电极电流比所述第十二晶体管的集电极电流大，以使在温度为高温时所述第十二晶体管的集电极电流比所述第十一晶体管的集电极电流大。
(4)本发明的特征在于，在(3)所述的基准电压生成电路中，所述偏置电路具备：从所述基准电压生成电路主体供给偏置电压的第六晶体管和第七晶体管、从该第六晶体管的集电极向接地装置串联连接的第五电阻、第六电阻、第七电阻以及所述第七晶体管的集电极电流流过的以二极管方式连接的第九晶体管，所述第六电阻和第七电阻的共同连接点的电压被供给至所述第十一晶体管的基极作为第三偏置电压，所述第七晶体管的集电极电压被供给至所述第十二晶体管的基极作为第四偏置电压。
(5)本发明的特征在于，具备：带隙型基准电压生成电路主体，通过由电阻的正温度系数消除晶体管的基极-发射极间电压的负温度系数，在常温下生成大致恒定的基准电压，越是低温则生成越低于所述常温下的基准电压的基准电压；低温校正电路，将越是低温则越增大的低温校正电流供给至所述电阻，使在低温时由所述基准电压生成电路主体生成的基准电压上升；以及偏置电路，生成与温度对应的偏置电压并供给至所述低温校正电路来控制所述低温校正电流。
(6)本发明的特征在于，在(5)所述的基准电压生成电路中，对于所述基准电压生成电路主体而言，所述电阻的一部分由第一电阻、第二电阻、第三电阻的串联连接电路构成，将从所述低温校正电路供给的低温校正电流供给至所述第二电阻和第三电阻的共同连接点。
(7)本发明的特征在于，在(6)所述的基准电压生成电路中，所述低温校正电路具备：从所述基准电压生成电路主体供给偏置电压的第十三晶体管、使该第十三晶体管的输出电流分支并流向发射极的第十四晶体管和第十五晶体管，所述第十四晶体管的集电极与接地装置连接，所述第十五晶体管的集电极与所述基准电压生成电路主体的所述第二电阻和第三电阻的共同连接点连接，通过所述偏置电路进行控制，以使在温度为常温时所述第十四晶体管的集电极电流比所述第十五晶体管的集电极电流大，以使在温度为低温时所述第十五晶体管的集电极电流比所述第十四晶体管的集电极电流大。
(8)本发明的特征在于，在(7)所述的基准电压生成电路中，所述偏置电路具备：从所述基准电压生成电路主体供给偏置电压的第六晶体管和第七晶体管、从该第六晶体管的集电极向接地装置串联连接的第五电阻、第六电阻、第七电阻以及所述第七晶体管的集电极电流流过的以二极管方式连接的第九晶体管，所述第六晶体管的集电极电压被供给至所述第十五晶体管的基极作为第一偏置电压，所述第七晶体管的集电极电压被供给至所述第十四晶体管的基极作为第四偏置电压。
(9)本发明的特征在于，具备：带隙型基准电压生成电路主体，通过由电阻的正温度系数消除晶体管的基极-发射极间电压的负温度系数，在常温下生成大致恒定的基准电压，越是高温和越是低温则生成越比所述常温下的基准电压低一些的基准电压；高温校正电路，将越是高温则越增大的高温校正电流供给至所述电阻，使在高温时由所述基准电压生成电路主体生成的基准电压上升；低温校正电路，将越是低温则越增大的低温校正电流供给至所述电阻，使在低温时由所述基准电压生成电路主体生成的基准电压上升；以及偏置电路，生成与温度对应的偏置电压，供给至所述高温校正电路来控制所述高温校正电流，并且供给至所述低温校正电路来控制所述低温校正电流。
(10)本发明的特征在于，在(9)所述的基准电压生成电路中，对于所述基准电压生成电路主体而言，所述电阻的一部分由第一电阻、第二电阻、第三电阻的串联连接电路构成，将从所述高温校正电路供给的高温校正电流供给至所述第一电阻和第二电阻的共同连接点，将从所述低温校正电路供给的低温校正电流供给至所述第二电阻和第三电阻的共同连接点。
(11)本发明的特征在于，在(10)所述的基准电压生成电路中，所述高温校正电路具备：从所述基准电压生成电路主体供给偏置电压的第十晶体管、使该第十晶体管的输出电流分支并流向发射极的第十一晶体管和第十二晶体管，所述第十一晶体管的集电极与接地装置连接，所述第十二晶体管的集电极与所述基准电压生成电路主体的所述第一电阻和第二电阻的共同连接点连接，通过所述偏置电路进行控制，以使在温度为常温和低温时所述第十一晶体管的集电极电流比所述第十二晶体管的集电极电流大，以使在温度为高温时所述第十二晶体管的集电极电流比所述第十一晶体管的集电极电流大，所述低温校正电路具备：从所述基准电压生成电路主体供给偏置电压的第十三晶体管、使该第十三晶体管的输出电流分支并流向发射极的第十四晶体管和第十五晶体管，所述第十四晶体管的集电极与接地装置连接，所述第十五晶体管的集电极与所述基准电压生成电路主体的所述第二电阻和第三电阻的共同连接点连接，通过所述偏置电路进行控制，以使在温度为常温和高温时所述第十四晶体管的集电极电流比所述第十五晶体管的集电极电流大，以使在温度为低温时所述第十五晶体管的集电极电流比所述第十四晶体管的集电极电流大。
(12)本发明的特征在于，在(11)所述的基准电压生成电路中，所述偏置电路具备：从所述基准电压生成电路主体供给偏置电压的第六晶体管和第七晶体管、从该第六晶体管的集电极向接地装置串联连接的第五电阻、第六电阻、第七电阻以及所述第七晶体管的集电极电流流过的以二极管方式连接的第九晶体管，所述第六晶体管的集电极电压被供给至所述第十五晶体管的基极作为第一偏置电压，所述第六电阻和第七电阻的共同连接点的电压被供给至所述第十一晶体管的基极作为第三偏置电压，所述第七晶体管的集电极电压被供给至所述第十二晶体管和第十四晶体管的基极作为第四偏置电压。
(13)本发明的特征在于，在(4)所述的基准电压生成电路中，与所述第六电阻和第七电阻并联地连接有以二极管方式连接的第八晶体管。
(14)本发明的特征在于，在(12)所述的基准电压生成电路中，与所述第六电阻和第七电阻并联地连接有以二极管方式连接的第八晶体管。
发明效果
根据(1)至(4)所述的发明能在高温区域进行基准电压的温度校正，根据(5)至(8)所述的发明能在低温区域进行基准电压的温度校正，根据(9)至(12)所述的发明能在低温区域和高温区域进行基准电压的温度校正，因此能使基准电压特性在所希望的温度范围内平坦化，由此具有能放大具备该基准电压生成电路的集成电路的应用区域的优点。
附图说明
图1是本发明的基准电压生成电路的原理构成的框图。
图2的(a)是由基准电压生成电路主体生成的基准电压的温度特性图，图2的(b)是由高温校正电路生成的校正电流i1的温度特性图，图2的(c)是由低温校正电路生成的校正电流i2的温度特性图。
图3是本发明的第一实施例的基准电压生成电路的具体电路的电路图。
图4是以往的基准电压生成电路的具体电路的电路图。
图5是由图4的基准电压生成电路生成的基准电压的温度特性图。
具体实施方式
＜原理构成＞
在图1示出本发明的基准电压生成电路的原理构成。10是与在图4中说明的带隙型基准电压生成电路主体相同的带隙型基准电压生成电路主体，20是生成具有温度特性的偏置电压的偏置电路，30是高温校正电路，40是低温校正电路。
在本发明中，如图2的(a)所示，将由基准电压生成电路主体10生成的基准电压的动作温度区域划分为常温区域A、高温区域B以及低温区域C这三个区域。常温区域A约为0～100℃，高温区域B约为100～150℃，低温区域C约为-50～0℃。并且，高温校正电路30通过在高温时(100～150℃)由偏置电路20生成的高温用偏置电压，生成用于仅在高温区域B对基准电压VBG电压进行增大校正的电流i1(图2的(b))，并输出至基准电压生成电路主体10。此外，低温校正电路40通过在低温时(-50～0℃)由偏置电路20生成的低温用偏置电压，生成用于仅在低温区域C对基准电压VBG进行增大校正的电流i2(图2的(c))并输出至基准电压生成电路主体10。由此，如图2的(a)中以虚线所示，由基准电压生成电路主体10生成的基准电压VBG能在整个温度范围内为平坦的稳定的电压。
＜第一实施例＞
在图3示出本发明的第一实施例的基准电压生成电路。基准电压生成电路主体10由三个电阻R21、R22、R23构成在图4中说明的基准电压生成电路50的构成的电阻R2。就是说，这些电阻值为R21+R22+R23＝R2的关系。
偏置电路20包括：基极共同连接到晶体管Q3、Q4的pnp晶体管Q6、Q7、连接到晶体管Q6的集电极与接地GND之间的串联连接的电阻R5、R6、R7、连接到电阻R5和R6的共同连接点与接地GND之间的以二极管方式连接的npn晶体管Q8以及连接到晶体管Q7的集电极的以二极管方式连接的npn晶体管Q9。
高温校正电路30包括：基极共同连接到晶体管Q3、Q4的pnp晶体管Q10、一端分别连接到该晶体管Q10的集电极的电阻R8、R9、发射极连接到电阻R8的另一端，基极连接到电阻R6、R7的共同连接点且集电极连接到接地GND的pnp晶体管Q11以及发射极连接到电阻R9的另一端，基极连接到晶体管Q9的基极且集电极连接到电阻R21、R22的共同连接点节点N1的pnp晶体管Q12。
低温校正电路40包括：基极共同连接到晶体管Q3、Q4的pnp晶体管Q13、一端分别连接到该晶体管Q13的集电极的电阻R10、R11、发射极连接到电阻R10的另一端，基极连接到晶体管Q9的基极且集电极连接到接地GND的pnp晶体管Q14以及发射极连接到电阻R11的另一端，基极连接到晶体管Q6的集电极且集电极连接到电阻R22、R23的共同连接点节点N2的pnp晶体管Q15。
那么，由本实施例的基准电压生成电路生成的基准电压VBG在常温区域A中，由
[数式2]
Figure GDA0002640832330000071
表示，在高温区域B中，由
[数式3]
Figure GDA0002640832330000081
表示，在低温区域C中，由
[数式4]
Figure GDA0002640832330000082
表示。这样，基准电压VBG以在高温区域B比常温区域A变高i1×(R22+R23)的电压的量，在低温区域C比常温区域A变高i2×R23的电压的量的方式进行校正。
以下进行详细说明。在此，作为在偏置电路20中产生的偏置电压，当将晶体管Q6的集电极电压设为V1，将电阻R5、R6的共同连接点的电压设为V2，将电阻R6、R7的共同连接点的电压设为V3，将晶体管Q7的集电极电压设为V4时，设定电阻R5～R7的电阻值、晶体管Q5～Q9的特性，以使这些偏置电压V1、V2、V3、V4为
常温区域A：V1>V2>V4>V3
高温区域B：V1>V2>V3>V4
低温区域C：V4>V1>V2>V3的关系。
首先，在常温区域A中，如上所述，偏置电压为V1>V2>V4>V3，因此在高温校正电路30中，由于V4>V3，晶体管Q11的集电极电流变得比晶体管Q12的集电极电流大，晶体管Q10的集电极电流大部分流向晶体管Q11，晶体管Q12的集电极电流i1几乎为零。此外，在低温校正电路40中，由于V1>V4，晶体管Q14的集电极电流变得比晶体管Q15的集电极电流大，晶体管Q13的集电极电流大部分流过晶体管Q14，晶体管Q15的集电极电流i2几乎为零。因此，在电阻R22、R23中不会发生因校正引起的电压增大，所产生的基准电压VBG如算式(2)所示。
接着，在高温区域B中，如上所述，偏置电压为V1>V2>V3>V4。因此，在高温校正电路30中，由于V3>V4，晶体管Q12的集电极电流变得比晶体管Q11的集电极电流大，晶体管Q10的集电极电流大部分流向晶体管Q12，从晶体管Q12流过温度越上升则越增大的集电极电流i1。此外，在低温校正电路40中，由于V1>V4，晶体管Q14的集电极电流变得比晶体管Q15的集电极电流大，晶体管Q13的集电极电流大部分流过晶体管Q14，晶体管Q15的集电极电流i2几乎为零。因此，由于电流i1流至电阻R22、R23，根据在此产生的电压，基准电压VBG如算式(3)所示，以升高“i1×(R22+R23)”的方式进行校正。
接着，在低温区域C中，如上所述，偏置电压为V4>V1>V2>V3。因此，在高温校正电路30中，由于V4>V3，晶体管Q11的集电极电流变得比晶体管Q12的集电极电流大，晶体管Q10的集电极电流大部分流向晶体管Q11，晶体管Q12的集电极电流i1几乎为零。此外，在低温校正电路40中，由于V4>V1，晶体管Q15的集电极电流变得比晶体管Q14的集电极电流大，晶体管Q13的集电极电流大部分流向晶体管Q15，从晶体管Q15流过温度越降低则越增大的集电极电流i2。因此，由于电流i2流至电阻R23，根据在此产生的电压，基准电压VBG如算式(4)所示，以升高“i2×R23”的方式进行校正。
需要说明的是，在高温区域B中，晶体管Q8的阈值电压与常温区域A、低温区域C的情况相比变小，因此其内部电阻降低，流向电阻R6、R7的电流分流至该晶体管Q8。因此，偏置电压V1～V3与没有晶体管Q8的情况相比降低，使流向晶体管Q11的电流略微增大，防止过大电流流至晶体管Q12。在常温区域A、低温区域C中，晶体管Q8的阈值电压变大，因此不会对该晶体管Q8造成影响。
由以上可知，从基准电压生成电路主体10输出的基准电压VBG以若温度为高温区域B则通过高温校正电路30增大，若温度为低温区域C则通过低温校正电路40增大的方式进行校正，由此如图2的(a)的虚线所示，能实现在从低温到高温的整个温度范围内大致平坦的温度特性。
＜第二实施例＞
在图3的基准电压生成电路中，对高温区域B和低温区域C进行了温度校正，但根据应用有时仅进行高温区域B的温度校正就足够了。这样，在仅进行高温区域B的温度校正的情况下，不使用低温校正电路40。此外，不需要供给至该低温校正电路40的偏置电压V1。在该情况下，在基准电压生成电路主体10中，能将电阻R22、R23置换为一个电阻(电阻值＝R22+R23)。
＜第三实施例＞
在图3的基准电压生成电路中，对高温区域B和低温区域C进行了温度校正，但根据应用有时仅进行低温区域C的温度校正就足够了。这样，在仅进行低温区域C的温度校正的情况下，不使用高温校正电路30。此外，不需要供给至高温校正电路30的偏置电压V3，也不需要偏置电路20的晶体管Q8。在该情况下，在基准电压生成电路主体10中，能将电阻R21、R22置换为一个电阻(电阻值＝R21+R22)，在偏置电路20中，能将电阻R6、R7置换为一个电阻(电阻值＝R6+R7)。
参考特定的实施方案对本发明进行了详细的说明，但本领域技术人员显然可以在不脱离本发明的精神和范围的情况下实施各种变更、修改。
本申请基于2017年1月18日提出申请的日本专利申请(特愿2017-006326)和2017年5月31日提出申请的日本专利申请(特愿2017-107813)，并将其内容作为参考引用于此。
附图标记说明：
10 基准电压生成电路主体；
20 偏置电路；
30 高温校正电路；
40 低温校正电路；
50 以往的基准电压生成电路。

Claims (8)

1.一种基准电压生成电路，其特征在于，具备：
带隙型基准电压生成电路主体，通过由电阻的正温度系数消除晶体管的基极-发射极间电压的负温度系数，在常温下生成大致恒定的基准电压，越是高温则生成越低于所述常温下的基准电压的基准电压；
高温校正电路，将越是高温则越增大的高温校正电流供给至所述电阻，使在高温时由所述基准电压生成电路主体生成的基准电压上升；以及
偏置电路，生成与温度对应的偏置电压并供给至所述高温校正电路来控制所述高温校正电流，
对于所述基准电压生成电路主体而言，所述电阻的一部分由第一电阻、第二电阻、第三电阻的串联连接电路构成，将从所述高温校正电路供给的高温校正电流供给至所述第一电阻和第二电阻的共同连接点，
所述高温校正电路具备：从所述基准电压生成电路主体供给偏置电压的第十晶体管、使该第十晶体管的输出电流分支并流向发射极的第十一晶体管和第十二晶体管，所述第十一晶体管的集电极与接地装置连接，所述第十二晶体管的集电极与所述基准电压生成电路主体的所述第一电阻和第二电阻的共同连接点连接，
通过所述偏置电路进行控制，以使在温度为常温时所述第十一晶体管的集电极电流比所述第十二晶体管的集电极电流大，以使在温度为高温时所述第十二晶体管的集电极电流比所述第十一晶体管的集电极电流大。
2.根据权利要求1所述的基准电压生成电路，其特征在于，
所述偏置电路具备：从所述基准电压生成电路主体供给偏置电压的第六晶体管和第七晶体管、从该第六晶体管的集电极向接地装置串联连接的第五电阻、第六电阻、第七电阻以及所述第七晶体管的集电极电流流过的以二极管方式连接的第九晶体管，
所述第六电阻和第七电阻的共同连接点的电压被供给至所述第十一晶体管的基极作为第三偏置电压，
所述第七晶体管的集电极电压被供给至所述第十二晶体管的基极作为第四偏置电压。
3.根据权利要求2所述的基准电压生成电路，其特征在于，
与所述第六电阻和第七电阻并联地连接有以二极管方式连接的第八晶体管。
4.一种基准电压生成电路，其特征在于，具备：
带隙型基准电压生成电路主体，通过由电阻的正温度系数消除晶体管的基极-发射极间电压的负温度系数，在常温下生成大致恒定的基准电压，越是低温则生成越低于所述常温下的基准电压的基准电压；
低温校正电路，将越是低温则越增大的低温校正电流供给至所述电阻，使在低温时由所述基准电压生成电路主体生成的基准电压上升；以及
偏置电路，生成与温度对应的偏置电压并供给至所述低温校正电路来控制所述低温校正电流，
对于所述基准电压生成电路主体而言，所述电阻的一部分由第一电阻、第二电阻、第三电阻的串联连接电路构成，将从所述低温校正电路供给的低温校正电流供给至所述第二电阻和第三电阻的共同连接点，
所述低温校正电路具备：从所述基准电压生成电路主体供给偏置电压的第十三晶体管、使该第十三晶体管的输出电流分支并流向发射极的第十四晶体管和第十五晶体管，所述第十四晶体管的集电极与接地装置连接，所述第十五晶体管的集电极与所述基准电压生成电路主体的所述第二电阻和第三电阻的共同连接点连接，
通过所述偏置电路进行控制，以使在温度为常温时所述第十四晶体管的集电极电流比所述第十五晶体管的集电极电流大，以使在温度为低温时所述第十五晶体管的集电极电流比所述第十四晶体管的集电极电流大。
5.根据权利要求4所述的基准电压生成电路，其特征在于，
所述偏置电路具备：从所述基准电压生成电路主体供给偏置电压的第六晶体管和第七晶体管、从该第六晶体管的集电极向接地装置串联连接的第五电阻、第六电阻、第七电阻以及所述第七晶体管的集电极电流流过的以二极管方式连接的第九晶体管，
所述第六晶体管的集电极电压被供给至所述第十五晶体管的基极作为第一偏置电压，
所述第七晶体管的集电极电压被供给至所述第十四晶体管的基极作为第四偏置电压。
6.一种基准电压生成电路，其特征在于，具备：
带隙型基准电压生成电路主体，通过由电阻的正温度系数消除晶体管的基极-发射极间电压的负温度系数，在常温下生成大致恒定的基准电压，越是高温和越是低温则生成越比所述常温下的基准电压低一些的基准电压；
高温校正电路，将越是高温则越增大的高温校正电流供给至所述电阻，使在高温时由所述基准电压生成电路主体生成的基准电压上升；
低温校正电路，将越是低温则越增大的低温校正电流供给至所述电阻，使在低温时由所述基准电压生成电路主体生成的基准电压上升；以及
偏置电路，生成与温度对应的偏置电压，供给至所述高温校正电路来控制所述高温校正电流，并且供给至所述低温校正电路来控制所述低温校正电流，
对于所述基准电压生成电路主体而言，所述电阻的一部分由第一电阻、第二电阻、第三电阻的串联连接电路构成，将从所述高温校正电路供给的高温校正电流供给至所述第一电阻和第二电阻的共同连接点，将从所述低温校正电路供给的低温校正电流供给至所述第二电阻和第三电阻的共同连接点，
所述高温校正电路具备：从所述基准电压生成电路主体供给偏置电压的第十晶体管、使该第十晶体管的输出电流分支并流向发射极的第十一晶体管和第十二晶体管，所述第十一晶体管的集电极与接地装置连接，所述第十二晶体管的集电极与所述基准电压生成电路主体的所述第一电阻和第二电阻的共同连接点连接，
通过所述偏置电路进行控制，以使在温度为常温和低温时所述第十一晶体管的集电极电流比所述第十二晶体管的集电极电流大，以使在温度为高温时所述第十二晶体管的集电极电流比所述第十一晶体管的集电极电流大，
所述低温校正电路具备：从所述基准电压生成电路主体供给偏置电压的第十三晶体管、使该第十三晶体管的输出电流分支并流向发射极的第十四晶体管和第十五晶体管，所述第十四晶体管的集电极与接地装置连接，所述第十五晶体管的集电极与所述基准电压生成电路主体的所述第二电阻和第三电阻的共同连接点连接，
通过所述偏置电路进行控制，以使在温度为常温和高温时所述第十四晶体管的集电极电流比所述第十五晶体管的集电极电流大，以使在温度为低温时所述第十五晶体管的集电极电流比所述第十四晶体管的集电极电流大。
7.根据权利要求6所述的基准电压生成电路，其特征在于，
所述偏置电路具备：从所述基准电压生成电路主体供给偏置电压的第六晶体管和第七晶体管、从该第六晶体管的集电极向接地装置串联连接的第五电阻、第六电阻、第七电阻以及所述第七晶体管的集电极电流流过的以二极管方式连接的第九晶体管，
所述第六晶体管的集电极电压被供给至所述第十五晶体管的基极作为第一偏置电压，
所述第六电阻和第七电阻的共同连接点的电压被供给至所述第十一晶体管的基极作为第三偏置电压，
所述第七晶体管的集电极电压被供给至所述第十二晶体管和第十四晶体管的基极作为第四偏置电压。
8.根据权利要求7所述的基准电压生成电路，其特征在于，
与所述第六电阻和第七电阻并联地连接有以二极管方式连接的第八晶体管。
CN201780083289.XA 2017-01-18 2017-12-19 基准电压生成电路 Active CN110192164B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017-006326 2017-01-18
JP2017006326 2017-01-18
JP2017-107813 2017-05-31
JP2017107813A JP6873827B2 (ja) 2017-01-18 2017-05-31 基準電圧生成回路
PCT/JP2017/045444 WO2018135215A1 (ja) 2017-01-18 2017-12-19 基準電圧生成回路

Publications (2)

Publication Number Publication Date
CN110192164A CN110192164A (zh) 2019-08-30
CN110192164B true CN110192164B (zh) 2020-11-03

Family

ID=62985247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780083289.XA Active CN110192164B (zh) 2017-01-18 2017-12-19 基准电压生成电路

Country Status (4)

Country Link
US (1) US10684637B2 (zh)
JP (1) JP6873827B2 (zh)
CN (1) CN110192164B (zh)
DE (1) DE112017006858T5 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900022518A1 (it) 2019-11-29 2021-05-29 St Microelectronics Srl Circuito di riferimento bandgap, dispositivo e uso corrispondenti
US11088699B1 (en) * 2020-06-05 2021-08-10 Texas Instruments Incorporated Piecewise compensation method for ultra-low temperature drift
CN112130615B (zh) * 2020-11-25 2021-03-12 上海芯龙半导体技术股份有限公司 一种基准源电路及芯片
US11762410B2 (en) * 2021-06-25 2023-09-19 Semiconductor Components Industries, Llc Voltage reference with temperature-selective second-order temperature compensation
TWI792977B (zh) * 2022-04-11 2023-02-11 立錡科技股份有限公司 具有高次溫度補償功能的參考訊號產生電路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013142076A2 (en) * 2012-03-19 2013-09-26 Sandisk Technologies Inc. Curvature compensated band-gap design trimmable at a single temperature
CN104571240A (zh) * 2013-10-09 2015-04-29 长沙学院 一种高精度带隙基准电压源

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100478824C (zh) * 2006-12-28 2009-04-15 东南大学 输出电压可调式cmos基准电压源
JP5085238B2 (ja) 2007-08-31 2012-11-28 ラピスセミコンダクタ株式会社 基準電圧回路
US7728575B1 (en) * 2008-12-18 2010-06-01 Texas Instruments Incorporated Methods and apparatus for higher-order correction of a bandgap voltage reference
JP5547684B2 (ja) * 2011-05-19 2014-07-16 旭化成エレクトロニクス株式会社 バンドギャップリファレンス回路
JP5879136B2 (ja) * 2012-01-23 2016-03-08 ルネサスエレクトロニクス株式会社 基準電圧発生回路
JP5996283B2 (ja) * 2012-06-07 2016-09-21 ルネサスエレクトロニクス株式会社 電圧発生回路を備える半導体装置
CN103399611B (zh) * 2013-07-10 2014-12-03 电子科技大学 高精度无电阻带隙基准电压源
JP6411955B2 (ja) 2015-06-19 2018-10-24 株式会社ユニバーサルエンターテインメント 遊技媒体取扱装置
JP2017107813A (ja) 2015-12-11 2017-06-15 スタンレー電気株式会社 車両用灯具

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013142076A2 (en) * 2012-03-19 2013-09-26 Sandisk Technologies Inc. Curvature compensated band-gap design trimmable at a single temperature
CN104571240A (zh) * 2013-10-09 2015-04-29 长沙学院 一种高精度带隙基准电压源

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
中国优秀硕士学位论文全文数据库;贺炜;《高精度曲率校正带隙基准电压源的设计》;20150115;I136-34 *

Also Published As

Publication number Publication date
DE112017006858T5 (de) 2019-09-26
JP6873827B2 (ja) 2021-05-19
CN110192164A (zh) 2019-08-30
JP2018116673A (ja) 2018-07-26
US10684637B2 (en) 2020-06-16
US20190317543A1 (en) 2019-10-17

Similar Documents

Publication Publication Date Title
CN110192164B (zh) 基准电压生成电路
CN110362144B (zh) 基于指数补偿的低温漂高电源抑制比带隙基准电路
CN108536207B (zh) 电流产生电路和包括其的带隙基准电路及半导体器件
US10222817B1 (en) Method and circuit for low voltage current-mode bandgap
TW201931046A (zh) 包括帶隙參考電路的電路
WO2023097857A1 (zh) 带隙基准电压电路及带隙基准电压的补偿方法
US7944272B2 (en) Constant current circuit
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
TWI716323B (zh) 電壓產生器
CN211956253U (zh) 温度补偿带隙基准电路
CN110291486B (zh) 基准电压产生电路和方法
JP2013200767A (ja) バンドギャップリファレンス回路
JP2005122277A (ja) バンドギャップ定電圧回路
CN114115433B (zh) 一种带隙基准电路
WO2018135215A1 (ja) 基準電圧生成回路
JP6136480B2 (ja) バンドギャップリファレンス回路
CN113342119A (zh) 一种多阶曲率补偿基准电压源电路
JP2011039620A (ja) 基準電圧生成回路
US20130241524A1 (en) Band gap reference circuit
CN116501121B (zh) 带隙基准电路及芯片
JP2019153175A (ja) バンドギャップリファレンス回路
TWI792977B (zh) 具有高次溫度補償功能的參考訊號產生電路
JPH08185236A (ja) 基準電圧生成回路
US11977405B2 (en) Reference voltage generator circuit such as band gap reference voltage generator circuit, and method of generating reference voltage
JP2006074129A (ja) 温度特性補正回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant