WO2018135215A1 - 基準電圧生成回路 - Google Patents
基準電圧生成回路 Download PDFInfo
- Publication number
- WO2018135215A1 WO2018135215A1 PCT/JP2017/045444 JP2017045444W WO2018135215A1 WO 2018135215 A1 WO2018135215 A1 WO 2018135215A1 JP 2017045444 W JP2017045444 W JP 2017045444W WO 2018135215 A1 WO2018135215 A1 WO 2018135215A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- transistor
- reference voltage
- temperature
- generation circuit
- circuit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Definitions
- the present invention relates to a bandgap type reference voltage generation circuit that generates a stable reference voltage against a temperature change.
- the voltage is Vbe2, it is expressed by the following equation.
- the base-emitter voltage Vbe2 has a negative temperature coefficient of about 2 mV.
- the base-emitter voltage Vbe of the bipolar transistor actually has a second order temperature coefficient
- the temperature characteristic of the reference voltage VBG is higher than that of the normal temperature region A as shown in FIG.
- the high temperature region B and the low temperature region C have a secondary temperature dependency that decreases. For this reason, in applications that require stability over a wide temperature range such as in-vehicle applications, this slight temperature dependency may be a problem.
- Patent Document 1 As a method for canceling such secondary temperature characteristics, a method as disclosed in Patent Document 1 has been proposed.
- the present invention generates a substantially constant reference voltage at room temperature by canceling the negative temperature coefficient of the base-emitter voltage of the transistor by the positive temperature coefficient of resistance.
- a band gap type reference voltage generating circuit body that generates a reference voltage that is lower than the reference voltage at normal temperature as the temperature increases, and a high-temperature correction current that increases as the temperature increases to the resistor to increase the reference voltage generation circuit at high temperatures
- a high-temperature correction circuit that raises a reference voltage generated by the main body; and a bias circuit that generates a bias voltage according to temperature and supplies the bias voltage to the high-temperature correction circuit to control the high-temperature correction current.
- a part of the resistor is configured by a series connection circuit of first to third resistors.
- a high temperature correction current supplied from the high temperature correction circuit is supplied to a common connection point of the first and second resistors.
- the present invention provides the reference voltage generation circuit according to (2), wherein the high-temperature correction circuit includes a tenth transistor to which a bias voltage is supplied from the reference voltage generation circuit main body, and the tenth transistor An eleventh transistor and a twelfth transistor in which an output current branches and flows to an emitter, the collector of the eleventh transistor is connected to the ground, and the collector of the twelfth transistor is the first transistor of the reference voltage generating circuit body.
- the bias circuit controls the collector current of the eleventh transistor to be larger than that of the twelfth transistor when the temperature is normal temperature, and is connected to a common connection point of the first and second resistors. When the temperature is high, the collector current of the twelfth transistor is controlled to be larger than that of the eleventh transistor.
- a part of the resistor is configured by a series connection circuit of first to third resistors, A low temperature correction current supplied from the low temperature correction circuit is supplied to a common connection point of the second and third resistors.
- the present invention provides the reference voltage generation circuit according to (6), wherein the low-temperature correction circuit includes a thirteenth transistor to which a bias voltage is supplied from the reference voltage generation circuit body, and the thirteenth transistor.
- a fourteenth and fifteenth transistor in which an output current branches and flows to the emitter, the collector of the fourteenth transistor being connected to the ground, and the collector of the fifteenth transistor being the first of the reference voltage generating circuit body.
- the bias circuit is connected to a common connection point of the second and third resistors, and is controlled so that the collector current of the fourteenth transistor is larger than that of the fifteenth transistor when the temperature is normal temperature. Is controlled such that the collector current of the fifteenth transistor is larger than that of the fourteenth transistor. And butterflies.
- the present invention provides the reference voltage generation circuit according to (7), wherein the bias circuit includes sixth and seventh transistors to which a bias voltage is supplied from the reference voltage generation circuit main body, 5th to 7th resistors connected in series from the collector of the transistor to ground, and a diode-connected 9th transistor through which the collector current of the 7th transistor flows, and the collector voltage of the 6th transistor is The base voltage of the fifteenth transistor is supplied as a first bias voltage, and the collector voltage of the seventh transistor is supplied to the base of the fourteenth transistor as a fourth bias voltage.
- the present invention cancels the negative temperature coefficient of the base-emitter voltage of the transistor due to the positive temperature coefficient of the resistance, thereby generating a substantially constant reference voltage at room temperature, and as the temperature increases, the temperature decreases.
- a band gap type reference voltage generating circuit body that generates a reference voltage that is slightly lower than the reference voltage at room temperature, and a high-temperature correction current that increases as the temperature rises to the resistor so that the reference voltage generating circuit body at high temperatures.
- a high-temperature correction circuit that raises the reference voltage generated by the low-temperature correction circuit, and a low-temperature correction circuit that supplies a low-temperature correction current that increases as the temperature decreases to the resistor to raise the reference voltage generated by the reference voltage generation circuit body at a low temperature;
- a bias voltage corresponding to the temperature is generated and supplied to the high temperature correction circuit to control the high temperature correction current and the low temperature correction. Characterized by comprising a bias circuit for controlling said cold correction current is supplied to the circuit.
- a part of the resistor is configured by a series connection circuit of first to third resistors.
- a high temperature correction current supplied from the high temperature correction circuit is supplied to a common connection point of the first and second resistors, and a low temperature correction current supplied from the low temperature correction circuit to the common connection point of the second and third resistors. Is provided.
- the high temperature correction circuit includes a tenth transistor to which a bias voltage is supplied from the reference voltage generation circuit main body, and the tenth transistor An eleventh transistor and a twelfth transistor in which an output current branches and flows to an emitter, the collector of the eleventh transistor is connected to the ground, and the collector of the twelfth transistor is the first transistor of the reference voltage generating circuit body. Connected to a common connection point of the first and second resistors, and controlled by the bias circuit so that the collector current of the eleventh transistor is larger than that of the twelfth transistor when the temperature is normal and low. Is controlled so that the collector current of the twelfth transistor is larger than that of the eleventh transistor.
- the low-temperature correction circuit includes a thirteenth transistor to which a bias voltage is supplied from the reference voltage generation circuit body, and a fourteenth and a fifteenth transistor in which the output current of the thirteenth transistor branches and flows to the emitter.
- the collector of the fourteenth transistor is connected to the ground, the collector of the fifteenth transistor is connected to a common connection point of the second and third resistors of the main body of the reference voltage generation circuit, and the bias circuit.
- the collector current of the fourteenth transistor is controlled to be larger than that of the fifteenth transistor when the temperature is normal and high, and the collector of the fifteenth transistor is higher than that of the fourteenth transistor when the temperature is low. The current is controlled so as to increase.
- the present invention provides the reference voltage generation circuit according to (11), wherein the bias circuit includes sixth and seventh transistors to which a bias voltage is supplied from the reference voltage generation circuit main body, 5th to 7th resistors connected in series from the collector of the transistor to ground, and a diode-connected 9th transistor through which the collector current of the 7th transistor flows, and the collector voltage of the 6th transistor is
- the first bias voltage is supplied to the base of the fifteenth transistor, and the voltage at the common connection point of the sixth and seventh resistors is supplied to the base of the eleventh transistor as the third bias voltage.
- a collector voltage of the seventh transistor is supplied as a fourth bias voltage to the bases of the twelfth and fourteenth transistors; And wherein the door.
- the present invention is characterized in that, in the reference voltage generation circuit according to (4), a diode-connected eighth transistor is connected in parallel to the sixth and seventh resistors.
- the present invention is characterized in that, in the reference voltage generation circuit according to (12), a diode-connected eighth transistor is connected in parallel to the sixth and seventh resistors.
- the temperature correction of the reference voltage can be performed in the high temperature region, and according to the inventions described in (5) to (8), the temperature correction of the reference voltage in the low temperature region.
- the reference voltage can be corrected in the low temperature region and the high temperature region, so that the reference voltage characteristic is flattened in the desired temperature range. Therefore, there is an advantage that the application area of the integrated circuit including the reference voltage generation circuit can be expanded.
- FIG. 3 is a circuit diagram of a specific circuit of the reference voltage generation circuit according to the first embodiment of the present invention. It is a circuit diagram of the specific circuit of the conventional reference voltage generation circuit.
- FIG. 5 is a temperature characteristic diagram of a reference voltage generated by the reference voltage generation circuit of FIG. 4.
- FIG. 1 shows a principle configuration of a reference voltage generation circuit of the present invention.
- Reference numeral 10 denotes a bandgap-type reference voltage generation circuit body equivalent to that described with reference to FIG. 4, 20 denotes a bias circuit that generates a bias voltage having temperature characteristics, 30 denotes a high-temperature correction circuit, and 40 denotes a low-temperature correction circuit.
- the operating temperature region of the reference voltage generated by the reference voltage generating circuit body 10 is divided into three regions: a normal temperature region A, a high temperature region B, and a low temperature region C.
- the normal temperature region A is approximately 0 to 100 ° C.
- the high temperature region B is approximately 100 to 150 ° C.
- the low temperature region C is approximately ⁇ 50 to 0 ° C.
- the high-temperature correction circuit 30 uses a current i1 (FIG. 2) for increasing and correcting the reference voltage VBG only in the high-temperature region B by the high-temperature bias voltage generated by the bias circuit 20 at a high temperature (100 to 150 ° C.).
- the low-temperature correction circuit 40 uses a current i2 for increasing and correcting the reference voltage VBG only in the low-temperature region C by the low-temperature bias voltage generated by the bias circuit 20 at a low temperature ( ⁇ 50 to 0 ° C.) (FIG. 2).
- (C)) is generated and output to the reference voltage generation circuit body 10.
- the reference voltage VBG generated by the reference voltage generation circuit body 10 can be a flat and stable voltage over the entire temperature range, as indicated by a dotted line in FIG.
- FIG. 3 shows a reference voltage generation circuit according to the first embodiment of the present invention.
- the bias circuit 20 includes pnp transistors Q6 and Q7 whose bases are commonly connected to the transistors Q3 and Q4, resistors R5, R6 and R7 connected in series between the collector of the transistor Q6 and the ground GND, and a resistor R5. And a common connection point of R6 and ground GND, and a diode-connected npn transistor Q8 and an npn transistor Q9 diode-connected to the collector of the transistor Q7.
- the high temperature correction circuit 30 has a pnp transistor Q10 whose base is commonly connected to the transistors Q3 and Q4, resistors R8 and R9 having one end connected to the collector of the transistor Q10, and an emitter connected to the other end of the resistor R8.
- a pnp transistor Q11 having a base connected to the common connection point of the resistors R6 and R7 and a collector connected to the ground GND, an emitter connected to the other end of the resistor R9, a base connected to the base of the transistor Q9, and a collector connected to the resistor R21,
- the pnp transistor Q12 is connected to the common connection node N1 of R22.
- the low-temperature correction circuit 40 has a pnp transistor Q13 whose base is commonly connected to the transistors Q3 and Q4, resistors R10 and R11 each having one end connected to the collector of the transistor Q13, and an emitter connected to the other end of the resistor R10.
- a pnp transistor Q14 having a base connected to the base of the transistor Q9 and a collector connected to the ground GND, an emitter connected to the other end of the resistor R11, a base connected to the collector of the transistor Q6, and a collector connected to the resistors R22 and R23 in common.
- the pnp transistor Q15 is connected to the point node N2.
- the reference voltage VBG generated by the reference voltage generation circuit of this embodiment is In the high temperature region B, In the low temperature region C, It is represented by Thus, the reference voltage VBG is corrected so as to be higher by i1 ⁇ (R22 + R23) than the normal temperature region A in the high temperature region B, and higher by i2 ⁇ R23 than the normal temperature region A in the low temperature region C. It is corrected to become.
- the collector current of the transistor Q11 is larger than that of the transistor Q12 due to V4> V3. Most of the collector current of the transistor Q10 flows to the transistor Q11, and the collector current i1 of the transistor Q12 becomes almost zero.
- the collector current of the transistor Q14 is larger than that of the transistor Q15 due to V1> V4, most of the collector current of the transistor Q13 flows through the transistor Q14, and the collector current i2 of the transistor Q15 becomes almost zero. . Therefore, no voltage increase due to the correction occurs in the resistors R22 and R23, and the generated reference voltage VBG is as shown in Expression (2).
- the bias voltage is V1> V2> V3> V4. Therefore, in the high temperature correction circuit 30, the collector current of the transistor Q12 is larger than that of the transistor Q11 due to V3> V4, and most of the collector current of the transistor Q10 flows to the transistor Q12, and increases as the temperature rises from the transistor Q12. Collector current i1 flows.
- the collector current of the transistor Q14 is larger than that of the transistor Q15 due to V1> V4, most of the collector current of the transistor Q13 flows through the transistor Q14, and the collector current i2 of the transistor Q15 becomes almost zero. . Accordingly, since the current i1 flows through the resistors R22 and R23, the reference voltage VBG is corrected to be increased by “i1 ⁇ (R22 + R23)” as shown in the equation (3) by the voltage generated there.
- the bias voltage is V4> V1> V2> V3 as described above. Therefore, in the high temperature correction circuit 30, the collector current of the transistor Q11 is larger than that of the transistor Q12 due to V4> V3, most of the collector current of the transistor Q10 flows to the transistor Q11, and the collector current i1 of the transistor Q12 is almost zero. Become. In the low-temperature correction circuit 40, the collector current of the transistor Q15 is larger than that of the transistor Q14 due to V4> V1, and most of the collector current of the transistor Q13 flows to the transistor Q15, and the collector increases as the temperature decreases from the transistor Q15. A current i2 flows. Therefore, since the current i2 flows through the resistor R23, the reference voltage VBG is corrected so as to increase by “i2 ⁇ R23” as shown in the equation (4) by the voltage generated there.
- the threshold voltage of the transistor Q8 is smaller than that in the normal temperature region A or the low temperature region C, so that the internal resistance is lowered and the current flowing through the resistors R6 and R7 is the transistor Q8. Divide into Therefore, the bias voltages V1 to V3 are lower than those without the transistor Q8, the current flowing through the transistor Q11 is slightly increased, and an excessive current is prevented from flowing through the transistor Q12. In the normal temperature region A and the low temperature region C, the threshold voltage of the transistor Q8 becomes large, so that the influence of the transistor Q8 is eliminated.
- the reference voltage VBG output from the reference voltage generation circuit body 10 is corrected so as to increase by the high temperature correction circuit 30 when the temperature becomes the high temperature region B, and increases by the low temperature correction circuit 40 when the temperature becomes the low temperature region C.
- a substantially flat temperature characteristic can be realized over the entire temperature range from a low temperature to a high temperature, as indicated by a dotted line in FIG.
- the temperature correction is performed for the high temperature region B and the low temperature region C.
- the temperature correction for only the high temperature region B may be sufficient.
- the low temperature correction circuit 40 is not used.
- the bias voltage V1 supplied to the low temperature correction circuit 40 is not necessary.
- the temperature correction is performed for the high temperature region B and the low temperature region C.
- the temperature correction for only the low temperature region C may be sufficient.
- the high temperature correction circuit 30 is not used.
- the bias voltage V3 supplied to the high temperature correction circuit 30 is not required, and the transistor Q8 of the bias circuit 20 is not required.
- Reference voltage generation circuit body 20 Bias circuit 30: High temperature correction circuit 40: Low temperature correction circuit 50: Conventional reference voltage generation circuit
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
常温においてほぼ一定の基準電圧を生成するバンドギャップ型の基準電圧生成回路本体（１０）と、高温になるほど増大する高温補正電流を抵抗に供給して高温時に基準電圧生成回路本体で生成される基準電圧を上昇させる高温補正回路（３０）と、低温になるほど増大する低温補正電流を前記抵抗に供給して低温時に基準電圧生成回路本体で生成される基準電圧を上昇させる低温補正回路（４０）と、温度に応じたバイアス電圧を生成し、高温補正電流を制御するとともに低温補正電流を制御するバイアス回路（２０）とを備える。
Description
本発明は、温度変化に対して安定した基準電圧を生成するバンドギャップ型の基準電圧生成回路に関する。
従来の基準電圧生成回路としては、例えば図４に示すような基準電圧生成回路５０が知られている。これはバンドギャップ型基準電圧生成回路と呼ばれるもので、ベースを出力端子１に共通接続したｎｐｎトランジスタＱ１，Ｑ２と、そのトランジスタＱ１，Ｑ２のコレクタに能動負荷として接続されるカレントミラー接続のｐｎｐトランジスタＱ３，Ｑ４と、ベースをトランジスタＱ１のコレクタに接続しコレクタをトランジスタＱ１，Ｑ２のベースと出力端子１に接続しエミッタを電源端子に接続したｐｎｐトランジスタＱ５と、直列接続の抵抗Ｒ１，Ｒ２で構成されている。抵抗Ｒ１はトランジスタＱ１のエミッタとトランジスタＱ２のエミッタ間に接続され、抵抗Ｒ２はトランジスタＱ２のエミッタと接地間に接続されている。
出力端子１に出力する基準電圧ＶＢＧは、トランジスタＱ１，Ｑ２の面積比をＱ１：Ｑ２＝ｎ：１、トランジスタＱ３，Ｑ４の面積比をＱ３：Ｑ４＝１：１、トランジスタＱ２のベース・エミッタ間電圧をＶｂｅ２とすると、次式で表される。
ここで、Ｖｔは熱電圧（＝ｋＴ／ｑ、ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：電子の電荷）であり、０．００８６ｍＶ／℃程度の正の温度係数を有するが、バイポーラトランジスタＱ２のベース・エミッタ間電圧Ｖｂｅ２は、２ｍＶ程度の負の温度係数を有している。
そこで、この２種類の温度係数を用い、それらが打ち打ち消し合うように、ｎ、Ｒ１，Ｒ２の値を設定することにより、温度変化に対して安定した基準電圧ＶＢＧを生成することができる。
しかし、実際にはバイポーラのトランジスタのベース・エミッタ間電圧Ｖｂｅは、僅かながら２次の温度係数を持っているため、図５に示すように、基準電圧ＶＢＧの温度特性が、常温領域Ａよりも高温領域Ｂと低温領域Ｃが低下する２次の温度依存性を持ってしまう。このため、車載アプリケーションのような広い温度範囲について安定性が要求されるアプリケーションでは、この僅かな温度依存性が問題となる場合がある。
そこで、このような２次の温度特性を打ち消す方法として、特許文献１にあるような方法が提案されている。
しかしながら、特許文献１に記載のような出力電圧温度特性では、産業機器、車載アプリケーションでの使用では必要十分とならない場合があった。
本発明の目的は、所定の動作温度範囲において安定した基準電圧を生成できるようにした基準電圧生成回路を提供することである。
（１）上記目的を達成するために、本発明は、抵抗の正の温度係数によりトランジスタのベース・エミッタ間電圧の負の温度係数をキャンセルすることで、常温においてほぼ一定の基準電圧を生成し高温になるほど前記常温における基準電圧よりも低下した基準電圧を生成するバンドギャップ型の基準電圧生成回路本体と、高温になるほど増大する高温補正電流を前記抵抗に供給して高温時に前記基準電圧生成回路本体で生成される基準電圧を上昇させる高温補正回路と、温度に応じたバイアス電圧を生成して前記高温補正回路に供給し前記高温補正電流を制御するバイアス回路と、を備えたことを特徴とする。
（２）本発明は、（１）に記載の基準電圧生成回路において、前記基準電圧生成回路本体は、前記抵抗の一部が第１乃至第３の抵抗の直列接続回路によって構成され、前記第１及び第２の抵抗の共通接続点に前記高温補正回路から供給される高温補正電流が供給されることを特徴とする。
（３）本発明は、（２）に記載の基準電圧生成回路において、前記高温補正回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第１０のトランジスタと、該第１０のトランジスタの出力電流が分岐してエミッタに流れる第１１及び第１２のトランジスタとを備え、前記第１１のトランジスタのコレクタは接地に接続され、前記第１２のトランジスタのコレクタは前記基準電圧生成回路本体の前記第１及び第２の抵抗の共通接続点に接続され、前記バイアス回路によって、温度が常温のときは前記第１２のトランジスタよりも前記第１１のトランジスタのコレクタ電流が大きくなるように制御され、温度が高温のときは前記第１１のトランジスタよりも第１２のトランジスタのコレクタ電流が大きくなるように制御される、ことを特徴とする。
（４）本発明は、（３）に記載の基準電圧生成回路において、前記バイアス回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第６及び第７のトランジスタと、該第６のトランジスタのコレクタから接地にかけて直列接続された第５乃至第７の抵抗と、前記第７のトランジスタのコレクタ電流が流れるダイオード接続の第９のトランジスタとを備え、前記第６及び第７の抵抗の共通接続点の電圧が前記第１１のトランジスタのベースに第３のバイアス電圧として供給され、前記第７のトランジスタのコレクタ電圧が前記第１２のトランジスタのベースに第４のバイアス電圧として供給される、ことを特徴とする。
（５）本発明は、抵抗の正の温度係数によりトランジスタのベース・エミッタ間電圧の負の温度係数をキャンセルすることで、常温においてほぼ一定の基準電圧を生成し低温になるほど前記常温における基準電圧よりも低下した基準電圧を生成するバンドギャップ型の基準電圧生成回路本体と、低温になるほど増大する低温補正電流を前記抵抗に供給して低温時に前記基準電圧生成回路本体で生成される基準電圧を上昇させる低温補正回路と、温度に応じたバイアス電圧を生成して前記低温補正回路に供給し前記低温補正電流を制御するバイアス回路と、を備えたことを特徴とする。
（６）本発明は、（５）に記載の基準電圧生成回路において、前記基準電圧生成回路本体は、前記抵抗の一部が第１乃至第３の抵抗の直列接続回路によって構成され、前記第２及び第３の抵抗の共通接続点に前記低温補正回路から供給される低温補正電流が供給されることを特徴とする。
（７）本発明は、（６）に記載の基準電圧生成回路において、前記低温補正回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第１３のトランジスタと、該第１３のトランジスタの出力電流が分岐してエミッタに流れる第１４及び第１５のトランジスタとを備え、前記第１４のトランジスタのコレクタは接地に接続され、前記第１５のトランジスタのコレクタは前記基準電圧生成回路本体の前記第２及び第３の抵抗の共通接続点に接続され、前記バイアス回路によって、温度が常温のときは前記第１５のトランジスタよりも第１４のトランジスタのコレクタ電流が大きくなるように制御され、温度が低温のときは前記第１４のトランジスタよりも第１５のトランジスタのコレクタ電流が大きくなるように制御される、ことを特徴とする。
（８）本発明は、（７）に記載の基準電圧生成回路において、前記バイアス回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第６及び第７のトランジスタと、該第６のトランジスタのコレクタから接地にかけて直列接続された第５乃至第７の抵抗と、前記第７のトランジスタのコレクタ電流が流れるダイオード接続の第９のトランジスタとを備え、前記第６のトランジスタのコレクタ電圧が前記第１５のトランジスタのベースに第１のバイアス電圧として供給され、前記第７のトランジスタのコレクタ電圧が前記第１４のトランジスタのベースに第４のバイアス電圧として供給される、ことを特徴とする。
（９）本発明は、抵抗の正の温度係数によりトランジスタのベース・エミッタ間電圧の負の温度係数をキャンセルすることで、常温においてほぼ一定の基準電圧を生成し、且つ高温になるほど及び低温になるほど前記常温における基準電圧よりも若干低下した基準電圧を生成するバンドギャップ型の基準電圧生成回路本体と、高温になるほど増大する高温補正電流を前記抵抗に供給して高温時に前記基準電圧生成回路本体で生成される基準電圧を上昇させる高温補正回路と、低温になるほど増大する低温補正電流を前記抵抗に供給して低温時に前記基準電圧生成回路本体で生成される基準電圧を上昇させる低温補正回路と、温度に応じたバイアス電圧を生成し、前記高温補正回路に供給して前記高温補正電流を制御するとともに前記低温補正回路に供給して前記低温補正電流を制御するバイアス回路と、を備えたことを特徴とする。
（１０）本発明は、（９）に記載の基準電圧生成回路において、前記基準電圧生成回路本体は、前記抵抗の一部が第１乃至第３の抵抗の直列接続回路によって構成され、前記第１及び第２の抵抗の共通接続点に前記高温補正回路から供給される高温補正電流が供給され、前記第２及び第３の抵抗の共通接続点に前記低温補正回路から供給される低温補正電流が供給されることを特徴とする。
（１１）本発明は、（１０）に記載の基準電圧生成回路において、前記高温補正回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第１０のトランジスタと、該第１０のトランジスタの出力電流が分岐してエミッタに流れる第１１及び第１２のトランジスタとを備え、前記第１１のトランジスタのコレクタは接地に接続され、前記第１２のトランジスタのコレクタは前記基準電圧生成回路本体の前記第１及び第２の抵抗の共通接続点に接続され、前記バイアス回路によって、温度が常温及び低温のときは前記第１２のトランジスタよりも第１１のトランジスタのコレクタ電流が大きくなるように制御され、温度が高温のときは前記第１１のトランジスタよりも第１２のトランジスタのコレクタ電流が大きくなるように制御され、前記低温補正回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第１３のトランジスタと、該第１３のトランジスタの出力電流が分岐してエミッタに流れる第１４及び第１５のトランジスタとを備え、前記第１４のトランジスタのコレクタは接地に接続され、前記第１５のトランジスタのコレクタは前記基準電圧生成回路本体の前記第２及び第３の抵抗の共通接続点に接続され、前記バイアス回路によって、温度が常温及び高温のときは前記第１５のトランジスタよりも第１４のトランジスタのコレクタ電流が大きくなるように制御され、温度が低温のときは前記第１４のトランジスタよりも第１５のトランジスタのコレクタ電流が大きくなるように制御される、ことを特徴とする。
（１２）本発明は、（１１）に記載の基準電圧生成回路において、前記バイアス回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第６及び第７のトランジスタと、該第６のトランジスタのコレクタから接地にかけて直列接続された第５乃至第７の抵抗と、前記第７のトランジスタのコレクタ電流が流れるダイオード接続の第９のトランジスタとを備え、前記第６のトランジスタのコレクタ電圧が前記第１５のトランジスタのベースに第１のバイアス電圧として供給され、前記第６及び第７の抵抗の共通接続点の電圧が前記第１１のトランジスタのベースに第３のバイアス電圧として供給され、前記第７のトランジスタのコレクタ電圧が前記第１２及び１４のトランジスタのベースに第４のバイアス電圧として供給される、ことを特徴とする。
（１３）本発明は、（４）に記載の基準電圧生成回路において、前記第６及び第７の抵抗に並列にダイオード接続の第８のトランジスタが接続されていることを特徴とする。
（１４）本発明は、（１２）に記載の基準電圧生成回路において、前記第６及び第７の抵抗に並列にダイオード接続の第８のトランジスタが接続されていることを特徴とする。
（１）乃至（４）に記載の発明によれば高温領域で基準電圧の温度補正を行うことができ、（５）乃至（８）に記載の発明によれば低温領域で基準電圧の温度補正を行うことができ、（９）乃至（１２）に記載の発明によれば低温領域及び高温領域で基準電圧の温度補正を行うことができるので、所望の温度範囲で基準電圧特性を平坦化することができ、これにより当該の基準電圧生成回路を備えた集積回路のアプリケーション領域を拡大できる利点がある。
＜原理構成＞
図１に本発明の基準電圧生成回路の原理構成を示す。１０は図４で説明したのと同等のバンドギャップ型の基準電圧生成回路本体、２０は温度特性を有するバイアス電圧を生成するバイアス回路、３０は高温補正回路、４０は低温補正回路である。
図１に本発明の基準電圧生成回路の原理構成を示す。１０は図４で説明したのと同等のバンドギャップ型の基準電圧生成回路本体、２０は温度特性を有するバイアス電圧を生成するバイアス回路、３０は高温補正回路、４０は低温補正回路である。
本発明では、図２の（ａ）に示すように、基準電圧生成回路本体１０で生成される基準電圧の動作温度領域を、常温領域Ａ、高温領域Ｂ、低温領域Ｃの３領域に分ける。常温領域Ａはおおよそ０～１００℃、高温領域Ｂはおおよそ１００～１５０℃、低温領域Ｃはおおよそ－５０～０℃である。そして、高温補正回路３０は、高温時（１００～１５０℃）にバイアス回路２０で生成される高温用バイアス電圧によって、高温領域Ｂでのみ基準電圧ＶＢＧ電圧を増大補正するための電流ｉ１（図２（ｂ））を生成して、基準電圧生成回路本体１０に出力する。また、低温補正回路４０は、低温時（－５０～０℃）にバイアス回路２０によって生成される低温用バイアス電圧によって、低温領域Ｃでのみ基準電圧ＶＢＧを増大補正するための電流ｉ２（図２（ｃ））を生成して基準電圧生成回路本体１０に出力する。これにより、基準電圧生成回路本体１０で生成される基準電圧ＶＢＧは、図２（ａ）に点線で示すように、全温度範囲にわたってフラットな安定した電圧にすることができる。
＜第１の実施例＞
図３に本発明の第１の実施例の基準電圧生成回路を示す。基準電圧生成回路本体１０は、図４で説明した基準電圧生成回路５０の構成の抵抗Ｒ２を３個の抵抗Ｒ２１，Ｒ２２，Ｒ２３により構成している。つまり、これらの抵抗値は、Ｒ２１＋Ｒ２２＋Ｒ２３＝Ｒ２の関係にある。
図３に本発明の第１の実施例の基準電圧生成回路を示す。基準電圧生成回路本体１０は、図４で説明した基準電圧生成回路５０の構成の抵抗Ｒ２を３個の抵抗Ｒ２１，Ｒ２２，Ｒ２３により構成している。つまり、これらの抵抗値は、Ｒ２１＋Ｒ２２＋Ｒ２３＝Ｒ２の関係にある。
バイアス回路２０は、トランジスタＱ３，Ｑ４にベースが共通接続されたｐｎｐトランジスタＱ６，Ｑ７と、トランジスタＱ６のコレクタと接地ＧＮＤとの間に接続された直列接続の抵抗Ｒ５，Ｒ６，Ｒ７と、抵抗Ｒ５とＲ６の共通接続点と接地ＧＮＤとの間に接続されたダイオード接続のｎｐｎトランジスタＱ８と、トランジスタＱ７のコレクタにダイオード接続されたｎｐｎトランジスタＱ９とにより構成されている。
高温補正回路３０は、トランジスタＱ３，Ｑ４にベースが共通接続されたｐｎｐトランジスタＱ１０と、そのトランジスタＱ１０のコレクタに一端がそれぞれ接続された抵抗Ｒ８，Ｒ９と、抵抗Ｒ８の他端にエミッタが接続されベースが抵抗Ｒ６，Ｒ７の共通接続点に接続されコレクタが接地ＧＮＤに接続されたｐｎｐトランジスタＱ１１と、抵抗Ｒ９の他端にエミッタが接続されベースがトランジスタＱ９のベースに接続されコレクタが抵抗Ｒ２１，Ｒ２２の共通接続点ノードＮ１に接続されたｐｎｐトランジスタＱ１２とで構成されている。
低温補正回路４０は、トランジスタＱ３，Ｑ４にベースが共通接続されたｐｎｐトランジスタＱ１３と、そのトランジスタＱ１３のコレクタに一端がそれぞれ接続された抵抗Ｒ１０，Ｒ１１と、抵抗Ｒ１０の他端にエミッタが接続されベースがトランジスタＱ９のベースに接続されコレクタが接地ＧＮＤに接続されたｐｎｐトランジスタＱ１４と、抵抗Ｒ１１の他端にエミッタが接続されベースがトランジスタＱ６のコレクタに接続されコレクタが抵抗Ｒ２２，Ｒ２３の共通接続点ノードＮ２に接続されたｐｎｐトランジスタＱ１５とで構成されている。
さて、本実施例の基準電圧生成回路で生成される基準電圧ＶＢＧは、常温領域Ａでは、
で表され、高温領域Ｂでは、
で表され、低温領域Ｃでは、
で表される。このように、基準電圧ＶＢＧは、高温領域Ｂでは常温領域Ａよりもｉ１×（Ｒ２２＋Ｒ２３）の電圧分だけ高くなるよう補正され、低温領域Ｃでは常温領域Ａよりもｉ２×Ｒ２３の電圧分だけ高くなるよう補正される。
で表され、高温領域Ｂでは、
で表され、低温領域Ｃでは、
で表される。このように、基準電圧ＶＢＧは、高温領域Ｂでは常温領域Ａよりもｉ１×（Ｒ２２＋Ｒ２３）の電圧分だけ高くなるよう補正され、低温領域Ｃでは常温領域Ａよりもｉ２×Ｒ２３の電圧分だけ高くなるよう補正される。
以下、詳しく説明する。ここで、バイアス回路２０において発生するバイアス電圧として、トランジスタＱ６のコレクタ電圧をＶ１、抵抗Ｒ５，Ｒ６の共通接続点の電圧をＶ２、抵抗Ｒ６，Ｒ７の共通接続点の電圧をＶ３、トランジスタＱ７のコレクタ電圧をＶ４とすると、それらのバイアス電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４が、
常温領域Ａ：Ｖ１＞Ｖ２＞Ｖ４＞Ｖ３
高温領域Ｂ：Ｖ１＞Ｖ２＞Ｖ３＞Ｖ４
低温領域Ｃ：Ｖ４＞Ｖ１＞Ｖ２＞Ｖ３
の関係になるように、抵抗Ｒ５～Ｒ７の抵抗値やトランジスタＱ５～Ｑ９の特性が設定されている。
常温領域Ａ：Ｖ１＞Ｖ２＞Ｖ４＞Ｖ３
高温領域Ｂ：Ｖ１＞Ｖ２＞Ｖ３＞Ｖ４
低温領域Ｃ：Ｖ４＞Ｖ１＞Ｖ２＞Ｖ３
の関係になるように、抵抗Ｒ５～Ｒ７の抵抗値やトランジスタＱ５～Ｑ９の特性が設定されている。
まず、常温領域Ａにおいては、上記したようにバイアス電圧はＶ１＞Ｖ２＞Ｖ４＞Ｖ３となるので、高温補正回路３０では、Ｖ４＞Ｖ３によって、トランジスタＱ１１がトランジスタＱ１２よりもコレクタ電流が大きくなり、トランジスタＱ１０のコレクタ電流のほとんどはトランジスタＱ１１に流れ、トランジスタＱ１２のコレクタ電流ｉ１はほぼゼロとなる。また、低温補正回路４０では、Ｖ１＞Ｖ４によって、トランジスタＱ１４がトランジスタＱ１５よりもコレクタ電流が大きくなり、トランジスタＱ１３のコレクタ電流のほとんどはトランジスタＱ１４を流れ、トランジスタＱ１５のコレクタ電流ｉ２はほぼゼロとなる。したがって、抵抗Ｒ２２，Ｒ２３には補正による電圧増大は発生せず、発生する基準電圧ＶＢＧは式（２）に示すようになる。
次に、高温領域Ｂにおいては、上記したようにバイアス電圧はＶ１＞Ｖ２＞Ｖ３＞Ｖ４となる。このため、高温補正回路３０では、Ｖ３＞Ｖ４によって、トランジスタＱ１２がトランジスタＱ１１よりもコレクタ電流が大きくなり、トランジスタＱ１０のコレクタ電流のほとんどはトランジスタＱ１２に流れ、トランジスタＱ１２から温度が上昇するほど増大するコレクタ電流ｉ１が流れる。また、低温補正回路４０では、Ｖ１＞Ｖ４によって、トランジスタＱ１４がトランジスタＱ１５よりもコレクタ電流が大きくなり、トランジスタＱ１３のコレクタ電流のほとんどはトランジスタＱ１４を流れ、トランジスタＱ１５のコレクタ電流ｉ２はほぼゼロとなる。したがって、抵抗Ｒ２２，Ｒ２３に電流ｉ１が流れるので、そこに生じる電圧によって、基準電圧ＶＢＧは式（３）に示すように、「ｉ１×（Ｒ２２＋Ｒ２３）」だけ高くなるよう補正される。
次に、低温領域Ｃにおいては、上記したようにバイアス電圧はＶ４＞Ｖ１＞Ｖ２＞Ｖ３となる。このため、高温補正回路３０では、Ｖ４＞Ｖ３によって、トランジスタＱ１１がトランジスタＱ１２よりもコレクタ電流が大きくなり、トランジスタＱ１０のコレクタ電流のほとんどはトランジスタＱ１１に流れ、トランジスタＱ１２のコレクタ電流ｉ１はほぼゼロとなる。また、低温補正回路４０では、Ｖ４＞Ｖ１によって、トランジスタＱ１５がトランジスタＱ１４よりもコレクタ電流が大きくなり、トランジスタＱ１３のコレクタ電流のほとんどはトランジスタＱ１５に流れ、トランジスタＱ１５から温度が低下するほど増大するコレクタ電流ｉ２が流れる。したがって、抵抗Ｒ２３に電流ｉ２が流れるので、そこに生じる電圧によって、基準電圧ＶＢＧは式（４）に示すように、「ｉ２×Ｒ２３」だけ高くなるよう補正される。
なお、高温領域Ｂにおいては、トランジスタＱ８の閾値電圧が常温領域Ａや低温領域Ｃの場合に比べて小さくなるので、その内部抵抗が低下して抵抗Ｒ６，Ｒ７に流れていた電流がそのトランジスタＱ８に分流する。このため、バイアス電圧Ｖ１～Ｖ３がトランジスタＱ８が無い場合よりも低下し、トランジスタＱ１１に流れる電流を若干増大させ、トランジスタＱ１２に過大電流が流れることを防止している。常温領域Ａや低温領域Ｃにおいては、トランジスタＱ８の閾値電圧が大きくなるので、そのトランジスタＱ８の影響は無くなる。
以上から、基準電圧生成回路本体１０から出力する基準電圧ＶＢＧは、温度が高温領域Ｂになれば高温補正回路３０によって増大するよう補正され、温度が低温領域Ｃになれば低温補正回路４０によって増大するように補正されることで、図２（ａ）の点線で示すように、低温から高温の全温度範囲にわたってほぼフラットな温度特性を実現することができる。
＜第２の実施例＞
図３の基準電圧生成回路では、高温領域Ｂ及び低温領域Ｃについて温度補正を行うようにしたが、アプリケーションによっては高温領域Ｂのみの温度補正で十分な場合がある。このように高温領域Ｂのみの温度補正を行う場合は、低温補正回路４０を使用しない。また、この低温補正回路４０に供給するバイアス電圧Ｖ１が不要になる。この場合、基準電圧生成回路本体１０では、抵抗Ｒ２２，Ｒ２３を１個の抵抗（抵抗値＝Ｒ２２＋Ｒ２３）に置き換えることができる。
図３の基準電圧生成回路では、高温領域Ｂ及び低温領域Ｃについて温度補正を行うようにしたが、アプリケーションによっては高温領域Ｂのみの温度補正で十分な場合がある。このように高温領域Ｂのみの温度補正を行う場合は、低温補正回路４０を使用しない。また、この低温補正回路４０に供給するバイアス電圧Ｖ１が不要になる。この場合、基準電圧生成回路本体１０では、抵抗Ｒ２２，Ｒ２３を１個の抵抗（抵抗値＝Ｒ２２＋Ｒ２３）に置き換えることができる。
＜第３の実施例＞
図３の基準電圧生成回路では、高温領域Ｂ及び低温領域Ｃについて温度補正を行うようにしたが、アプリケーションによっては低温領域Ｃのみの温度補正で十分な場合がある。このように低温領域Ｃのみの温度補正を行う場合は、高温補正回路３０を使用しない。また、この高温補正回路３０に供給するバイアス電圧Ｖ３が不要になり、バイアス回路２０のトランジスタＱ８も不要になる。この場合、基準電圧生成回路本体１０では抵抗Ｒ２１，Ｒ２２を１個の抵抗（抵抗値＝Ｒ２１＋Ｒ２２）に置き換えることができ、バイアス回路２０では抵抗Ｒ６，Ｒ７を１個の抵抗（抵抗値＝Ｒ６＋Ｒ７）に置き換えることができる。
図３の基準電圧生成回路では、高温領域Ｂ及び低温領域Ｃについて温度補正を行うようにしたが、アプリケーションによっては低温領域Ｃのみの温度補正で十分な場合がある。このように低温領域Ｃのみの温度補正を行う場合は、高温補正回路３０を使用しない。また、この高温補正回路３０に供給するバイアス電圧Ｖ３が不要になり、バイアス回路２０のトランジスタＱ８も不要になる。この場合、基準電圧生成回路本体１０では抵抗Ｒ２１，Ｒ２２を１個の抵抗（抵抗値＝Ｒ２１＋Ｒ２２）に置き換えることができ、バイアス回路２０では抵抗Ｒ６，Ｒ７を１個の抵抗（抵抗値＝Ｒ６＋Ｒ７）に置き換えることができる。
本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
本出願は、２０１７年１月１８日出願の日本特許出願（特願２０１７－００６３２６）及び２０１７年５月３１日出願の日本特許出願（特願２０１７－１０７８１３）に基づくものであり、その内容はここに参照として取り込まれる。
１０：基準電圧生成回路本体
２０：バイアス回路
３０：高温補正回路
４０：低温補正回路
５０：従来の基準電圧生成回路
２０：バイアス回路
３０：高温補正回路
４０：低温補正回路
５０：従来の基準電圧生成回路
Claims (14)
- 抵抗の正の温度係数によりトランジスタのベース・エミッタ間電圧の負の温度係数をキャンセルすることで、常温においてほぼ一定の基準電圧を生成し高温になるほど前記常温における基準電圧よりも低下した基準電圧を生成するバンドギャップ型の基準電圧生成回路本体と、
高温になるほど増大する高温補正電流を前記抵抗に供給して高温時に前記基準電圧生成回路本体で生成される基準電圧を上昇させる高温補正回路と、
温度に応じたバイアス電圧を生成して前記高温補正回路に供給し前記高温補正電流を制御するバイアス回路と、
を備えたことを特徴とする基準電圧生成回路。 - 請求項１に記載の基準電圧生成回路において、
前記基準電圧生成回路本体は、前記抵抗の一部が第１乃至第３の抵抗の直列接続回路によって構成され、前記第１及び第２の抵抗の共通接続点に前記高温補正回路から供給される高温補正電流が供給されることを特徴とする基準電圧生成回路。 - 請求項２に記載の基準電圧生成回路において、
前記高温補正回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第１０のトランジスタと、該第１０のトランジスタの出力電流が分岐してエミッタに流れる第１１及び第１２のトランジスタとを備え、前記第１１のトランジスタのコレクタは接地に接続され、前記第１２のトランジスタのコレクタは前記基準電圧生成回路本体の前記第１及び第２の抵抗の共通接続点に接続され、
前記バイアス回路によって、温度が常温のときは前記第１２のトランジスタよりも前記第１１のトランジスタのコレクタ電流が大きくなるように制御され、温度が高温のときは前記第１１のトランジスタよりも第１２のトランジスタのコレクタ電流が大きくなるように制御される、
ことを特徴とする基準電圧生成回路。 - 請求項３に記載の基準電圧生成回路において、
前記バイアス回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第６及び第７のトランジスタと、該第６のトランジスタのコレクタから接地にかけて直列接続された第５乃至第７の抵抗と、前記第７のトランジスタのコレクタ電流が流れるダイオード接続の第９のトランジスタとを備え、
前記第６及び第７の抵抗の共通接続点の電圧が前記第１１のトランジスタのベースに第３のバイアス電圧として供給され、
前記第７のトランジスタのコレクタ電圧が前記第１２のトランジスタのベースに第４のバイアス電圧として供給される、
ことを特徴とする基準電圧生成回路。 - 抵抗の正の温度係数によりトランジスタのベース・エミッタ間電圧の負の温度係数をキャンセルすることで、常温においてほぼ一定の基準電圧を生成し低温になるほど前記常温における基準電圧よりも低下した基準電圧を生成するバンドギャップ型の基準電圧生成回路本体と、
低温になるほど増大する低温補正電流を前記抵抗に供給して低温時に前記基準電圧生成回路本体で生成される基準電圧を上昇させる低温補正回路と、
温度に応じたバイアス電圧を生成して前記低温補正回路に供給し前記低温補正電流を制御するバイアス回路と、
を備えたことを特徴とする基準電圧生成回路。 - 請求項５に記載の基準電圧生成回路において、
前記基準電圧生成回路本体は、前記抵抗の一部が第１乃至第３の抵抗の直列接続回路によって構成され、前記第２及び第３の抵抗の共通接続点に前記低温補正回路から供給される低温補正電流が供給されることを特徴とする基準電圧生成回路。 - 請求項６に記載の基準電圧生成回路において、
前記低温補正回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第１３のトランジスタと、該第１３のトランジスタの出力電流が分岐してエミッタに流れる第１４及び第１５のトランジスタとを備え、前記第１４のトランジスタのコレクタは接地に接続され、前記第１５のトランジスタのコレクタは前記基準電圧生成回路本体の前記第２及び第３の抵抗の共通接続点に接続され、
前記バイアス回路によって、温度が常温のときは前記第１５のトランジスタよりも第１４のトランジスタのコレクタ電流が大きくなるように制御され、温度が低温のときは前記第１４のトランジスタよりも第１５のトランジスタのコレクタ電流が大きくなるように制御される、
ことを特徴とする基準電圧生成回路。 - 請求項７に記載の基準電圧生成回路において、
前記バイアス回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第６及び第７のトランジスタと、該第６のトランジスタのコレクタから接地にかけて直列接続された第５乃至第７の抵抗と、前記第７のトランジスタのコレクタ電流が流れるダイオード接続の第９のトランジスタとを備え、
前記第６のトランジスタのコレクタ電圧が前記第１５のトランジスタのベースに第１のバイアス電圧として供給され、
前記第７のトランジスタのコレクタ電圧が前記第１４のトランジスタのベースに第４のバイアス電圧として供給される、
ことを特徴とする基準電圧生成回路。 - 抵抗の正の温度係数によりトランジスタのベース・エミッタ間電圧の負の温度係数をキャンセルすることで、常温においてほぼ一定の基準電圧を生成し、且つ高温になるほど及び低温になるほど前記常温における基準電圧よりも若干低下した基準電圧を生成するバンドギャップ型の基準電圧生成回路本体と、
高温になるほど増大する高温補正電流を前記抵抗に供給して高温時に前記基準電圧生成回路本体で生成される基準電圧を上昇させる高温補正回路と、
低温になるほど増大する低温補正電流を前記抵抗に供給して低温時に前記基準電圧生成回路本体で生成される基準電圧を上昇させる低温補正回路と、
温度に応じたバイアス電圧を生成し、前記高温補正回路に供給して前記高温補正電流を制御するとともに前記低温補正回路に供給して前記低温補正電流を制御するバイアス回路と、
を備えたことを特徴とする基準電圧生成回路。 - 請求項９に記載の基準電圧生成回路において、
前記基準電圧生成回路本体は、前記抵抗の一部が第１乃至第３の抵抗の直列接続回路によって構成され、前記第１及び第２の抵抗の共通接続点に前記高温補正回路から供給される高温補正電流が供給され、前記第２及び第３の抵抗の共通接続点に前記低温補正回路から供給される低温補正電流が供給されることを特徴とする基準電圧生成回路。 - 請求項１０に記載の基準電圧生成回路において、
前記高温補正回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第１０のトランジスタと、該第１０のトランジスタの出力電流が分岐してエミッタに流れる第１１及び第１２のトランジスタとを備え、前記第１１のトランジスタのコレクタは接地に接続され、前記第１２のトランジスタのコレクタは前記基準電圧生成回路本体の前記第１及び第２の抵抗の共通接続点に接続され、
前記バイアス回路によって、温度が常温及び低温のときは前記第１２のトランジスタよりも第１１のトランジスタのコレクタ電流が大きくなるように制御され、温度が高温のときは前記第１１のトランジスタよりも第１２のトランジスタのコレクタ電流が大きくなるように制御され、
前記低温補正回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第１３のトランジスタと、該第１３のトランジスタの出力電流が分岐してエミッタに流れる第１４及び第１５のトランジスタとを備え、前記第１４のトランジスタのコレクタは接地に接続され、前記第１５のトランジスタのコレクタは前記基準電圧生成回路本体の前記第２及び第３の抵抗の共通接続点に接続され、
前記バイアス回路によって、温度が常温及び高温のときは前記第１５のトランジスタよりも第１４のトランジスタのコレクタ電流が大きくなるように制御され、温度が低温のときは前記第１４のトランジスタよりも第１５のトランジスタのコレクタ電流が大きくなるように制御される、
ことを特徴とする基準電圧生成回路。 - 請求項１１に記載の基準電圧生成回路において、
前記バイアス回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第６及び第７のトランジスタと、該第６のトランジスタのコレクタから接地にかけて直列接続された第５乃至第７の抵抗と、前記第７のトランジスタのコレクタ電流が流れるダイオード接続の第９のトランジスタとを備え、
前記第６のトランジスタのコレクタ電圧が前記第１５のトランジスタのベースに第１のバイアス電圧として供給され、
前記第６及び第７の抵抗の共通接続点の電圧が前記第１１のトランジスタのベースに第３のバイアス電圧として供給され、
前記第７のトランジスタのコレクタ電圧が前記第１２及び１４のトランジスタのベースに第４のバイアス電圧として供給される、
ことを特徴とする基準電圧生成回路。 - 請求項４に記載の基準電圧生成回路において、
前記第６及び第７の抵抗に並列にダイオード接続の第８のトランジスタが接続されていることを特徴とする基準電圧生成回路。 - 請求項１２に記載の基準電圧生成回路において、
前記第６及び第７の抵抗に並列にダイオード接続の第８のトランジスタが接続されていることを特徴とする基準電圧生成回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201780083289.XA CN110192164B (zh) | 2017-01-18 | 2017-12-19 | 基准电压生成电路 |
| DE112017006858.4T DE112017006858T5 (de) | 2017-01-18 | 2017-12-19 | Referenzspannungserzeugungsschaltung |
| US16/466,602 US10684637B2 (en) | 2017-01-18 | 2017-12-19 | Bandgap reference voltage generating circuit with temperature correction at range of high/low temperature |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017006326 | 2017-01-18 | ||
| JP2017-006326 | 2017-01-18 | ||
| JP2017-107813 | 2017-05-31 | ||
| JP2017107813A JP6873827B2 (ja) | 2017-01-18 | 2017-05-31 | 基準電圧生成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2018135215A1 true WO2018135215A1 (ja) | 2018-07-26 |
Family
ID=62909026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2017/045444 WO2018135215A1 (ja) | 2017-01-18 | 2017-12-19 | 基準電圧生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| WO (1) | WO2018135215A1 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012243054A (ja) * | 2011-05-19 | 2012-12-10 | Asahi Kasei Electronics Co Ltd | バンドギャップリファレンス回路 |
| JP2013149197A (ja) * | 2012-01-23 | 2013-08-01 | Renesas Electronics Corp | 基準電圧発生回路 |
| JP2013254359A (ja) * | 2012-06-07 | 2013-12-19 | Renesas Electronics Corp | 電圧発生回路を備える半導体装置 |
-
2017
- 2017-12-19 WO PCT/JP2017/045444 patent/WO2018135215A1/ja active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012243054A (ja) * | 2011-05-19 | 2012-12-10 | Asahi Kasei Electronics Co Ltd | バンドギャップリファレンス回路 |
| JP2013149197A (ja) * | 2012-01-23 | 2013-08-01 | Renesas Electronics Corp | 基準電圧発生回路 |
| JP2013254359A (ja) * | 2012-06-07 | 2013-12-19 | Renesas Electronics Corp | 電圧発生回路を備える半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6873827B2 (ja) | 基準電圧生成回路 | |
| CN110362144B (zh) | 基于指数补偿的低温漂高电源抑制比带隙基准电路 | |
| CN109343639B (zh) | 一种低温漂带隙基准电压电路、方法及其芯片 | |
| TWI399631B (zh) | 可快速啟動的低電壓能隙參考電壓產生器 | |
| JP2008108009A (ja) | 基準電圧発生回路 | |
| US20110012581A1 (en) | Bandgap circuit having a zero temperature coefficient | |
| TWI801414B (zh) | 用於生成一恆定電壓參考位準的方法和電路 | |
| TW201931046A (zh) | 包括帶隙參考電路的電路 | |
| WO2023097857A1 (zh) | 带隙基准电压电路及带隙基准电压的补偿方法 | |
| JP2014086000A (ja) | 基準電圧発生回路 | |
| CN108646845B (zh) | 基准电压电路 | |
| TWI716323B (zh) | 電壓產生器 | |
| CN110291486B (zh) | 基准电压产生电路和方法 | |
| JP2005122277A (ja) | バンドギャップ定電圧回路 | |
| WO2018135215A1 (ja) | 基準電圧生成回路 | |
| JP2006221370A (ja) | 定電圧発生回路 | |
| CN114115433B (zh) | 一种带隙基准电路 | |
| JP2013200767A (ja) | バンドギャップリファレンス回路 | |
| JP2016212476A (ja) | バンドギャップリファレンス回路 | |
| JP6864516B2 (ja) | レギュレータ回路 | |
| JP6136480B2 (ja) | バンドギャップリファレンス回路 | |
| CN108279729A (zh) | 用于带隙基准电路的启动电路 | |
| JP4395412B2 (ja) | 定電圧回路 | |
| JP2019153175A (ja) | バンドギャップリファレンス回路 | |
| JP2011186744A (ja) | バンドギャップ回路、低電圧検出回路及びレギュレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17892409 Country of ref document: EP Kind code of ref document: A1 |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 17892409 Country of ref document: EP Kind code of ref document: A1 |