JP2018116673A - 基準電圧生成回路 - Google Patents

基準電圧生成回路 Download PDF

Info

Publication number
JP2018116673A
JP2018116673A JP2017107813A JP2017107813A JP2018116673A JP 2018116673 A JP2018116673 A JP 2018116673A JP 2017107813 A JP2017107813 A JP 2017107813A JP 2017107813 A JP2017107813 A JP 2017107813A JP 2018116673 A JP2018116673 A JP 2018116673A
Authority
JP
Japan
Prior art keywords
reference voltage
transistor
temperature
circuit
generation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017107813A
Other languages
English (en)
Other versions
JP6873827B2 (ja
Inventor
吉田　晴彦
Haruhiko Yoshida
晴彦 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to CN201780083289.XA priority Critical patent/CN110192164B/zh
Priority to DE112017006858.4T priority patent/DE112017006858T5/de
Priority to US16/466,602 priority patent/US10684637B2/en
Priority to PCT/JP2017/045444 priority patent/WO2018135215A1/ja
Publication of JP2018116673A publication Critical patent/JP2018116673A/ja
Application granted granted Critical
Publication of JP6873827B2 publication Critical patent/JP6873827B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/463—Sources providing an output which depends on temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors

Abstract

【課題】広い動作温度範囲において安定した基準電圧を生成できるようにした基準電圧生成回路を提供する。【解決手段】抵抗の正の温度係数でトランジスタのＶｂｅの負の温度係数をキャンセルすることで、常温においてほぼ一定の基準電圧を生成し、且つ高温になるほど及び低温になるほど常温における基準電圧よりも若干低下した基準電圧を生成するバンドギャップ型の基準電圧生成回路本体１０と、高温になるほど増大する高温補正電流を前記抵抗に供給して高温時に基準電圧生成回路本体で生成される基準電圧を上昇させる高温補正回路３０と、低温になるほど増大する低温補正電流を前記抵抗に供給して低温時に基準電圧生成回路本体で生成される基準電圧を上昇させる低温補正回路４０と、温度に応じたバイアス電圧を生成し、高温補正回路に供給して高温補正電流を制御するとともに低温補正回路に供給して低温補正電流を制御するバイアス回路２０とを備える。【選択図】図１

Description

本発明は、温度変化に対して安定した基準電圧を生成するバンドギャップ型の基準電圧生成回路に関する
従来の基準電圧生成回路としては、例えば図４に示すような基準電圧生成回路５０が知られている。これはバンドギャップ型基準電圧回路と呼ばれるもので、ベースを出力端子１に共通接続したｎｐｎトランジスタＱ１，Ｑ２と、そのトランジスタＱ１，Ｑ２のコレクタに能動負荷として接続されるカレントミラー接続のｐｎｐトランジスタＱ３，Ｑ４と、ベースをトランジスタＱ１のコレクタに接続しエミッタをトランジスタＱ１，Ｑ２のベースと出力端子１に接続しコレクタを電源端子に接続したｐｎｐトランジスタＱ５と、直列接続の抵抗Ｒ１，Ｒ２で構成されている。抵抗Ｒ１はトランジスタＱ１のエミッタとトランジスタＱ２のエミッタ間に接続され、抵抗Ｒ２はトランジスタＱ２のエミッタと接地間に接続されている。
出力端子１に出力する基準電圧ＶＢＧは、トランジスタＱ１，Ｑ２の面積比をＱ１：Ｑ２＝ｎ：１、トランジスタＱ３，Ｑ４の面積比をＱ３：Ｑ４＝１：１、トランジスタＱ２のベース・エミッタ間電圧をＶｂｅ２とすると、次式で表される。
Figure 2018116673
ここで、Ｖｔは熱電圧（＝ｋＴ／ｑ、ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：電子の電荷）であり、０．００８６ｍＶ／℃程度の正の温度係数を有するが、バイポーラトランジスタＱ２のベース・エミッタ間電圧Ｖｂｅ２は、２ｍＶ程度の負の温度係数を有している。
そこで、この２種類の温度係数を用い、それらが打ち打ち消し合うように、ｎ、Ｒ１，Ｒ２の値を設定することにより、温度変化に対して安定した基準電圧ＶＢＧを生成することができる。
しかし、実際にはバイポーラのトランジスタのベース・エミッタ間電圧Ｖｂｅは、僅かながら２次の温度係数を持っているため、図５に示すように、基準電圧ＶＢＧの温度特性が、常温領域Ａよりも高温領域Ｂと低温領域Ｃが低下する２次の温度依存性を持ってしまう。このため、車載アプリケーションのような広い温度範囲について安定性が要求されるアプリケーションでは、この僅かな温度依存性が問題となる場合がある。
そこで、このような２次の温度特性を打ち消す方法として、特許文献１にあるような方法が提案されている。
特開２００９−５９１４９号公報
しかしながら、特許文献１に記載のような出力電圧温度特性では、産業機器、車載アプリケーションでの使用では必要十分とならない場合があった。
本発明の目的は、所定の動作温度範囲において安定した基準電圧を生成できるようにした基準電圧生成回路を提供することである。
上記目的を達成するために、請求項１にかかる発明は、抵抗の正の温度係数によりトランジスタのベース・エミッタ間電圧の負の温度係数をキャンセルすることで、常温においてほぼ一定の基準電圧を生成し高温になるほど前記常温における基準電圧よりも低下した基準電圧を生成するバンドギャップ型の基準電圧生成回路本体と、高温になるほど増大する高温補正電流を前記抵抗に供給して高温時に前記基準電圧生成回路本体で生成される基準電圧を上昇させる高温補正回路と、温度に応じたバイアス電圧を生成して前記高温補正回路に供給し前記高温補正電流を制御するバイアス回路と、を備えたことを特徴とする。
請求項２にかかる発明は、請求項１に記載の基準電圧生成回路において、前記基準電圧生成回路本体は、前記抵抗の一部が第１乃至第３の抵抗の直列接続回路によって構成され、前記第１及び第２の抵抗の共通接続点に前記高温補正回路から供給される高温補正電流が供給されることを特徴とする。
請求項３にかかる発明は、請求項２に記載の基準電圧生成回路において、前記高温補正回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第１０のトランジスタと、該第１０のトランジスタの出力電流が分岐してエミッタに流れる第１１及び第１２のトランジスタとを備え、前記第１１のトランジスタのコレクタは接地に接続され、前記第１２のトランジスタのコレクタは前記基準電圧生成回路本体の前記第１及び第２の抵抗の共通接続点に接続され、前記バイアス回路によって、温度が常温のときは前記第１２のトランジスタよりも前記第１１のトランジスタが深く導通するよう制御され、温度が高温のときは前記第１１のトランジスタよりも第１２のトランジスタが深く導通するよう制御される、ことを特徴とする。
請求項４にかかる発明は、請求項３に記載の基準電圧生成回路において、前記バイアス回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第６及び第７のトランジスタと、該第６のトランジスタのコレクタから接地にかけて直列接続された第５乃至第７の抵抗と、前記第７のトランジスタのコレクタ電流が流れるダイオード接続の第９のトランジスタとを備え、前記第６及び第７の抵抗の共通接続点の電圧が前記第１１のトランジスタのベースに第３のバイアス電圧として供給され、前記第７のトランジスタのコレクタ電圧が前記第１２トランジスタのベースに第４のバイアス電圧として供給される、ことを特徴とする。
請求項５にかかる発明は、抵抗の正の温度係数によりトランジスタのベース・エミッタ間電圧の負の温度係数をキャンセルすることで、常温においてほぼ一定の基準電圧を生成し低温になるほど前記常温における基準電圧よりも低下した基準電圧を生成するバンドギャップ型の基準電圧生成回路本体と、低温になるほど増大する低温補正電流を前記抵抗に供給して低温時に前記基準電圧生成回路本体で生成される基準電圧を上昇させる低温補正回路と、温度に応じたバイアス電圧を生成して前記低温補正回路に供給し前記低温補正電流を制御するバイアス回路と、を備えたことを特徴とする。
請求項６にかかる発明は、請求項５に記載の基準電圧生成回路において、前記基準電圧生成回路本体は、前記抵抗の一部が第１乃至第３の抵抗の直列接続回路によって構成され、前記第２及び第３の抵抗の共通接続点に前記低温補正回路から供給される低温補正電流が供給されることを特徴とする。
請求項７にかかる発明は、請求項６に記載の基準電圧生成回路において、前記低温補正回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第１３のトランジスタと、該第１３のトランジスタの出力電流が分岐してエミッタに流れる第１４及び第１５のトランジスタとを備え、前記第１４のトランジスタのコレクタは接地に接続され、前記第１５のトランジスタのコレクタは前記基準電圧生成回路本体の前記第２及び第３の抵抗の共通接続点に接続され、前記バイアス回路によって、温度が常温のときは前記第１５のトランジスタよりも第１４のトランジスタが深く導通するよう制御され、温度が低温のときは前記第１４のトランジスタよりも第１５のトランジスタが深く導通するよう制御される、ことを特徴とする。
請求項８にかかる発明は、請求項７に記載の基準電圧生成回路において、前記バイアス回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第６及び第７のトランジスタと、該第６のトランジスタのコレクタから接地にかけて直列接続された第５乃至第７の抵抗と、前記第７のトランジスタのコレクタ電流が流れるダイオード接続の第９のトランジスタとを備え、前記第６のトランジスタのコレクタ電圧が前記第１５のトランジスタのベースに第１のバイアス電圧として供給され、前記第７のトランジスタのコレクタ電圧が前記第１４のトランジスタのベースに第４のバイアス電圧として供給される、ことを特徴とする。
請求項９にかかる発明は、抵抗の正の温度係数によりトランジスタのベース・エミッタ間電圧の負の温度係数をキャンセルすることで、常温においてほぼ一定の基準電圧を生成し、且つ高温になるほど及び低温になるほど前記常温における基準電圧よりも若干低下した基準電圧を生成するバンドギャップ型の基準電圧生成回路本体と、高温になるほど増大する高温補正電流を前記抵抗に供給して高温時に前記基準電圧生成回路本体で生成される基準電圧を上昇させる高温補正回路と、低温になるほど増大する低温補正電流を前記抵抗に供給して低温時に前記基準電圧生成回路本体で生成される基準電圧を上昇させる低温補正回路と、温度に応じたバイアス電圧を生成し、前記高温補正回路に供給して前記高温補正電流を制御するとともに前記低温補正回路に供給して前記低温補正電流を制御するバイアス回路と、を備えたことを特徴とする。
請求項１０にかかる発明は、請求項９に記載の基準電圧生成回路において、前記基準電圧生成回路本体は、前記抵抗の一部が第１乃至第３の抵抗の直列接続回路によって構成され、前記第１及び第２の抵抗の共通接続点に前記高温補正回路から供給される高温補正電流が供給され、前記第２及び第３の抵抗の共通接続点に前記低温補正回路から供給される低温補正電流が供給されることを特徴とする。
請求項１１にかかる発明は、請求項１０に記載の基準電圧生成回路において、前記高温補正回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第１０のトランジスタと、該第１０のトランジスタの出力電流が分岐してエミッタに流れる第１１及び第１２のトランジスタとを備え、前記第１１のトランジスタのコレクタは接地に接続され、前記第１２のトランジスタのコレクタは前記基準電圧生成回路本体の前記第１及び第２の抵抗の共通接続点に接続され、前記バイアス回路によって、温度が常温及び低温のときは前記第１２のトランジスタよりも第１１のトランジスタが深く導通するよう制御され、温度が高温のときは前記第１１のトランジスタよりも第１２のトランジスタが深く導通するよう制御され、前記低温補正回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第１３のトランジスタと、該第１３のトランジスタの出力電流が分岐してエミッタに流れる第１４及び第１５のトランジスタとを備え、前記第１４のトランジスタのコレクタは接地に接続され、前記第１５のトランジスタのコレクタは前記基準電圧生成回路本体の前記第２及び第３の抵抗の共通接続点に接続され、前記バイアス回路によって、温度が常温及び高温のときは前記第１５のトランジスタよりも第１４のトランジスタが深く導通するよう制御され、温度が低温のときは前記第１４のトランジスタよりも第１５のトランジスタが深く導通するよう制御される、ことを特徴とする。
請求項１２にかかる発明は、請求項１１に記載の基準電圧生成回路において、前記バイアス回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第６及び第７のトランジスタと、該第６のトランジスタのコレクタから接地にかけて直列接続された第５乃至第７の抵抗と、前記第７のトランジスタのコレクタ電流が流れるダイオード接続の第９のトランジスタとを備え、前記第６のトランジスタのコレクタ電圧が前記第１５のトランジスタのベースに第１のバイアス電圧として供給され、前記第６及び第７の抵抗の共通接続点の電圧が前記第１１のトランジスタのベースに第３のバイアス電圧として供給され、前記第７のトランジスタのコレクタ電圧が前記第１２及び１４のトランジスタのベースに第４のバイアス電圧として供給される、ことを特徴とする。
請求項１３にかかる発明は、請求項４又は１２に記載の基準電圧生成回路において、前記第６及び第７の抵抗に並列にダイオード接続の第８のトランジスタが接続されていることを特徴とする。
請求項１乃至４にかかる発明によれば高温領域で基準電圧の温度補正を行うことができ、請求項５乃至８にかかる発明によれば低温領域で基準電圧の温度補正を行うことができ、請求項９乃至１２にかかる発明によれば低温領域及び高温領域で基準電圧の温度補正を行うことができるので、所望の温度範囲で基準電圧特性を平坦化することができ、これにより当該の基準電圧生成回路を備えた集積回路のアプリケーション領域を拡大できる利点がある。
本発明の基準電圧生成回路の原理構成のブロック図である。 （ａ）は基準電圧生成回路本体で生成される基準電圧の温度特性図、（ｂ）は高温補正回路で生成される補正電流ｉ１の温度特性図、（ｃ）は低温補正回路で生成される補正電流ｉ２の温度特性図図である。 本発明の第１の実施例の基準電圧生成回路の具体回路の回路図である。 従来の基準電圧生成回路の具体回路の回路図である。 図４の基準電圧生成回路で生成される基準電圧の温度特性図である。
＜原理構成＞
図１に本発明の基準電圧生成回路の原理構成を示す。１０は図４で説明したのと同等のバンドギャップ型の基準電圧生成回路本体、２０は温度特性を有するバイアス電圧を生成するバイアス回路、３０は高温補正回路、４０は低温補正回路である。
本発明では、図２の（ａ）に示すように、基準電圧生成回路本体１０で生成される基準電圧の動作温度領域を、常温領域Ａ、高温領域Ｂ、低温領域Ｃの３領域に分ける。常温領域Ａはおおよそ０〜１００℃、高温領域Ｂはおおよそ１００〜１５０℃、低温領域Ｃはおおよそ−５０〜０℃である。そして、高温補正回路３０は、高温時（１００〜１５０℃）にバイアス回路２０で生成される高温用バイアス電圧によって、高温領域Ｂでのみ基準電圧ＶＢＧ電圧を増大補正するための電流ｉ１（図２（ｂ））を生成して、基準電圧生成回路本体１０に出力する。また、低温補正回路４０は、低温時（−５０〜０℃）にバイアス回路２０によって生成される低温用バイアス電圧によって、低温領域Ｃでのみ基準電圧ＶＢＧを増大補正するための電流ｉ２（図２（ｃ））を生成して基準電圧生成回路本体１０に出力する。これにより、基準電圧生成回路本体１０で生成される基準電圧ＶＢＧは、図２（ａ）に点線で示すように、全温度範囲にわたってフラットな安定した電圧にすることができる。
＜第１の実施例＞
図３に本発明の第１の実施例の基準電圧生成回路を示す。基準電圧生成回路本体１０は、図４で説明した基準電圧生成回路５０の構成の抵抗Ｒ２を３個の抵抗Ｒ２１，Ｒ２２，Ｒ２３により構成している。つまり、これらの抵抗値は、Ｒ２１＋Ｒ２２＋Ｒ２３＝Ｒ２の関係にある。
バイアス回路２０は、トランジスタＱ３，Ｑ４にベースが共通接続されたｐｎｐトランジスタＱ６，Ｑ７と、トランジスタＱ６のコレクタと接地ＧＮＤとの間に接続された直列接続の抵抗Ｒ５，Ｒ６，Ｒ７と、抵抗Ｒ５とＲ６の共通接続点と接地ＧＮＤとの間に接続されたダイオード接続のｎｐｎトランジスタＱ８と、トランジスタＱ７のコレクタにダイオード接続されたｎｐｎトランジスタＱ９とにより構成されている。
高温補正回路３０は、トランジスタＱ３，Ｑ４にベースが共通接続されたｐｎｐトランジスタＱ１０と、そのトランジスタＱ１０のコレクタに一端がそれぞれ接続された抵抗Ｒ８，Ｒ９と、抵抗Ｒ８の他端にエミッタが接続されベースが抵抗Ｒ６，Ｒ７の共通接続点に接続されコレクタが接地ＧＮＤに接続されたｐｎｐトランジスタＱ１１と、抵抗Ｒ９の他端にエミッタが接続されベースがトランジスタＱ９のベースに接続されコレクタが抵抗Ｒ２１，Ｒ２２の共通接続点ノードＮ１に接続されたｐｎｐトランジスタＱ１２とで構成されている。
低温補正回路４０は、トランジスタＱ３，Ｑ４にベースが共通接続されたｐｎｐトランジスタＱ１３と、そのトランジスタＱ１３のコレクタに一端がそれぞれ接続された抵抗Ｒ１０，Ｒ１１と、抵抗Ｒ１０の他端にエミッタが接続されベースがトランジスタＱ９のベースに接続されコレクタが接地ＧＮＤに接続されたｐｎｐトランジスタＱ１４と、抵抗Ｒ１１の他端にエミッタが接続されベースがトランジスタＱ６のコレクタに接続されコレクタが抵抗Ｒ２２，Ｒ２３の共通接続点ノードＮ２に接続されたｐｎｐトランジスタＱ１５とで構成されている。
さて、本実施例の基準電圧生成回路で生成される電圧ＶＢＧは、常温領域Ａでは、
Figure 2018116673
で表され、高温領域Ｂでは、
Figure 2018116673
で表され、低温領域Ｃでは、
Figure 2018116673
で表される。このように、基準電圧ＶＢＧは、高温領域Ｂでは常温領域Ａよりもｉ１×（Ｒ２２＋Ｒ２３）の電圧分だけ高くなるよう補正され、低温領域Ｃでは常温領域Ａよりもｉ２×Ｒ２３の電圧分だけ高くなるよう補正される。
以下、詳しく説明する。ここで、バイアス回路２０において発生するバイアス電圧として、トランジスタＱ６のコレクタ電圧をＶ１、抵抗Ｒ５，Ｒ６の共通接続点の電圧をＶ２、抵抗Ｒ６，Ｒ７の共通接続点の電圧をＶ３、トランジスタＱ７のコレクタ電圧をＶ４とすると、それらのバイアス電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４が、
常温領域Ａ：Ｖ１＞Ｖ２＞Ｖ４＞Ｖ３
高温領域Ｂ：Ｖ１＞Ｖ２＞Ｖ３＞Ｖ４
低温領域Ｃ：Ｖ４＞Ｖ１＞Ｖ２＞Ｖ３
の関係になるように、抵抗Ｒ５〜Ｒ７の抵抗値やトランジスタＱ５〜Ｑ９の特性が設定されている。
まず、常温領域Ａにおいては、上記したようにバイアス電圧はＶ１＞Ｖ２＞Ｖ４＞Ｖ３となるので、高温補正回路３０では、Ｖ４＞Ｖ３によって、トランジスタＱ１１がトランジスタＱ１２よりも深く導通して、トランジスタＱ１０のコレクタ電流のほとんどはトランジスタＱ１１に流れ、トランジスタＱ１２のコレクタ電流ｉ１はほぼゼロとなる。また、低温補正回路４０では、Ｖ１＞Ｖ４によって、トランジスタＱ１４がトランジスタＱ１５よりも深く導通して、トランジスタＱ１３のコレクタ電流のほとんどはトランジスタＱ１４を流れ、トランジスタＱ１５のコレクタ電流ｉ２はほぼゼロとなる。したがって、抵抗Ｒ２２，Ｒ２３には補正による電圧増大は発生せず、発生する基準電圧ＶＢＧは式（２）に示すようになる。
次に、高温領域Ｂにおいては、上記したようにバイアス電圧はＶ１＞Ｖ２＞Ｖ３＞Ｖ４となる。このため、高温補正回路３０では、Ｖ３＞Ｖ４によって、トランジスタＱ１２がトランジスタＱ１１よりも深く導通して、トランジスタＱ１０のコレクタ電流のほとんどはトランジスタＱ１２に流れ、トランジスタＱ１２から温度が上昇するほど増大するコレクタ電流ｉ１が流れる。また、低温補正回路４０では、Ｖ１＞Ｖ４によって、トランジスタＱ１４がトランジスタＱ１５よりも深く導通して、トランジスタＱ１３のコレクタ電流のほとんどはトランジスタＱ１４を流れ、トランジスタＱ１５のコレクタ電流ｉ２はほぼゼロとなる。したがって、抵抗Ｒ２２，Ｒ２３に電流ｉ１が流れるので、そこに生じる電圧によって、基準電圧ＶＢＧは式（３）に示すように、「ｉ１×（Ｒ２２＋Ｒ２３）」だけ高くなるよう補正される。
次に、低温領域Ｃにおいては、上記したようにバイアス電圧はＶ４＞Ｖ１＞Ｖ２＞Ｖ３となる。このため、高温補正回路３０では、Ｖ４＞Ｖ３によって、トランジスタＱ１１がトランジスタＱ１２よりも深く導通して、トランジスタＱ１０のコレクタ電流のほとんどはトランジスタＱ１１に流れ、トランジスタＱ１２のコレクタ電流ｉ１はほぼゼロとなる。また、低温補正回路４０では、Ｖ４＞Ｖ１によって、トランジスタＱ１５がトランジスタＱ１４よりも深く導通して、トランジスタＱ１３のコレクタ電流のほとんどはトランジスタＱ１５に流れ、トランジスタＱ１５から温度が低下するほど増大するコレクタ電流ｉ２が流れる。したがって、抵抗Ｒ２３に電流ｉ２が流れるので、そこに生じる電圧によって、基準電圧ＶＢＧは式（４）に示すように、「ｉ２×Ｒ２３」だけ高くなるよう補正される。
なお、高温領域Ｂにおいては、トランジスタＱ８の閾値電圧が常温領域Ａや低温領域Ｃの場合に比べて小さくなるので、その内部抵抗が低下して抵抗Ｒ６，Ｒ７に流れていた電流がそのトランジスタＱ８に分流する。このため、バイアス電圧Ｖ１〜Ｖ３がトランジスタＱ８が無い場合よりも低下し、トランジスタＱ１１に流れる電流を若干増大させ、トランジスタＱ１２に過大電流が流れることを防止している。常温領域Ａや低温領域Ｃにおいては、トランジスタＱ８の閾値電圧が大きくなるので、そのトランジスタＱ８の影響は無くなる。
以上から、基準電圧生成回路本体１０から出力する基準電圧ＶＢＧは、温度が高温領域Ｂになれば高温補正回路３０によって増大するよう補正され、温度が低温領域Ｃになれば低温補正回路４０によって増大するように補正されることで、図２（ａ）の点線で示すように、低温から高温の全温度範囲にわたってほぼフラットな温度特性を実現することができる。
＜第２の実施例＞
図３の基準電圧生成回路では、高温領域Ｂ及び低温領域Ｃについて温度補正を行うようにしたが、アプリケーションによっては高温領域Ｂのみの温度補正で十分な場合がある。このように高温領域Ｂのみの温度補正を行う場合は、低温補正回路４０を使用しない。また、この低温補正回路４０に供給するバイアス電圧Ｖ１が不要になる。この場合、基準電圧生成回路本体１０では、抵抗Ｒ２２，Ｒ２３を１個の抵抗（抵抗値＝Ｒ２２＋Ｒ２３）に置き換えることができる。
＜第３の実施例＞
図３の基準電圧生成回路では、高温領域Ｂ及び低温領域Ｃについて温度補正を行うようにしたが、アプリケーションによっては低温領域Ｃのみの温度補正で十分な場合がある。このように低温領域Ｃのみの温度補正を行う場合は、高温補正回路３０を使用しない。また、この高温補正回路３０に供給するバイアス電圧Ｖ３が不要になり、バイアス回路２０のトランジスタＱ８も不要になる。この場合、基準電圧生成回路本体１０では抵抗Ｒ２１，Ｒ２２を１個の抵抗（抵抗値＝Ｒ２１＋Ｒ２２）に置き換えることができ、バイアス回路２０では抵抗Ｒ６，Ｒ７を１個の抵抗（抵抗値＝Ｒ６＋Ｒ７）に置き換えることができる。
１０：基準電圧生成回路本体
２０：バイアス回路
３０：高温補正回路
４０：低温補正回路
５０：従来の基準電圧生成回路

Claims (13)

  1. 抵抗の正の温度係数によりトランジスタのベース・エミッタ間電圧の負の温度係数をキャンセルすることで、常温においてほぼ一定の基準電圧を生成し高温になるほど前記常温における基準電圧よりも低下した基準電圧を生成するバンドギャップ型の基準電圧生成回路本体と、
    高温になるほど増大する高温補正電流を前記抵抗に供給して高温時に前記基準電圧生成回路本体で生成される基準電圧を上昇させる高温補正回路と、
    温度に応じたバイアス電圧を生成して前記高温補正回路に供給し前記高温補正電流を制御するバイアス回路と、
    を備えたことを特徴とする基準電圧生成回路。
  2. 請求項１に記載の基準電圧生成回路において、
    前記基準電圧生成回路本体は、前記抵抗の一部が第１乃至第３の抵抗の直列接続回路によって構成され、前記第１及び第２の抵抗の共通接続点に前記高温補正回路から供給される高温補正電流が供給されることを特徴とする基準電圧生成回路。
  3. 請求項２に記載の基準電圧生成回路において、
    前記高温補正回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第１０のトランジスタと、該第１０のトランジスタの出力電流が分岐してエミッタに流れる第１１及び第１２のトランジスタとを備え、前記第１１のトランジスタのコレクタは接地に接続され、前記第１２のトランジスタのコレクタは前記基準電圧生成回路本体の前記第１及び第２の抵抗の共通接続点に接続され、
    前記バイアス回路によって、温度が常温のときは前記第１２のトランジスタよりも前記第１１のトランジスタが深く導通するよう制御され、温度が高温のときは前記第１１のトランジスタよりも第１２のトランジスタが深く導通するよう制御される、
    ことを特徴とする基準電圧生成回路。
  4. 請求項３に記載の基準電圧生成回路において、
    前記バイアス回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第６及び第７のトランジスタと、該第６のトランジスタのコレクタから接地にかけて直列接続された第５乃至第７の抵抗と、前記第７のトランジスタのコレクタ電流が流れるダイオード接続の第９のトランジスタとを備え、
    前記第６及び第７の抵抗の共通接続点の電圧が前記第１１のトランジスタのベースに第３のバイアス電圧として供給され、
    前記第７のトランジスタのコレクタ電圧が前記第１２トランジスタのベースに第４のバイアス電圧として供給される、
    ことを特徴とする基準電圧生成回路。
  5. 抵抗の正の温度係数によりトランジスタのベース・エミッタ間電圧の負の温度係数をキャンセルすることで、常温においてほぼ一定の基準電圧を生成し低温になるほど前記常温における基準電圧よりも低下した基準電圧を生成するバンドギャップ型の基準電圧生成回路本体と、
    低温になるほど増大する低温補正電流を前記抵抗に供給して低温時に前記基準電圧生成回路本体で生成される基準電圧を上昇させる低温補正回路と、
    温度に応じたバイアス電圧を生成して前記低温補正回路に供給し前記低温補正電流を制御するバイアス回路と、
    を備えたことを特徴とする基準電圧生成回路。
  6. 請求項５に記載の基準電圧生成回路において、
    前記基準電圧生成回路本体は、前記抵抗の一部が第１乃至第３の抵抗の直列接続回路によって構成され、前記第２及び第３の抵抗の共通接続点に前記低温補正回路から供給される低温補正電流が供給されることを特徴とする基準電圧生成回路。
  7. 請求項６に記載の基準電圧生成回路において、
    前記低温補正回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第１３のトランジスタと、該第１３のトランジスタの出力電流が分岐してエミッタに流れる第１４及び第１５のトランジスタとを備え、前記第１４のトランジスタのコレクタは接地に接続され、前記第１５のトランジスタのコレクタは前記基準電圧生成回路本体の前記第２及び第３の抵抗の共通接続点に接続され、
    前記バイアス回路によって、温度が常温のときは前記第１５のトランジスタよりも第１４のトランジスタが深く導通するよう制御され、温度が低温のときは前記第１４のトランジスタよりも第１５のトランジスタが深く導通するよう制御される、
    ことを特徴とする基準電圧生成回路。
  8. 請求項７に記載の基準電圧生成回路において、
    前記バイアス回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第６及び第７のトランジスタと、該第６のトランジスタのコレクタから接地にかけて直列接続された第５乃至第７の抵抗と、前記第７のトランジスタのコレクタ電流が流れるダイオード接続の第９のトランジスタとを備え、
    前記第６のトランジスタのコレクタ電圧が前記第１５のトランジスタのベースに第１のバイアス電圧として供給され、
    前記第７のトランジスタのコレクタ電圧が前記第１４のトランジスタのベースに第４のバイアス電圧として供給される、
    ことを特徴とする基準電圧生成回路。
  9. 抵抗の正の温度係数によりトランジスタのベース・エミッタ間電圧の負の温度係数をキャンセルすることで、常温においてほぼ一定の基準電圧を生成し、且つ高温になるほど及び低温になるほど前記常温における基準電圧よりも若干低下した基準電圧を生成するバンドギャップ型の基準電圧生成回路本体と、
    高温になるほど増大する高温補正電流を前記抵抗に供給して高温時に前記基準電圧生成回路本体で生成される基準電圧を上昇させる高温補正回路と、
    低温になるほど増大する低温補正電流を前記抵抗に供給して低温時に前記基準電圧生成回路本体で生成される基準電圧を上昇させる低温補正回路と、
    温度に応じたバイアス電圧を生成し、前記高温補正回路に供給して前記高温補正電流を制御するとともに前記低温補正回路に供給して前記低温補正電流を制御するバイアス回路と、
    を備えたことを特徴とする基準電圧生成回路。
  10. 請求項９に記載の基準電圧生成回路において、
    前記基準電圧生成回路本体は、前記抵抗の一部が第１乃至第３の抵抗の直列接続回路によって構成され、前記第１及び第２の抵抗の共通接続点に前記高温補正回路から供給される高温補正電流が供給され、前記第２及び第３の抵抗の共通接続点に前記低温補正回路から供給される低温補正電流が供給されることを特徴とする基準電圧生成回路。
  11. 請求項１０に記載の基準電圧生成回路において、
    前記高温補正回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第１０のトランジスタと、該第１０のトランジスタの出力電流が分岐してエミッタに流れる第１１及び第１２のトランジスタとを備え、前記第１１のトランジスタのコレクタは接地に接続され、前記第１２のトランジスタのコレクタは前記基準電圧生成回路本体の前記第１及び第２の抵抗の共通接続点に接続され、
    前記バイアス回路によって、温度が常温及び低温のときは前記第１２のトランジスタよりも第１１のトランジスタが深く導通するよう制御され、温度が高温のときは前記第１１のトランジスタよりも第１２のトランジスタが深く導通するよう制御され、
    前記低温補正回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第１３のトランジスタと、該第１３のトランジスタの出力電流が分岐してエミッタに流れる第１４及び第１５のトランジスタとを備え、前記第１４のトランジスタのコレクタは接地に接続され、前記第１５のトランジスタのコレクタは前記基準電圧生成回路本体の前記第２及び第３の抵抗の共通接続点に接続され、
    前記バイアス回路によって、温度が常温及び高温のときは前記第１５のトランジスタよりも第１４のトランジスタが深く導通するよう制御され、温度が低温のときは前記第１４のトランジスタよりも第１５のトランジスタが深く導通するよう制御される、
    ことを特徴とする基準電圧生成回路。
  12. 請求項１１に記載の基準電圧生成回路において、
    前記バイアス回路は、前記基準電圧生成回路本体からバイアス電圧が供給される第６及び第７のトランジスタと、該第６のトランジスタのコレクタから接地にかけて直列接続された第５乃至第７の抵抗と、前記第７のトランジスタのコレクタ電流が流れるダイオード接続の第９のトランジスタとを備え、
    前記第６のトランジスタのコレクタ電圧が前記第１５のトランジスタのベースに第１のバイアス電圧として供給され、
    前記第６及び第７の抵抗の共通接続点の電圧が前記第１１のトランジスタのベースに第３のバイアス電圧として供給され、
    前記第７のトランジスタのコレクタ電圧が前記第１２及び１４のトランジスタのベースに第４のバイアス電圧として供給される、
    ことを特徴とする基準電圧生成回路。
  13. 請求項４又は１２に記載の基準電圧生成回路において、
    前記第６及び第７の抵抗に並列にダイオード接続の第８のトランジスタが接続されていることを特徴とする基準電圧生成回路。
JP2017107813A 2017-01-18 2017-05-31 基準電圧生成回路 Active JP6873827B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780083289.XA CN110192164B (zh) 2017-01-18 2017-12-19 基准电压生成电路
DE112017006858.4T DE112017006858T5 (de) 2017-01-18 2017-12-19 Referenzspannungserzeugungsschaltung
US16/466,602 US10684637B2 (en) 2017-01-18 2017-12-19 Bandgap reference voltage generating circuit with temperature correction at range of high/low temperature
PCT/JP2017/045444 WO2018135215A1 (ja) 2017-01-18 2017-12-19 基準電圧生成回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017006326 2017-01-18
JP2017006326 2017-01-18

Publications (2)

Publication Number Publication Date
JP2018116673A true JP2018116673A (ja) 2018-07-26
JP6873827B2 JP6873827B2 (ja) 2021-05-19

Family

ID=62985247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017107813A Active JP6873827B2 (ja) 2017-01-18 2017-05-31 基準電圧生成回路

Country Status (4)

Country Link
US (1) US10684637B2 (ja)
JP (1) JP6873827B2 (ja)
CN (1) CN110192164B (ja)
DE (1) DE112017006858T5 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900022518A1 (it) * 2019-11-29 2021-05-29 St Microelectronics Srl Circuito di riferimento bandgap, dispositivo e uso corrispondenti
US11088699B1 (en) * 2020-06-05 2021-08-10 Texas Instruments Incorporated Piecewise compensation method for ultra-low temperature drift
CN112130615B (zh) * 2020-11-25 2021-03-12 上海芯龙半导体技术股份有限公司 一种基准源电路及芯片
US11762410B2 (en) * 2021-06-25 2023-09-19 Semiconductor Components Industries, Llc Voltage reference with temperature-selective second-order temperature compensation
TWI792977B (zh) * 2022-04-11 2023-02-11 立錡科技股份有限公司 具有高次溫度補償功能的參考訊號產生電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100156384A1 (en) * 2008-12-18 2010-06-24 Erhan Ozalevli Methods and apparatus for higher-order correction of a bandgap voltage reference
JP2012243054A (ja) * 2011-05-19 2012-12-10 Asahi Kasei Electronics Co Ltd バンドギャップリファレンス回路
JP2013149197A (ja) * 2012-01-23 2013-08-01 Renesas Electronics Corp 基準電圧発生回路
JP2013254359A (ja) * 2012-06-07 2013-12-19 Renesas Electronics Corp 電圧発生回路を備える半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100478824C (zh) * 2006-12-28 2009-04-15 东南大学 输出电压可调式cmos基准电压源
JP5085238B2 (ja) 2007-08-31 2012-11-28 ラピスセミコンダクタ株式会社 基準電圧回路
US8941369B2 (en) * 2012-03-19 2015-01-27 Sandisk Technologies Inc. Curvature compensated band-gap design trimmable at a single temperature
CN103399611B (zh) * 2013-07-10 2014-12-03 电子科技大学 高精度无电阻带隙基准电压源
CN104571240B (zh) * 2013-10-09 2017-01-04 长沙学院 一种高精度带隙基准电压源
JP6411955B2 (ja) 2015-06-19 2018-10-24 株式会社ユニバーサルエンターテインメント 遊技媒体取扱装置
JP2017107813A (ja) 2015-12-11 2017-06-15 スタンレー電気株式会社 車両用灯具

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100156384A1 (en) * 2008-12-18 2010-06-24 Erhan Ozalevli Methods and apparatus for higher-order correction of a bandgap voltage reference
JP2012243054A (ja) * 2011-05-19 2012-12-10 Asahi Kasei Electronics Co Ltd バンドギャップリファレンス回路
JP2013149197A (ja) * 2012-01-23 2013-08-01 Renesas Electronics Corp 基準電圧発生回路
JP2013254359A (ja) * 2012-06-07 2013-12-19 Renesas Electronics Corp 電圧発生回路を備える半導体装置

Also Published As

Publication number Publication date
US10684637B2 (en) 2020-06-16
CN110192164B (zh) 2020-11-03
JP6873827B2 (ja) 2021-05-19
CN110192164A (zh) 2019-08-30
DE112017006858T5 (de) 2019-09-26
US20190317543A1 (en) 2019-10-17

Similar Documents

Publication Publication Date Title
JP6873827B2 (ja) 基準電圧生成回路
CN109343639B (zh) 一种低温漂带隙基准电压电路、方法及其芯片
CN110362144B (zh) 基于指数补偿的低温漂高电源抑制比带隙基准电路
US8179115B2 (en) Bandgap circuit having a zero temperature coefficient
JP2008108009A (ja) 基準電圧発生回路
TW201931046A (zh) 包括帶隙參考電路的電路
TW201525647A (zh) 帶隙參考電壓產生電路
TWI402655B (zh) 定電流電路
TWI716323B (zh) 電壓產生器
CN110291486B (zh) 基准电压产生电路和方法
JP2013200767A (ja) バンドギャップリファレンス回路
CN111293876A (zh) 一种电荷泵的线性化电路
JP2006221370A (ja) 定電圧発生回路
CN114115433B (zh) 一种带隙基准电路
WO2018135215A1 (ja) 基準電圧生成回路
JP2016212476A (ja) バンドギャップリファレンス回路
JP6864516B2 (ja) レギュレータ回路
JP6136480B2 (ja) バンドギャップリファレンス回路
TWI688205B (zh) 帶差電壓參考電路
JP2019153175A (ja) バンドギャップリファレンス回路
TWI792977B (zh) 具有高次溫度補償功能的參考訊號產生電路
CN116501121B (zh) 带隙基准电路及芯片
TWI382292B (zh) 帶隙電路
CN111309087B (zh) 一种宽电源电压范围的正温度系数电流基准源
JP2006074129A (ja) 温度特性補正回路

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20200220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210421

R150 Certificate of patent or registration of utility model

Ref document number: 6873827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150