JP4946728B2

JP4946728B2 - 電力増幅器

Info

Publication number: JP4946728B2
Application number: JP2007217269A
Authority: JP
Inventors: 和也山本; 美代宮下
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-08-23
Filing date: 2007-08-23
Publication date: 2012-06-06
Anticipated expiration: 2027-08-23
Also published as: CN101373953A; JP2009055096A; US7522001B2; CN101373953B; US20090051437A1

Description

本発明は、アイドル電流の制御性が良く、素子バラツキの影響を受け難く、安定した温度特性を持つ電力増幅器に関するものである。

現在、ＣＤＭＡをはじめとする携帯電話用電力増幅器として、ＧａＡｓ−ＨＢＴ(Heterojunction Bipolar Transistor)電力増幅器が広く用いられている。図１３は、従来のＧａＡｓ−ＨＢＴ電力増幅器を示す回路図である。点線枠内がＧａＡｓチップであり、それ以外の回路素子はモジュール基板上にチップ部品や線路によって形成されている。

図中において、Ｔｒ１，Ｔｒ２はそれぞれ前段増幅素子，後段増幅素子である。Ｂｉａｓ１は前段増幅素子を駆動する前段バイアス回路、Ｂｉａｓ２は後段増幅素子を駆動する後段バイアス回路である。

Ｖｃ１，Ｖｃ２はそれぞれ前段，後段増幅素子用のコレクタ電源端子、Ｖｃｂはバイアス回路Ｂｉａｓ１，Ｂｉａｓ２の電源端子、Ｖｒｅｆはバイアス回路Ｂｉａｓ１，Ｂｉａｓ２に制御電圧を印加する端子である。ＩＮはＲＦ信号入力端子、ＯＵＴはＲＦ出力信号端子、Ｒ１〜Ｒ４は抵抗、Ｃ１〜Ｃ１０は容量、Ｌ１，Ｌ２はインダクタである。Ｌ３〜Ｌ８は特定の電気長を有する線路でインダクタとして作用する。なお、最近では、モジュールの小型化のために、入力整合回路であるＣ１、Ｃ２、Ｌ１や、段間整合回路であるＣ３、Ｃ４、Ｌ２もＧａＡｓチップ上に集積化する場合が多い。

図１４は、従来のバイアス回路を示す回路図である。このバイアス回路は、上記の前段バイアス回路Ｂｉａｓ１又は後段バイアス回路Ｂｉａｓ２である。図中において、Ｖｒｅｆは外部から制御電圧が印加される端子、Ｔｒｂ１〜Ｔｒｂ３，Ｔｒｂ７，Ｔｒｂ８はＧａＡｓ−ＨＢＴ、Ｔｒは増幅素子、Ｒｂ１〜Ｒｂ３，Ｒｂ５〜Ｒｂ８は抵抗である。

Ｔｒｂ１を含むエミッタフォロワ回路は、対応する増幅素子Ｔｒのベース（入力端子）に制御電圧に応じた電圧を印加する。そして、端子ＲＦｉｎから入力されたＲＦ信号は、入力整合回路の容量Ｃを介して増幅素子Ｔｒのベースに入力される。そして、増幅されたＲＦ信号が、増幅素子Ｔｒのコレクタから端子ＲＦｏｕｔに出力される。

このバイアス回路は、電力増幅器の前段増幅素子及び後段増幅素子のアイドル電流を温度変化に対して一定に保つように動作する（例えば、特許文献１参照）。ここで、アイドル電流とは、ＲＦ入力電力が無い場合の電力増幅器のバイアス電流である。

図１５は、従来のＣＤＭＡ用ＨＢＴ電力増幅器の入出力特性を示す図である。入力電力Ｐｉｎが増加すると、アイドル電流Ｉｃｔｑは一定であるが、出力電力Ｐｏｕｔが増加し、総動作電流Ｉｃｔが増加する。

図１６は、従来のＣＤＭＡ用ＨＢＴ電力増幅器の歪み特性を示す図である。歪み特性は、隣接チャネル漏洩電力（ＡＣＬＲ）で表される。出力電力Ｐｏｕｔの増加と共にＡＣＬＲが増加する。この時の出力電力Ｐｏｕｔ、電力利得Ｇｐ、及び効率ＰＡＥで電力増幅器の特性の良否が決まる。

図１７は、郊外におけるＣＤＭＡ端末機内の電力増幅器の出力電力について確率分布を示す図である。０ｄＢｍ付近の低出力である確率が最も高く、２７ｄＢｍ付近の最大出力である確率は低い（例えば、非特許文献１参照）。このため、出力電力が低い時にはアイドル電流を低く抑え、出力電力が高い時にはアイドル電流を増加させて、歪み特性を満足しやすくすることが望まれる。例えば、図１８に示すように、電力増幅器のアイドル電流Ｉｃｑを所望の出力電力Ｐｏｕｔに応じて変化させることにより、アイドル電流Ｉｃｑを必要最低限に抑えることができる。しかし、この方式は複雑な制御回路を必要とする。

そこで、従来は、出力電力に応じて高いアイドル電流と低いアイドル電流をアナログ的に切り替える方式が多く採用されていた。この方式は、エンハンスメント型電界効果トランジスタ(Enhancement mode Field Effect Transistor)の場合、カレントミラー回路などを用いれば容易に実現することができる。しかし、アイドル電流をアナログ的に制御するＧａＡｓ−ＨＢＴ電力増幅器について開示している文献は少ない。

図１９は、アイドル電流をアナログ的に制御する従来のＧａＡｓ−ＨＢＴ電力増幅器を示す回路図である（例えば、非特許文献２参照）。図中において、Ｔｒは増幅素子、Ｖｃは増幅段のコレクタ電源端子、Ｖｃｂはバイアス回路のコレクタ電源端子、Ｖｒｅｆは外部から参照電圧が印加される参照端子、Ｖｍｏｄは外部から制御電圧が印加される制御端子、Ｔｒｂ１１〜Ｔｒｂ１７はＧａＡｓ−ＨＢＴ、Ｒｂ１１〜Ｒｂ１７は抵抗、Ｌは伝送線路、Ｃは容量である。端子ＲＦｉｎから入力されたＲＦ信号は、入力整合回路の容量Ｃを介して増幅素子Ｔｒのベースに入力される。そして、増幅素子ＴｒはＲＦ信号を増幅して、コレクタから端子ＲＦｏｕｔに出力する。また、Ｔｒｂ１１〜Ｔｒｂ１７及びＲｂ１１〜Ｒｂ１７からなるベース回路は、端子Ｖｍｏｄに印加された制御電圧に応じた電圧を増幅素子Ｔｒのベースに印加する。

特開２００４−３４３２４４号公報 B. Sahu and G.A.Rincon-Mora,"A high-efficiency linear RF power amplifier with a power-tracking dynamically adaptive buck-boost supply,"IEEE Trans.MTT vol.52、No.1, pp. 112-120,Jan. 2004 Y.-W. Kim, K.-C. Han, S.-Y. Hong, J.-H. Shin, "A 45% PAE/18mA quiescent current CDMA/PAM with a dynamic bias control circuit, "2004 IEEE Radio Frequency Interated Circuit (RFIC) Symposium, 2004 Digest of Technical Papers, PP. 365-368

図１９の電力増幅器では、制御電圧とアイドル電流の関係が非線形となるため、アイドル電流の制御性が悪いという問題があった。また、アイドル電流の制御機能とバイアス機能が同一の回路に組み込まれているため、素子バラツキの影響を受けやすく、かつアイドル電流の温度特性（同一の制御電圧に対するアイドル電流の温度変化）を一定にしにくいという問題があった。

本発明は、上述のような課題を解決するためになされたもので、その目的は、アイドル電流の制御性が良く、素子バラツキの影響を受け難く、安定した温度特性を持つ電力増幅器を得るものである。

本発明に係る電力増幅器は、ＲＦ信号を増幅する第１の増幅素子と、出力端子が第１の増幅素子の出力端子に接続された第２の増幅素子と、参照端子に印加された参照電圧に応じた電圧を第２の増幅素子の入力端子に印加するエミッタフォロワ回路と、参照端子と第１の増幅素子の入力端子との間に直列に接続された第１，第２の抵抗と、コレクタが参照端子に接続され、ベースに制御電圧が印加される第１のトランジスタと、第１のトランジスタのエミッタと接地点との間に接続された第３の抵抗と、第１のトランジスタのコレクタから入力した電流に比例した電流を、第１の抵抗と第２の抵抗との接続点から引き抜くカレントミラー回路とを有する。本発明のその他の特徴は以下に明らかにする。

本発明により、アイドル電流の制御性が良く、素子バラツキの影響を受け難く、安定した温度特性を持つ電力増幅器を得ることができる。

実施の形態１．
図１は、本発明の実施の形態１に係る電力増幅器を示す回路図である。Ｔｒ１は第１の増幅素子、Ｔｒ２は第２の増幅素子である。Ｖｃは増幅段のコレクタ電源端子、Ｖｃｂはバイアス回路のコレクタ電源端子、Ｖｒｅｆは外部から参照電圧（通常２．８〜２．９Ｖ）が印加される参照端子、Ｖｃｏｎは外部から制御電圧が印加される制御端子である。Ｔｒｂ１〜Ｔｒｂ５，Ｔｒａ１〜Ｔｒａ３はＧａＡｓ−ＨＢＴ、Ｒｂ１〜Ｒｂ６，Ｒａ１〜Ｒａ６は抵抗である。なお、入力整合回路及び出力整合回路は省略している。

端子ＲＦｉｎから入力されたＲＦ信号は、入力整合回路の容量Ｃ１を介して第１の増幅素子Ｔｒ１のベース（入力端子）に入力される。そして、第１の増幅素子Ｔｒ１はＲＦ信号を増幅して、コレクタ（出力端子）から端子ＲＦｏｕｔに出力する。第２の増幅素子Ｔｒ２のコレクタ（出力端子）は第１の増幅素子Ｔｒ１のコレクタに接続され、両者は伝送線路Ｌを介して電源端子Ｖｃに接続されている。第１の増幅素子Ｔｒ１のベースと第２の増幅素子Ｔｒ２のベースとの間に容量Ｃ２が接続され、第１の増幅素子Ｔｒ１と第２の増幅素子Ｔｒ２は容量結合されている。

Ｔｒｂ１のエミッタは抵抗Ｒｂ１を介してＴｒ１のベースに接続されている。Ｔｒｂ１のベースは抵抗Ｒｂ２を介して参照端子Ｖｒｅｆに接続されている。Ｔｒｂ１のコレクタは電源端子Ｖｃｂに接続されている。

Ｔｒｂ２のコレクタは抵抗Ｒｂ３を介してＴｒｂ１のエミッタに接続されている。Ｔｒｂ２のエミッタは接地されている。Ｔｒｂ３のベースは抵抗Ｒｂ２，Ｒｂ４を介して参照端子Ｖｒｅｆに接続されている。Ｔｒｂ３のコレクタは抵抗Ｒｂ５を介して電源端子Ｖｃｂに接続されている。Ｔｒｂ３のエミッタは、Ｔｒｂ２のベースに接続され、抵抗Ｒｂ６を介して接地されている。Ｔｒｂ４のベース及びコレクタは、抵抗Ｒｂ２を介して参照端子Ｖｒｅｆに接続されている。Ｔｒｂ５のベース及びコレクタはＴｒｂ４のエミッタに接続されている。Ｔｒｂ５のエミッタは接地されている。

上記の抵抗Ｒｂ３〜Ｒｂ６及びＴｒｂ１〜Ｔｒｂ３からなるエミッタフォロワ回路は、参照端子Ｖｒｅｆに印加された参照電圧に応じた電圧を第２の増幅素子Ｔｒ２のベースに印加する。

また、参照端子Ｖｒｅｆと第１の増幅素子Ｔｒ１のベースとの間に、第１の抵抗Ｒａ１と第２の抵抗Ｒａ２が直列に接続されている。第１のトランジスタＴｒａ１のコレクタは、抵抗Ｒａ３を介して参照端子Ｖｒｅｆに接続されている。制御端子Ｖｃｏｎに印加された制御電圧が、抵抗Ｒａ４を介して第１のトランジスタＴｒａ１のベースに印加される。第１のトランジスタＴｒａ１のエミッタと接地点との間に第３の抵抗Ｒａ５が接続されている。

トランジスタＴｒａ２のベース及びコレクタは抵抗Ｒａ６を介して第１のトランジスタＴｒａ１のコレクタに接続され、エミッタは接地されている。トランジスタＴｒａ３のベースはトランジスタＴｒａ２のコレクタに接続され、コレクタは第１の抵抗Ｒａ１と第２の抵抗Ｒａ２の接続点に接続され、エミッタは接地されている。これらのトランジスタＴｒａ２，Ｔｒａ３はカレントミラー回路を構成し、第１のトランジスタＴｒａ１のコレクタから入力した電流に比例した電流を、第１の抵抗Ｒａ１と第２の抵抗Ｒａ２との接続点から引き抜く。これにより、電流Ｉａ２は、制御電圧に応じて線形に変化する。

端子Ｖｃｏｎに印加された制御電圧がＬｏｗ（ＧａＡｓのｐｎ接合のビルトイン電圧Ｖｂより小さい電圧、例えば１．２Ｖ）の場合は、第１のトランジスタＴｒａ１はＯＦＦとなる。このため、電流Ｉａ３は全て電流Ｉａ４としてトランジスタＴｒａ２に流れる。Ｔｒａ２とＴｒａ３はカレントミラーを構成するため、電流Ｉａ４をミラー倍したカレント電流ＩｃがＴｒａ３に流れる。このカレント電流Ｉｃが電流Ｉａ１を全て吸収するように回路定数を設定しておくと、電流Ｉａ２が流れないので、アイドル電流Ｉｃｑ１は流れない。

一方、端子Ｖｃｏｎに印加された制御電圧がＨｉｇｈ（例えば２．５Ｖ）の場合に、第１のトランジスタＴｒａ１はＯＮとなる。この場合に電流Ｉａ３がほとんど電流Ｉａ５となり、電流Ｉａ６がほとんど流れないように回路定数を設定しておくと、カレントミラー電流Ｉｃも流れないので、電流Ｉａ１は全て電流Ｉａ２として第１の増幅素子Ｔｒ１のベースに給電され、アイドル電流Ｉｃｑ１が流れる。ただし、本実施の形態では、第２の増幅素子Ｔｒ２のアイドル電流Ｉｃｑ２は、制御電圧がＨｉｇｈかＬｏｗかに関わらず一定である。

本実施の形態では、制御端子Ｖｃｏｎに印加される制御電圧に応じて、アイドル電流をアナログ的に制御することができる。そして、高抵抗エミッタ負荷である抵抗Ｒａ５とカレントミラー回路であるＴｒａ２，Ｔｒａ３を設けたことで、図２に示すように、制御電圧とアイドル電流の関係を線形に保つことができる。従って、アイドル電流の制御性が良い。

また、増幅素子にバイアスを印加するエミッタフォロワ回路（Ｒｂ３〜Ｒｂ６，Ｔｒｂ１〜Ｔｒｂ３）と、増幅素子のアイドル電流を制御する回路（Ｒａ１〜Ｒａ６，Ｔｒａ１〜Ｔｒａ３）とを分割することにより、素子バラツキの影響を受け難く、安定した温度特性を持つことができる。

なお、エミッタフォロワ回路のＴｒｂ１及びダイオード接続のＴｒｂ４をエンハンスメント型電界効果トランジスタに変更してもよい。これにより、参照電圧（約２．８〜２．９Ｖ）を２．０Ｖ以下に低減することができる。

実施の形態２．
図３は、本発明の実施の形態２に係る電力増幅器を示す回路図である。第１の抵抗Ｒａ１と第２の抵抗Ｒａ２との接続点と第２の増幅素子Ｔｒ２のベース（入力端子）との間に、第４の抵抗Ｒａ７が接続されている。その他の構成は実施の形態１と同様である。これにより、図４に示すように、第１の増幅素子Ｔｒ１だけでなく第２の増幅素子Ｔｒ２についても、制御電圧とアイドル電流の関係を線形に保つことができる。従って、第２の増幅素子Ｔｒ２のアイドル電流を高出力電力動作時に増加させることができるので、より歪みにくい出力特性を得ることができる。

実施の形態３．
図５は、本発明の実施の形態３に係る電力増幅器を示す回路図である。第２のトランジスタＴｒａ４のベース及びコレクタが参照端子Ｖｒｅｆに接続されている。第１の抵抗Ｒａ１と第２の抵抗Ｒａ２との接続点と第２のトランジスタＴｒａ４のエミッタとの間に接第５の抵抗Ｒａ８が接続されている。その他の構成は実施の形態１と同様である。

実施の形態１では、制御電圧が一定であれば第１の増幅素子Ｔｒ１のアイドル電流Ｉｃｑ１は温度が変化しても一定である。そして、アイドル電流が一定であればＨＢＴ電力増幅器の利得は温度上昇に伴って低下する。従って、電力増幅器の利得が温度上昇に伴って低下するという問題があった。一方、本実施の形態３では、温度上昇に伴って第１の増幅素子Ｔｒ１のアイドル電流Ｉｃｑ１を増加させることができる。従って、温度上昇に対して電力増幅器の利得を一定に保つことができる。

実施の形態４．
図６は、本発明の実施の形態４に係る電力増幅器を示す回路図である。第１の抵抗Ｒａ１と第２の抵抗Ｒａ２との接続点と第２の増幅素子Ｔｒ２のベース（入力端子）との間に、第４の抵抗Ｒａ７が接続されている。その他の構成は実施の形態３と同様である。これにより、実施の形態１〜３の効果を得ることができる。

実施の形態５．
図７は、本発明の実施の形態５に係る電力増幅器を示す回路図である。容量Ｃ２が無く、第１の増幅素子Ｔｒ１のベース（入力端子）と第２の増幅素子Ｔｒ２のベース（入力端子）が短絡されている。その他の構成は実施の形態１と同様である。これにより、図８に示すように、アイドル電流の制御量は小さくなる。しかし、実施の形態１に比べて回路を簡単化（小型化）することができる。

実施の形態６．
図９は、本発明の実施の形態６に係る電力増幅器を示す回路図である。実施の形態１とは、増幅素子のアイドル電流を制御する回路の構成が異なる。即ち、第１のトランジスタＴｒａ１１のドレインが参照端子に接続されている。制御端子Ｖｃｏｎに印加された制御電圧が、抵抗Ｒａ１１を介して、第１のトランジスタＴｒａ１１のゲートに印加される。第１のトランジスタＴｒａ１１のソースと接地点との間に抵抗Ｒａ１２が接続されている。第１の抵抗Ｒａ１３の一端が第１のトランジスタＴｒａ１１のソースに接続されている。第２のトランジスタＴｒａ１２のゲート及びドレインが第１の抵抗Ｒａ１３の他端に接続され、ソースが接地されている。第２のトランジスタＴｒａ１２のドレインと第１の増幅素子Ｔｒ１のゲート（入力端子）との間に第２の抵抗Ｒａ１４が接続されている。なお、抵抗Ｒａ１２が無くても動作上支障はない。

ここで、本実施の形態６に係る電力増幅器は、単なるＨＢＴプロセスではなく、ＢｉＦＦｒプロセスの使用を前提にしている。即ち、第１の増幅素子Ｔｒ１及び第１，第２のトランジスタＴｒａ１１，Ｔｒａ１２をエンハンスメント型電界効果トランジスタで形成している。

エンハンスメント型電界効果トランジスタの閾値電圧Ｖｔｈは０．１〜０．２Ｖであり、ＧａＡｓのｐｎ接合のビルトイン電圧Ｖｂ（１．２Ｖ）に比べて低い。従って、制御端子Ｖｃｏｎに印加された制御電圧をそのままＴｒａ１２，Ｔｒ１のカレントミラーの参照電流に使用することができる。即ち、制御電圧が０Ｖの場合は、電流Ｉａ１１が流れないので、第１の増幅素子Ｔｒ１のアイドル電流Ｉｃｑ１も流れない。一方、制御電圧がＨｉｇｈ（２．５Ｖ）の場合は、電流Ｉａ１１が流れるので、電流Ｉａ１１をミラー倍したアイドル電流Ｉｃｑ１が第１の増幅素子Ｔｒ１に流れる。

本実施の形態では、制御端子Ｖｃｏｎに印加される制御電圧に応じて、アイドル電流をアナログ的に制御することができる。そして、制御電圧の増加に対して電流Ｉａ１１の増加は線形なので、図１０に示すように、制御電圧とアイドル電流の関係を線形に保つことができる。従って、アイドル電流の制御性が良い。

また、増幅素子にバイアスを印加するエミッタフォロワ回路（Ｒｂ３〜Ｒｂ６，Ｔｒｂ１〜Ｔｒｂ３）と、増幅素子のアイドル電流を制御する回路（Ｒａ１１〜Ｒａ１４，Ｔｒａ１１〜Ｔｒａ１２）とを分割することにより、素子バラツキの影響を受け難く、安定した温度特性を持つことができる。

また、増幅素子のアイドル電流を制御する回路においてエンハンスメント型電界効果トランジスタを用いたため、制御電圧の最低値を図２のＶｂｅ（約１．２Ｖ）から２Ｖｔｈ（約０．２〜０。４Ｖ）に低減することができる。

実施の形態７．
図１１は、本発明の実施の形態７に係る電力増幅器を示す回路図である。第２のトランジスタＴｒａ１２のドレインと第２の増幅素子Ｔｒ２のベース（入力端子）との間に第３の抵抗Ｒａ１５が接続されている。その他の構成は実施の形態６と同様である。これにより、図１２に示すように、第１の増幅素子Ｔｒ１だけでなく第２の増幅素子Ｔｒ２についても、制御電圧とアイドル電流の関係を線形に保つことができる。従って、第２の増幅素子Ｔｒ２のアイドル電流を高出力電力動作時に増加させることができるので、より歪みにくい出力特性を得ることができる。

本発明の実施の形態１に係る電力増幅器を示す回路図である。図１の電力増幅器における制御電圧とアイドル電流の関係を示す図である。本発明の実施の形態２に係る電力増幅器を示す回路図である。図３の電力増幅器における制御電圧とアイドル電流の関係を示す図である。本発明の実施の形態３に係る電力増幅器を示す回路図である。本発明の実施の形態４に係る電力増幅器を示す回路図である。本発明の実施の形態５に係る電力増幅器を示す回路図である。図７の電力増幅器における制御電圧とアイドル電流の関係を示す図である。本発明の実施の形態６に係る電力増幅器を示す回路図である。図９の電力増幅器における制御電圧とアイドル電流の関係を示す図である。本発明の実施の形態７に係る電力増幅器を示す回路図である。図１１の電力増幅器における制御電圧とアイドル電流の関係を示す図である。従来のＧａＡｓ−ＨＢＴ電力増幅器を示す回路図である。従来のバイアス回路を示す回路図である。従来のＣＤＭＡ用ＨＢＴ電力増幅器の入出力特性を示す図である。従来のＣＤＭＡ用ＨＢＴ電力増幅器の歪み特性を示す図である。郊外におけるＣＤＭＡ端末機内の電力増幅器の出力電力について確率分布を示す図である。アイドル電流を出力電力に応じて変化させる方式を説明するための図である。アイドル電流をアナログ的に制御する従来のＧａＡｓ−ＨＢＴ電力増幅器を示す回路図である

符号の説明

Ｃ２容量
Ｒａ１第１の抵抗
Ｒａ２第２の抵抗
Ｒａ５第３の抵抗
Ｒａ７第４の抵抗
Ｒａ８第５の抵抗
Ｒａ１１第１の抵抗
Ｒａ１３第２の抵抗
Ｒａ１４第３の抵抗
Ｒａ１５第４の抵抗
Ｒｂ３〜Ｒｂ６抵抗（エミッタフォロワ回路）
Ｔｒ１第１の増幅素子
Ｔｒ２第２の増幅素子
Ｔｒａ１第１のトランジスタ
Ｔｒａ２，Ｔｒａ３ＧａＡｓ−ＨＢＴ（カレントミラー回路）
Ｔｒａ４第２のトランジスタ
Ｔｒａ１１第１のトランジスタ
Ｔｒａ１２第２のトランジスタ
Ｔｒｂ１〜Ｔｒｂ５ＧａＡｓ−ＨＢＴ（エミッタフォロワ回路）
Ｖｒｅｆ参照端子

Claims

ＲＦ信号を増幅する第１の増幅素子と、
出力端子が前記第１の増幅素子の出力端子に接続され、前記ＲＦ信号を増幅する第２の増幅素子と、
参照端子に印加された参照電圧に応じた電圧を前記第２の増幅素子の入力端子に印加するエミッタフォロワ回路と、
前記参照端子と前記第１の増幅素子の入力端子との間に直列に接続された第１，第２の抵抗と、
コレクタが前記参照端子に接続され、ベースに制御電圧が印加される第１のトランジスタと、
前記第１のトランジスタのエミッタと接地点との間に接続された第３の抵抗と、
前記第１のトランジスタのコレクタから入力した電流に比例した電流を、前記第１の抵抗と前記第２の抵抗との接続点から引き抜くカレントミラー回路とを有することを特徴とする電力増幅器。
前記第１の抵抗と前記第２の抵抗との接続点と前記第２の増幅素子の入力端子との間に接続された第４の抵抗を更に有することを特徴とする請求項１に記載の電力増幅器。
ベース及びコレクタが前記参照端子に接続された第２のトランジスタと、
前記第１の抵抗と前記第２の抵抗との接続点と前記第２のトランジスタのエミッタとの間に接続された第５の抵抗とを更に有することを特徴とする請求項１又は２に記載の電力増幅器。
前記第１の増幅素子の入力端子と前記第２の増幅素子の入力端子との間に接続された容量を更に有することを特徴とする請求項１〜３の何れか１項に記載の電力増幅器。
前記第１の増幅素子の入力端子と前記第２の増幅素子の入力端子が短絡されていることを特徴とする請求項１〜３の何れか１項に記載の電力増幅器。
ＲＦ信号を増幅する第１の増幅素子と、
出力端子が前記第１の増幅素子の出力端子に接続され、前記ＲＦ信号を増幅する第２の増幅素子と、
参照端子に印加された参照電圧に応じた電圧を前記第２の増幅素子の入力端子に印加するエミッタフォロワ回路と、
ドレインが前記参照端子に接続され、ゲートに制御電圧が印加される第１のトランジスタと、
一端が前記第１のトランジスタのソースに接続された第１の抵抗と、
ゲート及びドレインが前記第１の抵抗の他端に接続され、ソースが接地された第２のトランジスタと、
前記第２のトランジスタのドレインと前記第１の増幅素子の入力端子との間に接続された第２の抵抗とを有し、
前記第１の増幅素子及び前記第１，第２のトランジスタは、エンハンスメント型電界効果トランジスタであり、
前記第２のトランジスタのドレインと前記第２の増幅素子の入力端子との間に接続された第３の抵抗を更に有することを特徴とする電力増幅器。