JP2017143388A - 電力増幅回路 - Google Patents

Abstract

【課題】中間電力出力時の利得伸長を抑制しつつ消費電流を低減する。【解決手段】電力増幅回路は、第１の信号が入力され第１の信号を増幅した第２の信号を出力する第１の増幅器と、第１の増幅器にバイアス電流又はバイアス電圧を供給するバイアス回路と、第１の信号の信号レベルに応じた制御電圧を生成する制御電圧生成回路と、を備え、バイアス回路は、バイアス電流又はバイアス電圧を出力する第１のトランジスタと、第１のトランジスタのエミッタ又はソースと接地との間に設けられた第２のトランジスタと、ベース又はゲートに制御電圧が供給されエミッタ又はソースから第２のトランジスタのベース又はゲートに第１の電流又は電圧を供給する第３のトランジスタと、を備え、信号レベルが第１のレベルの場合における第１の電流又は電圧の値は、信号レベルが第２のレベルの場合における第１の電流又は電圧の値より大きく、第１のレベルは第２のレベルより高い。【選択図】図３

Description

本発明は、電力増幅回路に関する。

携帯電話等の移動体通信機においては、基地局へ送信する無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために電力増幅回路が用いられる。電力増幅回路では、電力増幅用のトランジスタにバイアス電流又はバイアス電圧を供給するためのバイアス回路が用いられる。例えば、特許文献１には、ダイオード接続されたトランジスタ（ＴＲ２，ＴＲ３）、整流用エミッタフォロアトランジスタ（ＴＲ４）、及び定電流源トランジスタ（ＴＲ５）により構成されるバイアス回路が開示されている。

特開２００５−２２８１９６号公報

電力増幅回路においては、中間電力出力時に利得伸長（Ｇａｉｎ Ｅｘｐａｎｓｉｏｎ）が起こり得る。この利得伸長が起こることで、電力増幅回路の利得の線形性がなくなるため、電力増幅回路の線形性が悪化する。この問題に対処するため、例えば特許文献１に開示されるバイアス回路のように、トランジスタ（ＴＲ４）のエミッタと基準電位の間に、定電流源として動作するトランジスタ（ＴＲ５）を設ける構成が考えられる。これにより、高周波信号の振幅増加に伴うトランジスタ（ＴＲ４）のエミッタ電圧の変動が抑制される。そして、中間電力出力時におけるバイアス電流の平均値の増加も抑制される。これにより、高周波増幅トランジスタ（ＴＲ１）の利得伸長が抑制されて、電力増幅回路の線形性が改善する。しかし、当該バイアス回路では、小信号入力時においてもトランジスタ（ＴＲ５）が常にオン状態であるため、トランジスタ（ＴＲ５）に一定量の電流が流れてしまう。従って、小信号入力時に、トランジスタ（ＴＲ１）の消費電流が減るにもかかわらず、当該バイアス回路の消費電流が減らないため、小信号入力時の電力付加効率が低下する、という問題がある。ここでの利得伸長とは、中間電力出力領域における出力電力の増加に伴う利得増加を指す。

本発明はかかる事情に鑑みてなされたものであり、電力増幅回路における中間電力出力時の利得伸長を抑制しつつ、小電力出力時のバイアス回路の消費電流を低減する電力増幅回路を提供することを目的とする。

かかる目的を達成するため、本発明の一側面に係る電力増幅回路は、第１の信号が入力され、第１の信号を増幅した第２の信号を出力する第１の増幅器と、第１の増幅器にバイアス電流又はバイアス電圧を供給するバイアス回路と、第１の信号の信号レベルに応じた制御電圧を生成する制御電圧生成回路と、を備え、バイアス回路は、エミッタ又はソースからバイアス電流又はバイアス電圧を出力する第１のトランジスタと、第１のトランジスタのエミッタ又はソースと接地との間に設けられた第２のトランジスタと、ベース又はゲートに制御電圧が供給され、エミッタ又はソースから第２のトランジスタのベース又はゲートに第１の電流又は電圧を供給する第３のトランジスタと、を備え、第１の信号の信号レベルが第１のレベルの場合における第１の電流又は電圧の値は、第１の信号の信号レベルが第２のレベルの場合における第１の電流又は電圧の値より大きく、第１のレベルは第２のレベルより高い。

本発明によれば、電力増幅回路における中間電力出力時の利得伸長を抑制しつつ、小電力出力時のバイアス回路の消費電流を低減する電力増幅回路を提供することができる。

本発明の一実施形態である電力増幅回路１００の構成を示す図である。 増幅器１１０の構成の一例を示す図である。 バイアス回路１２０の構成の一例を示す図である。 制御電圧生成回路１４０の構成の一例を示す図である。 制御電圧生成回路１４０におけるバイポーラトランジスタ４２０，４２４を流れる電流のシミュレーション結果を示すグラフである。 制御電圧生成回路１４０における電圧Ｖａｃ，Ｖｃｏｎｔ１のシミュレーション結果を示すグラフである。

以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本発明の一実施形態である電力増幅回路１００の構成を示す図である。電力増幅回路１００は、ＲＦ信号ＲＦｉｎを増幅し、出力信号ＲＦｏｕｔを出力する。

図１に示すように、電力増幅回路１００は、増幅器１１０，１１１、バイアス回路１２０，１２１、整合回路１３０，１３１，１３２、及び制御電圧生成回路１４０を備える。

増幅器１１０，１１１は、二段の増幅回路を構成している。増幅器１１０（第１の増幅器）（ドライブ段）は、整合回路１３０を通って入力されるＲＦ信号ＲＦｉｎ（第１の信号）を増幅して、ＲＦ信号ＲＦｏｕｔ２（第２の信号）を出力する。増幅器１１０から出力されるＲＦ信号ＲＦｏｕｔ２は、整合回路１３１を通って増幅器１１１に入力される。増幅器１１１（パワー段）は、ＲＦ信号ＲＦｏｕｔ２を増幅して、整合回路１３２を通じて出力信号ＲＦｏｕｔを出力する。

図２は、増幅器１１０の構成の一例を示す図である。図２に示すように、増幅器１１０は、バイポーラトランジスタ２００、インダクタ２１０、キャパシタ２２０、及び抵抗素子２３０を備える。バイポーラトランジスタ２００は、コレクタにインダクタ２１０を通じて電源電圧Ｖｃｃが供給され、ベースにキャパシタ２２０を通じてＲＦ信号ＲＦｉｎが入力され、エミッタが接地される。また、バイポーラトランジスタ２００のベースには、抵抗素子２３０を通じてバイアス電流Ｉｂｉａｓ１又はバイアス電圧が供給される。そして、バイポーラトランジスタ２００のコレクタからＲＦ信号ＲＦｏｕｔ２が出力される。増幅器１１１も同様の構成である。なお、増幅器の段数は二段に限られず、一段であってもよく、三段以上であってもよい。また、本実施形態においては、トランジスタの例としてヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を用いて説明したが、トランジスタとして、電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いてもよい。

図１に戻り、バイアス回路１２０，１２１は、それぞれ、増幅器１１０，１１１にバイアス電流又はバイアス電圧を供給する。本実施形態では、バイアス回路１２０，１２１は、それぞれ、増幅器１１０，１１１にバイアス電流Ｉｂｉａｓ１，Ｉｂｉａｓ２を供給するものとして説明する。バイアス電流Ｉｂｉａｓ１，Ｉｂｉａｓ２は、電力増幅回路１００の外部から供給される電圧Ｖｂ１，Ｖｂ２、及び制御電圧生成回路１４０から供給される制御電圧Ｖｃｏｎｔ１，Ｖｃｏｎｔ２に基づいて調整される。バイアス回路１２０，１２１の構成の詳細は後述する。

整合回路１３０，１３１，１３２は、回路間のインピーダンスをマッチングさせるために設けられている。整合回路１３０，１３１，１３２はそれぞれ、例えばインダクタやキャパシタを用いて構成される。

制御電圧生成回路１４０は、ＲＦ信号ＲＦｉｎの信号レベルに応じた制御電圧Ｖｃｏｎｔ１，Ｖｃｏｎｔ２を生成する。制御電圧Ｖｃｏｎｔ１，Ｖｃｏｎｔ２は、電力増幅回路１００の外部から供給される電圧Ｖｂ３及び電圧Ｖｒｅｇに基づいて調整される。制御電圧生成回路１４０の構成の詳細は後述する。

図３は、バイアス回路１２０の構成の一例を示す図である。なお、バイアス回路１２１の構成は、バイアス回路１２０と同様であるため、詳細な説明は省略する。

図３に示すように、バイアス回路１２０は、バイポーラトランジスタ３００，３０１，３０２，３０３，３０４、及びキャパシタ３１０を備える。

バイポーラトランジスタ３００，３０１、及びキャパシタ３１０は、所定レベルの電圧を生成するように構成される。具体的には、バイポーラトランジスタ３００は、コレクタとベースが接続され（以下、ダイオード接続と呼ぶ）、コレクタに電圧Ｖｂ１が供給され、エミッタがバイポーラトランジスタ３０１のコレクタに接続される。バイポーラトランジスタ３０１は、ダイオード接続され、コレクタがバイポーラトランジスタ３００のエミッタに接続され、エミッタが接地される。キャパシタ３１０は、第１の端子がバイポーラトランジスタ３００のベースに接続され、第２の端子が接地される。

上述の構成により、バイポーラトランジスタ３００のベースに、所定レベルの電圧（例えば、２．６Ｖ程度）が生成される。なお、バイポーラトランジスタ３００，３０１の代わりにダイオードを用いてもよい。

バイポーラトランジスタ３０２（第１のトランジスタ）は、コレクタに電源電圧Ｖｃｃが供給され、ベースがバイポーラトランジスタ３００のベースに接続され、エミッタがバイポーラトランジスタ３０３（第２のトランジスタ）のコレクタに接続される。バイポーラトランジスタ３０２は、エミッタから、増幅器１１０（例えば、バイポーラトランジスタ２００のベース）にバイアス電流Ｉｂｉａｓ１を供給する。

バイポーラトランジスタ３０３（第２のトランジスタ）は、コレクタがバイポーラトランジスタ３０２のエミッタに接続され、ベースがバイポーラトランジスタ３０４（第３のトランジスタ）のエミッタに接続され、エミッタが接地される。バイポーラトランジスタ３０３は、ベースに供給される電流に応じて、バイポーラトランジスタ３０２のエミッタと接地との間の電流を調整する機能を有する。

バイポーラトランジスタ３０４（第３のトランジスタ）は、コレクタに電源電圧Ｖｃｃが供給され、ベースに制御電圧Ｖｃｏｎｔ１が供給され、エミッタがバイポーラトランジスタ３０３のベースに接続される。バイポーラトランジスタ３０４は、制御電圧生成回路１４０から供給される制御電圧Ｖｃｏｎｔ１に応じて、バイポーラトランジスタ３０３のベースに供給する電流（第１の電流）を調整する機能を有する。

次に、バイアス回路１２０の動作について説明する。バイアス回路１２０は、電力増幅回路１００に入力されるＲＦ信号ＲＦｉｎの信号レベルが比較的大きく（第１のレベル）、出力信号ＲＦｏｕｔの電力が比較的大きい場合（以下、中間電力出力時と呼ぶ）は、バイポーラトランジスタ３０４及びバイポーラトランジスタ３０３に流れる電流を増加させる。これにより、増幅器１１０の高周波振幅動作に起因したＩｂｉａｓ１端子から逆流する電流を、バイポーラトランジスタ３０３のコレクタ−エミッタ間電流として接地端子に流すことができる。このため、バイポーラトランジスタ３０２のベース−エミッタ接合のダイオードによる整流特性に起因したバイポーラトランジスタ３０２のエミッタ電流の増加を抑制することができる。従って、中間電力出力時における、バイアス電流の増加に起因した利得伸長が低減される。

一方、電力増幅回路１００に入力されるＲＦ信号ＲＦｉｎの信号レベルが比較的小さく（第２のレベル）、出力信号ＲＦｏｕｔの電力が比較的小さい場合（以下、小電力出力時と呼ぶ）は、バイポーラトランジスタ３０４及びバイポーラトランジスタ３０３を流れる電流を低減させる。これにより、バイポーラトランジスタ３０２のエミッタと接地との間の電流を低減させる。ここで、小電力出力時は、中間電力出力時に比較して、前述のＩｂｉａｓ１端子から逆流する電流が少ない。このため、バイポーラトランジスタ３０２のエミッタ電流の増加を抑制するために必要なバイポーラトランジスタ３０３のコレクタ−エミッタ間電流も少ない。従って、ＲＦ信号ＲＦｉｎの信号レベルの低下に伴って、バイポーラトランジスタ３０３を流れる電流を減らしたとしても、利得伸長を十分抑制でき、消費電流も低減できる。

次に、バイポーラトランジスタ３０３，３０４を制御する制御電圧Ｖｃｏｎｔ１の生成方法について、図４を参照しつつ説明する。なお、制御電圧Ｖｃｏｎｔ２については、制御電圧Ｖｃｏｎｔ１と同様であるため、詳細な説明は省略する。

図４は、制御電圧生成回路１４０の構成の一例を示す図である。図４に示すように、制御電圧生成回路１４０は、レプリカ回路４００、及び電圧出力回路４１０を備える。

レプリカ回路４００は、増幅器１１０の増幅動作を模擬する回路である。すなわち、レプリカ回路４００は、増幅器１１０と同様にＲＦ信号ＲＦｉｎを増幅し、ＲＦ信号ＲＦｏｕｔ３（第３の信号）を出力する。当該ＲＦ信号ＲＦｏｕｔ３は、電圧出力回路４１０において電圧値に変換される。そして、当該電圧に基づいて制御電圧Ｖｃｏｎｔ１，Ｖｃｏｎｔ２が生成される。以下に、制御電圧生成回路１４０が備える各々の回路の構成について、詳細に説明する。

レプリカ回路４００は、バイポーラトランジスタ４２０，４２１，４２２，４２３、キャパシタ４３０，４３１、抵抗素子４４０を備える。

バイポーラトランジスタ４２０（第２の増幅器）は、増幅器１１０が備えるバイポーラトランジスタ２００の増幅動作を模擬する。バイポーラトランジスタ４２０は、コレクタが抵抗素子４４１の他端に接続され、ベースが抵抗素子４４０の他端及びキャパシタ４３０の一端に接続され、エミッタが接地される。また、バイポーラトランジスタ４２０のベースには、キャパシタ４３０を通じてＲＦ信号ＲＦｉｎが入力され、当該信号を増幅したＲＦ信号ＲＦｏｕｔ３がコレクタから出力される。

キャパシタ４３０は、一端がバイポーラトランジスタ４２０のベースに接続され、他端にＲＦ信号ＲＦｉｎが入力される。キャパシタ４３０は、ＲＦ信号ＲＦｉｎの直流成分を除去するとともに、バイポーラトランジスタ４２３のエミッタから流れる電流の直流成分の増幅器１１０への供給を防ぐ。

バイポーラトランジスタ４２１，４２２，４２３、キャパシタ４３１、及び抵抗素子４４０は、バイポーラトランジスタ４２０にバイアス電流又はバイアス電圧を供給するためのバイアス回路を構成する。具体的には、バイポーラトランジスタ４２１，４２２、及びキャパシタ４３１は、バイポーラトランジスタ４２１のベースに所定レベルの電圧（例えば、２．６Ｖ程度）を生成する。これらの構成は、バイアス回路１２０と同様であるため、詳細な説明は省略する。バイポーラトランジスタ４２３は、コレクタに電圧Ｖｒｅｇが供給され、ベースがバイポーラトランジスタ４２１のベースに接続され、エミッタが抵抗素子４４０の一端に接続される。抵抗素子４４０は、一端がバイポーラトランジスタ４２３のエミッタに接続され、他端がバイポーラトランジスタ４２０のベースに接続される。

上述の構成により、バイポーラトランジスタ４２３のエミッタから、抵抗素子４４０を通じて、バイポーラトランジスタ４２０のベースにバイアス電流又はバイアス電圧が供給される。

次に、電圧出力回路４１０の構成について説明する。電圧出力回路４１０は、電流電圧変換回路４５０、フィルタ回路４６０、及び電圧レベル変換回路４７０を備える。

電流電圧変換回路４５０は、バイポーラトランジスタ４２０から出力されるＲＦ信号ＲＦｏｕｔ３に応じた電圧Ｖａｃ（第２の電圧）を出力する回路である。電流電圧変換回路４５０は、抵抗素子４４１を備える。抵抗素子４４１は、一端に電圧Ｖｒｅｇが供給され、他端がバイポーラトランジスタ４２０のコレクタに接続される。抵抗素子４４１には、ＲＦ信号ＲＦｏｕｔ３の電流に応じた電流Ｉ１が流れる。ここで、抵抗素子４４１の抵抗値をＲ１とすると、抵抗素子４４１の他端には、電圧ＶｒｅｇからＲ１×Ｉ１分降下した電圧Ｖａｃが生成される。電流Ｉ１は、ＲＦ信号ＲＦｏｕｔ３に応じたものであるため、電圧Ｖａｃも、ＲＦ信号ＲＦｏｕｔ３に応じたものとなる。

フィルタ回路４６０は、抵抗素子４４２及びキャパシタ４３２を備える。

抵抗素子４４２は、一端に電圧Ｖａｃが供給され、他端がキャパシタ４３２の一端と接続される。キャパシタ４３２は、一端が抵抗素子４４２の他端と接続され、他端が接地される。

上述の構成により、フィルタ回路４６０は、電流電圧変換回路４５０が生成する電圧Ｖａｃの交流成分を減衰させ、抵抗素子４４２とキャパシタ４３２の接続点から直流電圧Ｖｄｃを出力する。なお、本実施形態においては、フィルタ回路４６０を、抵抗素子及びキャパシタから成るローパスフィルタ回路としたが、フィルタ回路４６０の構成はこれに限られない。

電圧レベル変換回路４７０は、フィルタ回路４６０から供給される電圧Ｖｄｃを制御電圧Ｖｃｏｎｔ１，Ｖｃｏｎｔ２に変換する回路である。電圧レベル変換回路４７０は、バイポーラトランジスタ４２４，４２５、及び抵抗素子４４３，４４４，４４５，４５６を備える。

バイポーラトランジスタ４２４、及び抵抗素子４４３，４４４は、電圧Ｖｄｃを制御電圧Ｖｃｏｎｔ１に変換する。バイポーラトランジスタ４２４は、コレクタが抵抗素子４４３の他端と接続され、ベースに電圧Ｖｄｃが供給され、エミッタが抵抗素子４４４を通じて接地される。抵抗素子４４３は、一端に電圧Ｖｒｅｇが供給され、他端がバイポーラトランジスタ４２４のコレクタに接続される。抵抗素子４４４は、一端がバイポーラトランジスタ４２４のエミッタに接続され、他端が接地される。バイポーラトランジスタ４２４を流れる電流は、ベースに供給される電圧Ｖｄｃに応じて変化する。抵抗素子４４３には、バイポーラトランジスタ４２４を流れる電流に応じた電流Ｉ２が流れる。ここで、抵抗素子４４３の抵抗値をＲ２とすると、抵抗素子４４３の他端には、電圧ＶｒｅｇからＩ２×Ｒ２分降下した制御電圧Ｖｃｏｎｔ１が生成される。電流Ｉ２は、電圧Ｖｄｃに応じたものであるため、制御電圧Ｖｃｏｎｔ１も、電圧Ｖｄｃに応じたものとなる。また、バイポーラトランジスタ４２５、及び抵抗素子４４５，４４６についても、バイポーラトランジスタ４２４、及び抵抗素子４４３，４４４の構成と同様に、抵抗素子４４５の他端に制御電圧Ｖｃｏｎｔ２が生成される。なお、抵抗素子４４３，４４４，４４５，４４６の抵抗値を変更することにより、制御電圧Ｖｃｏｎｔ１，Ｖｃｏｎｔ２の電圧レベルを調整することができる。

次に、制御電圧生成回路１４０の動作について説明する。制御電圧生成回路１４０に入力されるＲＦ信号ＲＦｉｎの信号レベルが大きくなると、バイポーラトランジスタ４２０を流れる電流が増加し、電圧Ｖａｃが低下する。これに伴い電圧Ｖｄｃも低下し、バイポーラトランジスタ４２４を流れる電流が減少する。従って、制御電圧Ｖｃｏｎｔ１は上昇する。一方、制御電圧生成回路１４０に入力されるＲＦ信号ＲＦｉｎの信号レベルが小さくなると、バイポーラトランジスタ４２０を流れる電流が減少し、電圧Ｖａｃが上昇する。これに伴い電圧Ｖｄｃも上昇し、バイポーラトランジスタ４２４を流れる電流が増加する。従って、制御電圧Ｖｃｏｎｔ１は低下する。

このように、制御電圧生成回路１４０は、ＲＦ信号ＲＦｉｎの信号レベルが比較的大きい中間電力出力時に制御電圧Ｖｃｏｎｔ１を上昇させ、当該信号レベルが比較的小さい小電力出力時に制御電圧Ｖｃｏｎｔ１を低下させるように動作する。

上述のバイアス回路１２０及び制御電圧生成回路１４０の動作をまとめると、中間電力出力時には、制御電圧生成回路１４０がバイアス回路１２０に供給する制御電圧Ｖｃｏｎｔ１が上昇する。これにより、図３に示すバイポーラトランジスタ３０４を流れる電流が増加し、バイポーラトランジスタ３０３を流れる電流も増加する。従って、中間電力出力時に、バイアス電流の不足に起因する利得伸長を抑制することができる。

一方、ＲＦ信号ＲＦｉｎの信号レベルの減少に伴って、制御電圧生成回路１４０がバイアス回路１２０に供給する制御電圧Ｖｃｏｎｔ１が低下する。これにより、図３に示すバイポーラトランジスタ３０４を流れる電流が減少し、バイポーラトランジスタ３０３を流れる電流も減少する。従って、小電力出力時は、バイポーラトランジスタ３０３を流れる電流が減少するため、バイアス回路の消費電流を低減することができる。

なお、本実施形態においては、ｎｐｎ型バイポーラトランジスタを用いた構成について説明したが、ｎｐｎ型バイポーラトランジスタの代わりにｐｎｐ型バイポーラトランジスタを用いてもよい。また、本実施形態におけるバイポーラトランジスタの代わりにＭＯＳＦＥＴを用いてもよい。バイポーラトランジスタの代わりにＭＯＳＦＥＴを用いる場合、コレクタ、ベース、エミッタを、それぞれ、ドレイン、ゲート、ソースに読み替えればよい。

次に、制御電圧生成回路１４０における電流及び電圧の変化について、図５及び図６を参照しつつ説明する。

図５は、図４に示す制御電圧生成回路１４０におけるバイポーラトランジスタ４２０，４２４を流れる電流のシミュレーション結果を示すグラフである。図５に示すグラフにおいて、縦軸は電流（ｍＡ）を表し、横軸は入力電力（ｄＢｍ）を表している。

図５に示されるように、バイポーラトランジスタ４２０を流れる電流は、小電力出力時（例えば、入力電力が−３０ｄＢｍ）に比較的少なく、入力電力が−１５ｄＢｍ程度を超えると急激に増加し始め、中間電力出力時（例えば、入力電力が０ｄＢｍ）では、１．６ｍＡ程度である。一方、バイポーラトランジスタ４２４を流れる電流は、小電力出力時には０．２ｍＡ程度で一定であるが、入力電力が−１５ｄＢｍ程度を超えると低下し始め、入力電力が０ｄＢｍの時には０．０ｍＡとなる。

図６は、図４に示す制御電圧生成回路１４０における電圧Ｖａｃ，Ｖｃｏｎｔ１のシミュレーション結果を示すグラフである。図６に示すグラフにおいて、縦軸は電圧（Ｖ）を表し、横軸は入力電力（ｄＢｍ）を表している。

図６に示されるように、電圧Ｖａｃの電圧値は、入力電力の増大に伴って低下していることが分かる。具体的には、小電力出力時（例えば、入力電力が−３０ｄＢｍ）に比べ中間電力出力時（例えば、入力電力が０ｄＢｍ）では、電圧Ｖａｃが１Ｖ程度低下している。これは、図５に示されるように、中間電力出力時においては、バイポーラトランジスタ４２０に比較的多くの電流が流れるからである。一方、制御電圧Ｖｃｏｎｔ１は、入力電力の増大に伴って上昇していることが分かる。具体的には、小電力出力時（例えば、入力電力が−３０ｄＢｍ）に比べ中間電力出力時（例えば、入力電力が０ｄＢｍ）では、制御電圧Ｖｃｏｎｔ１が１Ｖ程度上昇している。これは、図５に示されるように、中間電力出力時においては、バイポーラトランジスタ４２４を流れる電流が減少するからである。

以上、図５，図６に示されるシミュレーション結果から、制御電圧生成回路１４０は、ＲＦ信号ＲＦｉｎの信号レベルに応じて、中間電力出力時において上昇し小電力出力時において低下する制御電圧Ｖｃｏｎｔ１を生成していることが分かる。このように、電力増幅回路１００においては、ＲＦ信号ＲＦｉｎの信号レベルの低下に伴って制御電圧Ｖｃｏｎｔ１を低下させ、バイアス電流を供給するバイポーラトランジスタ３０２のエミッタと接地との間の電流を低減させることができる。これにより、電力増幅回路１００では、小電力出力時に消費電流を抑制することができる。

以上、本発明の例示的な実施形態について説明した。電力増幅回路１００は、制御電圧生成回路１４０と、バイアス回路１２０が備えるバイポーラトランジスタ３０４とを備えることにより、バイアス電流を供給するバイポーラトランジスタ３０２のエミッタと接地との間の電流を調整可能とする。従って、中間電力出力時はバイポーラトランジスタ３０３に電流を流すことにより、バイアス電流の不足に起因する利得伸長を抑制し、小電力出力時はバイポーラトランジスタ３０３を流れる電流を減らすことにより、消費電流を低減することができる。

また、図４に示したように、制御電圧生成回路１４０は、増幅器１１０の増幅動作を模擬してＲＦ信号ＲＦｉｎを増幅するバイポーラトランジスタ４２０と、当該増幅された信号の信号レベルに応じて制御電圧Ｖｃｏｎｔ１，Ｖｃｏｎｔ２を生成する電圧出力回路４１０により構成することができる。なお、制御電圧生成回路１４０の構成はこれに限られない。

また、図４に示したように、電圧出力回路４１０は、増幅されたＲＦ信号ＲＦｉｎの電流を電圧に変換する電流電圧変換回路４５０と、当該電圧を制御電圧Ｖｃｏｎｔ１，Ｖｃｏｎｔ２に変換する電圧レベル変換回路４７０により構成することができる。なお、電圧出力回路４１０の構成はこれに限られない。

また、図４に示したように、電圧出力回路４１０は、電流電圧変換回路４５０から出力される電圧の交流成分を減衰させるフィルタ回路４６０をさらに備える構成とすることができる。なお、電圧出力回路４１０の構成はこれに限られない。

以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。

１００ 電力増幅回路
１１０，１１１ 増幅器
１２０，１２１ バイアス回路
１３０，１３１，１３２ 整合回路
１４０ 制御電圧生成回路
２００，３００，３０１，３０２，３０３，３０４，４２０，４２１，４２２，４２３，４２４，４２５ バイポーラトランジスタ
２１０ インダクタ
２２０，３１０，４３０，４３１，４３２ キャパシタ
２３０，４４０，４４１，４４２，４４３，４４４，４４５，４４６ 抵抗素子
４００ レプリカ回路
４１０ 電圧出力回路
４５０ 電流電圧変換回路
４６０ フィルタ回路
４７０ 電圧レベル変換回路

Claims (4)

1. 第１の信号が入力され、前記第１の信号を増幅した第２の信号を出力する第１の増幅器と、
   前記第１の増幅器にバイアス電流又はバイアス電圧を供給するバイアス回路と、
   前記第１の信号の信号レベルに応じた制御電圧を生成する制御電圧生成回路と、
   を備え、
   前記バイアス回路は、
   エミッタ又はソースから前記バイアス電流又はバイアス電圧を出力する第１のトランジスタと、
   前記第１のトランジスタのエミッタ又はソースと接地との間に設けられた第２のトランジスタと、
   ベース又はゲートに前記制御電圧が供給され、エミッタ又はソースから前記第２のトランジスタのベース又はゲートに第１の電流又は電圧を供給する第３のトランジスタと、
   を備え、
   前記第１の信号の信号レベルが第１のレベルの場合における前記第１の電流又は電圧の値は、前記第１の信号の信号レベルが第２のレベルの場合における前記第１の電流又は電圧の値より大きく、
   前記第１のレベルは前記第２のレベルより高い、電力増幅回路。
2. 請求項１に記載の電力増幅回路であって、
   前記制御電圧生成回路は、
   前記第１の信号が入力され、前記第１の信号を増幅した第３の信号を出力する第２の増幅器と、
   前記第３の信号に応じた前記制御電圧を出力する電圧出力回路と、
   を備える、電力増幅回路。
3. 請求項２に記載の電力増幅回路であって、
   前記電圧出力回路は、
   前記第３の信号の電流に応じた第２の電圧を出力する電流電圧変換回路と、
   前記第１の信号の信号レベルが前記第１のレベルの場合における前記第１の電流又は電圧の値が、前記第１の信号の信号レベルが前記第２のレベルの場合における前記第１の電流又は電圧の値より大きくなるように、前記第２の電圧を前記制御電圧に変換する電圧レベル変換回路と、
   を備える、電力増幅回路。
4. 請求項３に記載の電力増幅回路であって、
   前記電圧出力回路は、
   前記第２の電圧の交流成分を減衰させるフィルタ回路をさらに備え、
   前記電圧レベル変換回路は、前記交流成分が減衰された前記第２の電圧を前記制御電圧に変換する、電力増幅回路。

Images