JP2014179856A - 高周波電力増幅器 - Google Patents

Abstract

【課題】高周波電力増幅器を構成するチップのサイズが大きくなることを抑制することである。
【解決手段】一実施の形態にかかる高周波電力増幅器１は、ベースに供給される高周波信号ＲＦｉｎを増幅する増幅用トランジスタＴｒ１と、制御信号Ｖｏｕｔがベースに供給され、制御信号Ｖｏｕｔに応じて増幅用トランジスタＴｒ１のベースにバイアス電流Ｉｂを供給するトランジスタＴｒ２を有するバイアス生成回路１２と、制御信号Ｖｏｕｔを生成する制御回路１３と、を備える。制御回路１３は、バイアス電流Ｉｂに対応した検出信号Ｖｄｅｔと制御用電圧信号Ｖｒａｍｐとに応じて制御信号Ｖｏｕｔを出力するオペアンプＡＭＰ１を有し、制御信号Ｖｏｕｔが立ち上がった際、制御信号Ｖｏｕｔの電圧を一時的に抑制する機能を備える。
【選択図】図１

Description

本発明は高周波電力増幅器に関し、例えば増幅用トランジスタを備える高周波電力増幅器に関する。

高周波電力増幅器は、例えば携帯電話機等の無線通信装置の送信部に搭載されており、無線通信装置の出力レベルを調整する装置として用いられる。

特許文献１には、負荷が変動しても出力電力と消費電流が大きく変動することを防止することができる高周波電力増幅器に関する技術が開示されている。特許文献２には、送信開始時に出力電力が急に立ち上がることを回避し、立ち上がり特性を向上させることができるＲＦパワーモジュールに関する技術が開示されている。特許文献３には、ベースバンドＩＣ側のソフトウェア処理を必要とせずに自動的に送信開始時のプリチャージレベルの設定を行うことができる高周波電力増幅器に関する技術が開示されている。特許文献４には、ＨＢＴ（Heterojunction Bipolar Transistor）のエミッタ接地電流増幅率ｈ_ＦＥの経時変化、温度依存性、バラツキ等に起因するＲＦパワーモジュールの電気的特性の変動を補償するための技術が開示されている。

特開２００４−１４０６３３号公報 特開２００６−２７０６７０号公報 特開２００６−２３８２４４号公報 特開２００７−２２１４９０号公報

特許文献１（図７）に開示されている高周波電力増幅器では、ベースに供給される高周波信号を増幅用トランジスタを用いて増幅している。増幅用トランジスタのベースにはバイアス生成回路で生成されたバイアス電圧が印加される。また、増幅用トランジスタに流れるコレクタ電流は検出用トランジスタを用いて検出している。検出用トランジスタのベースは、増幅用トランジスタのベースと接続されている。よって、検出用トランジスタには増幅用トランジスタに流れる電流に比例した電流が流れる。このとき、検出用トランジスタのトランジスタサイズを増幅用トランジスタのトランジスタサイズよりも小さくすることで、検出用トランジスタに流れる電流を増幅用トランジスタに流れる電流よりも小さくすることができる。

しかしながら、増幅用トランジスタおよび検出用トランジスタにＨＢＴを用いた場合は、検出用トランジスタのトランジスタサイズを十分に小さくすることができない。すなわち、ＨＢＴはＧａＡｓ ＨＢＴプロセスを用いて形成されるため、ＣＭＯＳプロセスを用いて形成されたＭＯＳトランジスタと比べてトランジスタサイズを小さくすることができない。このため、増幅用トランジスタに対する検出用トランジスタのトランジスタサイズを十分に小さくすることができず、結果として検出用トランジスタに流れる電流が大きくなる。このため、高周波電力増幅器を構成するチップのサイズが大きくなりコストが上昇するという問題があった。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態にかかる高周波電力増幅器は、ベースに供給される高周波信号を増幅する増幅用トランジスタと、制御信号に応じて増幅用トランジスタのベースにバイアス電流を供給するエミッタフォロワ接続されたトランジスタを有するバイアス生成回路と、制御信号を生成する制御回路と、を備える。制御回路は、制御信号が立ち上がった際、当該制御信号の電圧を一時的に抑制する機能を備える。

前記一実施の形態によれば、高周波電力増幅器を構成するチップのサイズが大きくなることを抑制することができる。

実施の形態１にかかる高周波電力増幅器を示す回路図である。 実施の形態１にかかる高周波電力増幅器の制御用電圧信号Ｖｒａｍｐと各ノードの電圧との関係を示す図である。 実施の形態１にかかる高周波電力増幅器の制御用電圧信号Ｖｒａｍｐと出力信号Ｐｏｕｔとの関係を示す図である。 高周波信号に起因する自己バイアス電流を説明するための図である。 ダイオードＤ１を備えない高周波電力増幅器の制御用電圧信号Ｖｒａｍｐと各ノードの電圧との関係を示す図である。 ダイオードＤ１を備えない高周波電力増幅器の制御用電圧信号Ｖｒａｍｐと出力信号Ｐｏｕｔとの関係を示す図である。 ダイオードＤ１の代わりにドレイン・ゲート間をショートしたＦＥＴを用いた場合の制御用電圧信号Ｖｒａｍｐと各ノードの電圧との関係を示す図である。 ダイオードＤ１の代わりにドレイン・ゲート間をショートしたＦＥＴを用いた場合の制御用電圧信号Ｖｒａｍｐと出力信号Ｐｏｕｔとの関係を示す図である。 実施の形態２にかかる高周波電力増幅器を示す回路図である。 実施の形態２にかかる高周波電力増幅器の制御用電圧信号Ｖｒａｍｐと各ノードの電圧との関係を示す図である。 実施の形態２にかかる高周波電力増幅器の制御用電圧信号Ｖｒａｍｐと出力信号Ｐｏｕｔとの関係を示す図である。 実施の形態３にかかる高周波電力増幅器を示す回路図である。 実施の形態４にかかる高周波電力増幅器を示す回路図である。 実施の形態５にかかる高周波電力増幅器を示す回路図である。 実施の形態６にかかる高周波電力増幅器を示す回路図である。

＜実施の形態１＞
以下、図面を参照して実施の形態１について説明する。
図１は、実施の形態１にかかる高周波電力増幅器を示す回路図である。図１に示すように、本実施の形態にかかる高周波電力増幅器１は、増幅回路１１、バイアス生成回路１２、および制御回路１３を備える。例えば、増幅回路１１およびバイアス生成回路１２は、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）を用いて構成されており、制御回路１３はＭＯＳ（Metal Oxide Semiconductor）トランジスタを用いて構成されている。換言すると、増幅回路１１およびバイアス生成回路１２はＧａＡｓ ＨＢＴプロセスを用いて形成され、制御回路１３はＣＭＯＳプロセス（シリコン半導体材料を用いたプロセス）を用いて形成されている。ＨＢＴはＧａＡｓ等の化合物半導体材料を用いて形成されており、高周波信号ＲＦｉｎに対応した動作周波数で動作可能なトランジスタ、つまり高速動作可能なトランジスタである。

増幅回路１１は増幅用トランジスタＴｒ１を備える。増幅用トランジスタＴｒ１は、容量素子Ｃ１を介してベースに供給される高周波信号ＲＦｉｎを増幅する。容量素子Ｃ１は、高周波信号ＲＦｉｎに含まれる直流成分をカットするために設けられている。増幅用トランジスタＴｒ１のベースには高周波信号ＲＦｉｎが供給され、エミッタは接地電位に接続されている。高周波信号ＲＦｉｎを増幅した出力信号Ｐｏｕｔは増幅用トランジスタＴｒ１のコレクタから出力される。つまり、増幅用トランジスタＴｒ１のベースに高周波信号ＲＦｉｎが供給されると、増幅用トランジスタＴｒ１には高周波信号ＲＦｉｎに応じたコレクタ電流が流れる。このコレクタ電流が出力信号Ｐｏｕｔに対応している。

バイアス生成回路１２は、制御信号Ｖｏｕｔに応じて、増幅用トランジスタＴｒ１のベースに供給するバイアス電流Ｉｂを生成する。バイアス生成回路１２は、トランジスタＴｒ２〜Ｔｒ５および抵抗素子Ｒ１〜Ｒ４を備える。ここでトランジスタＴｒ２〜Ｔｒ５はＨＢＴを用いて構成されている。

トランジスタＴｒ２（第１のトランジスタ）のコレクタは直流電源ＤＣｉｎに接続され、エミッタは抵抗素子Ｒ１を介して増幅用トランジスタＴｒ１のベースに接続され、ベースには抵抗素子Ｒ２を介して制御信号Ｖｏｕｔが供給される。トランジスタＴｒ２は、トランジスタＴｒ２のベースに供給される制御信号Ｖｏｕｔに応じたバイアス電流Ｉｂを増幅用トランジスタＴｒ１のベースに供給する。換言すると、トランジスタＴｒ２はエミッタフォロワ接続されたトランジスタであり、電流源（バイアス電流源）として機能する。

トランジスタＴｒ３（第２のトランジスタ）のコレクタは直流電源ＤＣｉｎに接続され、エミッタは抵抗素子Ｒ４を介してトランジスタＴｒ４のコレクタおよびベースに接続され、ベースには抵抗素子Ｒ３を介して制御信号Ｖｏｕｔが供給される。トランジスタＴｒ３は、トランジスタＴｒ３のベースに供給される制御信号Ｖｏｕｔに応じた電流Ｉｂ'（第１の電流）をトランジスタＴｒ４のコレクタおよびベースに供給する。

つまり、トランジスタＴｒ３のベースにはトランジスタＴｒ２のベースに供給される制御信号Ｖｏｕｔと同一の信号が供給されるので、トランジスタＴｒ３はバイアス電流Ｉｂに対応した電流Ｉｂ'を出力する。この場合も、トランジスタＴｒ３は電流源として機能する。例えば、トランジスタＴｒ２とトランジスタＴｒ３のトランジスタサイズが略同一である場合、電流Ｉｂ'はバイアス電流Ｉｂと等しくなる。

トランジスタＴｒ４、Ｔｒ５は、カレントミラー回路（第１のカレントミラー回路）を構成している。このカレントミラー回路は、電流Ｉｂ'を用いてバイアス電流Ｉｂに対応した検出電流Ｉｄｅｔを生成する。トランジスタＴｒ４（第３のトランジスタ）のコレクタおよびベースは抵抗素子Ｒ４を介してトランジスタＴｒ３のエミッタに接続されており、エミッタは接地電位に接続されている。トランジスタＴｒ５（第４のトランジスタ）のベースは抵抗素子Ｒ４を介してトランジスタＴｒ３のエミッタに接続されており、エミッタは接地電位に接続されている。よって、トランジスタＴｒ４には電流Ｉｂ'が流れ、トランジスタＴｒ５には電流Ｉｂ'に対応した（換言すると、バイアス電流Ｉｂに対応した）検出電流Ｉｄｅｔが流れる。

このとき、トランジスタＴｒ５のトランジスタサイズをトランジスタＴｒ４のトランジスタサイズよりも小さくすることで、検出電流Ｉｄｅｔを電流Ｉｂ'よりも小さくすることができる。また、トランジスタＴｒ４のトランジスタサイズをトランジスタＴｒ３のトランジスタサイズよりも大きく（例えば数倍）してもよい。

制御回路１３は、制御用電圧信号Ｖｒａｍｐおよび検出電流Ｉｄｅｔに応じて制御信号Ｖｏｕｔを生成する。制御回路１３は、トランジスタＭＰ１、ＭＰ２、抵抗素子Ｒ５、ダイオードＤ１、およびオペアンプＡＭＰ１を備える。ここで、トランジスタＭＰ１、ＭＰ２はＰ型ＭＯＳトランジスタで構成されている。また、ダイオードＤ１はＣＭＯＳプロセスを用いて形成されている。この場合、ダイオードＤ１のオン電圧Ｖｏｎは約０．６Ｖとなる。

トランジスタＭＰ１、ＭＰ２は、カレントミラー回路（第２のカレントミラー回路）を構成している。このカレントミラー回路は、検出電流Ｉｄｅｔに対応した電流Ｉｄｅｔ'（第２の電流）を生成する。トランジスタＭＰ１（第５のトランジスタ）のソースは直流電源ＤＣｉｎに接続され、ゲートおよびドレインはトランジスタＴｒ５のコレクタに接続されている。トランジスタＭＰ２（第６のトランジスタ）のソースは直流電源ＤＣｉｎに接続され、ゲートはトランジスタＴｒ５のコレクタに接続され、ドレインは抵抗素子Ｒ５を介して接地電位に接続されている。トランジスタＭＰ１には検出電流Ｉｄｅｔが流れ、トランジスタＭＰ２には検出電流Ｉｄｅｔに対応した電流Ｉｄｅｔ'が流れる。

このとき、トランジスタＭＰ２のトランジスタサイズをトランジスタＭＰ１のトランジスタサイズよりも小さくすることで、電流Ｉｄｅｔ'を検出電流Ｉｄｅｔよりも小さくすることができる。例えば、電流Ｉｄｅｔ'を検出電流Ｉｄｅｔの数分の１とすることができる。これにより、電流Ｉｄｅｔ'をバイアス電流Ｉｂよりも小さい値とすることができる。

抵抗素子Ｒ５（信号変換部）の一端はトランジスタＭＰ２のドレインと接続されており、他端は接地電位に接続されている。抵抗素子Ｒ５は、電流Ｉｄｅｔ'を電圧信号に変換して検出信号Ｖｄｅｔを生成する。検出信号Ｖｄｅｔは抵抗素子Ｒ５とトランジスタＭＰ２のドレインとが接続されているノード（ノードＶｄｅｔ）から出力される。

オペアンプＡＭＰ１は、バイアス電流Ｉｂに対応した検出信号Ｖｄｅｔと制御用電圧信号Ｖｒａｍｐとに応じて制御信号Ｖｏｕｔを生成する。オペアンプＡＭＰ１の非反転入力端子には制御用電圧信号Ｖｒａｍｐが供給され、反転入力端子には検出信号Ｖｄｅｔが供給される。例えば、オペアンプＡＭＰ１は制御用電圧信号Ｖｒａｍｐと検出信号Ｖｄｅｔとが同電位となるような制御信号Ｖｏｕｔを出力する。ここで制御用電圧信号Ｖｒａｍｐは、高周波電力増幅器１を搭載している所定のデバイス（例えば、携帯電話機等の無線通信装置の送信部）から供給される信号である。高周波電力増幅器１から出力される出力信号Ｐｏｕｔは、この制御用電圧信号Ｖｒａｍｐに応じて調整される。

ダイオードＤ１は、オペアンプＡＭＰ１の出力端子と反転入力端子との間に設けられている。具体的には、ダイオードＤ１のアノードはオペアンプＡＭＰ１の出力端子と接続されており、カソードはオペアンプＡＭＰ１の反転入力端子と接続されている。このようにダイオードＤ１を設けることで、オペアンプＡＭＰ１から出力される制御信号Ｖｏｕｔが立ち上がった際、当該制御信号Ｖｏｕｔの電圧を一時的に抑制することができる。

次に、本実施の形態にかかる高周波電力増幅器の動作について説明する。図２Ａは、本実施の形態にかかる高周波電力増幅器の制御用電圧信号Ｖｒａｍｐと各ノードの電圧との関係を示す図である。図２Ｂは、本実施の形態にかかる高周波電力増幅器の制御用電圧信号Ｖｒａｍｐと出力信号Ｐｏｕｔとの関係を示す図である。

図２Ａに示すように、制御用電圧信号Ｖｒａｍｐが低い場合は（０〜０．６Ｖ）、オペアンプＡＭＰ１から出力される制御信号Ｖｏｕｔが立ち上がらないため、バイアス電流Ｉｂも立ち上がらない。このため、図２Ｂに示すように高周波電力増幅器の出力信号Ｐｏｕｔも立ち上がらない。

その後、図２Ａに示すように制御用電圧信号Ｖｒａｍｐが約０．６Ｖ以上になると、オペアンプＡＭＰ１から出力される制御信号Ｖｏｕｔが立ち上がる。制御信号Ｖｏｕｔが立ち上がると、トランジスタＴｒ２のベースの電位が上昇し、増幅用トランジスタＴｒ１のベースに供給されるバイアス電流Ｉｂが増加する。また、制御信号Ｖｏｕｔが立ち上がると、トランジスタＴｒ３のベースの電位が上昇し、電流Ｉｂ'が増加する。これにより、検出電流Ｉｄｅｔ、電流Ｉｄｅｔ'が増加し、検出信号Ｖｄｅｔも増加する。また、図２Ｂに示すように、バイアス電流Ｉｂが増加するので高周波電力増幅器の出力信号Ｐｏｕｔも増加する。

このとき、ダイオードＤ１のオン電圧をＶｏｎとすると、制御信号の電圧Ｖｏｕｔは、Ｖｏｕｔ＝Ｖｄｅｔ＋Ｖｏｎとなる。また、図２Ａに示すＶｏｕｔ−ＶｄｅｔはダイオードＤ１の両端に印加される電圧である。換言すると、Ｖｏｕｔ−ＶｄｅｔはダイオードＤ１のオン電圧Ｖｏｎに対応している。本実施の形態ではダイオードをＣＭＯＳプロセス（つまり、シリコンを含む半導体材料）を用いて形成しているので、図２Ａに示すようにオン電圧（Ｖｏｕｔ−Ｖｄｅｔ）は約０．６Ｖとなっている。制御用電圧信号Ｖｒａｍｐが約０．６Ｖ以上の場合はダイオードＤ１がオン状態となるので、制御信号の電圧ＶｏｕｔはダイオードＤ１のオン電圧Ｖｏｎだけ抑制される。このように、オペアンプＡＭＰ１の出力端子と反転入力端子との間にダイオードＤ１を設けることで、オペアンプＡＭＰ１から出力される制御信号Ｖｏｕｔが急激に立ち上がることを抑制することができる。

その後も制御用電圧信号Ｖｒａｍｐが増加し続けると、オペアンプＡＭＰ１は制御用電圧信号Ｖｒａｍｐと検出信号Ｖｄｅｔとが同電位となるように、制御信号Ｖｏｕｔを増加させる。この場合もダイオードＤ１がオン状態であるので、制御信号ＶｏｕｔはＶｏｕｔ＝Ｖｄｅｔ＋Ｖｏｎとなる。

そして、制御用電圧信号Ｖｒａｍｐが約２．０Ｖになると、図２Ａに示すように制御信号Ｖｏｕｔが約２．５Ｖで一定となる。また、図２Ｂに示すように、高周波電力増幅器の出力信号Ｐｏｕｔも一定となる。一方、検出信号Ｖｄｅｔは増加し続ける。そして制御用電圧信号Ｖｒａｍｐが約２．５Ｖになると、制御信号Ｖｏｕｔと検出信号Ｖｄｅｔとが略同電位となり、Ｖｏｕｔ−Ｖｄｅｔが略ゼロとなる。このときダイオードＤ１はオフ状態となっている。つまりダイオードＤ１は、制御用電圧信号Ｖｒａｍｐが約２．０Ｖよりも小さい場合はオン状態となり、約２．０Ｖよりも大きい場合はＶｏｕｔ−Ｖｄｅｔが０．６Ｖよりも低くなるためオフ状態となる。

特許文献１に開示されている高周波電力増幅器では、ベースに供給される高周波信号を増幅用トランジスタを用いて増幅している。増幅用トランジスタのベースにはバイアス生成回路で生成されたバイアス電圧が印加される。また、増幅用トランジスタに流れるコレクタ電流は検出用トランジスタを用いて検出している。検出用トランジスタのベースは、増幅用トランジスタのベースと接続されている。よって、検出用トランジスタには増幅用トランジスタに流れる電流に比例した電流が流れる。このとき、検出用トランジスタのトランジスタサイズを増幅用トランジスタのトランジスタサイズよりも小さくすることで、検出用トランジスタに流れる電流を増幅用トランジスタに流れる電流よりも小さくすることができる。

しかしながら、増幅用トランジスタおよび検出用トランジスタにＨＢＴを用いた場合は、検出用トランジスタのトランジスタサイズを十分に小さくすることができない。すなわち、ＨＢＴはＧａＡｓ ＨＢＴプロセスを用いて形成されるため、ＣＭＯＳプロセスを用いて形成されたＭＯＳトランジスタと比べてトランジスタサイズを小さくすることができない。このため、増幅用トランジスタに対する検出用トランジスタのトランジスタサイズを十分に小さくすることができず、結果として検出用トランジスタに流れる電流が大きくなる。このため、高周波電力増幅器を構成するチップのサイズが大きくなりコストが上昇するという問題があった。

具体的に説明すると、増幅用トランジスタおよび検出用トランジスタにＨＢＴを用いた場合、増幅用トランジスタと検出用トランジスタのトランジスタサイズの比は、５０：１程度が現実的である。つまり、ＧａＡｓ ＨＢＴプロセスを用いた場合はＣＭＯＳプロセスを用いた場合と比べてトランジスタサイズを小さくすることができないため、増幅用トランジスタに対する検出用トランジスタのトランジスタサイズを十分に小さくすることができない。このため、検出用トランジスタに流れる電流は大きくなる。例えば１．５Ｗクラスの高周波電力増幅器では、増幅用トランジスタに流れる電流は７００ｍＡ程度となる。この場合、検出用トランジスタに流れる電流は１４ｍＡ程度と大きくなる。ここで、制御信号は検出用トランジスタに流れる電流を用いて生成される。このため、検出用トランジスタに流れる電流が大きくなると、制御信号を生成するための制御回路を構成しているトランジスタのトランジスタサイズが大きくなり、結果としてコストが上昇するという問題があった。

なお、増幅用トランジスタに対する検出用トランジスタのトランジスタサイズ比を小さくするために、増幅用トランジスタのトランジスタサイズを大きくすることも考えられる。しかし、増幅用トランジスタのトランジスタサイズを必要以上に大きくすると増幅用トランジスタの効率が低下する。よって、増幅用トランジスタのトランジスタサイズを大きくすることで、増幅用トランジスタに対する検出用トランジスタのトランジスタサイズ比を小さくすることは好ましくない。

このような問題を解決するために本実施の形態にかかる高周波電力増幅器では、エミッタフォロワ接続されたトランジスタＴｒ２を用いてバイアス電流Ｉｂを生成している。バイアス電流Ｉｂは、トランジスタＴｒ２のベースに供給される制御信号Ｖｏｕｔによって制御される。よって、制御信号Ｖｏｕｔを検出することで、バイアス電流Ｉｂをモニタすることができる。ここで、制御信号ＶｏｕｔはトランジスタＴｒ２のベースに供給される信号であるので（つまり、ベース電流であるので電流値が小さい）、制御信号Ｖｏｕｔを検出する回路を構成するトランジスタのサイズを小さくすることができる。このため、高周波電力増幅器を構成するチップのサイズが大きくなることを抑制することができる。

つまり特許文献１にかかる技術では、検出用トランジスタに流れるコレクタ電流を用いてバイアス電流をモニタしていた。これに対して本実施の形態にかかる高周波電力増幅器では、トランジスタＴｒ２のベースに供給される制御信号Ｖｏｕｔ（トランジスタＴｒ２のベース電流に相当）をモニタすることでバイアス電流をモニタすることができる。よって、制御回路１３に用いられるトランジスタのサイズを小さくすることができ、チップサイズを小さくすることができる。更に、トランジスタＴｒ５のサイズがトランジスタＴｒ４のサイズよりも小さいカレントミラー回路を用いることで、検出電流Ｉｄｅｔをより小さくすることができる。

一方、制御信号Ｖｏｕｔ（トランジスタＴｒ２のベース電流に相当）をモニタする構成とすると、制御用電圧信号Ｖｒａｍｐが低い場合に出力信号Ｐｏｕｔの制御性が悪くなるという問題があった。このような問題を解決するために、本実施の形態にかかる高周波電力増幅器では、オペアンプＡＭＰ１の出力端子と反転入力端子との間にダイオードＤ１を設けている。このようにダイオードＤ１を設けることで、制御用電圧信号Ｖｒａｍｐが低い場合であっても、オペアンプＡＭＰ１から出力される制御信号Ｖｏｕｔが立ち上がった際、当該制御信号Ｖｏｕｔの電圧を一時的に抑制することができる。よって、出力信号Ｐｏｕｔの制御性を改善することができる。

詳細に説明すると、出力信号Ｐｏｕｔ、増幅用トランジスタＴｒ１のコレクタ電流Ｉ_Ｃ、ベース電流Ｉ_Ｂの関係は、Ｐｏｕｔ∝Ｉ_Ｃ ^２∝Ｉ_Ｂ ^２となる。オペアンプＡＭＰ１はベース電流Ｉ_Ｂと制御用電圧信号Ｖｒａｍｐとが比例するように動作するので、Ｐｏｕｔ∝Ｖｒａｍｐ^２の関係がある。更に、高周波信号ＲＦｉｎが大きい場合は、増幅用トランジスタＴｒ１のベース・エミッタ間に電流が流れ込み自己バイアス電流ＩＲＦｓｅｌｆが生じる（Ｂ級増幅回路の動作に相当する）。

図３に増幅用トランジスタＴｒ１に流れるベース電流Ｉ_Ｂと時間ｔとの関係を示す。図３に示すように、増幅用トランジスタＴｒ１のベース・エミッタ間の整流作用により、ベース電流Ｉ_Ｂは半波整流となり、振幅値が変化することで平均電流が変化する。制御用電圧信号Ｖｒａｍｐが低い場合は、バイアス電流Ｉｂ（ＤＣバイアス電流）はほとんどなく、自己バイアス電流ＩＲＦｓｅｌｆで増幅用トランジスタＴｒ１が動作する。

この状態から少しずつ制御用電圧信号Ｖｒａｍｐを増加させると、バイアス電流Ｉｂが増加するに従って、自己バイアス電流ＩＲＦｓｅｌｆが増加する（なお、入力される高周波信号ＲＦｉｎは一定であるものとする）。その結果、バイアス電流Ｉｂの増加と自己バイアス電流ＩＲＦｓｅｌｆの増加とが同時に発生し、増幅用トランジスタＴｒ１の出力信号の電力はＰｏｕｔ∝（Ｉｂ＋ＩＲＦｓｅｌｆ）^２となる。つまり、制御用電圧信号Ｖｒａｍｐを増加させると、自己バイアス電流ＩＲＦｓｅｌｆ分の電力も増加する。ここで、制御回路１３は高周波信号ＲＦｉｎに起因する自己バイアス電流ＩＲＦｓｅｌｆを検出することができないので、出力信号Ｐｏｕｔの制御性が悪くなる。

図４Ａは、図１に示す高周波電力増幅器においてダイオードＤ１を省略した場合の制御用電圧信号Ｖｒａｍｐと各ノードの電圧との関係を示す図である。図４Ｂは、同様にダイオードＤ１を省略した場合の制御用電圧信号Ｖｒａｍｐと出力信号Ｐｏｕｔとの関係を示す図である。図４Ａに示すように、ダイオードＤ１を設けない場合は、制御用電圧信号Ｖｒａｍｐが約０．６Ｖ以上になると、オペアンプＡＭＰ１から出力される制御信号Ｖｏｕｔが急激に増加する。このため、バイアス電流Ｉｂも急激に増加する。よって、図４Ｂに示すように出力信号Ｐｏｕｔも急激に増加する。この場合、図４Ａに示すＶｏｕｔ−Ｖｄｅｔは、ダイオードＤ１を設けていないので約１．６Ｖ程度まで上昇している。

一方、図２Ａ、図２Ｂに示したように、ダイオードＤ１を設けた場合は、制御用電圧信号Ｖｒａｍｐ＝０．６Ｖ〜２．０ＶでダイオードＤ１がオンとなり、制御信号ＶｏｕｔがＶｄｅｔ＋Ｖｏｎに抑制される。このため、出力信号Ｐｏｕｔの急激な増加が抑制される。すなわち、出力信号の電力はＰｏｕｔ∝（Ｉｂ＋ＩＲＦｓｅｌｆ）^２の関係があるが、ダイオードＤ１を設けることでバイアス電流Ｉｂ成分の増加が抑制されるため、出力信号Ｐｏｕｔの急激な増加が抑制される。更に制御用電圧信号Ｖｒａｍｐが増加するとバイアス電流Ｉｂが増加し、検出信号Ｖｄｅｔも増加する。これによりＶｏｕｔ−Ｖｄｅｔが小さくなり、ダイオードＤ１がオフ状態となる。ダイオードＤ１がオフである状態は、ダイオードＤ１を設けていない状態と同様である。

なお、図１に示すダイオードＤ１は一例であり、ダイオードＤ１と同様の機能を備える素子であれば他の素子を用いてもよい。例えばダイオードＤ１の代わりに、ＣＭＯＳの寄生ＰＮ接合を利用したダイオード、ＣＭＯＳやＪＦＥＴ（Junction Field Effect Transistor）のドレイン・ゲート間をショートした素子等を用いてもよい。

図５Ａは、ダイオードＤ１の代わりにドレイン・ゲート間をショートしたＦＥＴ（Ｖｔｈ＝１Ｖ）を用いた場合の制御用電圧信号Ｖｒａｍｐと各ノードの電圧との関係を示す図である。図５Ｂは、ダイオードＤ１の代わりにドレイン・ゲート間をショートしたＦＥＴを用いた場合の制御用電圧信号Ｖｒａｍｐと出力信号Ｐｏｕｔとの関係を示す図である。図５Ａ、図５Ｂに示すように、ダイオードＤ１の代わりにドレイン・ゲート間をショートしたＦＥＴを用いた場合も、制御信号Ｖｏｕｔの急激な増加を抑制することができる。よって、出力信号Ｐｏｕｔの急激な増加も抑制される。なお、図２Ａ、Ｂと図５Ａ、Ｂとを比べると、図２Ａ、Ｂに示す場合（つまり、ＰＮ接合ダイオードを用いた場合）の方が図５Ａ、Ｂに示す場合（ドレイン・ゲート間をショートしたＦＥＴを用いた場合）よりも制御信号Ｖｏｕｔおよび出力信号Ｐｏｕｔの増加を抑制する効果が高いといえる。

また、図１に示す高周波電力増幅器では、ＮＰＮ型のトランジスタを用いて増幅用トランジスタＴｒ１を構成しているが、増幅用トランジスタＴｒ１としてＰＮＰ型のトランジスタを用いてもよい。また、トランジスタＴｒ２〜Ｔｒ５としてＮＰＮ型のトランジスタを用いているが、トランジスタＴｒ２〜Ｔｒ５としてＰＮＰ型のトランジスタを用いてもよい。更に、図１に示す高周波電力増幅器ではトランジスタＭＰ１、ＭＰ２としてＰ型のＭＯＳトランジスタを用いているが、トランジスタＭＰ１、ＭＰ２としてＮ型のＭＯＳトランジスタを用いてもよい。

以上で説明した本実施の形態により、高周波電力増幅器を構成するチップのサイズが大きくなることを抑制することができる。更に、出力信号Ｐｏｕｔの制御性を改善することができる。

＜実施の形態２＞
次に、実施の形態２について説明する。図６は、実施の形態２にかかる高周波電力増幅器２を示す回路図である。図６に示す高周波電力増幅器２は、増幅回路１１、バイアス生成回路２２、および制御回路２３を備える。本実施の形態にかかる高周波電力増幅器２は、実施の形態１にかかる高周波電力増幅器１と比べて、ダイオードＤ２をＧａＡｓ ＨＢＴプロセスを用いて形成している点が異なる。これ以外は実施の形態１で説明した高周波電力増幅器１と同様であるので、同一の構成要素には同一の符号を付し重複した説明は省略する。

図６に示すように、ダイオードＤ２はオペアンプＡＭＰ１の出力端子と反転入力端子との間に設けられている。具体的には、ダイオードＤ２のアノードはオペアンプＡＭＰ１の出力端子と接続されており、カソードはオペアンプＡＭＰ１の反転入力端子と接続されている。そして、本実施の形態では、ダイオードＤ２はＧａＡｓ ＨＢＴプロセスを用いて形成されている。換言すると、ダイオードＤ２はＧａＡｓ等の化合物半導体材料を用いて形成されている。

ここで、バイアス生成回路２２はＧａＡｓ ＨＢＴプロセスを用いて形成されるので、例えば図６に示すように、バイアス生成回路２２にダイオードＤ２が含まれるように構成してもよい。また、バイアス生成回路２２とは独立にダイオードＤ２を形成してもよい。ＧａＡｓ ＨＢＴプロセスを用いてダイオードＤ２を形成した場合、ダイオードＤ２のオン電圧Ｖｏｎは１．２Ｖ程度となる。このため図２Ａに示したＶｏｕｔ−Ｖｄｅｔの値の上限が１．２Ｖ程度となる。これ以外の動作は実施の形態１で説明した高周波電力増幅器１の動作と同様であるので、重複した説明は省略する。このようにダイオードＤ２を設けることで、オペアンプＡＭＰ１から出力される制御信号Ｖｏｕｔが立ち上がった際、当該制御信号Ｖｏｕｔの電圧を一時的に抑制することができる。よって、出力信号Ｐｏｕｔの急激な増加を抑制することができる。

また、ダイオードＤ２の代わりに、ＨＢＴのベース・エミッタ間を用いたダイオードやベース・コレクタ間を用いたダイオードを用いてもよい。図７Ａは、ダイオードＤ２の代わりにＨＢＴのベース・エミッタ間を用いたダイオードを利用した場合の、高周波電力増幅器の制御用電圧信号Ｖｒａｍｐと各ノードの電圧との関係を示す図である。また、図７Ｂは制御用電圧信号Ｖｒａｍｐと出力信号Ｐｏｕｔとの関係を示す図である。図７Ａ、図７Ｂに示すように、制御用電圧信号Ｖｒａｍｐが０．６Ｖよりも大きくなると制御信号Ｖｏｕｔが立ち上がる。しかし、ＨＢＴのベース・エミッタ間を用いたダイオードを設けることで、制御信号Ｖｏｕｔの急激な増加を抑制することができる。よって、出力信号Ｐｏｕｔの急激な増加も抑制される。

ここで、図２Ａ、Ｂと図７Ａ、Ｂとを比べると、図２Ａ、Ｂに示す場合（つまり、ＣＭＯＳプロセスを用いて形成されたダイオード）の方が図７Ａ、Ｂに示す場合（ＧａＡｓ ＨＢＴプロセスを用いて形成されたダイオード）よりも制御信号Ｖｏｕｔおよび出力信号Ｐｏｕｔの増加を抑制する効果が高いといえる。これは、実施の形態１で用いられているダイオードＤ１はＣＭＯＳプロセスを用いて形成されているため、オン電圧Ｖｏｎが約０．６Ｖであるのに対して、実施の形態２で用いられているダイオードＤ２はＧａＡｓ ＨＢＴプロセスを用いて形成されているため、オン電圧Ｖｏｎが約１．２Ｖであるためである。つまり、ダイオードのオン電圧が低いほどダイオードがオン状態となるタイミングが早くなり、制御信号Ｖｏｕｔの増加を早く抑制することができる。

＜実施の形態３＞
次に、実施の形態３について説明する。図８は、実施の形態３にかかる高周波電力増幅器３を示す回路図である。図８に示す高周波電力増幅器３は、増幅回路１１、バイアス生成回路３２、および制御回路３３を備える。本実施の形態にかかる高周波電力増幅器３は、実施の形態１にかかる高周波電力増幅器１と比べて、バイアス生成回路３２、および制御回路３３の構成、特に検出信号Ｖｄｅｔを生成するための回路構成が異なる。これ以外は実施の形態１で説明した高周波電力増幅器１と同様であるので、同一の構成要素には同一の符号を付し重複した説明は省略する。

バイアス生成回路３２は、制御信号Ｖｏｕｔに応じて、増幅用トランジスタＴｒ１のベースに供給するバイアス電流Ｉｂを生成する。バイアス生成回路３２は、トランジスタＴｒ２、Ｔｒ３および抵抗素子Ｒ１〜Ｒ３、Ｒ６、Ｒ７を備える。ここでトランジスタＴｒ２、Ｔｒ３はＨＢＴを用いて構成されている。抵抗素子Ｒ６、Ｒ７は信号変換部３４を構成している。

トランジスタＴｒ２（第１のトランジスタ）のコレクタは直流電源ＤＣｉｎに接続され、エミッタは抵抗素子Ｒ１を介して増幅用トランジスタＴｒ１のベースに接続され、ベースには抵抗素子Ｒ２を介して制御信号Ｖｏｕｔが供給される。トランジスタＴｒ２は、トランジスタＴｒ２のベースに供給される制御信号Ｖｏｕｔに応じたバイアス電流Ｉｂを増幅用トランジスタＴｒ１のベースに供給する。換言すると、トランジスタＴｒ２はエミッタフォロワ接続されたトランジスタであり、電流源（バイアス電流源）として機能する。

トランジスタＴｒ３（第２のトランジスタ）のコレクタは直流電源ＤＣｉｎに接続され、エミッタは信号変換部３４に接続され、ベースには抵抗素子Ｒ３を介して制御信号Ｖｏｕｔが供給される。トランジスタＴｒ３は、トランジスタＴｒ３のベースに供給される制御信号Ｖｏｕｔに応じた電流Ｉｂ'（第１の電流）を信号変換部３４に供給する。

つまり、トランジスタＴｒ３のベースにはトランジスタＴｒ２のベースに供給される制御信号Ｖｏｕｔと同一の信号が供給されるので、トランジスタＴｒ３はバイアス電流Ｉｂに対応した電流Ｉｂ'を出力する。この場合も、トランジスタＴｒ３は電流源として機能する。

信号変換部３４は、電流Ｉｂ'を電圧信号に変換し、検出信号Ｖｄｅｔを生成する。信号変換部３４は、トランジスタＴｒ３と接地電位との間に直列に接続された抵抗素子Ｒ６、Ｒ７を用いて構成することができる。検出信号Ｖｄｅｔは、抵抗素子Ｒ６と抵抗素子Ｒ７とが接続されるノードから出力される。換言すると、信号変換部３４は抵抗分割回路を用いて構成することができる。なお、抵抗素子Ｒ６、Ｒ７の抵抗比は、生成する検出信号Ｖｄｅｔの大きさに応じて任意に決定することができる。また、例えばトランジスタＴｒ３のトランジスタサイズをトランジスタＴｒ２のトランジスタサイズよりも小さくすることで、電流Ｉｂ'の値を小さくすることができる。

制御回路３３は、制御用電圧信号Ｖｒａｍｐおよび検出電流Ｉｄｅｔに応じて制御信号Ｖｏｕｔを生成する。制御回路３３は、ダイオードＤ１およびオペアンプＡＭＰ１を備える。ここで、ダイオードＤ１はＣＭＯＳプロセスを用いて形成されている。この場合、ダイオードＤ１のオン電圧Ｖｏｎは約０．６Ｖとなる。

オペアンプＡＭＰ１は、検出信号Ｖｄｅｔと制御用電圧信号Ｖｒａｍｐとに応じて制御信号Ｖｏｕｔを生成する。オペアンプＡＭＰ１の非反転入力端子には制御用電圧信号Ｖｒａｍｐが供給され、反転入力端子には検出信号Ｖｄｅｔが供給される。例えば、オペアンプＡＭＰ１は制御用電圧信号Ｖｒａｍｐと検出信号Ｖｄｅｔとが同電位となるような制御信号Ｖｏｕｔを出力する。ここで制御用電圧信号Ｖｒａｍｐは、高周波電力増幅器３を搭載している所定のデバイス（例えば、携帯電話機等の無線通信装置の送信部）から供給される信号である。高周波電力増幅器３から出力される出力信号Ｐｏｕｔは、この制御用電圧信号Ｖｒａｍｐに応じて調整される。

ダイオードＤ１は、オペアンプＡＭＰ１の出力端子と反転入力端子との間に設けられている。具体的には、ダイオードＤ１のアノードはオペアンプＡＭＰ１の出力端子と接続されており、カソードはオペアンプＡＭＰ１の反転入力端子と接続されている。このようにダイオードＤ１を設けることで、オペアンプＡＭＰ１から出力される制御信号Ｖｏｕｔが立ち上がった際、当該制御信号Ｖｏｕｔの電圧を一時的に抑制することができる。

なお、本実施の形態にかかる高周波電力増幅器３の動作は、実施の形態１で説明した高周波電力増幅器１の動作と同様であるので重複した説明は省略する。また、図８では信号変換部３４をバイアス生成回路３２に設けた例を示したが、信号変換部３４は制御回路３３に設けてもよい。更に、本実施の形態においても、ダイオードＤ１はＧａＡｓ ＨＢＴプロセスを用いて形成してもよい（実施の形態２参照）。

本実施の形態にかかる高周波電力増幅器では、抵抗素子Ｒ６、Ｒ７で構成される抵抗分割回路（信号変換部３４）を用いて検出信号Ｖｄｅｔを生成しているので、回路構成を簡略化することができる。

＜実施の形態４＞
次に、実施の形態４について説明する。図９は、実施の形態４にかかる高周波電力増幅器４を示す回路図である。図９に示す高周波電力増幅器４は、増幅回路１１、バイアス生成回路４２、および制御回路１３を備える。本実施の形態にかかる高周波電力増幅器４は、実施の形態１にかかる高周波電力増幅器１と比べて、バイアス生成回路４２の構成、特に検出電流Ｉｄｅｔを生成するための回路構成が異なる。これ以外は実施の形態１で説明した高周波電力増幅器１と同様であるので、同一の構成要素には同一の符号を付し重複した説明は省略する。

バイアス生成回路４２は、制御信号Ｖｏｕｔに応じて、増幅用トランジスタＴｒ１のベースに供給するバイアス電流Ｉｂを生成する。バイアス生成回路４２は、トランジスタＴｒ２、Ｔｒ３、Ｔｒ６および抵抗素子Ｒ１〜Ｒ４を備える。ここでトランジスタＴｒ２、Ｔｒ３、Ｔｒ６はＨＢＴを用いて構成されている。

トランジスタＴｒ２（第１のトランジスタ）のコレクタは直流電源ＤＣｉｎに接続され、エミッタは抵抗素子Ｒ１を介して増幅用トランジスタＴｒ１のベースに接続され、ベースには抵抗素子Ｒ２を介して制御信号Ｖｏｕｔが供給される。トランジスタＴｒ２は、トランジスタＴｒ２のベースに供給される制御信号Ｖｏｕｔに応じたバイアス電流Ｉｂを増幅用トランジスタＴｒ１のベースに供給する。換言すると、トランジスタＴｒ２はエミッタフォロワ接続されたトランジスタであり、電流源（バイアス電流源）として機能する。

トランジスタＴｒ３（第２のトランジスタ）のコレクタは直流電源ＤＣｉｎに接続され、エミッタは抵抗素子Ｒ４を介してトランジスタＴｒ６のコレクタに接続され、ベースには抵抗素子Ｒ３を介して制御信号Ｖｏｕｔが供給される。トランジスタＴｒ３は、トランジスタＴｒ３のベースに供給される制御信号Ｖｏｕｔに応じた電流Ｉｂ'（第１の電流）をトランジスタＴｒ６のベースに供給する。

つまり、トランジスタＴｒ３のベースにはトランジスタＴｒ２のベースに供給される制御信号Ｖｏｕｔと同一の信号が供給されるので、トランジスタＴｒ３はバイアス電流Ｉｂに対応した電流Ｉｂ'を出力する。この場合も、トランジスタＴｒ３は電流源として機能する。

トランジスタＴｒ６（第３のトランジスタ）には、電流Ｉｂ'に対応した検出電流Ｉｄｅｔが流れる。トランジスタＴｒ６のベースは抵抗素子Ｒ４を介してトランジスタＴｒ３のエミッタに接続されており、コレクタはトランジスタＭＰ１のゲートおよびドレインと接続されており、エミッタは接地電位に接続されている。よって、トランジスタＴｒ６には電流Ｉｂ'に対応した（換言すると、バイアス電流Ｉｂに対応した）検出電流Ｉｄｅｔが流れる。

制御回路１３は、制御用電圧信号Ｖｒａｍｐおよび検出電流Ｉｄｅｔに応じて制御信号Ｖｏｕｔを生成する。なお、制御回路１３については実施の形態１で説明した制御回路１３と同様であるので重複した説明は省略する。また、本実施の形態にかかる高周波電力増幅器４の動作についても、実施の形態１で説明した高周波電力増幅器１の動作と同様であるので重複した説明は省略する。更に、本実施の形態においても、ダイオードＤ１はＧａＡｓ ＨＢＴプロセスを用いて形成してもよい（実施の形態２参照）。

本実施の形態にかかる高周波電力増幅器では、トランジスタＴｒ６を用いて検出電流Ｉｄｅｔを生成しているので、回路構成を簡略化することができる。また、増幅用トランジスタＴｒ１と対称な位置にトランジスタＴｒ６を設けることで、増幅用トランジスタＴｒ１のベース・エミッタ間電圧の温度特性を改善することができる。つまり、温度変化等により増幅用トランジスタＴｒ１のベース・エミッタ間電圧が変動した場合は、トランジスタＴｒ６のベース・エミッタ間電圧も同様に変動する。よって、このベース・エミッタ間電圧の変動を検出電流Ｉｄｅｔに反映することができる。このため、制御回路１３は、増幅用トランジスタＴｒ１のベース・エミッタ間電圧の変動を反映した制御信号Ｖｏｕｔを生成することができる。

＜実施の形態５＞
次に、実施の形態５について説明する。図１０は、実施の形態５にかかる高周波電力増幅器５を示す回路図である。図１０に示す高周波電力増幅器５は、増幅回路１１、バイアス生成回路５２、および制御回路１３を備える。本実施の形態にかかる高周波電力増幅器５は、実施の形態１にかかる高周波電力増幅器１と比べて、バイアス生成回路５２の構成が異なる。これ以外は実施の形態１で説明した高周波電力増幅器１と同様であるので、同一の構成要素には同一の符号を付し重複した説明は省略する。

バイアス生成回路５２は、制御信号Ｖｏｕｔに応じて、増幅用トランジスタＴｒ１のベースに供給するバイアス電流Ｉｂを生成する。バイアス生成回路５２は、トランジスタＴｒ１１〜Ｔｒ１３および抵抗素子Ｒ１１〜Ｒ１４を備える。ここでトランジスタＴｒ１１〜Ｔｒ１３はＨＢＴを用いて構成されている。

トランジスタＴｒ１１（第１のトランジスタ）のコレクタは直流電源ＤＣｉｎに接続され、エミッタは抵抗素子Ｒ１１を介して増幅用トランジスタＴｒ１のベースに接続され、ベースには抵抗素子Ｒ１２を介して制御信号Ｖｏｕｔが供給される。トランジスタＴｒ１１は、トランジスタＴｒ１１のベースに供給される制御信号Ｖｏｕｔに応じたバイアス電流Ｉｂを増幅用トランジスタＴｒ１のベースに供給する。換言すると、トランジスタＴｒ１１はエミッタフォロワ接続されたトランジスタであり、電流源（バイアス電流源）として機能する。

トランジスタＴｒ１２（第２のトランジスタ）のコレクタは、制御回路１３が備えるトランジスタＭＰ１のゲートおよびドレインに接続され、エミッタは抵抗素子Ｒ１４を介してトランジスタＴｒ１３のベースに接続され、ベースには抵抗素子Ｒ１３を介して制御信号Ｖｏｕｔが供給される。トランジスタＴｒ１２は、トランジスタＴｒ１２のベースに供給される制御信号Ｖｏｕｔに応じた電流Ｉｂ'（第１の電流）をトランジスタＴｒ１３のベースに供給する。

つまり、トランジスタＴｒ１２のベースにはトランジスタＴｒ１１のベースに供給される制御信号Ｖｏｕｔと同一の信号が供給されるので、トランジスタＴｒ１２はバイアス電流Ｉｂに対応した電流Ｉｂ'を出力する。ここで、トランジスタＴｒ１２のコレクタ電流もバイアス電流Ｉｂに対応している。本実施の形態では、トランジスタＴｒ１２のコレクタ電流を検出電流Ｉｄｅｔとしている。

トランジスタＴｒ１３（第３のトランジスタ）のコレクタは直流電源ＤＣｉｎに接続され、ベースには電流Ｉｂ'が供給され、エミッタは接地電位に接続されている。トランジスタＴｒ１３にはベース電流Ｉｂ'に対応した電流が流れる。つまり、本実施の形態ではトランジスタＴｒ１２から出力される電流Ｉｂ'を、トランジスタＴｒ１３のベース電流としている。このため、検出電流Ｉｄｅｔ（トランジスタＴｒ１２のエミッタ電流）を低減することができる。よって、制御回路１３が備えるカレントミラー回路（トランジスタＭＰ１、ＭＰ２）に流れる電流を低減することができる。

なお、制御回路１３については実施の形態１で説明した制御回路１３と同様であるので重複した説明は省略する。また、本実施の形態にかかる高周波電力増幅器５の動作についても、実施の形態１で説明した高周波電力増幅器１の動作と同様であるので重複した説明は省略する。更に、本実施の形態においても、ダイオードＤ１はＧａＡｓ ＨＢＴプロセスを用いて形成してもよい（実施の形態２参照）。

＜実施の形態６＞
次に、実施の形態６について説明する。図１１は、実施の形態６にかかる高周波電力増幅器を示すブロック図である。図６に示すように、本実施の形態にかかる高周波電力増幅器は、複数の高周波電力増幅器１_Ａ、１_Ｂが多段接続されている。そして、高周波電力増幅器１_Ａ、１_Ｂのうちの少なくとも一つは、ダイオードＤ１を備える高周波電力増幅器で構成されている。つまり、高周波電力増幅器１_Ａ、１_Ｂのうちの少なくとも一つは、制御信号Ｖｏｕｔが立ち上がった際、制御信号Ｖｏｕｔの電圧を一時的に抑制する機能を備える。なお、高周波電力増幅器１_Ａ、１_Ｂの構成および動作については、実施の形態１乃至５で説明した高周波電力増幅器と同様である。

図１１に示すように、高周波電力増幅器１_Ａは、増幅回路１１_Ａ、バイアス生成回路１２_Ａ、および制御回路１３_Ａを備える。増幅回路１１_Ａは、入力された高周波信号ＲＦｉｎ_Ａを増幅して出力信号Ｐｏｕｔ_Ａを出力する。増幅回路１１_Ａにはバイアス生成回路１２_Ａからバイアス電流Ｉｂ_Ａが供給される。バイアス生成回路１２_Ａは、制御信号Ｖｏｕｔ_Ａに応じてバイアス電流Ｉｂ_Ａを生成する。制御回路１３_Ａは、制御用電圧信号Ｖｒａｍｐおよび検出電流Ｉｄｅｔ_Ａに応じて制御信号Ｖｏｕｔ_Ａを生成する。なお、増幅回路１１_Ａ、バイアス生成回路１２_Ａ、および制御回路１３_Ａの構成および動作については、実施の形態１乃至５で説明した増幅回路、バイアス生成回路、および制御回路の構成および動作と同様であるので、重複した説明は省略する。

また、高周波電力増幅器１_Ｂは、増幅回路１１_Ｂ、バイアス生成回路１２_Ｂ、および制御回路１３_Ｂを備える。増幅回路１１_Ｂは、高周波電力増幅器１_Ａから出力された出力信号Ｐｏｕｔ_Ａ（高周波信号ＲＦｉｎ_Ｂ）を増幅して出力信号Ｐｏｕｔ_Ｂを出力する。増幅回路１１_Ｂにはバイアス生成回路１２_Ｂからバイアス電流Ｉｂ_Ｂが供給される。バイアス生成回路１２_Ｂは、制御信号Ｖｏｕｔ_Ｂに応じてバイアス電流Ｉｂ_Ｂを生成する。制御回路１３_Ｂは、制御用電圧信号Ｖｒａｍｐおよび検出電流Ｉｄｅｔ_Ｂに応じて制御信号Ｖｏｕｔ_Ｂを生成する。なお、増幅回路１１_Ｂ、バイアス生成回路１２_Ｂ、および制御回路１３_Ｂの構成および動作については、実施の形態１乃至５で説明した増幅回路、バイアス生成回路、および制御回路の構成および動作と同様であるので、重複した説明は省略する。

そして、本実施の形態では、高周波電力増幅器１_Ａ、１_Ｂのうちの少なくとも一つは、制御信号Ｖｏｕｔが立ち上がった際、制御信号Ｖｏｕｔの電圧を一時的に抑制する機能を備える。換言すると、高周波電力増幅器１_Ａ、１_Ｂのうちの少なくとも一つは、ダイオードＤ１に対応する素子を備えている。なお、高周波電力増幅器がこのような機能を備えない場合は、高周波電力増幅器はダイオードＤ１を備えない構成となる。

例えば、初段の高周波電力増幅器１_ＡにダイオードＤ１を設け、制御信号Ｖｏｕｔ_Ａの電圧を一時的に抑制する機能を付加した場合は、制御用電圧信号Ｖｒａｍｐが低い場合に初段の出力信号Ｐｏｕｔ_Ａの電力の増加が緩やかになる。このため、二段目の高周波電力増幅器１_Ｂに入力される信号の振幅が抑制され、自己バイアス電流ＩＲＦｓｅｌｆも抑制される。ここで、出力信号Ｐｏｕｔ_Ｂの電力はＰｏｕｔ_Ｂ∝（Ｉｂ_Ｂ＋ＩＲＦｓｅｌｆ）^２となる。よってこの場合は、自己バイアス電流ＩＲＦｓｅｌｆが抑制されるので出力信号Ｐｏｕｔ_Ｂの増加も抑制される。

なお、上記で説明した実施の形態１乃至６では、ＧａＡｓ ＨＢＴプロセスを用いてバイアス生成回路１２を形成し、ＣＭＯＳプロセスを用いて制御回路１３を形成した場合について説明した。つまり、バイアス生成回路１２および制御回路１３を別々のチップで構成した場合について説明した。しかし、シリコンゲルマニウム合金（ＳｉＧｅ）を用いた半導体製造プロセス（ＳｉＧｅ−ＢｉＣＭＯＳ）を用いて、バイアス生成回路１２および制御回路１３を一つのチップで構成してもよい。このようにバイアス生成回路１２および制御回路１３を一つのチップで構成することで、チップサイズの低減やコストダウンが可能となる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

１、２、３、４、５ 高周波電力増幅器
１１ 増幅回路
１２、２２、３２、４２、５２ バイアス生成回路
１３、２３、３３ 制御回路
３４ 信号変換部

Claims (19)

1. ベースに供給される高周波信号を増幅する増幅用トランジスタと、
   制御信号がベースに供給され、当該制御信号に応じて前記増幅用トランジスタのベースにバイアス電流を供給するエミッタフォロワ接続された第１のトランジスタを有するバイアス生成回路と、
   前記制御信号を生成する制御回路と、を備え、
   前記制御回路は、前記バイアス電流に対応した検出信号と制御用電圧信号とに応じて制御信号を出力するオペアンプを有し、前記制御信号が立ち上がった際、前記制御信号の電圧を一時的に抑制する、
   高周波電力増幅器。
2. 前記オペアンプの非反転入力端子には前記制御用電圧信号が供給され、反転入力端子には前記検出信号が供給され、
   前記オペアンプの出力端子と前記反転入力端子との間には、アノードが前記出力端子に接続され、カソードが前記反転入力端子に接続されたダイオードが設けられている、
   請求項１に記載の高周波電力増幅器。
3. 前記バイアス生成回路は、
   前記制御信号がベースに供給され、前記バイアス電流に対応した第１の電流を出力する第２のトランジスタと、
   前記第１の電流を用いて前記バイアス電流に対応した検出電流を生成する第１のカレントミラー回路と、を備える、
   請求項２に記載の高周波電力増幅器。
4. 前記第１のカレントミラー回路は、前記第１の電流が流れる第３のトランジスタと前記検出電流が流れる第４のトランジスタとを備え、
   前記第４のトランジスタのトランジスタサイズは前記第３のトランジスタのトランジスタサイズよりも小さい、
   請求項３に記載の高周波電力増幅器。
5. 前記第１および第２のトランジスタのトランジスタサイズは略同一であり、
   前記第３のトランジスタのトランジスタサイズは、前記第２のトランジスタのトランジスタサイズよりも大きい、
   請求項４に記載の高周波電力増幅器。
6. 前記制御回路は、
   前記検出電流に対応した第２の電流を生成する第２のカレントミラー回路と、
   前記第２の電流を電圧信号に変換して前記検出信号を生成する信号変換部と、を備える、
   請求項３に記載の高周波電力増幅器。
7. 前記第２のカレントミラー回路は、前記検出電流が流れる第５のトランジスタと前記第２の電流が流れる第６のトランジスタとを備え、
   前記第６のトランジスタのトランジスタサイズは前記第５のトランジスタのトランジスタサイズよりも小さい、
   請求項６に記載の高周波電力増幅器。
8. 前記増幅用トランジスタ、前記第１および第２のトランジスタ、並びに前記第１のカレントミラー回路はヘテロ接合バイポーラトランジスタで構成されており、
   前記第２のカレントミラー回路はＭＯＳトランジスタで構成されている、
   請求項６に記載の高周波電力増幅器。
9. 前記ダイオードはＣＭＯＳプロセスを用いて形成されている、請求項８に記載の高周波電力増幅器。
10. 前記ダイオードはＧａＡｓ ＨＢＴプロセスを用いて形成されている、請求項８に記載の高周波電力増幅器。
11. 前記バイアス生成回路は、
    前記制御信号がベースに供給され、前記バイアス電流に対応した第１の電流を出力する第２のトランジスタと、
    前記第１の電流を電圧信号に変換し、前記検出信号を生成する信号変換部と、を備える、
    請求項１に記載の高周波電力増幅器。
12. 前記信号変換部は、前記第２のトランジスタと接地電位との間に直列に接続された第１および第２の抵抗素子とを備え、
    前記検出信号は前記第１および第２の抵抗素子が接続されているノードから出力される、
    請求項１１に記載の高周波電力増幅器。
13. 前記バイアス生成回路は、
    前記制御信号がベースに供給され、前記バイアス電流に対応した第１の電流を出力する第２のトランジスタと、
    前記第１の電流がベースに供給され、当該第１の電流に対応した検出電流が流れる第３のトランジスタと、を備える、
    請求項１に記載の高周波電力増幅器。
14. 前記制御回路は、
    前記検出電流に対応した第２の電流を生成するカレントミラー回路と、
    前記第２の電流を電圧信号に変換して前記検出信号を生成する信号変換部と、を備える、
    請求項１３に記載の高周波電力増幅器。
15. 前記増幅用トランジスタおよび前記第１乃至第３のトランジスタはヘテロ接合バイポーラトランジスタで構成されており、
    前記カレントミラー回路はＭＯＳトランジスタで構成されている、
    請求項１４に記載の高周波電力増幅器。
16. 前記バイアス生成回路は、
    前記制御信号がベースに供給され、前記バイアス電流に対応した第１の電流を出力する第２のトランジスタと、
    前記第１の電流がベースに供給される第３のトランジスタと、を備える、
    請求項１に記載の高周波電力増幅器。
17. 前記制御回路は、
    前記第２のトランジスタに流れる検出電流に対応した第２の電流を生成するカレントミラー回路と、
    前記第２の電流を電圧信号に変換し、前記検出信号を生成する信号変換部と、を備える、
    請求項１６に記載の高周波電力増幅器。
18. 前記増幅用トランジスタおよび前記第１乃至第３のトランジスタはヘテロ接合バイポーラトランジスタで構成されており、
    前記カレントミラー回路はＭＯＳトランジスタで構成されている、
    請求項１７に記載の高周波電力増幅器。
19. 複数の高周波電力増幅器が多段接続され、当該複数の高周波電力増幅器のうちの少なくとも一つが請求項１に記載の高周波電力増幅器である、高周波電力増幅器。

Images