JP2018050200A - 電力増幅モジュール - Google Patents

Abstract

【課題】送信信号のスロープ制御を行う電力増幅モジュールにおいて、回路の増大を抑制すること。
【解決手段】電力増幅モジュール１２０Ａ−２は、増幅信号の信号レベルを制御するためのレベル制御電圧Ｖ_ｒａｍｐに応じた第１電流Ｉ_ｂｃを出力する第１電流源４５０と、レベル制御電圧に応じた第２電流Ｉ_ｃａｓを出力する第２電流源４５１と、ベースに入力信号ＲＦ_ｉｎ及び第１バイアス電流Ｉ_{ｂｉａｓ１}が供給され、エミッタが接地される第１トランジスタ５００ａと、エミッタが第１トランジスタのコレクタに接続され、ベースに第２電流が供給され、コレクタから入力信号を増幅した第１増幅信号を出力する第２トランジスタ５０１と、コレクタに第１電流が供給され、ベースにバイアス制御電流Ｉ_ｂｂが供給され、エミッタから第１トランジスタのベースに第１バイアス電流を供給する第３トランジスタ６００ａと、を備える。
【選択図】図１１

Description

本発明は、電力増幅モジュールに関する。

携帯電話等の移動体通信機においては、基地局へ送信する無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために電力増幅モジュール（Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ Ｍｏｄｕｌｅ）が用いられる。例えば、ＧＳＭ（登録商標）（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）では、移動体通信機から基地局への送信信号のスロープ制御（ランプアップ及びランプダウン）を実現するために、電力増幅モジュールのゲインの制御が行われる。

特許文献１には、電力増幅モジュールにおける３段構成の増幅器の各段のコレクタ端に、低損失（ＬＤＯ：Ｌｏｗ Ｄｒｏｐ Ｏｕｔ）レギュレータから出力される電圧Ｖｌｄｏを供給する構成が開示されている。この構成では、レベル制御電圧Ｖｒａｍｐに基づいて電圧Ｖｌｄｏのレベルを調整することにより、電力増幅モジュールのゲインが制御される。

また、特許文献２には、３段構成の増幅器を含む電力増幅モジュールにおいて、１段目及び２段目にはＬＤＯレギュレータから出力される電圧Ｖｒｅｇが供給され、３段目には一定の電源電圧が供給される構成が開示されている。

特開２００９−１００１９７号公報 米国特許第７６０５６５１号明細書

上述のように、特許文献１や特許文献２に開示されている構成では、電力増幅モジュールのゲインを制御するために、ＬＤＯレギュレータが用いられる。一般的に、ＬＤＯレギュレータは、大電流を流すために、回路規模が大きくなってしまう。

本発明はこのような事情に鑑みてなされたものであり、送信信号のスロープ制御を行う電力増幅モジュールにおいて、回路の増大を抑制することを目的とする。

本発明の一側面に係る電力増幅モジュールは、増幅信号の信号レベルを制御するためのレベル制御電圧に応じた第１電流を出力する第１電流源と、レベル制御電圧に応じた第２電流を出力する第２電流源と、第１トランジスタであって、ベースに入力信号及び第１バイアス電流が供給され、エミッタが接地される第１トランジスタと、第２トランジスタであって、エミッタが第１トランジスタのコレクタに接続され、ベースに第２電流が供給され、コレクタから入力信号を増幅した第１増幅信号を出力する第２トランジスタと、第３トランジスタであって、コレクタに第１電流が供給され、ベースにバイアス制御電流又は電圧が供給され、エミッタから第１トランジスタのベースに第１バイアス電流を供給する第３トランジスタと、を備える。

本発明によれば、送信信号のスロープ制御を行う電力増幅モジュールにおいて、回路規模の増大を抑制することが可能となり、所望の特性を満足させることもまた可能となる。

本発明の一実施形態である電力増幅モジュールを含む送信ユニットの構成例を示す図である。 送信信号のスロープ制御の一例を示す図である。 電力増幅モジュール１２０に入力される電圧Ｖｒａｍｐ（レベル制御電圧）の一例を示す図である。 電力増幅モジュール１２０の一例である電力増幅モジュール１２０Ａ−１の構成を示す図である。 増幅器４００の構成の一例を示す図である。 バイアス回路４３０の構成の一例を示す図である。 電圧電流変換回路４４０及び電流源４５０，４５１の構成の一例を示す図である。 電圧Ｖｒａｍｐ（レベル制御電圧）と電流Ｉｂｃ及び電流Ｉｃａｓとの関係の一例を示すグラフである。 理想的なＲＦ信号の出力波形を模式的に示す図である。 比較例におけるＲＦ信号の出力波形を模式的に示す図である。 増幅器４００におけるＲＦ信号の出力波形を模式的に示す図である。 増幅器４００及び比較例におけるＡＣＬＲ特性のシミュレーション結果を示すグラフである。 電力増幅モジュール１２０の一例である電力増幅モジュール１２０Ａ−２の構成を示す図である。

以下、図面を参照して本発明の一実施形態について説明する。図１は、本発明の一実施形態である電力増幅モジュールを含む送信ユニットの構成例を示す図である。送信ユニット１００は、例えば、携帯電話等の移動体通信機において、音声やデータなどの各種信号を基地局へ送信するために用いられる。なお、移動体通信機は基地局から信号を受信するための受信ユニットも備えるが、ここでは説明を省略する。

図１に示されるように、送信ユニット１００は、変調部１１０、電力増幅モジュール１２０、フロントエンド部１３０、及びアンテナ１４０を含む。

変調部１１０は、ＧＳＭ（登録商標）やＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆｏｒ ＧＳＭ Ｅｖｏｌｕｔｉｏｎ）の変調方式に基づいて入力信号を変調し、無線送信を行うための無線周波数信号を生成する。ＲＦ信号は、例えば、数百ＭＨｚから数ＧＨｚ程度である。

電力増幅モジュール１２０は、入力信号ＲＦｉｎの電力を、基地局に送信するために必要なレベルまで増幅し、増幅信号ＲＦｏｕｔを出力する。また、電力増幅モジュール１２０は、信号レベルを制御するための電圧Ｖｒａｍｐ（レベル制御電圧）に基づいてゲインを制御することにより、増幅信号のスロープ制御を行う。

図２は、送信信号のスロープ制御の一例を示す図である。図２に示されるように、スロープ制御では、下限ＤＬ及び上限ＵＬの範囲に収まるように、送信信号の信号レベルを制御する必要がある。なお、図２においてＡで示される箇所（立ち上がりの領域）においては、送信信号の信号レベルが上限ＵＬを超えず、かつ下限ＤＬを下回らないように所定の変化率（傾き）を保つように信号レベルを制御する必要がある。また、図２においてＢで示される箇所（立ち下がりの領域）においては、送信信号の信号レベルが上限ＵＬを超えず、かつ下限ＤＬを下回らないように所定の変化率を保つように信号レベルを制御する必要がある。

図３は、電力増幅モジュール１２０に入力される電圧Ｖｒａｍｐの一例を示す図である。電力増幅モジュール１２０では、図３に示されるように変化する電圧Ｖｒａｍｐに基づいてゲインを制御することにより、図２に示されるように送信信号の信号レベルを制御する。

図１に戻り、フロントエンド部１３０は、増幅信号に対するフィルタリングや、基地局から受信する受信信号とのスイッチングなどを行う。フロントエンド部１３０から出力される増幅信号は、アンテナ１４０を介して基地局に送信される。

図４は、電力増幅モジュール１２０の一例である電力増幅モジュール１２０Ａ−１の構成を示す図である。電力増幅モジュール１２０Ａ−１は、増幅器４００，４０１，４０２、インダクタ４１０，４１１，４１２、整合回路（ＭＮ：Ｍａｔｃｈｉｎｇ Ｎｅｔｗｏｒｋ）４２０，４２１，４２２，４２３、バイアス回路４３０，４３１，４３２、電圧電流変換回路４４０、及び電流源４５０，４５１，４５２を含む。

増幅器４００〜４０２は、３段の増幅器を構成する。増幅器４００は、入力信号ＲＦｉｎを増幅して増幅信号（第１増幅信号）を出力する。増幅器４０１は、増幅器４００から出力される増幅信号（第１増幅信号）を増幅して増幅信号（第２増幅信号）を出力する。増幅器４０２は、増幅器４０１から出力される増幅信号（第２増幅信号）を増幅して増幅信号を出力する。増幅器４００には、一定の電源電圧Ｖｃｃが供給される。また、増幅器４００には、バイアス回路４３０からバイアス電流Ｉｂｉａｓ１（第１バイアス電流）が供給される。同様に、増幅器４０１には、電源電圧Ｖｃｃ及びバイアス電流Ｉｂｉａｓ２（第２バイアス電流）が供給される。増幅器４０２には、電源電圧Ｖｃｃ及びバイアス電流Ｉｂｉａｓ３が供給される。なお、増幅器の段数は３段に限られず、２段以下であってもよいし、４段以上であってもよい。

図５は、増幅器４００の構成の一例を示す図である。図５に示されるように、初段の増幅器４００は、トランジスタ５００（第１トランジスタ）と、トランジスタ５００とカスコード接続されたトランジスタ５０１（第２トランジスタ）と、を備える。トランジスタ５００，５０１は、例えば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタである。具体的には、下段のトランジスタ５００は、コレクタがトランジスタ５０１のエミッタに接続され、ベースに入力信号ＲＦｉｎが供給され、エミッタが接地される。上段のトランジスタ５０１は、コレクタにインダクタ４１０を通じて電源電圧Ｖｃｃが供給され、ベースに電圧Ｖｒａｍｐに応じた電流Ｉｃａｓが供給され、エミッタがトランジスタ５００のコレクタに接続される。これにより、下段のトランジスタ５００を流れる電流量は、上段のトランジスタ５０１を流れる電流量により制限される。また、下段のトランジスタ５００のコレクタ電圧は、上段のトランジスタ５０１のエミッタ電圧により制限される。トランジスタ５００のベースには、電圧Ｖｒａｍｐに応じたバイアス電流Ｉｂｉａｓ１が供給される。これにより、トランジスタ５０１のコレクタから、当該バイアス電流Ｉｂｉａｓ１の電流量に応じた増幅信号ＲＦｏｕｔ１（第１増幅信号）が出力される。なお、トランジスタ５００，５０１は、例えば、同一サイズとすることができる。

図５に示されるように、増幅器４００では、バイアス電流Ｉｂｉａｓ１によりゲインが制御される。バイアス電流の代わりに、バイアス電圧によってゲインを制御する構成も考えられるが、バイアス電流の方が制御性がよい。この点について説明する。コレクタ電流をＩｃ、ベース電圧をＶｂ、ベース電流をＩｂ、電流増幅率をｈＦＥ、飽和電流をＩｓ、ボルツマン係数をｋ、絶対温度をＴ、電子の素電荷をｑ、熱電圧をＶｔ＝ｋ×Ｔ／ｑとする。ベース電圧による制御の場合、ΔＩｃ≒Ｉｓ×ｅｘｐ（ΔＶｂ／Ｖｔ）となる。従って、ベース電圧Ｖｂが閾値電圧を超えると、コレクタ電流Ｉｃが急激に上昇するため制御性が悪い。他方、ベース電流による制御の場合、ΔＩｃ＝ΔＩｂ×ｈＦＥとなる。従って、ベース電流Ｉｂに対するコレクタ電流Ｉｃの変化率が一定であるため制御性がよい。

本実施形態において、２段目以降の増幅器４０１，４０２は、図５に示される構成（以下、カスコード構成とも呼ぶ）と比べて、カスコード接続されたトランジスタ５０１を備えない構成（以下、シングル構成とも呼ぶ）である。なお、初段の増幅器４００の代わりに他の段の増幅器４０１，４０２がカスコード構成であってもよく、複数又は全ての増幅器がカスコード構成であってもよい。ここで、初段の増幅器４００においては、２段目及び３段目の増幅器４０１，４０２に比べて信号の出力電力が小さい。従って、初段の増幅器４００のみをカスコード構成とすることにより、他の増幅器をカスコード構成とする場合に比べて、カスコード構成に起因する信号の減衰が抑制される。カスコード構成の効果については後述する。

図４に戻り、インダクタ４１０〜４１２は、ＲＦ信号の電源回路への漏出を抑制するチョークインダクタである。

整合回路４２０〜４２３は、それぞれ、増幅器４００〜４０２の前後に設けられている。整合回路４２０〜４２３は、前後に設けられた回路間のインピーダンスを整合させる回路である。整合回路４２０〜４２３は、例えば、キャパシタやインダクタを用いて構成される。

バイアス回路４３０〜４３２は、増幅器４００〜４０２にバイアス電流Ｉｂｉａｓ１〜Ｉｂｉａｓ３を供給する。バイアス電流Ｉｂｉａｓ１〜Ｉｂｉａｓ３は、電流源４５２から出力される電流Ｉｂｂ、及び電流源４５０から出力される電流Ｉｂｃに基づいて調整される。

図６は、バイアス回路４３０の構成の一例を示す図である。バイアス回路４３０は、トランジスタ６００、ダイオード６１０，６１１、及び抵抗素子６２０を備える。トランジスタ６００（第３トランジスタ）は、例えば、ＨＢＴである。ダイオード６１０，６１１は直列接続され、ダイオード６１０のアノードがトランジスタ６００のベースに接続され、ダイオード６１１のカソードが接地される。抵抗素子６２０は、一端がトランジスタ６００のエミッタに接続され、他端が増幅器４００が備えるトランジスタ５００のベースに接続される。トランジスタ６００のベースには、所定の電流Ｉｂｂ（バイアス制御電流）が供給される。また、トランジスタ６００のコレクタには、電圧Ｖｒａｍｐに応じた電流Ｉｂｃが供給される。これにより、トランジスタ６００のエミッタから、抵抗素子６２０を通じて、電圧Ｖｒａｍｐに応じたバイアス電流Ｉｂｉａｓ１が出力される。バイアス回路４３１，４３２については、バイアス回路４３０と同様の構成であるため、詳細な説明は省略する。なお、ダイオード６１０，６１１の代わりに、コレクタとベースが接続された（ダイオード接続された）トランジスタを用いてもよい。

図４に戻り、電圧電流変換回路４４０は、電圧Ｖｒａｍｐを電流Ｉｒａｍｐに変換して出力する。電流源４５０（第１電流源）は、電流Ｉｒａｍｐに基づいて電流Ｉｂｃ（第１電流）を出力する。電流Ｉｂｃは、バイアス回路４３０〜４３２に供給される。一方、電流源４５１（第２電流源）は、電流Ｉｒａｍｐに基づいて電流Ｉｃａｓ（第２電流）を出力する。電流Ｉｃａｓは、初段の増幅器４００のみに供給される。電流源４５２は、電流Ｉｂｂを出力する。なお、送信信号のスロープ制御を行っている間、電流Ｉｂｂは一定である。

図７は、電圧電流変換回路４４０、及び電流源４５０，４５１の構成の一例を示す図である。

電圧電流変換回路４４０は、オペアンプＯＰ１、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）、ＮチャネルＭＯＳＦＥＴ（ＭＮ１）、及び抵抗素子Ｒ１を備える。

オペアンプＯＰ１は、非反転入力端子に電圧Ｖｒａｍｐが供給され、反転入力端子がＮチャネルＭＯＳＦＥＴ（ＭＮ１）のソースに接続され、出力端子がＮチャネルＭＯＳＦＥＴ（ＭＮ１）のゲートに接続される。ＰチャネルＭＯＳＦＥＴ（ＭＰ１）は、ソースに電源電圧Ｖｃｃが供給され、ゲートがドレインに接続され、ドレインがＮチャネルＭＯＳＦＥＴ（ＭＮ１）のドレインに接続される。ＮチャネルＭＯＳＦＥＴ（ＭＮ１）は、ソースが抵抗素子Ｒ１の一端に接続される。抵抗素子Ｒ１の他端は接地される。

オペアンプＯＰ１の非反転入力端子と反転入力端子のイマジナリーショートにより、抵抗素子Ｒ１の一端の電圧はＶｒａｍｐとなる。抵抗素子Ｒ１の抵抗値をｒ１とすると、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）及びＮチャネルＭＯＳＦＥＴ（ＭＮ１）に流れる電流は、Ｖｒａｍｐ／ｒ１となる。従って、ＰチャネルＭＯＳＦＥＴ（ＭＰ１）を流れる電流Ｉｒａｍｐは、電圧Ｖｒａｍｐに応じた値となる。

ＰチャネルＭＯＳＦＥＴ（ＭＰ２ａ，ＭＰ２ｂ）は、それぞれ、ソースに電源電圧Ｖｃｃが供給され、ゲートがＰチャネルＭＯＳＦＥＴ（ＭＰ１）のゲートに接続され、ドレインがＮチャネルＭＯＳＦＥＴ（ＭＮ２ａ，ＭＮ２ｂ）のドレインに接続される。ＮチャネルＭＯＳＦＥＴ（ＭＮ２ａ，ＭＮ２ｂ）は、それぞれ、ドレインがＰチャネルＭＯＳＦＥＴ（ＭＰ２ａ，ＭＰ２ｂ）のドレインに接続され、ゲートがドレインに接続され、ソースが接地される。ＰチャネルＭＯＳＦＥＴ（ＭＰ２ａ，ＭＰ２ｂ）はＰチャネルＭＯＳＦＥＴ（ＭＰ１）と電流ミラー接続されているため、ＰチャネルＭＯＳＦＥＴ（ＭＰ２ａ，ＭＰ２ｂ）及びＮチャネルＭＯＳＦＥＴ（ＭＮ２ａ，ＭＮ２ｂ）を流れる電流Ｉｐａ，Ｉｐｂは、電流Ｉｒａｍｐに応じた値（すなわち、電圧Ｖｒａｍｐに応じた値）となる。

電流源４５０は、オペアンプＯＰ２ａ、ＰチャネルＭＯＳＦＥＴ（ＭＰ３ａ，ＭＰ４ａ，ＭＰ５ａ，ＭＰ６ａ）、ＮチャネルＭＯＳＦＥＴ（ＭＮ３ａ，ＭＮ４ａ，ＭＮ５ａ，ＭＮ６ａ，ＭＮ７ａ）、及び電流源Ｊａを備える。また、電流源４５１は、オペアンプＯＰ２ｂ、ＰチャネルＭＯＳＦＥＴ（ＭＰ３ｂ，ＭＰ４ｂ，ＭＰ５ｂ，ＭＰ６ｂ）、ＮチャネルＭＯＳＦＥＴ（ＭＮ３ｂ，ＭＮ４ｂ，ＭＮ５ｂ，ＭＮ６ｂ，ＭＮ７ｂ）、及び電流源Ｊｂを備える。なお、以下では電流源４５０を例に説明し、電流源４５１の構成については電流源４５０の構成と同様であるため、詳細な説明は省略する。

ＮチャネルＭＯＳＦＥＴ（ＭＮ３ａ，ＭＮ４ａ）は、それぞれ、ドレインがＰチャネルＭＯＳＦＥＴ（ＭＰ５ａ，ＭＰ６ａ）のドレインに接続され、ゲートがＮチャネルＭＯＳＦＥＴ（ＭＮ２ａ）のゲートに接続され、ソースが接地される。すなわち、ＮチャネルＭＯＳＦＥＴ（ＭＮ３ａ，ＭＮ４ａ）は、それぞれ、ＮチャネルＭＯＳＦＥＴ（ＭＮ２ａ）と電流ミラー接続されている。従って、ＮチャネルＭＯＳＦＥＴ（ＭＮ３ａ，ＭＮ４ａ）を流れる電流Ｉｎ３，Ｉｎ４は、それぞれ、ＮチャネルＭＯＳＦＥＴ（ＭＮ２ａ）を流れる電流Ｉｐａに比例する（Ｉｎ３∝Ｉｐａ及びＩｎ４∝Ｉｐａ）。

ＰチャネルＭＯＳＦＥＴ（ＭＰ３ａ，ＭＰ４ａ）は、それぞれ、ソースに電源電圧Ｖｃｃが供給され、ゲートがオペアンプＯＰ２ａの出力端子に接続され、ドレインがＰチャネルＭＯＳＦＥＴ（ＭＰ５ａ，ＭＰ６ａ）のソースに接続される。ＰチャネルＭＯＳＦＥＴ（ＭＰ３ａ）には、電流Ｉｎ３にＮチャネルＭＯＳＦＥＴ（ＭＮ６ａ）を流れる電流Ｉｎ６を加えた電流が流れるため、ＰチャネルＭＯＳＦＥＴ（ＭＰ３ａ）を流れる電流Ｉｐ３は、ＮチャネルＭＯＳＦＥＴ（ＭＮ２ａ）を流れる電流Ｉｐａに応じた電流量となる（Ｉｐ３≒｛Ｉｎ３（∝Ｉｐａ）＋Ｉｎ６｝）。また、ＰチャネルＭＯＳＦＥＴ（ＭＰ４ａ）は、ＰチャネルＭＯＳＦＥＴ（ＭＰ３ａ）とミラー接続されているため、ＰチャネルＭＯＳＦＥＴ（ＭＰ４ａ）を流れる電流Ｉｐ４はＰチャネルＭＯＳＦＥＴ（ＭＰ３ａ）を流れる電流Ｉｐ３に比例する（Ｉｐ４∝Ｉｐ３）。従って、ＰチャネルＭＯＳＦＥＴ（ＭＰ４ａ）を流れる電流Ｉｐ４は、ＮチャネルＭＯＳＦＥＴ（ＭＮ２ａ）を流れる電流Ｉｐａに応じた電流量となる（Ｉｐ４∝Ｉｐ３≒｛Ｉｎ３（∝Ｉｐａ）＋Ｉｎ６｝）。従って、電流Ｉｐ４からＰチャネルＭＯＳＦＥＴ（ＭＰ６ａ）を流れる電流Ｉｐ６及びＮチャネルＭＯＳＦＥＴ（ＭＮ７ａ）を流れる電流Ｉｎ７を引いた電流Ｉｂｃ（すなわち、電流源４５０の出力電流）もまた、電流Ｉｐａに応じた電流量（すなわち、電圧Ｖｒａｍｐに応じた電流量）となる。

オペアンプＯＰ２ａは、反転入力端子に基準電圧Ｖｓｅｔが供給され、非反転入力端子に電圧Ｖｄｅｔが供給され、出力端子がＰチャネルＭＯＳＦＥＴ（ＭＰ３ａ，ＭＰ４ａ）のゲートに接続される。オペアンプＯＰ２ａは、非反転入力端子と反転入力端子のイマジナリーショートにより、電圧Ｖｄｅｔが基準電圧Ｖｓｅｔと等しくなるように、ＰチャネルＭＯＳＦＥＴ（ＭＰ３ａ，ＭＰ４ａ）のゲート電圧を制御する。

また、ＰチャネルＭＯＳＦＥＴ（ＭＰ５ａ）は、ソースがＰチャネルＭＯＳＦＥＴ（ＭＰ３ａ）のドレインに接続され、ゲートがＰチャネルＭＯＳＦＥＴ（ＭＰ６ａ）のゲートに接続され、ドレインがＮチャネルＭＯＳＦＥＴ（ＭＮ３ａ）のドレインに接続される。ＰチャネルＭＯＳＦＥＴ（ＭＰ６ａ）は、ソースがＰチャネルＭＯＳＦＥＴ（ＭＰ４ａ）のドレインに接続され、ゲートがドレインに接続され、ドレインがＮチャネルＭＯＳＦＥＴ（ＭＮ４ａ）のドレインに接続される。このように、ＰチャネルＭＯＳＦＥＴ（ＭＰ５ａ）は、ＰチャネルＭＯＳＦＥＴ（ＭＰ６ａ）と電流ミラー接続されている。なお、ＰチャネルＭＯＳＦＥＴ（ＭＰ５ａ）は、ＰチャネルＭＯＳＦＥＴ（ＭＰ６ａ）と同じ電流密度とすることができる。

ＰチャネルＭＯＳＦＥＴ（ＭＰ５ａ，ＭＰ６ａ）は、ＰチャネルＭＯＳＦＥＴ（ＭＰ３ａ，ＭＰ４ａ）のドレイン電圧が同電位となるように動作する。具体的には、ＰチャネルＭＯＳＦＥＴ（ＭＰ３ａ，ＭＰ４ａ）のドレイン電圧をＶｄ３，Ｖｄ４とし、ＰチャネルＭＯＳＦＥＴ（ＭＰ５ａ，ＭＰ６ａ）のゲート・ソース間電圧をＶｇｓ５，Ｖｇｓ６とすると、ＰチャネルＭＯＳＦＥＴ（ＭＰ５ａ，ＭＰ６ａ）はゲート同士が接続されているため、Ｖｄ３−Ｖｇｓ５＝Ｖｄ４−Ｖｇｓ６となる。ここで、ＰチャネルＭＯＳＦＥＴ（ＭＰ５ａ，ＭＰ６ａ）の電流密度が等しい場合、ＰチャネルＭＯＳＦＥＴ（ＭＰ５ａ，ＭＰ６ａ）のゲート・ソース間電圧Ｖｇｓ５，Ｖｇｓ６は等しくなる。従って、Ｖｄ３＝Ｖｄ４となる。従って、ＰチャネルＭＯＳＦＥＴ（ＭＰ３ａ，ＭＰ４ａ）のドレイン電圧Ｖｄ３，Ｖｄ４が同電位となるように維持され、電流を安定的に出力することができる。

また、ＮチャネルＭＯＳＦＥＴ（ＭＮ５ａ）は、ドレインに電流源Ｊａから基準電流Ｉｓａが供給され、ゲートがドレインに接続され、ソースが接地される。ＮチャネルＭＯＳＦＥＴ（ＭＮ６ａ）は、ドレインがＰチャネルＭＯＳＦＥＴ（ＭＰ３ａ）のドレインに接続され、ゲートがＮチャネルＭＯＳＦＥＴ（ＭＮ５ａ）のゲートに接続され、ソースが接地される。ＮチャネルＭＯＳＦＥＴ（ＭＮ７ａ）は、ドレインがＰチャネルＭＯＳＦＥＴ（ＭＰ４ａ）のドレインに接続され、ゲートがＮチャネルＭＯＳＦＥＴ（ＭＮ５ａ）のゲートに接続され、ソースが接地される。すなわち、ＮチャネルＭＯＳＦＥＴ（ＭＮ６ａ，ＭＮ７ａ）は、それぞれ、ＮチャネルＭＯＳＦＥＴ（ＭＮ５ａ）と電流ミラー接続されている。そのため、ＮチャネルＭＯＳＦＥＴ（ＭＮ６ａ）を流れる電流Ｉｎ６及びＮチャネルＭＯＳＦＥＴ（ＭＮ７ａ）を流れる電流Ｉｎ７は、電流源Ｊａが出力する基準電流Ｉｓａに応じた電流量となる。従って、基準電流Ｉｓａの電流量の変化に追従して電流Ｉｎ６，Ｉｎ７の電流量が調整される。

ＮチャネルＭＯＳＦＥＴ（ＭＮ６ａ）は、電流Ｉｎ３が非常に少ない（すなわち、電圧Ｖｒａｍｐが非常に低い）場合でも、ＰチャネルＭＯＳＦＥＴ（ＭＰ３ａ）に一定量の電流Ｉｎ６を流すことによって、オペアンプＯＰ２ａにおけるイマジナリーショートの効果を保っている。これにより、オペアンプＯＰ２ａの帰還の周波数特性の劣化や発振の発生が抑制される。また、電流源４５０が出力する電流Ｉｂｃは、ＰチャネルＭＯＳＦＥＴ（ＭＰ４ａ）を流れる電流Ｉｐ４から、電流Ｉｐ６及び電流Ｉｎ７を引いた電流量である。従って、基準電流Ｉｓａの電流量の変化に伴って電流Ｉｂｃの電流量も変化するため、電流Ｉｂｃの基準電流Ｉｓａへの追従性が向上する。

以上より、電流源４５０は、電流Ｉｒａｍｐに応じた（すなわち、電圧Ｖｒａｍｐに応じた）目的レベルの電流Ｉｂｃを生成して出力する。当該電流Ｉｂｃの目的レベルとは、バイアス回路４３０〜４３２がそれぞれ備えるトランジスタのコレクタに供給する電流として必要なレベルである。具体的には、電流Ｉｂｃは電圧Ｖｒａｍｐの上昇に伴って増加し、電圧Ｖｒａｍｐの低下に伴って減少する。また、電流源４５１の構成は電流源４５０と同様である。このように、電流源４５０，４５１は、電圧Ｖｒａｍｐに応じて変化する電流Ｉｂｃ，Ｉｃａｓを出力することができる。なお、電流源４５１は、例えば、電流源４５０の構成と素子サイズ等を変えることにより、電流Ｉｂｃより少ない電流量の電流Ｉｃａｓを生成してもよい。

図８は、電圧Ｖｒａｍｐと電流Ｉｂｃ及び電流Ｉｃａｓとの関係の一例を示すグラフである。図８に示されるように、電圧Ｖｒａｍｐの上昇に応じて、電流Ｉｂｃ及び電流Ｉｃａｓが線形の関係で増加することが分かる。また、電流Ｉｂｃは、電流Ｉｃａｓに比べ電圧Ｖｒａｍｐに対する変化量が大きい。このように、本実施形態においては、電流Ｉｂｃの電流量は、電流Ｉｃａｓの電流量より多い。

上述の構成により、電力増幅モジュール１２０Ａ−１においては、増幅器４００のゲインが電流Ｉｂｃ，Ｉｃａｓの両方によって制御され、増幅器４０１，４０２のゲインが電流Ｉｂｃによって制御される。具体的には、電圧Ｖｒａｍｐの上昇に伴って電流Ｉｂｃが増加するため、バイアス回路４３０〜４３２から供給されるバイアス電流Ｉｂｉａｓ１〜Ｉｂｉａｓ３が増加する。従って、電圧Ｖｒａｍｐの上昇に伴って増幅器４００〜４０２のゲインは上昇する。また、電圧Ｖｒａｍｐの上昇に伴って電流Ｉｃａｓが上昇するため、初段の増幅器４００におけるトランジスタ５０１のベース電流が増加する。従って、電圧Ｖｒａｍｐの上昇に伴って初段の増幅器４００のゲインは上昇する。すなわち、電力増幅モジュール１２０においては、低出力電力時にはバイアス電流Ｉｂｉａｓ１〜Ｉｂｉａｓ３を減少させることにより増幅器４００〜４０２のゲインを下げ、高出力電力時には、バイアス電流Ｉｂｉａｓ１〜Ｉｂｉａｓ３を増加させることにより増幅器４００〜４０２のゲインを上げる。このように、増幅器４００〜４０２のゲインが制御されることにより、送信信号のスロープ制御が行われる。従って、ＬＤＯレギュレータを用いる構成に比べて回路規模の増大を抑制しつつ、送信信号のスロープ制御を行うことができる。次に、初段の増幅器４００におけるカスコード接続の動作について、詳細に説明する。

図９Ａは、理想的なＲＦ信号の出力波形を模式的に示す図であり、図９Ｂは、比較例におけるＲＦ信号の出力波形を模式的に示す図であり、図９Ｃは、増幅器４００におけるＲＦ信号の出力波形を模式的に示す図である。なお、比較例は、カスコード接続されたトランジスタを備えない構成（シングル構成）である。

図９Ａに示されるように、トランジスタは一般的に、入力される信号の波形に伴い電圧が下がった場合においても、ベース・エミッタ間電圧が閾値電圧Ｖｔｈを超えるようにバイアス電圧ＶｂｉａｓＡが供給されることにより、歪みのない波形ｗ１の信号を出力する。しかし、比較例においては低出力電力時に電圧Ｖｒａｍｐの低下に伴ってバイアス電流を減少させる。これにより、図９Ｂに示されるように、バイアス電圧ＶｂｉａｓＢが過度に低下し、ベース・エミッタ間電圧が閾値電圧Ｖｔｈ以下となる領域において信号が出力されず、片側（低電圧側）が著しく歪んだ波形ｗ２の信号を出力することとなる。従って、比較例においては、歪み特性が劣化し、ゲインの線形性が悪化する問題がある。

一方、増幅器４００においては、低出力電力時には電圧Ｖｒａｍｐの低下に伴って電流Ｉｃａｓの電流量も減少するため、トランジスタ５０１を流れる電流量が減少する。ここで、トランジスタ５００を流れる電流量はトランジスタ５０１を流れる電流量によって制限されるため、トランジスタ５００を流れる電流量もまた減少する。従って、増幅器４００は、バイアス電流の電流量を比較例と同一とすると、比較例よりゲインを小さくすることができる。言い換えると、増幅器４００は、比較例よりバイアス電流の電流量を多くしても、比較例と同レベルのゲインに抑えることができる。従って、低出力電力時に、電圧Ｖｒａｍｐが低い領域において、バイアス電圧の過度な低下に起因する歪み特性の劣化を抑制することができる。

この場合、増幅器４００が出力する信号は、図９Ｃに示されるように、例えば、トランジスタ５００のベース・エミッタ間電圧が閾値電圧Ｖｔｈ以下となる領域と、トランジスタ５００のコレクタ電圧がトランジスタ５０１のエミッタ電圧により制限される上限値Ｖｃ以上となる領域と、の両方において信号が出力されない波形ｗ３となる。ここで、波形ｗ３は、電圧の高低両側において信号が出力されないため、低電圧側のみ信号が出力されない波形ｗ２に比べて、出力波形がバイアス電圧ＶｂｉａｓＣを基準として対称に近くなる。従って、増幅器４００は、比較例に比べて歪み特性が改善され、ゲインの線形性が向上する。

図１０は、増幅器４００及び比較例におけるＡＣＬＲ特性のシミュレーション結果を示すグラフである。図１０に示されるグラフにおいて、縦軸は隣接チャネル漏洩電力比（ＡＣＬＲ：Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｌｅａｋａｇｅ Ｒａｔｉｏ）（ｄＢｃ）を表し、横軸は送信信号の中心周波数を０とした場合の周波数（Ｈｚ）を表している。

図１０に示されるように、比較例に比べて増幅器４００においては、ターゲットとする送信信号の周波数帯域以外の周波数のＡＣＬＲが低下していることが分かる。従って、増幅器４００をカスコード構成とすることにより、比較例に比べて歪み特性が改善し、ゲインの線形性が向上していることが分かる。

図１１は、電力増幅モジュール１２０の一例である電力増幅モジュール１２０Ａ−２の構成を示す図である。なお、図４に示された電力増幅モジュール１２０Ａ−１と同一の要素には同一の符号を付して説明を省略する。なお、図１１においては説明の都合上、増幅器４００〜４０２が備える要素には図５における符号と類似の符号を用い、バイアス回路４３０〜４３２が備える要素には図６における符号と類似の符号を用いる。

電力増幅モジュール１２０Ａ−２は、電力増幅モジュール１２０Ａ−１が備える要素に加えて、負帰還回路７００，７０１、及び抵抗素子７１０を備える。

負帰還回路７００は、抵抗素子７２０（第１抵抗素子）及びキャパシタ７２１を備える。抵抗素子７２０及びキャパシタ７２１は、直列接続され、トランジスタ５００ａのベースとトランジスタ５０１のコレクタとの間に設けられている。抵抗素子７２０及びキャパシタ７２１は、トランジスタ５００ａ，５０１により構成される初段の増幅器４００の増幅動作を安定させる。ここで、仮に初段の増幅器４００が、比較例の構成（シングル構成）に負帰還回路７００を設けた一般的な構成であるとする。このような一般的なシングル構成からカスコード構成に変更される場合に、トランジスタ５００ａのベース・コレクタ間ではなく、トランジスタ５００ａのベースとトランジスタ５０１のコレクタとの間に負帰還回路７００が設けられることにより、初段の増幅器の出力のインピーダンス変化を抑制することができる。従って、上述した一般的なシングル構成からの設計変更が容易となる。

負帰還回路７０１は、抵抗素子７３０を備える。抵抗素子７３０は、トランジスタ５００ｂ（第４トランジスタ）のベースとコレクタとの間に設けられている。抵抗素子７３０は、トランジスタ５００ｂにより構成される２段目の増幅器４０１の増幅動作を安定させる。負帰還回路は、このように抵抗素子又はキャパシタのいずれか一方を備えていなくてもよい。また、負帰還回路を備える増幅器の段数はこれに限られず、いずれかの増幅器のみが負帰還回路を備えていてもよく、また全ての増幅器が負帰還回路を備えていてもよい。

抵抗素子７１０（第２抵抗素子）は、一端がバイアス回路４３０〜４３２がそれぞれ備えるトランジスタ６００ａ（第３トランジスタ），６００ｂ（第５トランジスタ），６００ｃのコレクタに接続され、他端が接地される。抵抗素子７１０は、例えば、比較的抵抗値の小さい抵抗素子（例えば、２５０〜７００Ω程度）である。抵抗素子７１０を備えることにより、電流源４５２からバイアス回路４３０〜４３２に供給される電流Ｉｂｂが、トランジスタ６００ａ，６００ｂ，６００ｃのベースからコレクタを通じて抵抗素子７１０に流れることとなる。これにより、当該電流Ｉｂｂが、トランジスタ６００ａ，６００ｂ，６００ｃのベースからエミッタを通じて増幅器４００〜４０２に流れ込むことが抑制される。

このような構成によっても、電力増幅モジュール１２０Ａ−２は、電力増幅モジュール１２０Ａ−１と同様の効果を得ることができる。また、電力増幅モジュール１２０Ａ−２は、負帰還回路７００，７０１を備えることにより、電力増幅モジュール１２０Ａ−１に比べて増幅器の増幅動作が安定する。また、電力増幅モジュール１２０Ａ−２は、抵抗素子７１０を備えることにより、電力増幅モジュール１２０Ａ−１に比べて、電流Ｉｂｂが増幅器４００〜４０２に流れ込むことが抑制される。

なお、本実施形態においては、電流源４５０，４５１から出力される電流Ｉｂｃ，Ｉｃａｓは、電圧Ｖｒａｍｐに対して線形の関係で変化するが、電流源４５０，４５１は電流Ｉｂｃ及び電流Ｉｃａｓが電圧Ｖｒａｍｐに対して非線形（例えば、略２乗）の関係で変化する電流となるように構成されていてもよい。この場合、例えば、電圧Ｖｒａｍｐが比較的低いレベルの場合における電流Ｉｂｃ，Ｉｃａｓの変化率より、電圧Ｖｒａｍｐが比較的高いレベルの場合における電流Ｉｂｃ，Ｉｃａｓの変化率が大きくなる。従って、電圧Ｖｒａｍｐが大きい領域において、増幅器４００〜４０２に供給されるバイアス電流Ｉｂｉａｓ１〜Ｉｂｉａｓ３の変化率を大きくする（傾きを急峻にする）ことができる。よって、図２に示されるように、立ち下がり（即ち、信号レベルが大きい領域）で、信号レベルの変化が緩やかすぎないように送信信号のスロープ制御を行うことができる。

なお、電流源４５０，４５１は、電流Ｉｂｃ又は電流Ｉｃａｓのいずれか一方（例えば、電流Ｉｂｃ）が電圧Ｖｒａｍｐに対して非線形の関係で変化し、他方（例えば、電流Ｉｃａｓ）が電圧Ｖｒａｍｐに対して線形の関係で変化するように構成されていてもよい。

また、電流源４５０は、電流源の代わりに電圧Ｖｒａｍｐに応じた電圧（第１電圧）を出力する電圧源（第１電圧源）であってもよい。同様に、電流源４５１は、電流源の代わりに電圧Ｖｒａｍｐに応じた電圧（第２電圧）を出力する電圧源（第２電圧源）であってもよい。なお、第１電圧は第２電圧より電圧値が高くてもよい。また、電流源４５２は、電流源の代わりに電圧源を用いて、バイアス回路が備えるトランジスタのベースに電圧（バイアス制御電圧）を供給してもよい。

以上、本発明の例示的な実施形態について説明した。電力増幅モジュール１２０Ａ−１，１２０Ａ−２では、バイアス回路４３０〜４３２が備えるトランジスタのコレクタに、電流源４５０から出力される電流Ｉｂｃが供給される。そして、電流Ｉｂｃが電圧Ｖｒａｍｐに応じて制御されることにより、送信信号のスロープ制御が行われる。このように、電力増幅モジュール１２０Ａ−１，１２０Ａ−２によれば、ＬＤＯレギュレータを用いることなく送信信号のスロープ制御を行うことができる。従って、ＬＤＯレギュレータを用いる場合に比べて、回路規模の増大を抑制することができる。また、増幅器４００は、トランジスタ５００にカスコード接続されたトランジスタ５０１を備える。そして、トランジスタ５０１のベースに、電圧Ｖｒａｍｐに応じて制御される電流Ｉｃａｓが供給される。従って、増幅器４００は、一般的なシングル構成に比べて、低出力電力時にバイアス電流が多く供給されてもゲインを抑制することができる。よって、電圧Ｖｒａｍｐが低い領域において、バイアス電圧の過度な低下に起因する歪み特性の劣化を抑制することができる。

また、電流Ｉｂｃと電流Ｉｃａｓとの関係は特に限定されないが、例えば、電流Ｉｂｃは電流Ｉｃａｓより電流量が多くてもよい。

また、電力増幅モジュール１２０Ａ−１，１２０Ａ−２は、複数の増幅器４００〜４０２を備え、初段の増幅器４００のトランジスタがカスコード接続される。初段の増幅器４００においては、後段の増幅器４０１，４０２に比べて信号の出力電力が小さい。従って、初段の増幅器４００をカスコード構成とすることにより、カスコード構成に起因する信号の減衰が抑制される。

また、電力増幅モジュール１２０は、バイアス回路４３０〜４３２が備えるトランジスタのコレクタに、電圧源から出力される電圧が供給され、増幅器４００が備えるトランジスタ５００にカスコード接続されたトランジスタ５０１のベースに、電圧源から出力される電圧が供給されていてもよい。このような構成によっても、電力増幅モジュール１２０は、回路規模の増大を抑制しつつ、送信信号のスロープ制御を行うことができる。また、増幅器４００においてトランジスタがカスコード接続されるため、カスコード接続されない構成に比べて増幅器の歪み特性を改善することができる。

また、バイアス回路が備えるトランジスタに供給される電圧（第１電圧）と、増幅器が備えるトランジスタに供給される電圧（第２電圧）との関係は特に限定されないが、例えば、第１電圧は第２電圧より電圧値が高くてもよい。

また、電力増幅モジュール１２０Ａ−２は、トランジスタ５０１のコレクタとトランジスタ５００ａのベースとの間に負帰還回路７００を備え、トランジスタ５００ｂのコレクタとベースとの間に負帰還回路７０１を備える。これにより、増幅器４００及び増幅器４０１の増幅動作が安定する。

また、負帰還回路７００の構成は特に限定されないが、例えば、直列接続された抵抗素子７２０及びキャパシタ７２１を備えていてもよい。

また、電力増幅モジュール１２０Ａ−２は、バイアス回路４３０〜４３２がそれぞれ備えるトランジスタ６００ａ〜６００ｃのコレクタと接地との間に、抵抗素子７１０をさらに備える。これにより、電流源４５２からバイアス回路４３０〜４３２に供給される電流Ｉｂｂは、トランジスタ６００ａ，６００ｂ，６００ｃのベースからコレクタを通じて抵抗素子７１０に流れる。従って、電流Ｉｂｂがトランジスタ６００ａ，６００ｂ，６００ｃのエミッタを通じて増幅器４００〜４０２に流れ込むことが抑制される。

以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。

１００ 送信ユニット
１１０ 変調部
１２０ 電力増幅モジュール
１３０ フロントエンド部
１４０ アンテナ
４００，４０１，４０２ 増幅器
４１０，４１１，４１２ インダクタ
４２０，４２１，４２２，４２３ 整合回路
４３０，４３１，４３２ バイアス回路
４４０ 電圧電流変換回路
４５０，４５１，４５２，Ｊａ，Ｊｂ 電流源
５００，５０１，６００ トランジスタ
６１０，６１１ ダイオード
７００，７０１ 負帰還回路
６２０，７１０，７２０，７３０，Ｒ１ 抵抗素子
７２１ キャパシタ
ＯＰ１，ＯＰ２ａ，ＯＰ２ｂ オペアンプ
ＭＰ１，ＭＰ２ａ，ＭＰ３ａ，ＭＰ４ａ，ＭＰ５ａ，ＭＰ６ａ，ＭＰ２ｂ，ＭＰ３ｂ，ＭＰ４ｂ，ＭＰ５ｂ，ＭＰ６ｂ ＰチャネルＭＯＳＦＥＴ
ＭＮ１，ＭＮ２ａ，ＭＮ３ａ，ＭＮ４ａ，ＭＮ５ａ，ＭＮ６ａ，ＭＮ７ａ，ＭＮ２ｂ，ＭＮ３ｂ，ＭＮ４ｂ，ＭＮ５ｂ，ＭＮ６ｂ，ＭＮ７ｂ ＮチャネルＭＯＳＦＥＴ

Claims (9)

1. 増幅信号の信号レベルを制御するためのレベル制御電圧に応じた第１電流を出力する第１電流源と、
   前記レベル制御電圧に応じた第２電流を出力する第２電流源と、
   第１トランジスタであって、ベースに入力信号及び第１バイアス電流が供給され、エミッタが接地される第１トランジスタと、
   第２トランジスタであって、エミッタが前記第１トランジスタのコレクタに接続され、ベースに前記第２電流が供給され、コレクタから前記入力信号を増幅した第１増幅信号を出力する第２トランジスタと、
   第３トランジスタであって、コレクタに前記第１電流が供給され、ベースにバイアス制御電流又は電圧が供給され、エミッタから前記第１トランジスタのベースに前記第１バイアス電流を供給する第３トランジスタと、
   を備える、電力増幅モジュール。
2. 前記第１電流は、前記第２電流より電流量が多い、請求項１記載の電力増幅モジュール。
3. 第４トランジスタであって、コレクタに電源電圧が供給され、ベースに前記第１増幅信号及び第２バイアス電流が供給され、エミッタが接地され、コレクタから前記第１増幅信号を増幅した第２増幅信号を出力する第４トランジスタと、
   第５トランジスタであって、コレクタに前記第１電流が供給され、ベースに前記バイアス制御電流又は電圧が供給され、エミッタから前記第４トランジスタのベースに前記第２バイアス電流を供給する第５トランジスタと、
   をさらに備える、請求項１又は２記載の電力増幅モジュール。
4. 増幅信号の信号レベルを制御するためのレベル制御電圧に応じた第１電圧を出力する第１電圧源と、
   前記レベル制御電圧に応じた第２電圧を出力する第２電圧源と、
   第１トランジスタであって、ベースに入力信号及び第１バイアス電流が供給され、エミッタが接地される第１トランジスタと、
   第２トランジスタであって、エミッタが前記第１トランジスタのコレクタに接続され、ベースに前記第２電圧が供給され、コレクタから前記入力信号を増幅した第１増幅信号を出力する第２トランジスタと、
   第３トランジスタであって、コレクタに前記第１電圧が供給され、ベースにバイアス制御電流又は電圧が供給され、エミッタから前記第１トランジスタのベースに前記第１バイアス電流を供給する第３トランジスタと、
   を備える、電力増幅モジュール。
5. 前記第１電圧は、前記第２電圧より電圧値が高い、請求項４記載の電力増幅モジュール。
6. 第４トランジスタであって、コレクタに電源電圧が供給され、ベースに前記第１増幅信号及び第２バイアス電流が供給され、エミッタが接地され、コレクタから前記第１増幅信号を増幅した第２増幅信号を出力する第４トランジスタと、
   第５トランジスタであって、コレクタに前記第１電圧が供給され、ベースに前記バイアス制御電流又は電圧が供給され、エミッタから前記第４トランジスタのベースに前記第２バイアス電流を供給する第５トランジスタと、
   をさらに備える、請求項４又は５記載の電力増幅モジュール。
7. 前記第２トランジスタのコレクタと、前記第１トランジスタのベースとの間に設けられた負帰還回路をさらに備える、請求項１〜６のいずれか一項に記載の電力増幅モジュール。
8. 前記負帰還回路は、
   直列接続された第１抵抗素子及びキャパシタを備える、請求項７記載の電力増幅モジュール。
9. 一端が前記第３トランジスタのコレクタに接続され、他端が接地される第２抵抗素子をさらに備える、請求項１〜８のいずれか一項に記載の電力増幅モジュール。

Images