JP2018050200A - 電力増幅モジュール - Google Patents
電力増幅モジュール Download PDFInfo
- Publication number
- JP2018050200A JP2018050200A JP2016184752A JP2016184752A JP2018050200A JP 2018050200 A JP2018050200 A JP 2018050200A JP 2016184752 A JP2016184752 A JP 2016184752A JP 2016184752 A JP2016184752 A JP 2016184752A JP 2018050200 A JP2018050200 A JP 2018050200A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- voltage
- supplied
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 60
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 60
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 abstract description 26
- 238000010586 diagram Methods 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 15
- 230000007423 decrease Effects 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010295 mobile communication Methods 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/191—Tuned amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【課題】送信信号のスロープ制御を行う電力増幅モジュールにおいて、回路の増大を抑制すること。
【解決手段】電力増幅モジュール120A−2は、増幅信号の信号レベルを制御するためのレベル制御電圧Vrampに応じた第1電流Ibcを出力する第1電流源450と、レベル制御電圧に応じた第2電流Icasを出力する第2電流源451と、ベースに入力信号RFin及び第1バイアス電流Ibias1が供給され、エミッタが接地される第1トランジスタ500aと、エミッタが第1トランジスタのコレクタに接続され、ベースに第2電流が供給され、コレクタから入力信号を増幅した第1増幅信号を出力する第2トランジスタ501と、コレクタに第1電流が供給され、ベースにバイアス制御電流Ibbが供給され、エミッタから第1トランジスタのベースに第1バイアス電流を供給する第3トランジスタ600aと、を備える。
【選択図】図11
【解決手段】電力増幅モジュール120A−2は、増幅信号の信号レベルを制御するためのレベル制御電圧Vrampに応じた第1電流Ibcを出力する第1電流源450と、レベル制御電圧に応じた第2電流Icasを出力する第2電流源451と、ベースに入力信号RFin及び第1バイアス電流Ibias1が供給され、エミッタが接地される第1トランジスタ500aと、エミッタが第1トランジスタのコレクタに接続され、ベースに第2電流が供給され、コレクタから入力信号を増幅した第1増幅信号を出力する第2トランジスタ501と、コレクタに第1電流が供給され、ベースにバイアス制御電流Ibbが供給され、エミッタから第1トランジスタのベースに第1バイアス電流を供給する第3トランジスタ600aと、を備える。
【選択図】図11
Description
本発明は、電力増幅モジュールに関する。
携帯電話等の移動体通信機においては、基地局へ送信する無線周波数(RF:Radio Frequency)信号の電力を増幅するために電力増幅モジュール(Power Amplifier Module)が用いられる。例えば、GSM(登録商標)(Global System for Mobile Communications)では、移動体通信機から基地局への送信信号のスロープ制御(ランプアップ及びランプダウン)を実現するために、電力増幅モジュールのゲインの制御が行われる。
特許文献1には、電力増幅モジュールにおける3段構成の増幅器の各段のコレクタ端に、低損失(LDO:Low Drop Out)レギュレータから出力される電圧Vldoを供給する構成が開示されている。この構成では、レベル制御電圧Vrampに基づいて電圧Vldoのレベルを調整することにより、電力増幅モジュールのゲインが制御される。
また、特許文献2には、3段構成の増幅器を含む電力増幅モジュールにおいて、1段目及び2段目にはLDOレギュレータから出力される電圧Vregが供給され、3段目には一定の電源電圧が供給される構成が開示されている。
上述のように、特許文献1や特許文献2に開示されている構成では、電力増幅モジュールのゲインを制御するために、LDOレギュレータが用いられる。一般的に、LDOレギュレータは、大電流を流すために、回路規模が大きくなってしまう。
本発明はこのような事情に鑑みてなされたものであり、送信信号のスロープ制御を行う電力増幅モジュールにおいて、回路の増大を抑制することを目的とする。
本発明の一側面に係る電力増幅モジュールは、増幅信号の信号レベルを制御するためのレベル制御電圧に応じた第1電流を出力する第1電流源と、レベル制御電圧に応じた第2電流を出力する第2電流源と、第1トランジスタであって、ベースに入力信号及び第1バイアス電流が供給され、エミッタが接地される第1トランジスタと、第2トランジスタであって、エミッタが第1トランジスタのコレクタに接続され、ベースに第2電流が供給され、コレクタから入力信号を増幅した第1増幅信号を出力する第2トランジスタと、第3トランジスタであって、コレクタに第1電流が供給され、ベースにバイアス制御電流又は電圧が供給され、エミッタから第1トランジスタのベースに第1バイアス電流を供給する第3トランジスタと、を備える。
本発明によれば、送信信号のスロープ制御を行う電力増幅モジュールにおいて、回路規模の増大を抑制することが可能となり、所望の特性を満足させることもまた可能となる。
以下、図面を参照して本発明の一実施形態について説明する。図1は、本発明の一実施形態である電力増幅モジュールを含む送信ユニットの構成例を示す図である。送信ユニット100は、例えば、携帯電話等の移動体通信機において、音声やデータなどの各種信号を基地局へ送信するために用いられる。なお、移動体通信機は基地局から信号を受信するための受信ユニットも備えるが、ここでは説明を省略する。
図1に示されるように、送信ユニット100は、変調部110、電力増幅モジュール120、フロントエンド部130、及びアンテナ140を含む。
変調部110は、GSM(登録商標)やEDGE(Enhanced Data Rates for GSM Evolution)の変調方式に基づいて入力信号を変調し、無線送信を行うための無線周波数信号を生成する。RF信号は、例えば、数百MHzから数GHz程度である。
電力増幅モジュール120は、入力信号RFinの電力を、基地局に送信するために必要なレベルまで増幅し、増幅信号RFoutを出力する。また、電力増幅モジュール120は、信号レベルを制御するための電圧Vramp(レベル制御電圧)に基づいてゲインを制御することにより、増幅信号のスロープ制御を行う。
図2は、送信信号のスロープ制御の一例を示す図である。図2に示されるように、スロープ制御では、下限DL及び上限ULの範囲に収まるように、送信信号の信号レベルを制御する必要がある。なお、図2においてAで示される箇所(立ち上がりの領域)においては、送信信号の信号レベルが上限ULを超えず、かつ下限DLを下回らないように所定の変化率(傾き)を保つように信号レベルを制御する必要がある。また、図2においてBで示される箇所(立ち下がりの領域)においては、送信信号の信号レベルが上限ULを超えず、かつ下限DLを下回らないように所定の変化率を保つように信号レベルを制御する必要がある。
図3は、電力増幅モジュール120に入力される電圧Vrampの一例を示す図である。電力増幅モジュール120では、図3に示されるように変化する電圧Vrampに基づいてゲインを制御することにより、図2に示されるように送信信号の信号レベルを制御する。
図1に戻り、フロントエンド部130は、増幅信号に対するフィルタリングや、基地局から受信する受信信号とのスイッチングなどを行う。フロントエンド部130から出力される増幅信号は、アンテナ140を介して基地局に送信される。
図4は、電力増幅モジュール120の一例である電力増幅モジュール120A−1の構成を示す図である。電力増幅モジュール120A−1は、増幅器400,401,402、インダクタ410,411,412、整合回路(MN:Matching Network)420,421,422,423、バイアス回路430,431,432、電圧電流変換回路440、及び電流源450,451,452を含む。
増幅器400〜402は、3段の増幅器を構成する。増幅器400は、入力信号RFinを増幅して増幅信号(第1増幅信号)を出力する。増幅器401は、増幅器400から出力される増幅信号(第1増幅信号)を増幅して増幅信号(第2増幅信号)を出力する。増幅器402は、増幅器401から出力される増幅信号(第2増幅信号)を増幅して増幅信号を出力する。増幅器400には、一定の電源電圧Vccが供給される。また、増幅器400には、バイアス回路430からバイアス電流Ibias1(第1バイアス電流)が供給される。同様に、増幅器401には、電源電圧Vcc及びバイアス電流Ibias2(第2バイアス電流)が供給される。増幅器402には、電源電圧Vcc及びバイアス電流Ibias3が供給される。なお、増幅器の段数は3段に限られず、2段以下であってもよいし、4段以上であってもよい。
図5は、増幅器400の構成の一例を示す図である。図5に示されるように、初段の増幅器400は、トランジスタ500(第1トランジスタ)と、トランジスタ500とカスコード接続されたトランジスタ501(第2トランジスタ)と、を備える。トランジスタ500,501は、例えば、ヘテロ接合バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)等のトランジスタである。具体的には、下段のトランジスタ500は、コレクタがトランジスタ501のエミッタに接続され、ベースに入力信号RFinが供給され、エミッタが接地される。上段のトランジスタ501は、コレクタにインダクタ410を通じて電源電圧Vccが供給され、ベースに電圧Vrampに応じた電流Icasが供給され、エミッタがトランジスタ500のコレクタに接続される。これにより、下段のトランジスタ500を流れる電流量は、上段のトランジスタ501を流れる電流量により制限される。また、下段のトランジスタ500のコレクタ電圧は、上段のトランジスタ501のエミッタ電圧により制限される。トランジスタ500のベースには、電圧Vrampに応じたバイアス電流Ibias1が供給される。これにより、トランジスタ501のコレクタから、当該バイアス電流Ibias1の電流量に応じた増幅信号RFout1(第1増幅信号)が出力される。なお、トランジスタ500,501は、例えば、同一サイズとすることができる。
図5に示されるように、増幅器400では、バイアス電流Ibias1によりゲインが制御される。バイアス電流の代わりに、バイアス電圧によってゲインを制御する構成も考えられるが、バイアス電流の方が制御性がよい。この点について説明する。コレクタ電流をIc、ベース電圧をVb、ベース電流をIb、電流増幅率をhFE、飽和電流をIs、ボルツマン係数をk、絶対温度をT、電子の素電荷をq、熱電圧をVt=k×T/qとする。ベース電圧による制御の場合、ΔIc≒Is×exp(ΔVb/Vt)となる。従って、ベース電圧Vbが閾値電圧を超えると、コレクタ電流Icが急激に上昇するため制御性が悪い。他方、ベース電流による制御の場合、ΔIc=ΔIb×hFEとなる。従って、ベース電流Ibに対するコレクタ電流Icの変化率が一定であるため制御性がよい。
本実施形態において、2段目以降の増幅器401,402は、図5に示される構成(以下、カスコード構成とも呼ぶ)と比べて、カスコード接続されたトランジスタ501を備えない構成(以下、シングル構成とも呼ぶ)である。なお、初段の増幅器400の代わりに他の段の増幅器401,402がカスコード構成であってもよく、複数又は全ての増幅器がカスコード構成であってもよい。ここで、初段の増幅器400においては、2段目及び3段目の増幅器401,402に比べて信号の出力電力が小さい。従って、初段の増幅器400のみをカスコード構成とすることにより、他の増幅器をカスコード構成とする場合に比べて、カスコード構成に起因する信号の減衰が抑制される。カスコード構成の効果については後述する。
図4に戻り、インダクタ410〜412は、RF信号の電源回路への漏出を抑制するチョークインダクタである。
整合回路420〜423は、それぞれ、増幅器400〜402の前後に設けられている。整合回路420〜423は、前後に設けられた回路間のインピーダンスを整合させる回路である。整合回路420〜423は、例えば、キャパシタやインダクタを用いて構成される。
バイアス回路430〜432は、増幅器400〜402にバイアス電流Ibias1〜Ibias3を供給する。バイアス電流Ibias1〜Ibias3は、電流源452から出力される電流Ibb、及び電流源450から出力される電流Ibcに基づいて調整される。
図6は、バイアス回路430の構成の一例を示す図である。バイアス回路430は、トランジスタ600、ダイオード610,611、及び抵抗素子620を備える。トランジスタ600(第3トランジスタ)は、例えば、HBTである。ダイオード610,611は直列接続され、ダイオード610のアノードがトランジスタ600のベースに接続され、ダイオード611のカソードが接地される。抵抗素子620は、一端がトランジスタ600のエミッタに接続され、他端が増幅器400が備えるトランジスタ500のベースに接続される。トランジスタ600のベースには、所定の電流Ibb(バイアス制御電流)が供給される。また、トランジスタ600のコレクタには、電圧Vrampに応じた電流Ibcが供給される。これにより、トランジスタ600のエミッタから、抵抗素子620を通じて、電圧Vrampに応じたバイアス電流Ibias1が出力される。バイアス回路431,432については、バイアス回路430と同様の構成であるため、詳細な説明は省略する。なお、ダイオード610,611の代わりに、コレクタとベースが接続された(ダイオード接続された)トランジスタを用いてもよい。
図4に戻り、電圧電流変換回路440は、電圧Vrampを電流Irampに変換して出力する。電流源450(第1電流源)は、電流Irampに基づいて電流Ibc(第1電流)を出力する。電流Ibcは、バイアス回路430〜432に供給される。一方、電流源451(第2電流源)は、電流Irampに基づいて電流Icas(第2電流)を出力する。電流Icasは、初段の増幅器400のみに供給される。電流源452は、電流Ibbを出力する。なお、送信信号のスロープ制御を行っている間、電流Ibbは一定である。
図7は、電圧電流変換回路440、及び電流源450,451の構成の一例を示す図である。
電圧電流変換回路440は、オペアンプOP1、PチャネルMOSFET(MP1)、NチャネルMOSFET(MN1)、及び抵抗素子R1を備える。
オペアンプOP1は、非反転入力端子に電圧Vrampが供給され、反転入力端子がNチャネルMOSFET(MN1)のソースに接続され、出力端子がNチャネルMOSFET(MN1)のゲートに接続される。PチャネルMOSFET(MP1)は、ソースに電源電圧Vccが供給され、ゲートがドレインに接続され、ドレインがNチャネルMOSFET(MN1)のドレインに接続される。NチャネルMOSFET(MN1)は、ソースが抵抗素子R1の一端に接続される。抵抗素子R1の他端は接地される。
オペアンプOP1の非反転入力端子と反転入力端子のイマジナリーショートにより、抵抗素子R1の一端の電圧はVrampとなる。抵抗素子R1の抵抗値をr1とすると、PチャネルMOSFET(MP1)及びNチャネルMOSFET(MN1)に流れる電流は、Vramp/r1となる。従って、PチャネルMOSFET(MP1)を流れる電流Irampは、電圧Vrampに応じた値となる。
PチャネルMOSFET(MP2a,MP2b)は、それぞれ、ソースに電源電圧Vccが供給され、ゲートがPチャネルMOSFET(MP1)のゲートに接続され、ドレインがNチャネルMOSFET(MN2a,MN2b)のドレインに接続される。NチャネルMOSFET(MN2a,MN2b)は、それぞれ、ドレインがPチャネルMOSFET(MP2a,MP2b)のドレインに接続され、ゲートがドレインに接続され、ソースが接地される。PチャネルMOSFET(MP2a,MP2b)はPチャネルMOSFET(MP1)と電流ミラー接続されているため、PチャネルMOSFET(MP2a,MP2b)及びNチャネルMOSFET(MN2a,MN2b)を流れる電流Ipa,Ipbは、電流Irampに応じた値(すなわち、電圧Vrampに応じた値)となる。
電流源450は、オペアンプOP2a、PチャネルMOSFET(MP3a,MP4a,MP5a,MP6a)、NチャネルMOSFET(MN3a,MN4a,MN5a,MN6a,MN7a)、及び電流源Jaを備える。また、電流源451は、オペアンプOP2b、PチャネルMOSFET(MP3b,MP4b,MP5b,MP6b)、NチャネルMOSFET(MN3b,MN4b,MN5b,MN6b,MN7b)、及び電流源Jbを備える。なお、以下では電流源450を例に説明し、電流源451の構成については電流源450の構成と同様であるため、詳細な説明は省略する。
NチャネルMOSFET(MN3a,MN4a)は、それぞれ、ドレインがPチャネルMOSFET(MP5a,MP6a)のドレインに接続され、ゲートがNチャネルMOSFET(MN2a)のゲートに接続され、ソースが接地される。すなわち、NチャネルMOSFET(MN3a,MN4a)は、それぞれ、NチャネルMOSFET(MN2a)と電流ミラー接続されている。従って、NチャネルMOSFET(MN3a,MN4a)を流れる電流In3,In4は、それぞれ、NチャネルMOSFET(MN2a)を流れる電流Ipaに比例する(In3∝Ipa及びIn4∝Ipa)。
PチャネルMOSFET(MP3a,MP4a)は、それぞれ、ソースに電源電圧Vccが供給され、ゲートがオペアンプOP2aの出力端子に接続され、ドレインがPチャネルMOSFET(MP5a,MP6a)のソースに接続される。PチャネルMOSFET(MP3a)には、電流In3にNチャネルMOSFET(MN6a)を流れる電流In6を加えた電流が流れるため、PチャネルMOSFET(MP3a)を流れる電流Ip3は、NチャネルMOSFET(MN2a)を流れる電流Ipaに応じた電流量となる(Ip3≒{In3(∝Ipa)+In6})。また、PチャネルMOSFET(MP4a)は、PチャネルMOSFET(MP3a)とミラー接続されているため、PチャネルMOSFET(MP4a)を流れる電流Ip4はPチャネルMOSFET(MP3a)を流れる電流Ip3に比例する(Ip4∝Ip3)。従って、PチャネルMOSFET(MP4a)を流れる電流Ip4は、NチャネルMOSFET(MN2a)を流れる電流Ipaに応じた電流量となる(Ip4∝Ip3≒{In3(∝Ipa)+In6})。従って、電流Ip4からPチャネルMOSFET(MP6a)を流れる電流Ip6及びNチャネルMOSFET(MN7a)を流れる電流In7を引いた電流Ibc(すなわち、電流源450の出力電流)もまた、電流Ipaに応じた電流量(すなわち、電圧Vrampに応じた電流量)となる。
オペアンプOP2aは、反転入力端子に基準電圧Vsetが供給され、非反転入力端子に電圧Vdetが供給され、出力端子がPチャネルMOSFET(MP3a,MP4a)のゲートに接続される。オペアンプOP2aは、非反転入力端子と反転入力端子のイマジナリーショートにより、電圧Vdetが基準電圧Vsetと等しくなるように、PチャネルMOSFET(MP3a,MP4a)のゲート電圧を制御する。
また、PチャネルMOSFET(MP5a)は、ソースがPチャネルMOSFET(MP3a)のドレインに接続され、ゲートがPチャネルMOSFET(MP6a)のゲートに接続され、ドレインがNチャネルMOSFET(MN3a)のドレインに接続される。PチャネルMOSFET(MP6a)は、ソースがPチャネルMOSFET(MP4a)のドレインに接続され、ゲートがドレインに接続され、ドレインがNチャネルMOSFET(MN4a)のドレインに接続される。このように、PチャネルMOSFET(MP5a)は、PチャネルMOSFET(MP6a)と電流ミラー接続されている。なお、PチャネルMOSFET(MP5a)は、PチャネルMOSFET(MP6a)と同じ電流密度とすることができる。
PチャネルMOSFET(MP5a,MP6a)は、PチャネルMOSFET(MP3a,MP4a)のドレイン電圧が同電位となるように動作する。具体的には、PチャネルMOSFET(MP3a,MP4a)のドレイン電圧をVd3,Vd4とし、PチャネルMOSFET(MP5a,MP6a)のゲート・ソース間電圧をVgs5,Vgs6とすると、PチャネルMOSFET(MP5a,MP6a)はゲート同士が接続されているため、Vd3−Vgs5=Vd4−Vgs6となる。ここで、PチャネルMOSFET(MP5a,MP6a)の電流密度が等しい場合、PチャネルMOSFET(MP5a,MP6a)のゲート・ソース間電圧Vgs5,Vgs6は等しくなる。従って、Vd3=Vd4となる。従って、PチャネルMOSFET(MP3a,MP4a)のドレイン電圧Vd3,Vd4が同電位となるように維持され、電流を安定的に出力することができる。
また、NチャネルMOSFET(MN5a)は、ドレインに電流源Jaから基準電流Isaが供給され、ゲートがドレインに接続され、ソースが接地される。NチャネルMOSFET(MN6a)は、ドレインがPチャネルMOSFET(MP3a)のドレインに接続され、ゲートがNチャネルMOSFET(MN5a)のゲートに接続され、ソースが接地される。NチャネルMOSFET(MN7a)は、ドレインがPチャネルMOSFET(MP4a)のドレインに接続され、ゲートがNチャネルMOSFET(MN5a)のゲートに接続され、ソースが接地される。すなわち、NチャネルMOSFET(MN6a,MN7a)は、それぞれ、NチャネルMOSFET(MN5a)と電流ミラー接続されている。そのため、NチャネルMOSFET(MN6a)を流れる電流In6及びNチャネルMOSFET(MN7a)を流れる電流In7は、電流源Jaが出力する基準電流Isaに応じた電流量となる。従って、基準電流Isaの電流量の変化に追従して電流In6,In7の電流量が調整される。
NチャネルMOSFET(MN6a)は、電流In3が非常に少ない(すなわち、電圧Vrampが非常に低い)場合でも、PチャネルMOSFET(MP3a)に一定量の電流In6を流すことによって、オペアンプOP2aにおけるイマジナリーショートの効果を保っている。これにより、オペアンプOP2aの帰還の周波数特性の劣化や発振の発生が抑制される。また、電流源450が出力する電流Ibcは、PチャネルMOSFET(MP4a)を流れる電流Ip4から、電流Ip6及び電流In7を引いた電流量である。従って、基準電流Isaの電流量の変化に伴って電流Ibcの電流量も変化するため、電流Ibcの基準電流Isaへの追従性が向上する。
以上より、電流源450は、電流Irampに応じた(すなわち、電圧Vrampに応じた)目的レベルの電流Ibcを生成して出力する。当該電流Ibcの目的レベルとは、バイアス回路430〜432がそれぞれ備えるトランジスタのコレクタに供給する電流として必要なレベルである。具体的には、電流Ibcは電圧Vrampの上昇に伴って増加し、電圧Vrampの低下に伴って減少する。また、電流源451の構成は電流源450と同様である。このように、電流源450,451は、電圧Vrampに応じて変化する電流Ibc,Icasを出力することができる。なお、電流源451は、例えば、電流源450の構成と素子サイズ等を変えることにより、電流Ibcより少ない電流量の電流Icasを生成してもよい。
図8は、電圧Vrampと電流Ibc及び電流Icasとの関係の一例を示すグラフである。図8に示されるように、電圧Vrampの上昇に応じて、電流Ibc及び電流Icasが線形の関係で増加することが分かる。また、電流Ibcは、電流Icasに比べ電圧Vrampに対する変化量が大きい。このように、本実施形態においては、電流Ibcの電流量は、電流Icasの電流量より多い。
上述の構成により、電力増幅モジュール120A−1においては、増幅器400のゲインが電流Ibc,Icasの両方によって制御され、増幅器401,402のゲインが電流Ibcによって制御される。具体的には、電圧Vrampの上昇に伴って電流Ibcが増加するため、バイアス回路430〜432から供給されるバイアス電流Ibias1〜Ibias3が増加する。従って、電圧Vrampの上昇に伴って増幅器400〜402のゲインは上昇する。また、電圧Vrampの上昇に伴って電流Icasが上昇するため、初段の増幅器400におけるトランジスタ501のベース電流が増加する。従って、電圧Vrampの上昇に伴って初段の増幅器400のゲインは上昇する。すなわち、電力増幅モジュール120においては、低出力電力時にはバイアス電流Ibias1〜Ibias3を減少させることにより増幅器400〜402のゲインを下げ、高出力電力時には、バイアス電流Ibias1〜Ibias3を増加させることにより増幅器400〜402のゲインを上げる。このように、増幅器400〜402のゲインが制御されることにより、送信信号のスロープ制御が行われる。従って、LDOレギュレータを用いる構成に比べて回路規模の増大を抑制しつつ、送信信号のスロープ制御を行うことができる。次に、初段の増幅器400におけるカスコード接続の動作について、詳細に説明する。
図9Aは、理想的なRF信号の出力波形を模式的に示す図であり、図9Bは、比較例におけるRF信号の出力波形を模式的に示す図であり、図9Cは、増幅器400におけるRF信号の出力波形を模式的に示す図である。なお、比較例は、カスコード接続されたトランジスタを備えない構成(シングル構成)である。
図9Aに示されるように、トランジスタは一般的に、入力される信号の波形に伴い電圧が下がった場合においても、ベース・エミッタ間電圧が閾値電圧Vthを超えるようにバイアス電圧VbiasAが供給されることにより、歪みのない波形w1の信号を出力する。しかし、比較例においては低出力電力時に電圧Vrampの低下に伴ってバイアス電流を減少させる。これにより、図9Bに示されるように、バイアス電圧VbiasBが過度に低下し、ベース・エミッタ間電圧が閾値電圧Vth以下となる領域において信号が出力されず、片側(低電圧側)が著しく歪んだ波形w2の信号を出力することとなる。従って、比較例においては、歪み特性が劣化し、ゲインの線形性が悪化する問題がある。
一方、増幅器400においては、低出力電力時には電圧Vrampの低下に伴って電流Icasの電流量も減少するため、トランジスタ501を流れる電流量が減少する。ここで、トランジスタ500を流れる電流量はトランジスタ501を流れる電流量によって制限されるため、トランジスタ500を流れる電流量もまた減少する。従って、増幅器400は、バイアス電流の電流量を比較例と同一とすると、比較例よりゲインを小さくすることができる。言い換えると、増幅器400は、比較例よりバイアス電流の電流量を多くしても、比較例と同レベルのゲインに抑えることができる。従って、低出力電力時に、電圧Vrampが低い領域において、バイアス電圧の過度な低下に起因する歪み特性の劣化を抑制することができる。
この場合、増幅器400が出力する信号は、図9Cに示されるように、例えば、トランジスタ500のベース・エミッタ間電圧が閾値電圧Vth以下となる領域と、トランジスタ500のコレクタ電圧がトランジスタ501のエミッタ電圧により制限される上限値Vc以上となる領域と、の両方において信号が出力されない波形w3となる。ここで、波形w3は、電圧の高低両側において信号が出力されないため、低電圧側のみ信号が出力されない波形w2に比べて、出力波形がバイアス電圧VbiasCを基準として対称に近くなる。従って、増幅器400は、比較例に比べて歪み特性が改善され、ゲインの線形性が向上する。
図10は、増幅器400及び比較例におけるACLR特性のシミュレーション結果を示すグラフである。図10に示されるグラフにおいて、縦軸は隣接チャネル漏洩電力比(ACLR:Adjacent Channel Leakage Ratio)(dBc)を表し、横軸は送信信号の中心周波数を0とした場合の周波数(Hz)を表している。
図10に示されるように、比較例に比べて増幅器400においては、ターゲットとする送信信号の周波数帯域以外の周波数のACLRが低下していることが分かる。従って、増幅器400をカスコード構成とすることにより、比較例に比べて歪み特性が改善し、ゲインの線形性が向上していることが分かる。
図11は、電力増幅モジュール120の一例である電力増幅モジュール120A−2の構成を示す図である。なお、図4に示された電力増幅モジュール120A−1と同一の要素には同一の符号を付して説明を省略する。なお、図11においては説明の都合上、増幅器400〜402が備える要素には図5における符号と類似の符号を用い、バイアス回路430〜432が備える要素には図6における符号と類似の符号を用いる。
電力増幅モジュール120A−2は、電力増幅モジュール120A−1が備える要素に加えて、負帰還回路700,701、及び抵抗素子710を備える。
負帰還回路700は、抵抗素子720(第1抵抗素子)及びキャパシタ721を備える。抵抗素子720及びキャパシタ721は、直列接続され、トランジスタ500aのベースとトランジスタ501のコレクタとの間に設けられている。抵抗素子720及びキャパシタ721は、トランジスタ500a,501により構成される初段の増幅器400の増幅動作を安定させる。ここで、仮に初段の増幅器400が、比較例の構成(シングル構成)に負帰還回路700を設けた一般的な構成であるとする。このような一般的なシングル構成からカスコード構成に変更される場合に、トランジスタ500aのベース・コレクタ間ではなく、トランジスタ500aのベースとトランジスタ501のコレクタとの間に負帰還回路700が設けられることにより、初段の増幅器の出力のインピーダンス変化を抑制することができる。従って、上述した一般的なシングル構成からの設計変更が容易となる。
負帰還回路701は、抵抗素子730を備える。抵抗素子730は、トランジスタ500b(第4トランジスタ)のベースとコレクタとの間に設けられている。抵抗素子730は、トランジスタ500bにより構成される2段目の増幅器401の増幅動作を安定させる。負帰還回路は、このように抵抗素子又はキャパシタのいずれか一方を備えていなくてもよい。また、負帰還回路を備える増幅器の段数はこれに限られず、いずれかの増幅器のみが負帰還回路を備えていてもよく、また全ての増幅器が負帰還回路を備えていてもよい。
抵抗素子710(第2抵抗素子)は、一端がバイアス回路430〜432がそれぞれ備えるトランジスタ600a(第3トランジスタ),600b(第5トランジスタ),600cのコレクタに接続され、他端が接地される。抵抗素子710は、例えば、比較的抵抗値の小さい抵抗素子(例えば、250〜700Ω程度)である。抵抗素子710を備えることにより、電流源452からバイアス回路430〜432に供給される電流Ibbが、トランジスタ600a,600b,600cのベースからコレクタを通じて抵抗素子710に流れることとなる。これにより、当該電流Ibbが、トランジスタ600a,600b,600cのベースからエミッタを通じて増幅器400〜402に流れ込むことが抑制される。
このような構成によっても、電力増幅モジュール120A−2は、電力増幅モジュール120A−1と同様の効果を得ることができる。また、電力増幅モジュール120A−2は、負帰還回路700,701を備えることにより、電力増幅モジュール120A−1に比べて増幅器の増幅動作が安定する。また、電力増幅モジュール120A−2は、抵抗素子710を備えることにより、電力増幅モジュール120A−1に比べて、電流Ibbが増幅器400〜402に流れ込むことが抑制される。
なお、本実施形態においては、電流源450,451から出力される電流Ibc,Icasは、電圧Vrampに対して線形の関係で変化するが、電流源450,451は電流Ibc及び電流Icasが電圧Vrampに対して非線形(例えば、略2乗)の関係で変化する電流となるように構成されていてもよい。この場合、例えば、電圧Vrampが比較的低いレベルの場合における電流Ibc,Icasの変化率より、電圧Vrampが比較的高いレベルの場合における電流Ibc,Icasの変化率が大きくなる。従って、電圧Vrampが大きい領域において、増幅器400〜402に供給されるバイアス電流Ibias1〜Ibias3の変化率を大きくする(傾きを急峻にする)ことができる。よって、図2に示されるように、立ち下がり(即ち、信号レベルが大きい領域)で、信号レベルの変化が緩やかすぎないように送信信号のスロープ制御を行うことができる。
なお、電流源450,451は、電流Ibc又は電流Icasのいずれか一方(例えば、電流Ibc)が電圧Vrampに対して非線形の関係で変化し、他方(例えば、電流Icas)が電圧Vrampに対して線形の関係で変化するように構成されていてもよい。
また、電流源450は、電流源の代わりに電圧Vrampに応じた電圧(第1電圧)を出力する電圧源(第1電圧源)であってもよい。同様に、電流源451は、電流源の代わりに電圧Vrampに応じた電圧(第2電圧)を出力する電圧源(第2電圧源)であってもよい。なお、第1電圧は第2電圧より電圧値が高くてもよい。また、電流源452は、電流源の代わりに電圧源を用いて、バイアス回路が備えるトランジスタのベースに電圧(バイアス制御電圧)を供給してもよい。
以上、本発明の例示的な実施形態について説明した。電力増幅モジュール120A−1,120A−2では、バイアス回路430〜432が備えるトランジスタのコレクタに、電流源450から出力される電流Ibcが供給される。そして、電流Ibcが電圧Vrampに応じて制御されることにより、送信信号のスロープ制御が行われる。このように、電力増幅モジュール120A−1,120A−2によれば、LDOレギュレータを用いることなく送信信号のスロープ制御を行うことができる。従って、LDOレギュレータを用いる場合に比べて、回路規模の増大を抑制することができる。また、増幅器400は、トランジスタ500にカスコード接続されたトランジスタ501を備える。そして、トランジスタ501のベースに、電圧Vrampに応じて制御される電流Icasが供給される。従って、増幅器400は、一般的なシングル構成に比べて、低出力電力時にバイアス電流が多く供給されてもゲインを抑制することができる。よって、電圧Vrampが低い領域において、バイアス電圧の過度な低下に起因する歪み特性の劣化を抑制することができる。
また、電流Ibcと電流Icasとの関係は特に限定されないが、例えば、電流Ibcは電流Icasより電流量が多くてもよい。
また、電力増幅モジュール120A−1,120A−2は、複数の増幅器400〜402を備え、初段の増幅器400のトランジスタがカスコード接続される。初段の増幅器400においては、後段の増幅器401,402に比べて信号の出力電力が小さい。従って、初段の増幅器400をカスコード構成とすることにより、カスコード構成に起因する信号の減衰が抑制される。
また、電力増幅モジュール120は、バイアス回路430〜432が備えるトランジスタのコレクタに、電圧源から出力される電圧が供給され、増幅器400が備えるトランジスタ500にカスコード接続されたトランジスタ501のベースに、電圧源から出力される電圧が供給されていてもよい。このような構成によっても、電力増幅モジュール120は、回路規模の増大を抑制しつつ、送信信号のスロープ制御を行うことができる。また、増幅器400においてトランジスタがカスコード接続されるため、カスコード接続されない構成に比べて増幅器の歪み特性を改善することができる。
また、バイアス回路が備えるトランジスタに供給される電圧(第1電圧)と、増幅器が備えるトランジスタに供給される電圧(第2電圧)との関係は特に限定されないが、例えば、第1電圧は第2電圧より電圧値が高くてもよい。
また、電力増幅モジュール120A−2は、トランジスタ501のコレクタとトランジスタ500aのベースとの間に負帰還回路700を備え、トランジスタ500bのコレクタとベースとの間に負帰還回路701を備える。これにより、増幅器400及び増幅器401の増幅動作が安定する。
また、負帰還回路700の構成は特に限定されないが、例えば、直列接続された抵抗素子720及びキャパシタ721を備えていてもよい。
また、電力増幅モジュール120A−2は、バイアス回路430〜432がそれぞれ備えるトランジスタ600a〜600cのコレクタと接地との間に、抵抗素子710をさらに備える。これにより、電流源452からバイアス回路430〜432に供給される電流Ibbは、トランジスタ600a,600b,600cのベースからコレクタを通じて抵抗素子710に流れる。従って、電流Ibbがトランジスタ600a,600b,600cのエミッタを通じて増幅器400〜402に流れ込むことが抑制される。
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更/改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
100 送信ユニット
110 変調部
120 電力増幅モジュール
130 フロントエンド部
140 アンテナ
400,401,402 増幅器
410,411,412 インダクタ
420,421,422,423 整合回路
430,431,432 バイアス回路
440 電圧電流変換回路
450,451,452,Ja,Jb 電流源
500,501,600 トランジスタ
610,611 ダイオード
700,701 負帰還回路
620,710,720,730,R1 抵抗素子
721 キャパシタ
OP1,OP2a,OP2b オペアンプ
MP1,MP2a,MP3a,MP4a,MP5a,MP6a,MP2b,MP3b,MP4b,MP5b,MP6b PチャネルMOSFET
MN1,MN2a,MN3a,MN4a,MN5a,MN6a,MN7a,MN2b,MN3b,MN4b,MN5b,MN6b,MN7b NチャネルMOSFET
110 変調部
120 電力増幅モジュール
130 フロントエンド部
140 アンテナ
400,401,402 増幅器
410,411,412 インダクタ
420,421,422,423 整合回路
430,431,432 バイアス回路
440 電圧電流変換回路
450,451,452,Ja,Jb 電流源
500,501,600 トランジスタ
610,611 ダイオード
700,701 負帰還回路
620,710,720,730,R1 抵抗素子
721 キャパシタ
OP1,OP2a,OP2b オペアンプ
MP1,MP2a,MP3a,MP4a,MP5a,MP6a,MP2b,MP3b,MP4b,MP5b,MP6b PチャネルMOSFET
MN1,MN2a,MN3a,MN4a,MN5a,MN6a,MN7a,MN2b,MN3b,MN4b,MN5b,MN6b,MN7b NチャネルMOSFET
Claims (9)
- 増幅信号の信号レベルを制御するためのレベル制御電圧に応じた第1電流を出力する第1電流源と、
前記レベル制御電圧に応じた第2電流を出力する第2電流源と、
第1トランジスタであって、ベースに入力信号及び第1バイアス電流が供給され、エミッタが接地される第1トランジスタと、
第2トランジスタであって、エミッタが前記第1トランジスタのコレクタに接続され、ベースに前記第2電流が供給され、コレクタから前記入力信号を増幅した第1増幅信号を出力する第2トランジスタと、
第3トランジスタであって、コレクタに前記第1電流が供給され、ベースにバイアス制御電流又は電圧が供給され、エミッタから前記第1トランジスタのベースに前記第1バイアス電流を供給する第3トランジスタと、
を備える、電力増幅モジュール。 - 前記第1電流は、前記第2電流より電流量が多い、請求項1記載の電力増幅モジュール。
- 第4トランジスタであって、コレクタに電源電圧が供給され、ベースに前記第1増幅信号及び第2バイアス電流が供給され、エミッタが接地され、コレクタから前記第1増幅信号を増幅した第2増幅信号を出力する第4トランジスタと、
第5トランジスタであって、コレクタに前記第1電流が供給され、ベースに前記バイアス制御電流又は電圧が供給され、エミッタから前記第4トランジスタのベースに前記第2バイアス電流を供給する第5トランジスタと、
をさらに備える、請求項1又は2記載の電力増幅モジュール。 - 増幅信号の信号レベルを制御するためのレベル制御電圧に応じた第1電圧を出力する第1電圧源と、
前記レベル制御電圧に応じた第2電圧を出力する第2電圧源と、
第1トランジスタであって、ベースに入力信号及び第1バイアス電流が供給され、エミッタが接地される第1トランジスタと、
第2トランジスタであって、エミッタが前記第1トランジスタのコレクタに接続され、ベースに前記第2電圧が供給され、コレクタから前記入力信号を増幅した第1増幅信号を出力する第2トランジスタと、
第3トランジスタであって、コレクタに前記第1電圧が供給され、ベースにバイアス制御電流又は電圧が供給され、エミッタから前記第1トランジスタのベースに前記第1バイアス電流を供給する第3トランジスタと、
を備える、電力増幅モジュール。 - 前記第1電圧は、前記第2電圧より電圧値が高い、請求項4記載の電力増幅モジュール。
- 第4トランジスタであって、コレクタに電源電圧が供給され、ベースに前記第1増幅信号及び第2バイアス電流が供給され、エミッタが接地され、コレクタから前記第1増幅信号を増幅した第2増幅信号を出力する第4トランジスタと、
第5トランジスタであって、コレクタに前記第1電圧が供給され、ベースに前記バイアス制御電流又は電圧が供給され、エミッタから前記第4トランジスタのベースに前記第2バイアス電流を供給する第5トランジスタと、
をさらに備える、請求項4又は5記載の電力増幅モジュール。 - 前記第2トランジスタのコレクタと、前記第1トランジスタのベースとの間に設けられた負帰還回路をさらに備える、請求項1〜6のいずれか一項に記載の電力増幅モジュール。
- 前記負帰還回路は、
直列接続された第1抵抗素子及びキャパシタを備える、請求項7記載の電力増幅モジュール。 - 一端が前記第3トランジスタのコレクタに接続され、他端が接地される第2抵抗素子をさらに備える、請求項1〜8のいずれか一項に記載の電力増幅モジュール。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016184752A JP2018050200A (ja) | 2016-09-21 | 2016-09-21 | 電力増幅モジュール |
TW106113696A TWI638516B (zh) | 2016-09-21 | 2017-04-25 | 功率放大模組 |
CN201710541979.7A CN107863942B (zh) | 2016-09-21 | 2017-07-05 | 功率放大模块 |
US15/710,426 US10044330B2 (en) | 2016-09-21 | 2017-09-20 | Power amplifier module |
US16/013,039 US10256778B2 (en) | 2016-09-21 | 2018-06-20 | Power amplifier module |
US16/280,180 US10476454B2 (en) | 2016-09-21 | 2019-02-20 | Power amplifier module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016184752A JP2018050200A (ja) | 2016-09-21 | 2016-09-21 | 電力増幅モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018050200A true JP2018050200A (ja) | 2018-03-29 |
Family
ID=61620758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016184752A Pending JP2018050200A (ja) | 2016-09-21 | 2016-09-21 | 電力増幅モジュール |
Country Status (4)
Country | Link |
---|---|
US (2) | US10044330B2 (ja) |
JP (1) | JP2018050200A (ja) |
CN (1) | CN107863942B (ja) |
TW (1) | TWI638516B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10879853B2 (en) | 2018-08-16 | 2020-12-29 | Samsung Electro-Mechanics Co., Ltd. | Bias circuit and power amplifier for improving linearity |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10770802B2 (en) | 2014-11-10 | 2020-09-08 | Qorvo Us, Inc. | Antenna on a device assembly |
US9698736B2 (en) * | 2014-12-30 | 2017-07-04 | Skyworks Solutions, Inc. | Compression control through power amplifier load adjustment |
JP2018152714A (ja) * | 2017-03-13 | 2018-09-27 | 株式会社村田製作所 | 電力増幅モジュール |
US10187019B1 (en) * | 2018-03-26 | 2019-01-22 | Qorvo Us, Inc. | Phased array antenna system |
CN111106805B (zh) * | 2018-10-26 | 2023-06-13 | 株式会社村田制作所 | 功率放大模块 |
JP2022159093A (ja) * | 2021-03-31 | 2022-10-17 | スカイワークス ソリューションズ,インコーポレイテッド | 利得変動が低減される電力増幅 |
CN115372801B (zh) * | 2022-10-24 | 2023-01-17 | 四川恒湾科技有限公司 | 一种基站射频单元功率放大器的校准方法及系统 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923217A (en) * | 1997-06-27 | 1999-07-13 | Motorola, Inc. | Amplifier circuit and method for generating a bias voltage |
CN1187890C (zh) * | 1998-07-07 | 2005-02-02 | 松下电器产业株式会社 | 半导体放大器电路与系统 |
US6172549B1 (en) * | 1999-02-24 | 2001-01-09 | Analog Devices, Inc. | Low supply current RMS-to-DC converter |
KR20060007489A (ko) * | 2004-07-20 | 2006-01-26 | 엘지전자 주식회사 | Rf 파워 검출기 |
US7132891B1 (en) * | 2004-08-17 | 2006-11-07 | Rf Micro Devices, Inc. | Power amplifier control using a switching power supply |
WO2008091325A1 (en) | 2007-01-25 | 2008-07-31 | Skyworks Solutions, Inc. | Multimode amplifier for operation in linear and saturated modes |
US20090085664A1 (en) * | 2007-09-29 | 2009-04-02 | Po-Tang Yang | Power amplifier having an adaptive amplifying mechanism |
JP5136834B2 (ja) * | 2007-10-16 | 2013-02-06 | 株式会社村田製作所 | Rf電力増幅装置およびrf電力増幅器の電源電圧を制御する電源供給回路 |
JP5245887B2 (ja) * | 2009-02-09 | 2013-07-24 | 富士通セミコンダクター株式会社 | 増幅器 |
US8022772B2 (en) | 2009-03-19 | 2011-09-20 | Qualcomm Incorporated | Cascode amplifier with protection circuitry |
JP2010278521A (ja) * | 2009-05-26 | 2010-12-09 | Mitsubishi Electric Corp | 電力増幅器 |
US8890616B2 (en) * | 2010-12-05 | 2014-11-18 | Rf Micro Devices (Cayman Islands), Ltd. | Power amplifier system with a current bias signal path |
CN102723917B (zh) * | 2011-03-30 | 2016-06-01 | 比亚迪股份有限公司 | 一种功率放大器 |
US20130043946A1 (en) * | 2011-08-16 | 2013-02-21 | Qualcomm Incorporated | Low noise amplifiers with combined outputs |
US9106185B2 (en) * | 2013-03-11 | 2015-08-11 | Qualcomm Incorporated | Amplifiers with inductive degeneration and configurable gain and input matching |
US8970301B2 (en) * | 2013-05-20 | 2015-03-03 | Analog Devices, Inc. | Method for low power low noise input bias current compensation |
TWI508432B (zh) * | 2013-06-13 | 2015-11-11 | Advanced Semiconductor Eng | 射頻功率放大器與電子系統 |
JP5854289B2 (ja) | 2013-11-11 | 2016-02-09 | 株式会社村田製作所 | 電力増幅モジュール |
US9379672B2 (en) * | 2014-05-20 | 2016-06-28 | Analog Devices, Inc. | Differential current amplifier |
US9899961B2 (en) * | 2015-02-15 | 2018-02-20 | Skyworks Solutions, Inc. | Enhanced amplifier efficiency through cascode current steering |
JP2017225104A (ja) * | 2016-06-14 | 2017-12-21 | 株式会社村田製作所 | 電力増幅回路 |
EP4358401A3 (en) * | 2017-01-26 | 2024-07-10 | Analog Devices, Inc. | Bias modulation active linearization for broadband amplifiers |
-
2016
- 2016-09-21 JP JP2016184752A patent/JP2018050200A/ja active Pending
-
2017
- 2017-04-25 TW TW106113696A patent/TWI638516B/zh active
- 2017-07-05 CN CN201710541979.7A patent/CN107863942B/zh active Active
- 2017-09-20 US US15/710,426 patent/US10044330B2/en active Active
-
2018
- 2018-06-20 US US16/013,039 patent/US10256778B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10879853B2 (en) | 2018-08-16 | 2020-12-29 | Samsung Electro-Mechanics Co., Ltd. | Bias circuit and power amplifier for improving linearity |
Also Published As
Publication number | Publication date |
---|---|
CN107863942B (zh) | 2021-04-02 |
TW201815058A (zh) | 2018-04-16 |
CN107863942A (zh) | 2018-03-30 |
US20180302045A1 (en) | 2018-10-18 |
US10044330B2 (en) | 2018-08-07 |
US20180083581A1 (en) | 2018-03-22 |
US10256778B2 (en) | 2019-04-09 |
TWI638516B (zh) | 2018-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI638516B (zh) | 功率放大模組 | |
US10476454B2 (en) | Power amplifier module | |
US10491168B2 (en) | Power amplification circuit | |
US11264952B2 (en) | Power amplification circuit | |
US9768738B2 (en) | Power amplification circuit | |
JP5958774B2 (ja) | 電力増幅モジュール | |
US10020786B2 (en) | Power amplification module | |
JP2019192987A (ja) | 電力増幅器の制御回路 | |
JP2017028342A (ja) | 電力増幅モジュール | |
JP2015095708A (ja) | 電力増幅モジュール | |
JP5158425B2 (ja) | Rf電力増幅装置 | |
US10749482B2 (en) | Power amplification circuit | |
JP5328975B2 (ja) | Rfパワーモジュール | |
JP2015195566A (ja) | 電力増幅モジュール | |
JP2018019291A (ja) | 増幅回路 | |
JP5880980B2 (ja) | 電力増幅モジュール | |
US10680558B2 (en) | Power amplifier circuit | |
JP2017022685A (ja) | 電力増幅モジュール | |
JP2021106376A (ja) | 電力増幅回路 | |
JP6061267B2 (ja) | バイアス回路及びこれを用いた増幅器 |