CN110324007B - 功率放大电路 - Google Patents

功率放大电路 Download PDF

Info

Publication number
CN110324007B
CN110324007B CN201910244797.2A CN201910244797A CN110324007B CN 110324007 B CN110324007 B CN 110324007B CN 201910244797 A CN201910244797 A CN 201910244797A CN 110324007 B CN110324007 B CN 110324007B
Authority
CN
China
Prior art keywords
terminal
circuit
power
current
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910244797.2A
Other languages
English (en)
Other versions
CN110324007A (zh
Inventor
田原健二
岛本健一
土田茂
佐俣充则
祐森義明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018142909A external-priority patent/JP2019176454A/ja
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110324007A publication Critical patent/CN110324007A/zh
Application granted granted Critical
Publication of CN110324007B publication Critical patent/CN110324007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

提供一种功率放大电路。功率放大电路(1)具备：放大晶体管(20)；可变电压电源(21)，其向放大晶体管(20)的集电极提供可变电压(Vcc2)；偏置电路(22)，其具有向放大晶体管(20)的基极输出直流偏置电流的恒流放大晶体管(220)；以及电流限制电路(23)，其限制直流偏置电流，其中，电流限制电路(23)具有：电流限制晶体管(230)；电阻元件(232)，其与电流限制晶体管(230)的集电极及可变电压电源(11)连接；以及电阻元件(231)，其与电流限制晶体管(230)的基极及恒流放大晶体管(220)的基极连接。

Description

功率放大电路
技术领域
本发明涉及一种功率放大电路。
背景技术
响应于移动通信设备的小型化和轻量化，要求所搭载的电池小型化和长寿化，并且要求功率放大器小型化和低功耗化。作为功率放大器的低功耗化的对策，提出了以下方式：对高频信号的功率振幅(包络线)进行跟踪(包络线跟踪方式)，使针对功率放大器的电压提供电平能够与该包络线相应地变化(例如，专利文献1)。具体地说，与高频信号的包络线的上升相应地使针对功率放大器的电压提供电平上升，与该包络线的减少相应地使针对功率放大器的电压提供电平减少。认为由此能够降低功率放大器的功耗(消耗电流)。
专利文献1：日本特开2016-32301号公报
发明内容
发明要解决的问题
然而，例如，在使用发射极接地型双极晶体管的以往的功率放大器中，即使使电源电压(集电极电压)能够与高频信号的功率振幅相应地变化，提供到该晶体管的基极端子的直流偏置电流也是大致固定的。
强烈影响功率附加效率的集电极-发射极间电流(驱动电流)与基极-发射极间电流(直流偏置电流)具有相关性，因此如果基极-发射极间电流大致固定，则集电极-发射极间电流也大致固定。因此，即使使电源电压(集电极电压)能够与上述功率振幅相应地变化，功率附加效率也并未得到改善，未实现有效的低功耗化。
因此，本发明是为了解决上述问题而完成的，其目的在于提供一种提高了功率附加效率的功率放大电路。
用于解决问题的方案
为了实现上述目的，本发明的一个方式所涉及的功率放大电路对高频信号进行功率放大，所述功率放大电路具备：第一放大晶体管，其具有第一端子、第二端子以及第一控制端子，对从所述第一控制端子输入的高频信号进行功率放大，将功率放大后的所述高频信号从所述第一端子输出；可变电压电源，其向所述第一端子提供可变电压；偏置电路，其输出直流偏置电流；以及电流限制电路，其限制所述直流偏置电流，其中，所述偏置电路具有恒流放大晶体管，该恒流放大晶体管具有第三端子、第四端子以及第二控制端子，从所述第四端子朝向所述第一控制端子输出所述直流偏置电流，所述电流限制电路具有：电流限制晶体管，其具有第五端子、第六端子以及第三控制端子，所述第六端子与所述第四端子连接；第一电阻元件，其一端与所述第五端子连接，另一端与所述可变电压电源连接；以及第二电阻元件，其一端与所述第三控制端子连接，另一端与所述第二控制端子连接。
发明的效果
根据本发明，能够提供提高了功率附加效率的功率放大电路。
附图说明
图1是实施方式1所涉及的功率放大电路及其外围电路的结构图。
图2是实施方式1的变形例1所涉及的功率放大电路及其外围电路的结构图。
图3是表示放大晶体管与其外围电路之间的连接的概要电路图。
图4A是表示比较例所涉及的功率放大电路的电源电压与集电极电流之间的关系的图表。
图4B是表示实施方式1所涉及的功率放大电路的电源电压与集电极电流之间的关系的图表。
图5A是表示比较例所涉及的功率放大电路的高频输出功率与功率附加效率之间的关系的图表。
图5B是表示实施方式1所涉及的功率放大电路的高频输出功率与功率附加效率之间的关系的图表。
图6是说明实施方式1所涉及的电流限制电路的动作的图表。
图7A是实施方式1的变形例2所涉及的功率放大电路及其外围电路的结构图。
图7B是实施方式1的变形例3所涉及的功率放大电路及其外围电路的结构图。
图8A是将实施方式1所涉及的功率放大电路和变形例2所涉及的功率放大电路的AM-AM特性进行比较的图表。
图8B是将实施方式1所涉及的功率放大电路和变形例2所涉及的功率放大电路的AM-PM特性进行比较的图表。
图9是实施方式2所涉及的功率放大电路及其外围电路的结构图。
图10是表示便携终端的发送功率与其频度之间的关系的图表。
图11A是说明APT模式的示意波形图。
图11B是说明ET模式的示意波形图。
图12的(a)是表示比较例所涉及的功率放大电路的高频输出功率与增益及APT可变电压等之间的关系的图表。图12的(b)是表示实施方式2所涉及的功率放大电路的高频输出功率与增益及APT可变电压等之间的关系的图表。
图13的(a)是表示比较例所涉及的功率放大电路的高频输出功率与增益及集电极电流等之间的关系的图表。图13的(b)是表示实施方式2所涉及的功率放大电路的高频输出功率与增益及集电极电流等之间的关系的图表。
图14是实施方式2的变形例所涉及的功率放大电路及其外围电路的结构图。
具体实施方式
下面，使用实施方式及其附图来详细说明本发明的实施方式。此外，下面说明的实施方式均表示总括性或具体性的例子。下面的实施方式所示的数值、形状、材料、结构要素、结构要素的配置以及连接方式等是一个例子，其主旨并不在于限定本发明。将下面的实施方式中的结构要素中的未记载于独立权利要求的结构要素作为任意的结构要素来进行说明。另外，附图所示的结构要素的大小或者大小之比未必是严格的。
(实施方式1)
[1.功率放大电路的结构]
图1是实施方式1所涉及的功率放大电路1及其外围电路的结构图。在该图中，示出了本实施方式所涉及的功率放大电路1以及恒流源14及24。如该图所示，功率放大电路1具备高频输入端子100、高频输出端子200、放大晶体管10及20、可变电压电源11及21、偏置电路12及22、电流限制电路23、电阻元件151及251、电容器152、153及252以及阻抗匹配电路254。
通过上述结构，功率放大电路1将从高频输入端子100输入的高频信号利用放大晶体管10及20进行放大，将该放大后的高频信号从高频输出端子200输出。
放大晶体管10是前级的放大晶体管，其具有基极端子、集电极端子以及发射极端子，对从基极端子输入的高频信号进行功率放大，将该功率放大后的高频信号从集电极端子输出。
放大晶体管20是后级的第一放大晶体管，其具有基极端子(第一控制端子)、集电极端子(第一端子)以及发射极端子(第二端子)，对从基极端子(第一控制端子)输入的高频信号进行功率放大，将该功率放大后的高频信号从集电极端子(第一端子)输出。
放大晶体管10及20例如是具有基极端子、发射极端子以及集电极端子的双极晶体管。此外，放大晶体管10及20不限于双极晶体管，例如也可以是MOS场效应型晶体管(Metal-Oxide-Semiconductor Field-Effect-Transistor：MOSFET)等。
可变电压电源11向放大晶体管10的集电极端子提供可变电压Vcc1。可变电压电源21向放大晶体管20的集电极端子提供可变电压Vcc2。此外，可变电压Vcc1及Vcc2能够同步地变化。也就是说，在可变电压Vcc1增加的情况下可变电压Vcc2也增加，在可变电压Vcc1减少的情况下可变电压Vcc2也减少。
偏置电路12朝向放大晶体管10的基极端子输出直流偏置电流。更具体地说，偏置电路12具有恒流放大晶体管120、进行二极管连接的晶体管121及122、电容器123以及电阻元件124。
恒流放大晶体管120具有集电极端子、发射极端子以及基极端子，从发射极端子朝向放大晶体管10的基极端子输出直流偏置电流。通过该结构，从恒流源14输出的恒流被输入到恒流放大晶体管120的基极端子，该恒流被放大后成为直流偏置电流，从恒流放大晶体管120的发射极端子经由电阻元件151被施加到放大晶体管10的基极端子。
偏置电路22朝向放大晶体管20的基极端子输出有效的直流偏置电流Ief。更具体地说，偏置电路22具有恒流放大晶体管220、进行二极管连接的晶体管221及222、电容器223以及电阻元件224。
恒流放大晶体管220是以下的恒流放大晶体管：具有集电极端子(第三端子)、发射极端子(第四端子)以及基极端子(第二控制端子)，从发射极端子(第四端子)朝向放大晶体管20的基极端子(第一控制端子)输出直流偏置电流Ief。通过该结构，从恒流源24输出的恒流被输入到恒流放大晶体管220的基极端子，该恒流被放大后成为直流偏置电流Ief，从恒流放大晶体管220的发射极端子(第四端子)经由电阻元件251被施加到放大晶体管20的基极端子。
电流限制电路23是对从偏置电路22输出的直流偏置电流进行限制的电路。更具体地说，电流限制电路23具有电流限制晶体管230以及电阻元件231及232。
电流限制晶体管230具有集电极端子(第五端子)、发射极端子(第六端子)以及基极端子(第三控制端子)，发射极端子(第六端子)与恒流放大晶体管220的发射极端子(第四端子)连接。
电阻元件232是一端与电流限制晶体管230的集电极端子(第五端子)连接、另一端与可变电压电源11连接的第一电阻元件。此外，电阻元件232的上述另一端也可以与可变电压电源21连接。
电阻元件231是一端与电流限制晶体管230的基极端子(第三控制端子)连接、另一端与恒流放大晶体管220的基极端子(第二控制端子)连接的第二电阻元件。
通过上述连接结构，在可变电压Vcc1(Vcc2)变得比基准电压小的情况下，可变电压Vcc1(Vcc2)与该基准电压之间的电位差越大，则电流限制电路23使从恒流放大晶体管220的基极端子(第二控制端子)经由电流限制晶体管230的基极端子(第三控制端子)流向电流限制晶体管230的集电极端子(第五端子)的直流电流即直流限制电流越大。此外，基准电压例如是指在向功率放大电路1输入的高频输入信号具有最大的功率振幅的情况下设定的最大可变电压。
电容器152、153及252是去除高频信号的直流成分的DC截止用的电容元件。
阻抗匹配电路254是使放大晶体管10的输出阻抗与放大晶体管20的输入阻抗匹配的电路。
此外，在本发明所涉及的功率放大电路中，电阻元件151及251、电容器152、153及252以及阻抗匹配电路254不是必需的结构要素，它们能够根据功率放大电路的要求规格等适当地删除或被其它电路元件所代替。
本实施方式所涉及的功率放大电路1具备：放大晶体管20；可变电压电源21，其向放大晶体管20的集电极端子提供可变电压Vcc2(和Vcc1)；偏置电路22，其具有向放大晶体管20的基极端子输出直流偏置电流的恒流放大晶体管220；以及电流限制电路23，其限制直流偏置电流。电流限制电路23具有：电流限制晶体管230；电阻元件232，其与电流限制晶体管230的集电极端子及可变电压电源11连接；以及电阻元件231，其与电流限制晶体管230的基极端子及恒流放大晶体管220的基极端子连接。
据此，基准电压与可变电压Vcc2(和Vcc1)之间的电位差越大，则能够使从恒流放大晶体管220的基极端子流向电流限制晶体管230的集电极端子的直流限制电流越大。
也就是说，随着可变电压Vcc2(和Vcc1)的减少，放大晶体管20的基极电流(基极-发射极间电流)受到限制，因此能够降低放大晶体管20的集电极电流(集电极-发射极间电流)。也就是说，能够流通与可变电压Vcc2(和Vcc1)的大小相应的最合适的直流偏置电流Ief，因此能够提高功率放大电路1的功率附加效率(PAE：Power-Added Efficiency)。此外，电流限制电路23的电路动作在后面使用图6来叙述。
另外，随着驱动放大晶体管20的可变电压Vcc2(和Vcc1)的减少，用于优化放大晶体管20的动作点的直流偏置电流Ief被由1个晶体管(电流限制晶体管230)以及2个电阻元件231及232构成的电流限制电路23所限制。由此，能够利用简化后的电路结构来实现电流限制电路23，能够对功率放大电路1的小型化做出贡献。
此外，在本实施方式中，示出了放大晶体管10及20进行级联连接而成的两级的功率放大电路1，但是放大晶体管的级数也可以是3以上。由此，能够通过放大晶体管的级数来调整功率放大电路的增益(gain)，另外，使该级数越大，则能够使增益(gain)越高。
另外，在具有将多个放大晶体管进行级联连接的结构的功率放大电路的情况下，期望的是，如本实施方式所涉及的功率放大电路1那样，供电流限制电路23连接的放大晶体管配置于多个放大晶体管中的最接近功率放大电路的输出端子的最后级。
也就是说，本实施方式所涉及的功率放大电路1具有包括作为第一放大晶体管的放大晶体管20在内的、进行级联连接的多个放大晶体管。并且，上述多个放大晶体管中的配置于最接近功率放大电路1的输出端子的最后级的放大晶体管20是上述第一放大晶体管。在上述最后级配置有可变电压电源21、偏置电路22以及电流限制电路23。
由此，能够在高频信号的功率水平最高的最后级流通与可变电压的大小相应的最合适的直流偏置电流Ief，因此能够有效地提高功率放大电路的功率附加效率。
[2.变形例1所涉及的功率放大电路的结构]
图2是实施方式1的变形例1所涉及的功率放大电路1A及其外围电路的结构图。在该图中，示出了本变形例所涉及的功率放大电路1A、恒流源14及24、包络线检测电路3、RF信号处理电路(RFIC)4以及基带信号处理电路(BBIC)5。
功率放大电路1A相对于实施方式1所涉及的功率放大电路1而言仅在以下方面不同：还附加有电源控制电路2。下面，关于本变形例所涉及的功率放大电路1A，省略与实施方式1所涉及的功率放大电路1相同的方面的说明，以不同的方面为中心来进行说明。
电源控制电路2根据从包络线检测电路3输出的高频输入信号(或高频输出信号)的功率振幅(√(i2+Q2))来控制可变电压Vcc1及Vcc2。关于电源控制电路2，例如能够列举出DC-DC转换器。此外，在电源控制电路2由DC-DC转换器构成的情况下，也可以是，可变电压电源11及21也包含于DC-DC转换器。
此外，上述i和Q是在使高频信号(电压)为
Figure BDA0002010757010000081
(A：电压振幅，fc：频率，
Figure BDA0002010757010000082
相位)的情况下以
Figure BDA0002010757010000083
和
Figure BDA0002010757010000084
表述的参数。
包络线检测电路3提取BBIC 5的i/Q数据，检测高频输入信号(或高频输出信号)的高频功率振幅(√(i2+Q2))，输出到电源控制电路2。
BBIC 5是使用频率比向功率放大电路1A输入的高频输入信号的频率低的中间频带来进行信号处理的电路。另外，BBIC 5持有上述高频输入信号的i/Q数据。
RFIC 4基于从BBIC 5输出的i/Q数据等来生成向功率放大电路1A输入的高频输入信号。
根据上述结构，电源控制电路2接受高频输入信号(或高频输出信号)的高频功率振幅(√(i2+Q2))的信息，来对可变电压Vcc2(和Vcc1)进行控制。也就是说，功率放大电路1A使可变电压Vcc2(和Vcc1)能够基于对高频输入信号的功率振幅进行跟踪的包络线跟踪(ET)方式来变化。因此，根据本变形例所涉及的功率放大电路1A，能够使基于ET方式得到的功率放大电路1A的功率附加效率与实施方式1所涉及的功率放大电路1同样地通过简化后的电流限制电路23的结构来提高。
在此，示出ET方式中的功率放大电路1A的高频输出功率与可变电压Vcc2(和Vcc1)之间的关系。
图3是表示放大晶体管与其外围电路之间的连接的概要电路图。在该图中示出了发射极接地型的双极晶体管、电源电压Vcc、负载阻抗(50Ω)以及阻抗匹配用的电感器。
在图3所示的电路中，在从基极端子被输入高频输入信号、从集电极端子输出高频输出信号的情况下，高频输出信号的输出功率Pout与电源电压Vcc满足下面的式1的关系式。
【数1】
Figure BDA0002010757010000091
在上述式1中，Vsat表示集电极-发射极间电压，RL表示负载阻抗，例如为50(Ω)。
在如本变形例那样采用ET方式的情况下，放大晶体管进行饱和区域中的动作，因此Vsat大致为0。因此，当将Vsat＝0代入式1时，输出功率Pout(W)如式2那样表示，并且，输出功率的电压成分Pout(V)如式3那样表示。
【数2】
Poul(W)＝k1×Vcc2 (式2)
【数3】
Pout(V)＝k2×Vcc (式3)
在此，k1和k2是常数。
如式3所示，在ET方式的情况下，高频输出信号的输出功率的电压成分Pout(V)表示为电源电压Vcc的一次函数。由此，在本变形例所涉及的功率放大电路1A中，在使电流限制电路23动作时，不监视高频信号的功率水平，而是监视与该功率水平具有线形(一次函数)的关系的电源电压Vcc。
更具体地说，电流限制电路23通过ET方式来监视可变电压Vcc2(和Vcc1)，在高的可变电压Vcc2(和Vcc1)(≈高的高频信号功率)下使足够的直流偏置电流流过偏置电路22，在低的可变电压Vcc2(和Vcc1)(≈低的高频信号功率)下避免直流偏置电流不必要地流过偏置电路22。由此，能够流通适合于ET方式的集电极电流(驱动电流)Icc2，因此能够有效地提高基于ET方式得到的功率放大电路1A的功率附加效率。
[3.功率放大电路的放大特性]
图4A是表示比较例所涉及的功率放大电路的可变电压Vcc与集电极电流Ic之间的关系的图表。另外，图4B是表示实施方式1所涉及的功率放大电路1的可变电压Vcc2与集电极电流Icc2之间的关系的图表。此外，比较例所涉及的功率放大电路具有以下的电路结构：不存在实施方式1所涉及的功率放大电路1中的电流限制电路23，而是偏置电路22与放大晶体管20的基极端子直接连接。
图4A和图4B中示出了改变放大晶体管20的基极-发射极间电压(VBE)时的可变电压-集电极电流的静态特性(直流特性)。
在比较例所涉及的功率放大电路中，如图4A所示，相对于可变电压Vcc(0.5V～4.0V)的变化而言，集电极电流Ic大致固定。在比较例所涉及的功率放大电路中，即使例如通过ET方式来使可变电压Vcc与高频信号的功率振幅对应地减少，从偏置电路22直接提供到放大晶体管20的基极端子的直流偏置电流(基极-发射极间电流)也由于从恒流源24输出的恒流而大致固定。因此，依赖于直流偏置电流地流动的集电极电流Ic也大致固定，而不与可变电压Vcc的减少对应。
与此相对，在本实施方式所涉及的功率放大电路1中，如图4B所示，集电极电流Icc2与可变电压Vcc2(0.5V～4.0V)的减少对应地减少。这是由于，在本实施方式所涉及的功率放大电路1中，电流限制电路23将从偏置电路22输出的直流偏置电流Ief与可变电压Vcc2的减少对应地限制(降低)。也就是说，在本实施方式所涉及的功率放大电路1中，当例如通过ET方式来使可变电压Vcc2与高频信号的功率振幅对应地减少时，从偏置电路22提供到放大晶体管20的基极端子的直流偏置电流Ief(基极-发射极间电流)被电流限制电路23所限制而减少。因此，依赖于直流偏置电流Ief地流动的集电极电流Icc2也与可变电压Vcc2的减少对应地减少。
图5A是表示比较例所涉及的功率放大电路的高频输出功率与功率附加效率之间的关系的图表。另外，图5B是表示实施方式1所涉及的功率放大电路1的高频输出功率与功率附加效率之间的关系的图表。更具体地说，图5A中示出了在比较例所涉及的功率放大电路中通过ET方式来改变可变电压Vcc时的、高频输出功率Pout-功率附加效率的特性。另外，图5B中示出了在实施方式1所涉及的功率放大电路1中通过ET方式来改变可变电压Vcc2时的、高频输出功率Pout-功率附加效率的特性。
如图5A和图5B所示，在规定的高频输出功率Pout下，随着使可变电压Vcc2(或Vcc)减少，功率附加效率上升。然而，将图5A与图5B进行比较，例如，在高频输出功率Pout为20dBm的情况下，在比较例所涉及的功率放大电路(图5A)中功率附加效率为49％，与此相对，在实施方式1所涉及的功率放大电路1(图5B)中，功率附加效率被改善为52％。另外，在高频输出功率Pout为15dBm的情况下，在比较例所涉及的功率放大电路(图5A)中功率附加效率为37％，与此相对，在实施方式1所涉及的功率放大电路1(图5B)中，功率附加效率被改善为43％。
当通过ET方式来使可变电压Vcc2(或Vcc)与高频信号的功率振幅对应地减少时，伴随该可变电压的减少，功率附加效率上升。然而，在比较例所涉及的功率放大电路中，虽然可变电压Vcc减少，但是集电极电流Ic大致固定。与此相对，在实施方式1所涉及的功率放大电路1中，随着可变电压Vcc2的减少，集电极电流Icc2也减少。因此，在实施方式1所涉及的功率放大电路1中，能够有效改善由可变电压Vcc2(和Vcc1)与集电极电流Icc2之积规定的功率附加效率。
接着，说明本实施方式所涉及的电流限制电路23的动作。
图6是说明实施方式1所涉及的电流限制电路23的动作的图表。该图的(a)示出了表示电流限制晶体管230的集电极-发射极间电压Vce(参照图1)与可变电压Vcc2之间的关系的图表。该图的(b)示出了表示从偏置电路22输出到放大晶体管20的基极端子的直流偏置电流Ief(参照图1)与可变电压Vcc2之间的关系的图表。该图的(c)示出了表示放大晶体管20的集电极电流Icc2(参照图1)与可变电压Vcc2之间的关系的图表。该图的(d)示出了表示从可变电压电源11(或21)朝向电流限制晶体管230的集电极端子地流过电阻元件232的电流Isub_c(参照图1)与可变电压Vcc2之间的关系的图表。该图的(e)示出了表示从偏置电路22朝向电流限制晶体管230的基极端子地流过电阻元件231的电流Isub_b(参照图1)与可变电压Vcc2之间的关系的图表。该图的(f)示出了表示从电流限制晶体管230的发射极端子朝向电流限制电路23同偏置电路22的连接点地流动的电流Isub(参照图1)与可变电压Vcc2之间的关系的图表。在此，Isub＝Isub_b+Isub_c成立。
当可变电压Vcc2(和Vcc1)减少、Vcc2变得低于1.5V时，电流限制晶体管230的集电极电位变得低于基极电位，电流从电流限制晶体管230的基极端子朝向集电极端子流出(在图6的(d)中，Isub_c为负的电流)。此时，向偏置电路22的恒流放大晶体管220的基极端子提供的恒流的一部分朝向电阻元件231分支，Isub_b流动(在图6的(e)中，Isub_b为正的电流)。由此，从恒流放大晶体管220的发射极端子输出的直流偏置电流Ief与上述恒流朝向电阻元件231分支的部分对应地减少(在图6的(b)中，Ief减少)。伴随该直流偏置电流Ief的减少，集电极电流Icc2也减少(图6的(c))。也就是说，电流限制电路23与可变电压Vcc2的减少相应地取走电流被放大为直流偏置电流Ief之前的恒流，从而使直流偏置电流Ief减少。此外，恒流朝向电阻元件231分支而得到的Isub_b是电流被放大为直流偏置电流Ief之前的电流水平，因此与直流偏置电流Ief相比，朝向电流限制电路23同偏置电路22的连接点流动的电流Isub也足够小(图6的(f))。因此，相对于可变电压Vcc2的增减而言，电流Isub不对直流偏置电流Ief的增减造成影响。
即，在可变电压Vcc2(和Vcc1)变得比基准电压小的情况下，基准电压与可变电压Vcc2(和Vcc1)之间的电位差越大，则电流限制电路23使从恒流放大晶体管220的基极端子经由电流限制晶体管230的基极端子流向电流限制晶体管230的集电极端子的直流电流即直流限制电流(-Isub_c)越大。
通过电流限制电路23的上述动作，能够利用由1个电流限制晶体管230以及2个电阻元件231及232构成的简化后的电路，使放大晶体管20的集电极电流Icc2随着可变电压Vcc2的减少而降低。
此外，如图6的(a)～(f)中说明的那样，根据本实施方式所涉及的电流限制电路23，特别能够有效改善中间功率(≈20dBm)和低功率(<15dBm)下的功率附加效率。
此外，在电流限制电路23中，也可以在电流限制晶体管230的发射极端子处串联插入电阻元件。由此，能够调整直流偏置电流Ief相对于可变电压Vcc2(和Vcc1)的变化的变化率。
[4.变形例2所涉及的功率放大电路的结构]
图7A是实施方式1的变形例2所涉及的功率放大电路1B及其外围电路的结构图。在该图中，示出了本变形例所涉及的功率放大电路1B以及恒流源14及24。如该图所示，功率放大电路1B具备高频输入端子100、高频输出端子200、放大晶体管10及20、可变电压电源11及21、偏置电路12及22以及电流限制电路23A。功率放大电路1B还与实施方式1所涉及的功率放大电路1同样地具备电阻元件、电容器以及阻抗匹配电路。该图所示的功率放大电路1B与实施方式1所涉及的功率放大电路1相比，电流限制电路23A的结构不同。下面，关于本变形例所涉及的功率放大电路1B，省略与实施方式1所涉及的功率放大电路1相同的结构的说明，以不同的结构为中心来进行说明。
电流限制电路23A是对从偏置电路22输出的直流偏置电流进行限制的电路。更具体地说，电流限制电路23A具有电流限制晶体管230、电阻元件231、232A及232B、以及电容器233及234。
电流限制晶体管230具有集电极端子(第五端子)、发射极端子(第六端子)以及基极端子(第三控制端子)，发射极端子(第六端子)与恒流放大晶体管220的发射极端子(第四端子)连接。
电阻元件231是一端与电流限制晶体管230的基极端子(第三控制端子)连接、另一端与恒流放大晶体管220的基极端子(第二控制端子)连接的第二电阻元件。
电阻元件232A是一端与电流限制晶体管230的集电极端子(第五端子)连接、另一端与电阻元件232B的一端连接的第一分割电阻。电阻元件232B是另一端与可变电压电源11连接的第二分割电阻。此外，电阻元件232B的上述另一端也可以与可变电压电源21连接。
电容器233是与电阻元件232A并联连接的第一电容元件。电容器234是连接于电流限制晶体管230的基极端子(第三控制端子)与集电极端子(第五端子)之间的第二电容元件。
此外，也可以在电流限制晶体管230的发射极端子与恒流放大晶体管220的发射极端子之间串联插入电阻元件。由此，能够调整直流偏置电流Ief相对于可变电压Vcc2(和Vcc1)的变化的变化率。
[5.变形例3所涉及的功率放大电路的结构]
图7B是实施方式1的变形例3所涉及的功率放大电路1C及其外围电路的结构图。在该图中，示出了本变形例所涉及的功率放大电路1C以及恒流源14及24。如该图所示，功率放大电路1C具备高频输入端子100、高频输出端子200、放大晶体管10及20、可变电压电源11及21、偏置电路12及22以及电流限制电路23B。功率放大电路1C与实施方式1所涉及的功率放大电路1同样地还具备电阻元件、电容器以及阻抗匹配电路。该图所示的功率放大电路1C与实施方式1所涉及的功率放大电路1相比，电流限制电路23B的结构不同。下面，关于本变形例所涉及的功率放大电路1C，省略与实施方式1所涉及的功率放大电路1相同的结构的说明，以不同的结构为中心来进行说明。
电流限制电路23B是对从偏置电路22输出的直流偏置电流进行限制的电路。更具体地说，电流限制电路23B具有电流限制晶体管230、电阻元件231、232A及232B、以及电容器234及236。
电流限制晶体管230具有集电极端子(第五端子)、发射极端子(第六端子)以及基极端子(第三控制端子)，发射极端子(第六端子)与恒流放大晶体管220的发射极端子(第四端子)连接。
电阻元件231是一端与电流限制晶体管230的基极端子(第三控制端子)连接、另一端与恒流放大晶体管220的基极端子(第二控制端子)连接的第二电阻元件。
电阻元件232A是一端与电流限制晶体管230的集电极端子(第五端子)连接、另一端与电阻元件232B的一端连接的第一分割电阻。电阻元件232B是另一端与可变电压电源11连接的第二分割电阻。此外，电阻元件232B的上述另一端也可以与可变电压电源21连接。
电容器236是连接于电阻元件232A同232B的连接点与电流限制晶体管230的发射极端子(第六端子)之间的第一电容元件。电容器234是连接于电流限制晶体管230的基极端子(第三控制端子)与集电极端子(第五端子)之间的第二电容元件。
此外，也可以在电流限制晶体管230的发射极端子与恒流放大晶体管220的发射极端子之间串联插入电阻元件。由此，能够调整直流偏置电流Ief相对于可变电压Vcc2(和Vcc1)的变化的变化率。
[6.变形例2和变形例3所涉及的功率放大电路的失真特性]
图8A是将实施方式1所涉及的功率放大电路1和变形例2所涉及的功率放大电路1B的AM(振幅调制)-AM(振幅调制)特性进行比较的图表。另外，图8B是将实施方式1所涉及的功率放大电路1和变形例2所涉及的功率放大电路1B的AM(振幅调制)-PM(相位调制)特性进行比较的图表。在此，AM-AM特性是指表示功率放大电路的输入信号振幅与输出信号振幅之比的特性。另外，AM-PM特性是指表示功率放大电路的输入信号振幅与输出信号相位之比的特性。图8A中示出了高频输出功率与AM-AM特性之间的关系，图8B中示出了高频输出功率与AM-PM特性之间的关系。
与实施方式1所涉及的功率放大电路1相比，变形例2所涉及的功率放大电路1B在AM-AM特性(Gradient of Voltage Gain：电压增益梯度)和AM-PM特性(Gradient ofVoltage Phase：电压相位梯度)这两方上均接近0。也就是说，在变形例2所涉及的功率放大电路1B中，通过在电流限制电路23A中附加电容器233及234，能够改善非线形性，提高失真特性。
此外，可以说变形例3所涉及的功率放大电路1C也与变形例2所涉及的功率放大电路1B同样地，通过在电流限制电路23B中附加电容器234及236，能够改善非线形性，提高失真特性。
(实施方式2)
在实施方式1中，例示了以下结构：在放大晶体管10及20进行级联连接而成的两级的功率放大电路1中，将电流限制电路23与后级(功率级)的放大晶体管20连接。与此相对，在本实施方式中，例示以下结构：将电流限制电路与前级(驱动级)的放大晶体管10连接。
图9是实施方式2所涉及的功率放大电路1D及其外围电路的结构图。在该图中，示出了本实施方式所涉及的功率放大电路1D以及恒流源14及24。如该图所示，功率放大电路1D具备高频输入端子100、高频输出端子200、放大晶体管10及20、可变电压电源11及21、偏置电路12及22、电流限制电路13及23、电阻元件151及251、电容器152、153及252以及阻抗匹配电路254。
通过上述结构，功率放大电路1D将从高频输入端子100输入的高频信号利用放大晶体管10及20进行放大，将该放大后的高频信号从高频输出端子200输出。
与实施方式1所涉及的功率放大电路1相比，就结构而言，实施方式2所涉及的功率放大电路1D在以下方面不同：附加有电流限制电路13。下面，关于本实施方式所涉及的功率放大电路1D，省略与实施方式1所涉及的功率放大电路1相同的结构的说明，以不同的结构为中心来进行说明。
放大晶体管10是前级(驱动级)的第一放大晶体管，其具有基极端子(第一控制端子)、集电极端子(第一端子)以及发射极端子(第二端子)，对从基极端子(第一控制端子)输入的高频信号进行功率放大，将该功率放大后的高频信号从集电极端子(第一端子)输出。
放大晶体管20是后级(功率级)的第一放大晶体管，其具有基极端子(第一控制端子)、集电极端子(第一端子)以及发射极端子(第二端子)，对从基极端子(第一控制端子)输入的高频信号进行功率放大，将该功率放大后的高频信号从集电极端子(第一端子)输出。
偏置电路12朝向放大晶体管10的基极端子输出有效的直流偏置电流Ief1。更具体地说，偏置电路12具有恒流放大晶体管120、进行二极管连接的晶体管121及122、电容器123以及电阻元件124。
恒流放大晶体管120是以下的恒流放大晶体管：具有集电极端子(第三端子)、发射极端子(第四端子)以及基极端子(第二控制端子)，从发射极端子(第四端子)朝向放大晶体管10的基极端子(第一控制端子)输出直流偏置电流Ief1。通过该结构，从恒流源14输出的恒流被输入到恒流放大晶体管120的基极端子，该恒流被放大后成为直流偏置电流Ief1，从恒流放大晶体管120的发射极端子(第四端子)经由电阻元件151被施加到放大晶体管10的基极端子。
偏置电路22朝向放大晶体管20的基极端子输出有效的直流偏置电流Ief2。更具体地说，偏置电路22具有恒流放大晶体管220、进行二极管连接的晶体管221及222、电容器223以及电阻元件224。
恒流放大晶体管220是以下的恒流放大晶体管：具有集电极端子(第三端子)、发射极端子(第四端子)以及基极端子(第二控制端子)，从发射极端子(第四端子)朝向放大晶体管20的基极端子(第一控制端子)输出直流偏置电流Ief2。通过该结构，从恒流源24输出的恒流被输入到恒流放大晶体管220的基极端子，该恒流被放大后成为直流偏置电流Ief2，从恒流放大晶体管220的发射极端子(第四端子)经由电阻元件251被施加到放大晶体管20的基极端子。
电流限制电路13是对从偏置电路12输出的直流偏置电流进行限制的电路。更具体地说，电流限制电路13具有电流限制晶体管130以及电阻元件131及132。
电流限制晶体管130具有集电极端子(第五端子)、发射极端子(第六端子)以及基极端子(第三控制端子)，发射极端子(第六端子)与恒流放大晶体管120的发射极端子(第四端子)连接。
电阻元件132是一端与电流限制晶体管130的集电极端子(第五端子)连接、另一端与可变电压电源11连接的第一电阻元件。此外，电阻元件132的上述另一端也可以与可变电压电源21连接。
电阻元件131是一端与电流限制晶体管130的基极端子(第三控制端子)连接、另一端与恒流放大晶体管120的基极端子(第二控制端子)连接的第二电阻元件。
通过上述连接结构，在可变电压Vcc1(Vcc2)变得比基准电压小的情况下，可变电压Vcc1(Vcc2)与该基准电压之间的电位差越大，则电流限制电路13使从恒流放大晶体管120的基极端子(第二控制端子)经由电流限制晶体管130的基极端子(第三控制端子)流向电流限制晶体管130的集电极端子(第五端子)的直流电流即直流限制电流越大。此外，基准电压例如是指在向功率放大电路1D输入的高频输入信号具有最大的功率振幅的情况下设定的最大可变电压。
电流限制电路23是对从偏置电路22输出的直流偏置电流进行限制的电路。更具体地说，电流限制电路23具有电流限制晶体管230以及电阻元件231及232。
电流限制晶体管230具有集电极端子(第五端子)、发射极端子(第六端子)以及基极端子(第三控制端子)，发射极端子(第六端子)与恒流放大晶体管220的发射极端子(第四端子)连接。
电阻元件232是一端与电流限制晶体管230的集电极端子(第五端子)连接、另一端与可变电压电源11连接的第一电阻元件。此外，电阻元件232的上述另一端也可以与可变电压电源21连接。
电阻元件231是一端与电流限制晶体管230的基极端子(第三控制端子)连接、另一端与恒流放大晶体管220的基极端子(第二控制端子)连接的第二电阻元件。
通过上述连接结构，在可变电压Vcc1(Vcc2)变得比基准电压小的情况下，可变电压Vcc1(Vcc2)与该基准电压之间的电位差越大，则电流限制电路23使从恒流放大晶体管220的基极端子(第二控制端子)经由电流限制晶体管230的基极端子(第三控制端子)流向电流限制晶体管230的集电极端子(第五端子)的直流电流即直流限制电流越大。
也就是说，本实施方式所涉及的功率放大电路1D具有包括作为第一放大晶体管的放大晶体管10及20在内的、进行级联连接的多个放大晶体管。并且，上述多个放大晶体管中的配置于最接近功率放大电路1D的输出端子的最后级的放大晶体管20是上述第一放大晶体管。在上述最后级配置有可变电压电源21、偏置电路22以及电流限制电路23。并且，上述多个放大晶体管中的配置于比最接近功率放大电路1D的输出端子的最后级靠前级的至少一级的放大晶体管10是上述第一放大晶体管。在上述靠前级的级配置有可变电压电源11、偏置电路12以及电流限制电路13。
通过该结构，随着可变电压Vcc2(和Vcc1)的减少，放大晶体管10及20的基极电流(基极-发射极间电流)受到限制，因此能够降低放大晶体管10及20的集电极电流(集电极-发射极间电流)。也就是说，能够流通与可变电压Vcc2(和Vcc1)的大小相应的最合适的直流偏置电流Ief1及Ief2，因此能够提高功率放大电路1D的功率附加效率(PAE)。此外，电流限制电路13及23的电路动作与实施方式1中的电流限制电路23的电路动作(图6)相同，因此在本实施方式中省略说明。
另外，随着驱动放大晶体管10及20的可变电压Vcc2(和Vcc1)的减少，用于优化放大晶体管10及20的动作点的直流偏置电流Ief1及Ief2分别被由1个晶体管(电流限制晶体管130或230)以及2个电阻元件231及232(或电阻元件131及132)构成的电流限制电路13或23所限制。由此，能够利用简化后的电路结构来实现电流限制电路13及23，能够对功率放大电路1D的小型化做出贡献。
图10是表示便携终端的发送功率与其频度之间的关系的图表。该图示出了WCDMA(注册商标)(Wideband Code Division Multiple Access：宽带码分多址)的发送功率的分布，具体地说，示出了WCDMA(注册商标)的每个发送功率的使用频度。根据该图可知，发送功率为0dBm以下的频度占50％以上。由此可知，削减使用0dBm以下的低发送功率时的功率放大电路的消耗电流会对便携终端的低功耗化和电池的长时间动作做出很大贡献。
图11A是说明APT(平均功率跟踪)模式的示意波形图。另外，图11B是说明ET(包络线跟踪)模式的示意波形图。如实施方式1中说明的那样，ET模式是以下模式：对高频信号的功率振幅(包络线)进行跟踪，使针对功率放大电路的电压提供电平能够与该包络线相应地变化。与此相对，APT模式是以下模式：对每隔规定的期间计算出的高频信号的平均功率振幅进行跟踪，使针对功率放大电路的电压提供电平能够与该平均功率振幅相应地变化。
在ET模式的情况下，通过如实施方式1所涉及的功率放大电路1那样在后级(功率级)配置电流限制电路23，能够提高功率附加效率(PAE)。与此相对，在APT模式的情况下，通过如本实施方式所涉及的功率放大电路1D那样在前级(驱动级)配置电流限制电路13，例如，在高频输出功率(RF输出功率Pout)为0dBm以下这样的低输出电平下，能够与图4B所示的特性同样地，按照可变电压来削减集电极电流Icc1。因此，能够实现跟随低输出功率的低集电极电流Icc1，从而能够有效提高功率附加效率(PAE)。
图12的(a)是表示比较例所涉及的功率放大电路的高频输出功率(RF输出功率Pout)与增益(Gain)、APT可变电压(APT_Vcc)及E-UTRA中的噪声水平(E-UTRA)之间的关系的图表。另外，图12的(b)是表示实施方式2所涉及的功率放大电路的高频输出功率(RF输出功率Pout)与增益(Gain)、APT可变电压(APT_Vcc)及E-UTRA中的噪声水平(E-UTRA)之间的关系的图表。
此外，比较例所涉及的功率放大电路具有以下的电路结构：不存在实施方式2所涉及的功率放大电路1D中的电流限制电路13及23，而是偏置电路12与放大晶体管10的基极端子直接连接，偏置电路22与放大晶体管20的基极端子直接连接。
在比较例所涉及的功率放大电路和实施方式2所涉及的功率放大电路1D这两方中，通过采用APT模式，与高频输出功率的大小对应地调整可变电压Vcc1(Vcc2)(图12中的APT_Vcc(V))。但是，在高频输出功率低的区域，实施方式2所涉及的功率放大电路1D的增益更低。根据实施方式2所涉及的功率放大电路1D，放大晶体管10及20的基极电流(基极-发射极间电流)与可变电压Vcc1(Vcc2)的增减对应地增减，因此能够抑制增益。
图13的(a)是表示比较例所涉及的功率放大电路的高频输出功率(RF输出功率Pout)与增益(Gain)、集电极电流Icc(集电极电流Icc1和Icc2的相加值)及E-UTRA中的噪声水平(E-UTRA)之间的关系的图表。另外，图13的(b)是表示实施方式2所涉及的功率放大电路的高频输出功率(RF输出功率Pout)与增益(Gain)、集电极电流Icc(集电极电流Icc1和Icc2的相加值)及E-UTRA中的噪声水平(E-UTRA)之间的关系的图表。在高频输出功率低的区域，实施方式2所涉及的功率放大电路1D的集电极电流Icc更低。根据实施方式2所涉及的功率放大电路1D，使放大晶体管10及20的基极电流(基极-发射极间电流)能够与可变电压Vcc1(Vcc2)的减少对应地变化至极小，由此能够削减集电极电流。
根据本实施方式所涉及的功率放大电路1D，在前级(驱动级)的放大晶体管10上连接有电流限制电路13，由此能够有效提高APT模式时的功率附加效率(PAE)。另外，在后级(功率级)的放大晶体管20上连接有电流限制电路23，由此在高频信号的功率水平变得最高的最后级能够流通与可变电压的大小相应的最合适的直流偏置电流Ief，因此能够有效提高ET模式时的功率附加效率(PAE)。
图14是实施方式2的变形例所涉及的功率放大电路1E及其外围电路的结构图。在该图中，示出了本变形例所涉及的功率放大电路1E以及恒流源14及24。如该图所示，功率放大电路1E具备高频输入端子100、高频输出端子200、放大晶体管10及20、可变电压电源11及21、偏置电路12及22、电流限制电路13、电阻元件151及251、电容器152、153及252以及阻抗匹配电路254。
通过上述结构，功率放大电路1E将从高频输入端子100输入的高频信号利用放大晶体管10及20进行放大，将该放大后的高频信号从高频输出端子200输出。
与实施方式2所涉及的功率放大电路1D相比，就结构而言，本变形例所涉及的功率放大电路1E在以下方面不同：未附加电流限制电路23。下面，关于本变形例所涉及的功率放大电路1E，省略与实施方式2所涉及的功率放大电路1D相同的结构的说明，以不同的结构为中心来进行说明。
放大晶体管20是后级的放大晶体管，其具有基极端子、集电极端子以及发射极端子，对从基极端子输入的高频信号进行功率放大，将该功率放大后的高频信号从集电极端子输出。
偏置电路22朝向放大晶体管20的基极端子输出直流偏置电流。更具体地说，偏置电路22具有恒流放大晶体管220、进行二极管连接的晶体管221及222、电容器223以及电阻元件224。
恒流放大晶体管220具有集电极端子、发射极端子以及基极端子，从发射极端子朝向放大晶体管20的基极端子输出直流偏置电流。通过该结构，从恒流源24输出的恒流被输入到恒流放大晶体管220的基极端子，该恒流被放大后成为直流偏置电流，从恒流放大晶体管220的发射极端子经由电阻元件251被施加到放大晶体管20的基极端子。
也就是说，本变形例所涉及的功率放大电路1E具有包括作为第一放大晶体管的放大晶体管10在内的、进行级联连接的多个放大晶体管。并且，上述多个放大晶体管中的配置于比最接近功率放大电路1E的输出端子的最后级靠前级的至少一级的放大晶体管10是上述第一放大晶体管。在上述靠前级的级配置有可变电压电源11、偏置电路12以及电流限制电路13。
根据本变形例所涉及的功率放大电路1E，在前级(驱动级)的放大晶体管10上连接有电流限制电路13，由此能够有效提高APT模式时的功率附加效率(PAE)。
(其它实施方式等)
以上列举了实施方式及其变形例来对本发明的实施方式所涉及的功率放大电路进行了说明，但是本发明的功率放大电路不限定于上述实施方式及其变形例。将上述实施方式及其变形例中的任意的结构要素进行组合来实现的其它实施方式、对上述实施方式及其变形例实施本领域技术人员在不脱离本发明的宗旨的范围内想到的各种变形来得到的变形例、内置有本发明所涉及的功率放大电路的各种设备也包含在本发明中。
例如，实施方式所涉及的功率放大电路1和变形例所涉及的功率放大电路1A～1C不仅能够如上所述那样应用于ET方式，还能够应用于对每隔规定的期间计算出的高频信号的平均功率振幅进行跟踪的APT(平均功率跟踪)方式。
另外，在上述实施方式及其变形例所涉及的功率放大电路中，也可以在附图中公开的将各电路元件连接以及将信号路径连接的路径之间插入其它的高频电路元件和布线等。
产业上的可利用性
本发明作为对高频信号进行放大的功率放大电路，能够广泛利用于通信设备。

Claims (9)

1.一种功率放大电路，对高频信号进行功率放大，所述功率放大电路具备：
第一放大晶体管，其具有第一端子、第二端子以及第一控制端子，对从所述第一控制端子输入的高频信号进行功率放大，将功率放大后的所述高频信号从所述第一端子输出；
可变电压电源，其向所述第一端子提供可变电压；
偏置电路，其输出直流偏置电流；以及
电流限制电路，其限制所述直流偏置电流，
其中，所述偏置电路具有恒流放大晶体管，该恒流放大晶体管具有第三端子、第四端子以及第二控制端子，从所述第四端子朝向所述第一控制端子输出所述直流偏置电流，
所述电流限制电路具有：
电流限制晶体管，其具有第五端子、第六端子以及第三控制端子，所述第六端子与所述第四端子连接；
第一电阻元件，其一端与所述第五端子连接，另一端与所述可变电压电源连接；以及
第二电阻元件，其一端与所述第三控制端子连接，另一端与所述第二控制端子连接。
2.根据权利要求1所述的功率放大电路，其特征在于，
在所述可变电压变得小于基准电压的情况下，所述基准电压与所述可变电压之间的电位差越大，则所述电流限制电路使从所述第二控制端子经由所述第三控制端子流向所述第五端子的直流限制电流越大。
3.根据权利要求1或2所述的功率放大电路，其特征在于，
所述第一电阻元件包括串联连接的第一分割电阻和第二分割电阻，
所述电流限制电路还具有：
第一电容元件，其与所述第一分割电阻并联连接；以及
第二电容元件，其连接于所述第三控制端子与所述第五端子之间。
4.根据权利要求1或2所述的功率放大电路，其特征在于，
所述第一电阻元件包括串联连接的第一分割电阻和第二分割电阻，
所述电流限制电路还具有：
第一电容元件，其连接于所述第一分割电阻同所述第二分割电阻的连接点与所述第六端子之间；以及
第二电容元件，其连接于所述第三控制端子与所述第五端子之间。
5.根据权利要求1～4中的任一项所述的功率放大电路，其特征在于，
所述功率放大电路具有包括所述第一放大晶体管在内的、进行级联连接的多个放大晶体管。
6.根据权利要求5所述的功率放大电路，其特征在于，
所述多个放大晶体管中的配置于最接近所述功率放大电路的输出端子的最后级的放大晶体管是所述第一放大晶体管，
在所述最后级配置有所述可变电压电源、所述偏置电路以及所述电流限制电路。
7.根据权利要求5或6所述的功率放大电路，其特征在于，
所述多个放大晶体管中的配置于比最接近所述功率放大电路的输出端子的最后级靠前级的至少一级的放大晶体管是所述第一放大晶体管，
在所述靠前级的至少一级配置有所述可变电压电源、所述偏置电路以及所述电流限制电路。
8.根据权利要求1～7中的任一项所述的功率放大电路，其特征在于，
还具备电源控制电路，该电源控制电路根据向所述功率放大电路输入的高频输入信号的高频功率振幅来对所述可变电压进行控制。
9.根据权利要求8所述的功率放大电路，其特征在于，
电源控制电路以使所述可变电压为所述高频功率振幅的一次函数的方式控制所述可变电压。
CN201910244797.2A 2018-03-28 2019-03-28 功率放大电路 Active CN110324007B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018063080 2018-03-28
JP2018-063080 2018-03-28
JP2018-142909 2018-07-30
JP2018142909A JP2019176454A (ja) 2018-03-28 2018-07-30 電力増幅回路

Publications (2)

Publication Number Publication Date
CN110324007A CN110324007A (zh) 2019-10-11
CN110324007B true CN110324007B (zh) 2022-11-29

Family

ID=68055638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910244797.2A Active CN110324007B (zh) 2018-03-28 2019-03-28 功率放大电路

Country Status (2)

Country Link
US (1) US10924072B2 (zh)
CN (1) CN110324007B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1934784A (zh) * 2004-02-13 2007-03-21 加利福尼亚大学董事会 放大器的自适应偏置电流电路及该电流产生方法
CN104718698A (zh) * 2012-08-15 2015-06-17 天工方案公司 与用于射频功率放大器的控制器相关的系统、电路和方法
CN106357226A (zh) * 2015-07-15 2017-01-25 株式会社村田制作所 功率放大模块
CN106817091A (zh) * 2015-12-02 2017-06-09 株式会社村田制作所 功率放大电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101734A (ja) * 2003-09-22 2005-04-14 Toshiba Corp 高出力増幅回路
JP4770344B2 (ja) * 2005-09-12 2011-09-14 三菱電機株式会社 電力増幅器
US8779860B2 (en) 2012-08-15 2014-07-15 Avago Technologies General Ip (Singapore) Ptd. Ltd. Power amplifier
US9831834B2 (en) 2014-07-29 2017-11-28 Skyworks Solutions, Inc. Envelope tracking with low frequency loss correction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1934784A (zh) * 2004-02-13 2007-03-21 加利福尼亚大学董事会 放大器的自适应偏置电流电路及该电流产生方法
CN104718698A (zh) * 2012-08-15 2015-06-17 天工方案公司 与用于射频功率放大器的控制器相关的系统、电路和方法
CN106357226A (zh) * 2015-07-15 2017-01-25 株式会社村田制作所 功率放大模块
CN106817091A (zh) * 2015-12-02 2017-06-09 株式会社村田制作所 功率放大电路

Also Published As

Publication number Publication date
US20190305736A1 (en) 2019-10-03
CN110324007A (zh) 2019-10-11
US10924072B2 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
US10547276B2 (en) Power amplifier circuit
US7756494B2 (en) RF power amplifier
US7944293B2 (en) Systems and methods for an adaptive bias circuit for a differential power amplifier
EP1800395B1 (en) Dual bias control circuit
US20060097783A1 (en) Amplifier
US10355653B2 (en) Power amplifier circuit
EP1775832A1 (en) High-efficiency power amplifier
KR20080021828A (ko) 선형 전력 증폭기용 자동 바이어스 제어 회로
US9148097B2 (en) Electronic system—radio frequency power amplifier and method for dynamic adjusting bias point
US20180294779A1 (en) Dynamically configurable bias circuit for controlling gain expansion of multi-mode, single chain linear power amplifiers
JP4094239B2 (ja) 増幅器
JP5328975B2 (ja) Ｒｆパワーモジュール
US9024689B2 (en) Electronic system—radio frequency power amplifier and method for self-adjusting bias point
CN115622514A (zh) 负载调制推挽式功率放大器
US20140354363A1 (en) Power amplifier
CN114788172A (zh) 功率放大电路
KR102221543B1 (ko) 전력 증폭 회로
US8378749B1 (en) Systems and methods for adaptive bias circuits for a power amplifier
JPH11220338A (ja) 高周波電力増幅器
CN110324007B (zh) 功率放大电路
US20230141220A1 (en) Power amplifier circuit
US20220271720A1 (en) Power amplifier circuit
WO2022249955A1 (ja) 送信回路
JP2011004174A (ja) 高周波電力増幅器および無線通信装置
JP2022122807A (ja) 電力増幅回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant