JP2022122807A - 電力増幅回路 - Google Patents
電力増幅回路 Download PDFInfo
- Publication number
- JP2022122807A JP2022122807A JP2021091645A JP2021091645A JP2022122807A JP 2022122807 A JP2022122807 A JP 2022122807A JP 2021091645 A JP2021091645 A JP 2021091645A JP 2021091645 A JP2021091645 A JP 2021091645A JP 2022122807 A JP2022122807 A JP 2022122807A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- voltage
- bias
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Amplifiers (AREA)
Abstract
【課題】電力増幅回路の動作状態の切り替え時におけるゲイン低下を抑制することが可能な電力増幅回路を提供すること。【解決手段】電力増幅回路10は、増幅器102,103と、バイアス回路1023,1033と、バイアス回路1023,1033を制御する制御回路106と、を備え、制御回路106は、電力増幅回路10が低電力モードで動作する場合、バイアス電流又は電圧が増幅器102に供給され、バイアス電流又は電圧が増幅器103に供給されないように、バイアス回路1023及びバイアス回路1033を制御し、電力増幅回路10が低電力モードより出力電力が大きい高電力モードで動作する場合、バイアス電流又は電圧が増幅器102に供給され、バイアス電流又は電圧が増幅器103に供給されるように、バイアス回路1023及びバイアス回路1033を制御する。【選択図】図1
Description
本発明は、電力増幅回路に関する。
携帯電話等の移動体通信においては、送信信号の電力増幅のために電力増幅回路が用いられる。電力増幅回路は、送信信号の電力レベルを切り替えることにより、送信信号を適切な電力レベルで送信する。特許文献1には、電力レベルの切り替えが可能であり、ゲイン特性の劣化を抑制しつつ、消費電流を低減する電力増幅回路が示される。
特許文献1に記載の電力増幅回路では、制御回路が、電力レベルが高レベルの時は、バイアス電流を必要量確保してゲイン特性の劣化を抑制する一方、電力レベルが低レベルの時は、ゲイン特性への影響を抑制しつつ余分な電流消費を回避するように、バイアス回路の制御が行われる。
電力増幅回路が、高電力レベルでの増幅を行う高電力モードと、低電力レベルでの増幅を行う低電力モードとを切り替えて電力増幅を行う場合、高電力モードと低電力モードとの切り替え時に、電力増幅回路のゲインが低下することがある。具体的には、高電力モードから低電力モードに切り替わる際に、電力増幅回路のゲインが低電力モードの所定のゲインより一時的に低くなることがある。切り替わり時のゲインの低下により、例えば、送信信号の劣化が生じる。これにより、送信信号が適切に増幅されないことがある。
本発明はこのような事情に鑑みてなされたものであり、電力増幅回路の動作状態の切り替え時におけるゲイン低下を抑制することが可能な電力増幅回路を提供することを目的とする。
本発明の一側面に係る電力増幅回路は、第1入力端を有し、第1入力端を通じて入力される第1信号を増幅する第1増幅器と、第1増幅器の第1入力端と並列に接続された第2入力端を有し、第2入力端を通じて入力される第2信号を増幅する第2増幅器と、第1増幅器に第1バイアス電流又は電圧を供給する第1バイアス回路と、第2増幅器に第2バイアス電流又は電圧を供給する第2バイアス回路と、第1バイアス回路及び第2バイアス回路を制御する制御回路と、を備える。制御回路は、電力増幅回路が第1電力モードで動作する場合、第1バイアス電流又は電圧が第1増幅器に供給され、第2バイアス電流又は電圧が第2増幅器に供給されないように、第1バイアス回路及び第2バイアス回路を制御し、電力増幅回路が第1電力モードより出力電力が大きい第2電力モードで動作する場合、第1バイアス電流又は電圧が第1増幅器に供給され、第2バイアス電流又は電圧が第2増幅器に供給されるように、第1バイアス回路及び第2バイアス回路を制御する。
本発明によれば、電力増幅回路の動作状態の切り替え時におけるゲイン低下を抑制することが可能な電力増幅回路を提供することが可能となる。
第1実施形態について説明する。図1には、第1実施形態に係る電力増幅回路10のブロック図が示される。電力増幅回路10は、増幅器101,102,103、バイアス回路1013,1023,1033、整合回路104,105、及び制御回路106を有する。また、電力増幅回路10は、端子1071,1072,1073,1074,1075,1076,1077を有する。増幅器101,102,103、バイアス回路1013,1023,1033及び整合回路104,105は、半導体チップC上に設けられる。
電力増幅回路10における電力増幅は、増幅器102及び増幅器103に供給されるバイアス電流又は電圧に応じて、増幅器102が電力増幅を行う低電力モード(Low Power Mode:LPM)(第1電力モード)、又は増幅器102及び増幅器103のいずれもが電力増幅を行う高電力モード(High Power Mode:HPM)(第2電力モード)にて行われる。高電力モードは、電力増幅回路10の出力信号RFoutの電力が、低電力モードにおける出力信号RFoutの電力よりも大きくなる動作状態である。
増幅器(第3増幅器)101は、入力端1011及び出力端1012を有する。入力端1011は、整合回路104を通じて端子1071に接続される。出力端1012は、整合回路105を通じて増幅器102及び増幅器103に接続される。増幅器101には、端子1073を通じて電源電圧Vcc1が供給される。
増幅器101は、端子1071を通じて入力される入力信号(第3信号)RFinを増幅して、信号RF1を出力する。
増幅器(第1増幅器)102は、入力端(第1入力端)1021及び出力端1022を有する。入力端1021は、整合回路105を通じて、出力端1012と接続される。出力端1022は、端子1072を通じて電力増幅回路10の外部と接続される。増幅器102には、端子1074を通じて電源電圧Vcc2が供給される。
増幅器(第2増幅器)103は、入力端(第2入力端)1031及び出力端1032を有する。入力端1031は、整合回路105を通じて出力端1012と接続される。入力端1031は、入力端1021と並列に接続される。増幅器103には、端子1074を通じて、電源電圧Vcc2が供給される。
バイアス回路(第1バイアス回路)1013は、端子1075から供給される信号に応じて、増幅器101にバイアス電流又は電圧を供給する。バイアス回路1023は、端子1076から供給される信号に応じて、増幅器102にバイアス電流又は電圧(第1バイアス電流又は電圧)を供給する。バイアス回路(第1バイアス回路)1033は、端子1077から供給される信号に応じて、増幅器103にバイアス電流又は電圧(第2バイアス電流又は電圧)を生成する。
増幅器102は、電力増幅回路10が低電力モードにて電力増幅を行う場合に、入力端1021を通じて入力される信号(第1信号)RF2を増幅して、信号RF4を出力する。増幅器103は、電力増幅回路10が低電力モードにて電力増幅を行う場合、電力増幅を行わない。言い換えると、増幅器103からは電力がゼロであることを示す信号が出力される。また、信号RF2は信号RF1の全部となる。
低電力モードにおいては、電力増幅回路10は、増幅器102からの信号RF4を出力信号RFoutとして出力する。
増幅器102は、電力増幅回路10が高電力モードにて電力増幅を行う場合に、増幅器101からの信号RF1の一部であり、入力端1021を通じて入力される信号RF2を増幅して、信号RF4を出力する。増幅器103は、電力増幅回路10が高電力モードにて電力増幅を行う場合に、増幅器101からの信号RF1の他の一部であり入力端1031を通じて入力される信号(第2信号)RF3を増幅して、信号RF5を出力する。
高電力モードにおいては、電力増幅回路10は、信号RF4と信号RF5とが重ね合わされた信号として、出力信号RFoutを出力する。
整合回路104は、端子1071と入力端1011との間のインピーダンスを整合させる回路である。整合回路105は、出力端1012と入力端1021及び入力端1031との間のインピーダンスを整合させる回路である。
制御回路106は、電力増幅回路10の電力モードを切り替えるための制御を行う回路である。制御回路106は、端子1075,1076,1077を通じて、バイアス回路1013,1023,1033とそれぞれ接続される。
制御回路106は、電力増幅回路10の状態が低電力モード又は高電力モードのいずれの場合であっても、バイアス回路1013が増幅器101にバイアス電流又は電圧を供給するような制御信号をバイアス回路1013に出力する。制御信号は、例えば、電流又は電圧が所定の電流値又は電圧値となるような信号であってよい。また、制御信号は、電流値又は電圧値がゼロであるような信号であってもよい。
制御回路106は、電力増幅回路が低電力モードで動作する場合、増幅器102にバイアス電流又は電圧が供給され、増幅器103にバイアス電流又は電圧が供給されないように、バイアス回路1023及びバイアス回路1033に制御信号を出力する。
制御回路106は、電力増幅回路が高電力モードで動作する場合、増幅器102及び増幅器103にバイアス電流又は電圧が供給されるように、バイアス回路1023及びバイアス回路1033に制御信号を出力する。
すなわち、増幅器102は、低電力モード又は高電力モードのいずれの動作状態でも電力増幅を行う。また、増幅器103は、高電力モードの動作状態においてのみ電力増幅を行う。これにより、電力増幅回路10の動作状態が高電力モードから低電力モードに切り替わる時であっても、増幅器102を継続的に動作させることが可能となる。
図2を参照して、電力増幅回路10の回路の詳細について説明する。電力増幅回路10は、増幅器101としてトランジスタ201,増幅器102としてトランジスタ202,増幅器103としてトランジスタ203を有する。なお、増幅器101,102,103は、図2で示すような一つのトランジスタであってもよく、あるいは複数のトランジスタであってもよい。
トランジスタ201は、ベースがキャパシタ208を通じて端子1071に接続され、コレクタがインダクタ2071を通じて端子1073に接続され、エミッタが接地に接続される。
トランジスタ202は、ベースがキャパシタ2101を通じてトランジスタ201のコレクタと接続され、コレクタがインダクタ2072を通じて端子1074に接続され、エミッタが接地に接続される。
トランジスタ203は、ベースがキャパシタ2102を通じてトランジスタ201のコレクタと接続され、コレクタがインダクタ2072を通じて端子1074に接続され、エミッタが接地に接続される。
トランジスタ201,202,203は、例えば、ヘテロ接合バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)等のトランジスタである。
トランジスタ201,202,203は、複数の単位トランジスタを有するマルチフィンガートランジスタである。ここで、低電力モード及び高電力モードで動作するトランジスタ202のフィンガー数は、高電力モードのみで動作するトランジスタ203のフィンガー数より多くすることができる。例えば、トランジスタ202のフィンガー数を14、トランジスタ203のフィンガー数を6とすることができる。
バイアス回路1013は、トランジスタ2041,2042,2043、抵抗素子2044、キャパシタ2045、及び抵抗素子2046を有する。
トランジスタ2041は、ベースが抵抗素子2044に接続され、コレクタが電源に接続され、エミッタが抵抗素子2046に接続される。トランジスタ2041のベースはキャパシタ2045を通じて接地に接続される。トランジスタ2041のコレクタには電圧VBATTが供給される。
トランジスタ2042は、ベースとコレクタがダイオード接続され、コレクタが抵抗素子2044に接続され、エミッタがトランジスタ2043のコレクタに接続される。トランジスタ2043は、ベースとコレクタがダイオード接続され、エミッタが接地に接続される。
抵抗素子2044,2046は、それぞれを流れる電流による所定の電圧降下を生じさせるために設けられる。キャパシタ2045は、トランジスタ2041のベースに供給される電流の交流成分を接地へと流すように機能する。
バイアス回路1013は、抵抗素子2044に、制御回路106から制御信号(例えば制御電流)が供給されると、制御電流に応じて、バイアス電流又は電圧をトランジスタ2041のエミッタからトランジスタ201のベースに供給する。
バイアス回路1023は、トランジスタ2051,2052,2053、抵抗素子2054、キャパシタ2055、及び抵抗素子2056を有する。バイアス回路1033は、トランジスタ2061,2062,2063、抵抗素子2064、キャパシタ2065、及び抵抗素子2066を有する。
バイアス回路1023,1033の各素子は、バイアス回路1013と同様に接続され、それぞれ同様の機能を有する。
バイアス回路1023は、抵抗素子2054に、制御回路106から制御電流が供給されると、制御電流に応じて、バイアス電流又は電圧をトランジスタ2051のエミッタからトランジスタ202のベースに供給する。
バイアス回路1033は、抵抗素子2064に、制御回路106から制御電流が供給されると、制御電流に応じて、バイアス電流又は電圧をトランジスタ2061のエミッタからトランジスタ203のベースに供給する。
制御回路106は、低電力モードの時は、抵抗素子2054に制御電流を供給し、抵抗素子2064に制御電流を供給しない。これにより、低電力モード時には、トランジスタ202のみにより、信号RF2の増幅を行う。
制御回路106は、高電力モードの時は、抵抗素子2054に制御電流を供給し、さらに、抵抗素子2064に制御電流を供給する。これにより、高電力モード時には、トランジスタ202,203の両方により、信号RF2,RF3の増幅を行う。
トランジスタ201とトランジスタ202及びトランジスタ203との間に、インダクタ2091,2092、キャパシタ2093が設けられる。インダクタ2091,2092、キャパシタ2093は、トランジスタ201の出力インピーダンスと、トランジスタ202の入力インピーダンス及びトランジスタ203の入力インピーダンスとを整合する機能を有する。
電力増幅回路10では、トランジスタ201のコレクタとベースとを接続するように、抵抗素子2111とキャパシタ2112とが直列に設けられる。抵抗素子2111及びキャパシタ2112は、トランジスタ201による増幅の安定化のために設けられる。
保護回路2121,2122,2123,2124が、端子1071から端子1072までの増幅経路と接地との間にそれぞれ設けられる。保護回路2121,2122,2123,2124は、例えばダイオード等の回路素子を有する。なお、保護回路2121,2122,2123,2124に設けられるダイオードの段数は、所望の電圧に合わせて適宜調整される。
インダクタ2131及びキャパシタ2132が、トランジスタ202,203のコレクタと接地との間に直列に設けられる。インダクタ2131及びキャパシタ2132は、トランジスタ202,203のコレクタから端子1072を見たインピーダンスを調整する機能を有する。
電力増幅回路10では、トランジスタ202,203のそれぞれにバイアス回路1023,1033が接続されている。したがって、例えば、トランジスタ203がオフになっている低電力モードの場合において、バイアス回路1023からの信号が、トランジスタ203に回り込むことがない。これによって、電力増幅回路10の動作を安定させることができる。
電力増幅回路10の動作について、図3及び図7から図10の参考例を参照して説明する。
図3には、電力増幅回路10の動作状態が高電力モード(HPM)から、低電力モード(LPM)に切り替わった場合の出力信号RFoutの電力である出力電力Pの時間変化が示される。
時刻t0からt1までの時間領域T1において、電力増幅回路10は高電力モードで動作する。時刻t1において、電力増幅回路10の動作モードが低電力モードに切り替わる。時刻t1から時刻t2までの時間領域T2において、電力増幅回路10の動作状態は、高電力モードから低電力モードへの遷移状態となる。
時刻t2以降の時間領域T3において、電力増幅回路10は低電力モードで動作する。
時間領域T1においては、制御回路106は、バイアス回路1023及びバイアス回路1033がそれぞれバイアス電流又は電圧を供給させるような制御信号を出力する。増幅器102,増幅器103がそれぞれ電力増幅を行い、高電力モードが実現される。
時間領域T2においては、時刻t1にて、制御回路106は、バイアス回路1033がバイアス電流又は電圧を供給しないような制御信号を出力する。このとき、制御回路106は、バイアス回路1023がバイアス電流又は電圧を供給するような制御信号を出力し続ける。
バイアス回路1033がバイアス電流又は電圧を増幅器103に供給しないことによって、出力電力Pは低下する。このとき、増幅器103及び制御回路106の過渡現象により、瞬時に出力電力Pは変化しない。
時間領域T3において、出力電力Pが、低電力モードにおける所定の電力値で安定する。
電力増幅回路10では、動作状態の切り替え時に増幅器102が動作し続けることで、時間領域T2における出力電力Pの変動すなわち、電力増幅回路10のゲインの変動を抑制することができる。
例えば、図7には、参考例としての電力増幅回路10Xのブロック図が示される。電力増幅回路10Xは、高電力モードと低電力モードの切り替えを、増幅器101Xと増幅器102Xとのオンオフの状態を切り替えることによって行う。
図8には、電力増幅回路10Xの動作状態が、高電力モードから低電力モードへと切り替わる場合の出力電力の時間変動が示される。
図8に示されるように、時間領域T2Xにおいて、出力電力Pは、低電力モードにおける電力と最大で約25dB乖離する。これは、増幅器101Xがオフになり、増幅器102Xがオンになる場合に、増幅器101Xと増幅器102Xの両方がオフになることにより、一時的に電力増幅が行われないことによる。
また、図9には、別の参考例として、電力増幅回路10Yのブロック図が示される。電力増幅回路10Yでは、高電力モードでは、増幅器101Y及び増幅器103Yにより電力が行われ、低電力モードでは、増幅器102Y及び増幅器104Yにより電力が行われる。
図10には、電力増幅回路10Yの動作状態が、高電力モードから低電力モードへと切り替わる場合の出力電力の時間変動が示される。図10でも、図8と同様に、出力電力Pは、低電力モードにおける電力と最大で約30dB乖離する。これは、増幅器101Y及び増幅器103Yがオフになり、増幅器102Y及び増幅器104Yがオンになる場合に、増幅器101Yと増幅器103Yの両方がオフになることにより、一時的に電力増幅が行われないことによる。
これらの参考例における出力電力Pの変動量と、図3に示される電力増幅回路10での出力電力Pの変動量とを比較すると、電力増幅回路10では、変動が大きく抑えられていることがわかる。電力増幅回路10での変動量は、約0.8dBである。
したがって、電力増幅回路10は、電力増幅回路の動作状態の切り替え時におけるゲイン低下を抑制することが可能な電力増幅回路である。
第2実施形態について説明する。第2の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
図4には、第2実施形態に係る電力増幅回路10Aのブロック図が示される。電力増幅回路10Aは、増幅器401,402,403、整合回路404,405及び制御回路106Aを有する。
電力増幅回路10Aは、端子1071側すなわち初段の増幅器401,402の動作の切り替えを行うことで、電力増幅回路10Aの動作を高電力モードと低電力モードとで切り替える。この点が、端子1072側すなわち最終段の増幅器102,103の動作の切り替えを行うことで、動作状態を切り替えていた電力増幅回路10と異なる。
増幅器(第1増幅器)401は、入力端4011及び出力端(第1出力端)4012を有する。増幅器401は、整合回路404を通じて、端子1071に接続される。増幅器401は、入力端4011を通じて入力される信号(第1信号)RF6を増幅して、出力端4012から、信号(第4信号)RF8を出力する。
増幅器(第2増幅器)402は、入力端4021及び出力端(第2出力端)4022を有する。増幅器402は、整合回路404を通じて、端子1071に接続される。増幅器401は、端子1071を通じて入力される信号(第2信号)RF7を増幅して、出力端4022から、信号(第5信号)RF9を出力する。
増幅器(第4増幅器)403は、入力端4031及び出力端4032を有する。入力端4031は、出力端4012及び出力端4022に接続される。増幅器403は、信号RF8及び信号RF9に基づいて出力信号(第6信号)RFoutを出力する。
バイアス回路(第1バイアス回路)4013は、端子1075から供給される信号に応じて、増幅器401にバイアス電流又は電圧(第1バイアス電流又は電圧)を供給する。バイアス回路(第2バイアス回路)4023は、端子1076から供給される信号に応じて、増幅器402にバイアス電流又は電圧(第2バイアス電流又は電圧)を供給する。バイアス回路4033は、端子1077から供給される信号に応じて、増幅器403にバイアス電流又は電圧を生成する。
制御回路106Aは、端子1075,1076,1077を通じて、バイアス回路4013,4023,4033とそれぞれ接続される。
制御回路106Aは、電力増幅回路が低電力モードで動作する場合、増幅器401にバイアス電流又は電圧が供給され、増幅器402にバイアス電流又は電圧が供給されないように、バイアス回路4013及びバイアス回路4023に制御信号を出力する。
制御回路106Aは、電力増幅回路が高電力モードで動作する場合、増幅器401及び増幅器402にバイアス電流又は電圧が供給されるように、バイアス回路4013及びバイアス回路4023に制御信号を出力する。
制御回路106Aは、電力増幅回路10の状態が低電力モード又は高電力モードのいずれの場合であっても、バイアス回路4033が増幅器403にバイアス電流又は電圧を供給するような制御信号をバイアス回路4033に出力する。
電力増幅回路10Aでは、増幅器401は、低電力モード又は高電力モードのいずれの動作状態でも電力増幅を行う。また、増幅器402は、高電力モードの動作状態においてのみ電力増幅を行う。これにより、電力増幅回路10Aの動作状態が高電力モードから低電力モードに切り替わる時であっても、増幅器401を継続的に動作させることが可能となる。
電力増幅回路10Aによっても、電力増幅回路の動作状態の切り替え時におけるゲイン低下を抑制することが可能となる。
第3実施形態について説明する。図5には、第3実施形態に係る電力増幅回路10Bのブロック図が示される。電力増幅回路10Bは、第1実施形態に係る電力増幅回路10の増幅器102,増幅器103の組を二つ設けることにより差動構成とした回路である。
電力増幅回路10Bでは、入力信号RFinが増幅器101によって増幅され、整合回路505を通じて、信号RF10(第1信号),RF11(第2信号),RF12(第3信号),RF13(第4信号)が増幅器501,502,503,504のそれぞれに供給される。信号RF6から信号RF9は、信号RF10及び信号RF11の位相と信号RF12及び信号RF13の位相とが約180度異なるように、整合回路505の後段に設けられる分配器(不図示)によって分配されて供給される。
電力増幅回路10Bは、増幅器501,502,503,504及びバイアス回路5013,5023,5033,5043を有する。増幅器501,502,503,504は、それぞれ入力端5011、5021,5031(第3入力端),5041(第4入力端)及び出力端5012,5022,5032,5042を有する。制御回路106Bは、端子5061,5062,5063,5064を通じてバイアス回路5013,5023,5033,5043とそれぞれ接続される。
制御回路106Bは、電力増幅回路10Bが低電力モードで動作する場合には、バイアス回路5013及びバイアス回路5033がバイアス電流又は電圧を供給するような制御信号を出力する。この場合、制御回路106Bは、バイアス回路5023及びバイアス回路5043がバイアス電流又は電圧を供給しないように制御信号を出力する。
制御回路106Bは、電力増幅回路10Bが高電力モードで動作する場合には、バイアス回路5013及びバイアス回路5033がバイアス電流又は電圧を供給するような制御信号を出力する。さらに、制御回路106Bは、バイアス回路5023及びバイアス回路5043がバイアス電流又は電圧を供給するように制御信号を出力する。
電力増幅回路10Bでは、増幅器501,503は、低電力モード又は高電力モードのいずれの動作状態でも電力増幅を行う。また、増幅器502,504は、高電力モードの動作状態においてのみ電力増幅を行う。これにより、電力増幅回路10Bの動作状態が高電力モードから低電力モードに切り替わる時であっても、増幅器501,503を継続的に動作させることが可能となる。
電力増幅回路10Bによっても、電力増幅回路の動作状態の切り替え時におけるゲイン低下を抑制することが可能となる。
第4実施形態について説明する。図6には、第4実施形態に係る電力増幅回路10Cのブロック図が示される。電力増幅回路10Cは、第3実施形態に係る電力増幅回路10Bにおいて、バイアス回路5013,5033がバイアス回路6013に置き換えられ、バイアス回路5023,5043がバイアス回路6023に置き換えられた回路である。
バイアス回路6013は、図2のバイアス回路1023と同様の回路構成を有する回路である。バイアス回路6013では、図2のバイアス回路1023におけるトランジスタ2051に相当するトランジスタのエミッタが、増幅器501,503に接続される。
バイアス回路6023は、図2のバイアス回路1033と同様の回路構成を有する回路である。バイアス回路6023では、図2のバイアス回路1033におけるトランジスタ2061に相当するトランジスタのエミッタが、増幅器502,504に接続される。
制御回路106Cは、端子6061,6062を通じて、バイアス回路6013,6023とそれぞれ接続される。
制御回路106Cは、電力増幅回路10Cが低電力モードで動作する場合には、バイアス回路6013がバイアス電流又は電圧を供給するような制御信号を出力する。この場合、制御回路106Cは、バイアス回路6023がバイアス電流又は電圧を供給しないように制御信号を出力する。
制御回路106Cは、電力増幅回路10Cが高電力モードで動作する場合には、バイアス回路6013がバイアス電流又は電圧を供給するような制御信号を出力する。この場合、制御回路106Cは、バイアス回路6023がバイアス電流又は電圧を供給するように制御信号を出力する。
電力増幅回路10Cでは、増幅器501,503は、低電力モード又は高電力モードのいずれの動作状態でも電力増幅を行う。また、増幅器502,504は、高電力モードの動作状態においてのみ電力増幅を行う。これにより、電力増幅回路10Cの動作状態が高電力モードから低電力モードに切り替わる時であっても、増幅器501,503を継続的に動作させることが可能となる。
電力増幅回路10Cによっても、電力増幅回路の動作状態の切り替え時におけるゲイン低下を抑制することが可能となる。
制御回路106Cは、電力増幅回路10Cが低電力モードで動作する場合に、バイアス回路6013が、高電力モードにおけるバイアス電流又は電圧の電流値又は電圧値より小さい電流値又は電圧値を有するバイアス電流又は電圧を供給するような制御信号を出力してもよい。
増幅器501,503に供給されるバイアス電流値又は電圧値を調整することで、低電力モードにおける、増幅器501,503が出力する信号の電流値を、高電力モードにおける当該電流値よりも小さくすることができる。これにより、増幅器501,503の電力付加効率を高くすることが可能になる。
この場合に、例えば、バイアス回路6013は、高電力モードにおけるバイアス電流又は電圧の電流値又は電圧値の20%から80%の電流値又は電圧値を有するバイアス電流又は電圧を、増幅器501,503に供給してもよい。
制御回路106Cは、電力増幅回路10Cが低電力モードで動作する場合に、バイアス回路6023が、高電力モードにおけるバイアス電流又は電圧の電流値又は電圧値より小さい電流値又は電圧値を有するバイアス電流又は電圧を供給するような制御信号を出力してもよい。
増幅器502,504は、高電力モードにおいてのみ増幅動作を行う。増幅器502,504にバイアス電流又は電圧が供給されない完全なオフ状態になると、整合回路505の出力側から、増幅器501,502,503,504を見た場合のインピーダンスは大きく変化する。特に、電力増幅回路10Cは差動増幅を行う構成であるため、インピーダンスの変化が、差動でない構成の場合よりも大きくなる。当該インピーダンスの変化によって、増幅器501,502,503,504の入力における定在波比(Voltage Standing Wave Ratio:VSWR)が悪化する場合がある。
制御回路106Cの制御により、電力増幅回路10Cが低電力モードで動作する場合に、バイアス回路6023は、増幅器502,504が増幅動作を行わない電流値又は電圧値を有する所定のバイアス電流又は電圧を供給する。これにより、増幅器502,504が完全なオフ状態とならず、当該インピーダンスの変化を抑制することができる。当該インピーダンスの変化が抑制されることにより、VSWRの悪化を抑制することができる。
この場合に、例えば、バイアス回路6023は、高電力モードにおけるバイアス電流又は電圧の電流値又は電圧値の20%から80%の電流値又は電圧値を有するバイアス電流又は電圧を、増幅器502,504に供給してもよい。
バイアス回路6013において増幅器501,503に接続されるトランジスタと、バイアス回路6023において増幅器502,504に接続されるトランジスタとは、エミッタサイズが同じであってもよい。この場合、制御回路106Cがバイアス回路6013に供給する制御信号の値に応じて、増幅器501,503に接続されるトランジスタのベースに供給される電流又は電圧が調整される。当該トランジスタのベースに供給される電流又は電圧が調整されることで、バイアス回路6013が、増幅器501,503に供給するバイアス電流又は電圧が調整される。バイアス回路6023においても同様である。
以上、本発明の例示的な実施形態について説明した。電力増幅回路10は、入力端1021を有し、入力端1021を通じて入力される信号RF2を増幅する増幅器102と、増幅器102の入力端1021と並列に接続された入力端1031を有し、入力端1031を通じて入力される信号RF3を増幅する増幅器103と、増幅器102にバイアス電流又は電圧を供給するバイアス回路1023と、増幅器103にバイアス電流又は電圧を供給するバイアス回路1033と、バイアス回路1023及びバイアス回路1033を制御する制御回路106と、を備える。
制御回路106は、電力増幅回路10が低電力モードで動作する場合、バイアス電流又は電圧が増幅器102に供給され、バイアス電流又は電圧が増幅器103に供給されないように、バイアス回路1023及びバイアス回路1033を制御する。また、制御回路106は、電力増幅回路10が低電力モードより出力電力が大きい高電力モードで動作する場合、バイアス電流又は電圧が増幅器102に供給され、バイアス電流又は電圧が増幅器103に供給されるように、バイアス回路1023及びバイアス回路1033を制御する。
これにより、電力増幅回路10の動作状態が高電力モードから低電力モードに切り替わる時であっても、増幅器102を継続的に動作させることができる。したがって、電力増幅回路の動作状態の切り替え時におけるゲイン低下を抑制することが可能となる。
また、電力増幅回路10では、増幅器102,103のそれぞれにバイアス回路1023,1033を接続している。したがって、例えば、増幅器103がオフになる低電力モードにおいて、バイアス回路1023からの信号が、増幅器103に回り込むことがない。これによって、電力増幅回路10の動作を安定させることができる。
また、制御回路106によって、増幅器102及び増幅器103のバイアス電流又は電圧の供給状態を切り替えることにより、例えば、バイアス回路1023,バイアス回路1033にFET等を用いたスイッチを設ける必要がなくなる。これによって、電力増幅回路10の部材を、例えば、増幅器101,102,103をバイポーラトランジスタとすることに適した部材とすることができる。
また、電力増幅回路10は、入力端1021と入力端1031とに接続される出力端1012を有し、入力信号RFinに基づいて、出力端1012を通じて信号RF2及び信号RF3を出力する増幅器101、をさらに備える。これにより、電力増幅回路10の最終段の増幅器102,103の増幅器の動作を切り替えることができる。
また、第2実施形態に係る電力増幅回路10Aでは、増幅器401は、出力端4012を有し、出力端4012を通じて信号RF6が増幅された信号RF8を出力する。また、増幅器402は、出力端4022を有し、出力端4022を通じて信号RF7が増幅された信号RF9を出力する。さらに、電力増幅回路10Aは、出力端4012と出力端4022とに接続される入力端4031を有し、入力端4031を通じて入力される信号RF8及び信号RF9に基づいて、出力信号RFoutを出力する増幅器403を備える。
これにより、電力増幅回路10の初段の増幅を、電力増幅回路10の動作状態の切り替え時におけるゲイン低下を抑制しつつ行うことが可能となる。
また、電力増幅回路10Cは、入力端5011を有し、入力端5011を通じて入力される信号RF10を増幅する増幅器501と、増幅器501の入力端5011と並列に接続された入力端5021を有し、入力端5021を通じて入力される信号RF11を増幅する増幅器502と、入力端5031を有し、入力端5031を通じて入力される信号RF12を増幅する増幅器503と、増幅器503の入力端5031と並列に接続された入力端5041を有し、入力端5041を通じて入力される信号RF13を増幅する増幅器504と、を備える。
電力増幅回路10Cは、増幅器501及び増幅器503にバイアス電流又は電圧を供給するバイアス回路6013と、増幅器502及び増幅器504にバイアス電流又は電圧を供給するバイアス回路6023と、バイアス回路6013及びバイアス回路6023を制御する制御回路106Cと、を備える。
電力増幅回路10Cでは、制御回路106Cは、電力増幅回路が低電力モードで動作する場合、第1バイアス電流又は電圧が増幅器501及び増幅器503に供給され、第2バイアス電流又は電圧が増幅器502及び増幅器504に供給されないように、バイアス回路6013及びバイアス回路6023を制御し、電力増幅回路が低電力モードより出力電力が大きい高電力モードで動作する場合、第1バイアス電流又は電圧が増幅器501及び増幅器503に供給され、第2バイアス電流又は電圧が増幅器502及び増幅器504に供給されるように、バイアス回路6013及びバイアス回路6023を制御する。
電力増幅回路10Cにおいても、電力増幅回路10Cの動作状態が高電力モードから低電力モードに切り替わる時であっても、増幅器501,503を継続的に動作させることができる。したがって、電力増幅回路の動作状態の切り替え時におけるゲイン低下を抑制することが可能となる。
また、制御回路106Cは、電力増幅回路10Cが低電力モードで動作する場合、高電力モードにおけるバイアス電流又は電圧の電流値又は電圧値よりも小さくかつゼロではない電流値又は電圧値を有するバイアス電流又は電圧を、増幅器501及び増幅器503に供給してもよい。また、低電力モードにおける第1バイアス電流又は電圧の電流値又は電圧値は、高電力モードにおける第1バイアス電流又は電圧の電流値又は電圧値の20%から80%の間の値であってもよい。
これにより、増幅器501,503が出力する信号の電流値を、高電力モードにおける当該電流値よりも小さくすることができる。したがって、増幅器501,503の電力付加効率を高くすることが可能になる。
また、制御回路106Cは、電力増幅回路10Cが低電力モードで動作する場合、高電力モードにおけるバイアス電流又は電圧の電流値又は電圧値よりも小さくかつゼロではない電流値又は電圧値を有するバイアス電流又は電圧を、増幅器502及び増幅器504に供給してもよい。また、低電力モードにおける第2バイアス電流又は電圧の電流値又は電圧値は、高電力モードにおける第2バイアス電流又は電圧の電流値又は電圧値の20%から80%の間の値であってもよい。
これにより、増幅器502,504が完全なオフ状態とならない。よって、整合回路505の出力側から、増幅器501,502,503,504を見た場合のインピーダンスの変化を抑制することができる。当該インピーダンスの変化が抑制されることにより、VSWRの悪化を抑制することができる。
また、電力増幅回路10Cでは、バイアス回路6013は、増幅器501及び増幅器503に接続されるエミッタを通じてバイアス電流又は電圧を供給する第1トランジスタを有し、バイアス回路6023は、増幅器502及び増幅器503に接続されるエミッタを通じてバイアス電流又は電圧を供給し、エミッタのエミッタサイズは、第1トランジスタのエミッタサイズと同じサイズである第2トランジスタを有してもよい。
制御回路106Cは、第1トランジスタのベースに供給されるベース電流又は電圧を制御して、第1バイアス電流又は電圧の電流値又は電圧値を制御し、第2トランジスタのベースに供給されるベース電流又は電圧を制御して、第2バイアス電流又は電圧の電流値又は電圧値を制御してもよい。これにより、増幅器501,502,503,504に供給されるバイアス電流又は電圧の調整が可能となる。
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更/改良され得るとともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、条件、材料、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
10,10A,10B,10C…電力増幅回路、101,102,103,401,402,403,501,502,503,504…増幅器、1011,1012,1013…入力端、1012,1022,1032…出力端、1013,1023,1033…バイアス回路、106,106A,106B,106C…制御回路
Claims (9)
- 電力増幅回路であって、
第1入力端を有し、前記第1入力端を通じて入力される第1信号を増幅する第1増幅器と、
前記第1増幅器の前記第1入力端と並列に接続された第2入力端を有し、前記第2入力端を通じて入力される第2信号を増幅する第2増幅器と、
前記第1増幅器に第1バイアス電流又は電圧を供給する第1バイアス回路と、
前記第2増幅器に第2バイアス電流又は電圧を供給する第2バイアス回路と、
前記第1バイアス回路及び前記第2バイアス回路を制御する制御回路と、を備え、
前記制御回路は、
前記電力増幅回路が第1電力モードで動作する場合、前記第1バイアス電流又は電圧が前記第1増幅器に供給され、前記第2バイアス電流又は電圧が前記第2増幅器に供給されないように、前記第1バイアス回路及び前記第2バイアス回路を制御し、
前記電力増幅回路が前記第1電力モードより出力電力が大きい第2電力モードで動作する場合、前記第1バイアス電流又は電圧が前記第1増幅器に供給され、前記第2バイアス電流又は電圧が前記第2増幅器に供給されるように、前記第1バイアス回路及び前記第2バイアス回路を制御する、電力増幅回路。 - 請求項1に記載の電力増幅回路であって、
前記第1入力端と前記第2入力端とに接続される出力端を有し、第3信号に基づいて、前記出力端を通じて前記第1信号及び前記第2信号を出力する第3増幅器、をさらに備える、電力増幅回路。 - 請求項1に記載の電力増幅回路であって、
前記第1増幅器は、第1出力端を有し、前記第1出力端を通じて前記第1信号が増幅された第4信号を出力し、
前記第2増幅器は、第2出力端を有し、前記第2出力端を通じて前記第2信号が増幅された第5信号を出力し、
前記第1出力端と前記第2出力端とに接続される入力端を有し、前記入力端を通じて入力される前記第4信号及び前記第5信号に基づいて、第6信号を出力する第4増幅器、をさらに備える、電力増幅回路。 - 電力増幅回路であって、
第1入力端を有し、前記第1入力端を通じて入力される第1信号を増幅する第1増幅器と、
前記第1増幅器の前記第1入力端と並列に接続された第2入力端を有し、前記第2入力端を通じて入力される第2信号を増幅する第2増幅器と、
第3入力端を有し、前記第3入力端を通じて入力される第3信号を増幅する第3増幅器と、
前記第3増幅器の前記第3入力端と並列に接続された第4入力端を有し、前記第4入力端を通じて入力される第4信号を増幅する第4増幅器と、
前記第1増幅器及び前記第3増幅器に第1バイアス電流又は電圧を供給する第1バイアス回路と、
前記第2増幅器及び前記第4増幅器に第2バイアス電流又は電圧を供給する第2バイアス回路と、
前記第1バイアス回路及び前記第2バイアス回路を制御する制御回路と、を備え、
前記制御回路は、
前記電力増幅回路が第1電力モードで動作する場合、前記第1バイアス電流又は電圧が前記第1増幅器及び前記第3増幅器に供給され、前記第2バイアス電流又は電圧が前記第2増幅器及び前記第4増幅器に供給されないように、前記第1バイアス回路及び前記第2バイアス回路を制御し、
前記電力増幅回路が前記第1電力モードより出力電力が大きい第2電力モードで動作する場合、前記第1バイアス電流又は電圧が前記第1増幅器及び前記第3増幅器に供給され、前記第2バイアス電流又は電圧が前記第2増幅器及び前記第4増幅器に供給されるように、前記第1バイアス回路及び前記第2バイアス回路を制御する、電力増幅回路。 - 請求項4に記載の電力増幅回路であって、
前記制御回路は、
前記電力増幅回路が前記第1電力モードで動作する場合、前記第2電力モードにおける前記第1バイアス電流又は電圧の電流値又は電圧値よりも小さくかつゼロではない電流値又は電圧値を有する前記第1バイアス電流又は電圧を、前記第1増幅器及び前記第3増幅器に供給する、電力増幅回路。 - 請求項5に記載の電力増幅回路であって、
前記第1電力モードにおける前記第1バイアス電流又は電圧の電流値又は電圧値は、前記第2電力モードにおける前記第1バイアス電流又は電圧の電流値又は電圧値の20%から80%の間の値である、電力増幅回路。 - 請求項4から6のいずれか一項に記載の電力増幅回路であって、
前記制御回路は、
前記電力増幅回路が前記第1電力モードで動作する場合、前記第2電力モードにおける前記第2バイアス電流又は電圧の電流値又は電圧値よりも小さくかつゼロではない電流値又は電圧値を有する前記第2バイアス電流又は電圧を、前記第2増幅器及び前記第4増幅器に供給する、電力増幅回路。 - 請求項7に記載の電力増幅回路であって、
前記第1電力モードにおける前記第2バイアス電流又は電圧の電流値又は電圧値は、前記第2電力モードにおける前記第2バイアス電流又は電圧の電流値又は電圧値の20%から80%の間の値である、電力増幅回路。 - 請求項4から8のいずれか一項に記載の電力増幅回路であって、
前記第1バイアス回路は、前記第1増幅器及び前記第3増幅器に接続されるエミッタを通じて前記第1バイアス電流又は電圧を供給する第1トランジスタを有し、
前記第2バイアス回路は、前記第2増幅器及び前記第3増幅器に接続されるエミッタを通じて前記第2バイアス電流又は電圧を供給し、前記エミッタのエミッタサイズは、前記第1トランジスタのエミッタサイズと同じサイズである第2トランジスタを有し、
前記制御回路は、
前記第1トランジスタのベースに供給されるベース電流又は電圧を制御して、前記第1バイアス電流又は電圧の電流値又は電圧値を制御し、
前記第2トランジスタのベースに供給されるベース電流又は電圧を制御して、前記第2バイアス電流又は電圧の電流値又は電圧値を制御する、電力増幅回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210123520.6A CN114915271A (zh) | 2021-02-10 | 2022-02-09 | 功率放大电路 |
US17/650,408 US20220271720A1 (en) | 2021-02-10 | 2022-02-09 | Power amplifier circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021019617 | 2021-02-10 | ||
JP2021019617 | 2021-02-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022122807A true JP2022122807A (ja) | 2022-08-23 |
Family
ID=82939321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021091645A Pending JP2022122807A (ja) | 2021-02-10 | 2021-05-31 | 電力増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022122807A (ja) |
-
2021
- 2021-05-31 JP JP2021091645A patent/JP2022122807A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10491168B2 (en) | Power amplification circuit | |
US10224880B2 (en) | Power amplification circuit | |
US7365604B2 (en) | RF amplifier with a bias boosting scheme | |
JP5141389B2 (ja) | 電力増幅器 | |
US11664768B2 (en) | Amplification circuit | |
US10381990B2 (en) | Dynamically configurable bias circuit for controlling gain expansion of multi-mode, single chain linear power amplifiers | |
US20210126600A1 (en) | Power amplifier module and power amplification method | |
JP2018198355A (ja) | 電力増幅回路 | |
JP4094239B2 (ja) | 増幅器 | |
JP2007259409A (ja) | 可変利得増幅器 | |
JP2020072468A (ja) | 電力増幅モジュール | |
JP2013236410A (ja) | 可変利得増幅器 | |
KR102127815B1 (ko) | 전력 증폭기 및 전력 증폭기의 출력 제어 방법 | |
US11444582B2 (en) | Power amplifier circuit | |
KR102221543B1 (ko) | 전력 증폭 회로 | |
JP2022122807A (ja) | 電力増幅回路 | |
JP2023073644A (ja) | 電力増幅回路 | |
US6842072B1 (en) | Power gain reduction circuit for power amplifiers | |
CN109586674B (zh) | 功率放大电路 | |
US20220271720A1 (en) | Power amplifier circuit | |
WO2022249955A1 (ja) | 送信回路 | |
CN110324007B (zh) | 功率放大电路 | |
US20240128940A1 (en) | Power amplifier circuit | |
US20240039484A1 (en) | Power amplifier | |
JP2022165718A (ja) | 電力増幅回路 |