JP4271708B2 - 電力増幅器、およびそれを備えた多段増幅回路 - Google Patents
電力増幅器、およびそれを備えた多段増幅回路 Download PDFInfo
- Publication number
- JP4271708B2 JP4271708B2 JP2007023486A JP2007023486A JP4271708B2 JP 4271708 B2 JP4271708 B2 JP 4271708B2 JP 2007023486 A JP2007023486 A JP 2007023486A JP 2007023486 A JP2007023486 A JP 2007023486A JP 4271708 B2 JP4271708 B2 JP 4271708B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- power amplifier
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims description 130
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 130
- 230000001419 dependent effect Effects 0.000 claims description 54
- 230000007423 decrease Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 6
- 230000006641 stabilisation Effects 0.000 description 6
- 238000011105 stabilization Methods 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000003503 early effect Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/04—Modifications of control circuit to reduce distortion caused by control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
本発明の一実施形態について図1ないし図17に基づいて説明すると以下の通りである。図1は、本実施形態に係る電力増幅器の概略的な構成を示す回路図である。
このため、VBE依存型電圧源回路20が温度上昇と共に出力電圧を減少させすぎてしまうことを抑制することができる。従って、電力増幅器1の利得の温度特性を補償することができ、電力増幅器1の利得の温度依存性を抑制することができる。
本発明の他の実施形態について図18ないし図21に基づいて説明すると以下の通りである。なお、実施形態1と同一の機能を有する部材については同一の符号を付記し、その説明は省略する。
本発明の他の実施形態について図22に基づいて説明すると以下の通りである。なお、実施形態1、2と同一の機能を有する部材については同一の符号を付記し、その説明は省略する。
本発明の他の実施形態について図23に基づいて説明すると以下の通りである。なお、実施形態1ないし3と同一の機能を有する部材については同一の符号を付記し、その説明は省略する。
5、6 電力増幅器(多段増幅回路)
17 制御入力端子
20、20a、20b、20c VBE依存型電圧源回路
21 ナガタ・カレントミラー回路(カレントミラー回路)
22、22a、22b、22c バイアス回路(第1バイアス回路)
24 基準電流発生回路(第1バイアス回路)
25 第1バイアス回路
26 第2バイアス回路(第3バイアス回路)
26a 第2バイアス回路
Tr1、Tr1a 増幅トランジスタ(第1増幅トランジスタ)
Tr1b 増幅トランジスタ(第3増幅トランジスタ)
Tr1c 増幅トランジスタ(第2増幅トランジスタ)
Tr2、Tr2a トランジスタ(第1バイアス用トランジスタ)
Tr2b トランジスタ(第3バイアス用トランジスタ)
Tr2c トランジスタ(第2バイアス用トランジスタ)
Tr3、Tr3a トランジスタ(第2トランジスタ)
Tr3b トランジスタ(第8トランジスタ)
Tr4、Tr4a トランジスタ(第1トランジスタ)
Tr4b トランジスタ(第7トランジスタ)
Tr5 トランジスタ(第3トランジスタ)
Tr6、Tr6a トランジスタ(第4トランジスタ)
Tr6b トランジスタ(第9トランジスタ)
Tr7、8 トランジスタ(第5トランジスタ)
Tr9 トランジスタ(第6トランジスタ)
R2 抵抗(第1の抵抗)
R2b 抵抗(第7の抵抗)
R3 抵抗(第2の抵抗)
R4 抵抗(第3の抵抗)
R5 抵抗(第4の抵抗)
R6 抵抗(第5の抵抗)
R7 抵抗(第6の抵抗)
Claims (7)
- 入力信号を増幅する第1増幅トランジスタと、上記第1増幅トランジスタにバイアス電流を供給する第1バイアス回路を備えている電力増幅器であって、
上記第1バイアス回路は、
上記第1増幅トランジスタのベース端子にバイアス電流を供給する第1バイアス用トランジスタと、
上記第1増幅トランジスタの増幅動作を制御する制御信号として制御入力電圧が入力される制御入力端子と、
VBE依存型電圧源回路とカレントミラー回路とを備え、
上記VBE依存型電圧源回路は、
上記制御入力端子と上記第1バイアス用トランジスタのベース端子との間に接続されている第1の抵抗と、
ベース端子が上記第1の抵抗と上記第1バイアス用トランジスタのベース端子とに接続されている第1トランジスタと、
エミッタ端子が接地されていると共に、ベース端子が上記第1トランジスタのエミッタ端子に接続され、コレクタ端子が上記第1トランジスタのベース端子に接続されている第2トランジスタとを備え、
上記カレントミラー回路は、
エミッタ端子が接地されていると共に、第2の抵抗を介して上記制御入力端子に接続されているベース端子が、第3の抵抗を介してコレクタ端子と接続されている第3トランジスタと、
エミッタ端子が接地されていると共に、ベース端子が上記第3トランジスタのコレクタ端子に接続され、コレクタ端子が上記第2トランジスタのベース端子に接続されている第4トランジスタとを備えていることを特徴とする電力増幅器。 - 上記第1トランジスタのエミッタ端子と上記第2トランジスタのベース端子との間に接続されている第4の抵抗を備え、
上記第4トランジスタのコレクタ端子は、上記第2トランジスタのベース端子に接続されていると共に、上記第4の抵抗を介して、上記第1トランジスタのエミッタ端子に接続されていることを特徴とする請求項1に記載の電力増幅器。 - 上記第1バイアス用トランジスタのベース端子と上記第1トランジスタのベース端子との間に接続されている第5の抵抗を備え、
上記第2トランジスタのコレクタ端子は、上記第1トランジスタのベース端子に接続されていると共に、上記第5の抵抗を介して、上記第1バイアス用トランジスタのベース端子と上記第1の抵抗とに接続されていることを特徴とする請求項1または2に記載の電力増幅器。 - 上記第1トランジスタのベース端子と上記第2トランジスタのコレクタ端子との間に接続されている第5トランジスタを備え、
上記第5トランジスタのコレクタ端子は、上記第5トランジスタのベース端子に接続されていると共に上記第1トランジスタのベース端子に接続され、
上記第5トランジスタのエミッタ端子は、上記第2トランジスタのコレクタ端子に接続されていることを特徴とする請求項1〜3の何れか1項に記載の電力増幅器。 - 上記制御入力端子は、第1制御入力端子と第2制御入力端子とからなり、
上記第1制御入力端子は、上記第1の抵抗を介して、上記第1バイアス用トランジスタのベース端子に接続され、
上記第2制御入力端子は、上記第2の抵抗を介して、上記第3トランジスタのベース端子に接続されており、
上記第1および第2制御入力端子は、同じ電圧変化を有する電源端子であることを特徴とする請求項1〜4の何れか1項に記載の電力増幅器。 - 請求項1〜5の何れか1項に記載の電力増幅器を備えると共に、複数の増幅トランジスタによって構成される多段増幅回路において、
上記多段増幅回路は、上記複数の増幅トランジスタとして、上記第1増幅トランジスタと第2増幅トランジスタとを有し、
上記第2増幅トランジスタにバイアス電流を供給する第2バイアス回路をさらに備え、
上記第2バイアス回路は、
上記第2増幅トランジスタのベース端子にバイアス電流を供給する第2バイアス用トランジスタと、
上記制御入力端子と上記第2バイアス用トランジスタのベース端子との間に接続されている第6の抵抗と、
エミッタ端子が接地されていると共に、ベース端子が上記第2トランジスタのベース端子に接続され、コレクタ端子が上記第2バイアス用トランジスタのベース端子と上記第6の抵抗とに接続されている第6トランジスタとを備えていることを特徴とする多段増幅回路。 - 請求項1〜5の何れか1項に記載の電力増幅器を備えると共に、複数の増幅トランジスタによって構成される多段増幅回路において、
上記多段増幅回路は、上記複数の増幅トランジスタとして、上記第1増幅トランジスタと第3増幅トランジスタとを有し、
上記第3増幅トランジスタにバイアス電流を供給する第3バイアス回路をさらに備え、
上記第3バイアス回路は、
上記第3増幅トランジスタのベース端子にバイアス電流を供給する第3バイアス用トランジスタと、
上記制御入力端子と上記第3バイアス用トランジスタのベース端子との間に接続されている第7の抵抗と、
ベース端子が上記第7の抵抗と上記第3バイアス用トランジスタのベース端子とに接続されている第7トランジスタと、
エミッタ端子が接地されていると共に、ベース端子が上記第7トランジスタのエミッタ端子に接続され、コレクタ端子が上記第7トランジスタのベース端子に接続されている第8トランジスタと、
エミッタ端子が接地されていると共に、コレクタ端子が上記第8トランジスタのベース端子に接続されている第9トランジスタとを備え、
上記第9トランジスタのベース端子は、上記第3トランジスタのコレクタ端子に接続されていることを特徴とする多段増幅回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007023486A JP4271708B2 (ja) | 2007-02-01 | 2007-02-01 | 電力増幅器、およびそれを備えた多段増幅回路 |
US12/010,592 US7573336B2 (en) | 2007-02-01 | 2008-01-28 | Power amplifier and multistage amplification circuit including same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007023486A JP4271708B2 (ja) | 2007-02-01 | 2007-02-01 | 電力増幅器、およびそれを備えた多段増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008193264A JP2008193264A (ja) | 2008-08-21 |
JP4271708B2 true JP4271708B2 (ja) | 2009-06-03 |
Family
ID=39675651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007023486A Expired - Fee Related JP4271708B2 (ja) | 2007-02-01 | 2007-02-01 | 電力増幅器、およびそれを備えた多段増幅回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7573336B2 (ja) |
JP (1) | JP4271708B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4560573B2 (ja) * | 2008-09-18 | 2010-10-13 | シャープ株式会社 | 電力増幅器、電力増幅器の制御方法、および無線通信装置 |
US9231528B2 (en) * | 2011-03-16 | 2016-01-05 | Rf Micro Devices, Inc. | Amplification device having compensation for a local thermal memory effect |
JP2013009133A (ja) * | 2011-06-24 | 2013-01-10 | Semiconductor Components Industries Llc | バイアス回路 |
JP2014241091A (ja) * | 2013-06-12 | 2014-12-25 | シャープ株式会社 | 電圧発生回路 |
TWI508432B (zh) * | 2013-06-13 | 2015-11-11 | Advanced Semiconductor Eng | 射頻功率放大器與電子系統 |
JP2016192590A (ja) | 2015-03-30 | 2016-11-10 | 株式会社村田製作所 | 電力増幅モジュール |
JP6758029B2 (ja) * | 2015-07-09 | 2020-09-23 | ローム株式会社 | 半導体装置 |
US9806674B2 (en) | 2015-12-14 | 2017-10-31 | Murata Manufacturing Co., Ltd. | Power amplifier circuit |
KR102262903B1 (ko) * | 2019-04-18 | 2021-06-09 | 삼성전기주식회사 | 듀얼 보상 기능을 갖는 바이어스 회로 및 증폭 장치 |
US11558017B2 (en) * | 2019-09-18 | 2023-01-17 | Advanced Semiconductor Engineering, Inc. | Power amplifier |
US11281245B1 (en) * | 2021-01-27 | 2022-03-22 | Wolfspeed, Inc. | Bias circuits and improved linearity bias schemes for RF power devices |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2800523B2 (ja) | 1992-01-14 | 1998-09-21 | 日本電気株式会社 | 定電流回路 |
CA2066929C (en) | 1991-08-09 | 1996-10-01 | Katsuji Kimura | Temperature sensor circuit and constant-current circuit |
JP3106607B2 (ja) | 1991-10-24 | 2000-11-06 | ミツミ電機株式会社 | 定電圧回路 |
US5373226A (en) | 1991-11-15 | 1994-12-13 | Nec Corporation | Constant voltage circuit formed of FETs and reference voltage generating circuit to be used therefor |
JP2876865B2 (ja) | 1992-01-09 | 1999-03-31 | 日本電気株式会社 | 定電圧回路 |
JP3104365B2 (ja) | 1992-01-09 | 2000-10-30 | 日本電気株式会社 | 基準電圧発生回路 |
JP3304539B2 (ja) | 1993-08-31 | 2002-07-22 | 富士通株式会社 | 基準電圧発生回路 |
JP2734964B2 (ja) | 1993-12-28 | 1998-04-02 | 日本電気株式会社 | 基準電流回路および基準電圧回路 |
US5627461A (en) | 1993-12-08 | 1997-05-06 | Nec Corporation | Reference current circuit capable of preventing occurrence of a difference collector current which is caused by early voltage effect |
US5670912A (en) * | 1996-01-31 | 1997-09-23 | Motorola, Inc. | Variable supply biasing method and apparatus for an amplifier |
US6313705B1 (en) * | 1999-12-20 | 2001-11-06 | Rf Micro Devices, Inc. | Bias network for high efficiency RF linear power amplifier |
JP3532834B2 (ja) | 2000-06-27 | 2004-05-31 | 富士通カンタムデバイス株式会社 | 高周波増幅器バイアス回路、高周波電力増幅器および通信装置 |
US6842075B2 (en) * | 2001-06-06 | 2005-01-11 | Anadigics, Inc. | Gain block with stable internal bias from low-voltage power supply |
US6492874B1 (en) * | 2001-07-30 | 2002-12-10 | Motorola, Inc. | Active bias circuit |
JPWO2004086613A1 (ja) | 2003-03-26 | 2006-06-29 | 三菱電機株式会社 | 増幅回路 |
JP3847756B2 (ja) | 2004-02-25 | 2006-11-22 | 松下電器産業株式会社 | 高周波増幅回路 |
US7019508B2 (en) | 2004-06-24 | 2006-03-28 | Anadigics Inc. | Temperature compensated bias network |
JP4567577B2 (ja) * | 2005-11-08 | 2010-10-20 | 三菱電機株式会社 | 電力増幅器用バイアス回路 |
US7365604B2 (en) * | 2005-12-16 | 2008-04-29 | Mediatek Inc. | RF amplifier with a bias boosting scheme |
-
2007
- 2007-02-01 JP JP2007023486A patent/JP4271708B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-28 US US12/010,592 patent/US7573336B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008193264A (ja) | 2008-08-21 |
US20080186099A1 (en) | 2008-08-07 |
US7573336B2 (en) | 2009-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4271708B2 (ja) | 電力増幅器、およびそれを備えた多段増幅回路 | |
KR102268387B1 (ko) | 적응형 다중밴드 바이어스 제어 회로 및 파워 증폭 장치 | |
JP4330549B2 (ja) | 高周波電力増幅装置 | |
US7439808B2 (en) | High-frequency power amplifier | |
US6549076B2 (en) | High-output amplifier | |
JP6590323B2 (ja) | 適応形マルチバンド電力増幅装置 | |
JP5141389B2 (ja) | 電力増幅器 | |
US20040174213A1 (en) | Doherty bias circuit to dynamically compensate for process and environmental variations | |
JP5831511B2 (ja) | 高周波電力増幅器 | |
US7893769B2 (en) | Power amplifier, method for controlling power amplifier, and wireless communication apparatus | |
KR100547236B1 (ko) | 전력증폭기에서의 바이어스 안정화 회로 | |
KR20040028963A (ko) | 능동 바이어스 회로 | |
JP4088177B2 (ja) | バイアス電流供給回路及び増幅回路 | |
JP2004343244A (ja) | 高周波増幅回路 | |
US7057462B2 (en) | Temperature compensated on-chip bias circuit for linear RF HBT power amplifiers | |
US8917144B2 (en) | Power amplifier | |
JP7480463B2 (ja) | 温度補償機能を有するバイアス回路及び増幅装置 | |
JP2011101405A (ja) | 高周波電力増幅器 | |
JP2008283407A (ja) | 電力増幅器 | |
CN114584080A (zh) | 一种功率放大器及电子设备 | |
JP2008172538A (ja) | バイアス回路および電力増幅器 | |
JP2012028859A (ja) | 利得可変差動増幅回路 | |
JP2005260581A (ja) | 高効率広ダイナミックレンジ増幅回路 | |
JP2006067379A (ja) | 高周波電力増幅器 | |
JP2005184258A (ja) | 高周波増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4271708 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |