JP6590323B2 - 適応形マルチバンド電力増幅装置 - Google Patents

Description

本発明は、マルチバンド通信システムに適用されることができる適応形マルチバンド電力増幅装置に関する。

通常、電力増幅モジュール（ＰＡＭ：Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ Ｍｏｄｕｌｅ）は、送信機（ｔｒａｎｓｍｉｔｔｅｒ）でＲＦ信号を増幅してアンテナに伝達する役割をする。かかるＰＡＭは様々な周波数帯域を支援するため、多数のスイッチ、フィルター、及びＲＦ信号を増幅する多数の電力増幅器（ＰＡ：Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）を含むことができる。

このような電力増幅モジュール（ＰＡＭ）の性能は、最大出力、効率、線形性などで評価することができ、この他にも、電力増幅モジュール（ＰＡＭ）は携帯電話で相対的に多くの電流を用いる部品であることから、電流消費も電力増幅モジュール（ＰＡＭ）の性能評価項目の一つである。

電力増幅モジュール（ＰＡＭ）の電流消費を低減するための方法の一つとして、エンベロープトラッキング（ＥＴ：Ｅｎｖｅｌｏｐｅ Ｔｒａｃｋｉｎｇ）や平均電力トラッキング（ＡＰＴ：Ａｖｅｒａｇｅ Ｐｏｗｅｒ Ｔｒａｃｋｉｎｇ）が用いられている。ＥＴは、電力増幅器（ＰＡ）の電源電圧がＲＦ信号のエンベロープ（ｅｎｖｅｌｏｐｅ、包絡線）を追従するようにする方法であり、ＡＰＴは、電力増幅器（ＰＡ）の電源電圧（ＶＣＣ）がＲＦ信号の平均電力を追従するようにする方法である。

このようなＥＴまたはＡＰＴは、ＲＦ信号の電力が小さい場合には、電力増幅器（ＰＡ）の電源電圧の大きさを下げて平均的な電流消費を低減することができる。反対に、ＲＦ信号の電力が大きい部分の場合には、電力増幅器（ＰＡ）の電源電圧を上げて線形性が劣化しないようにする。

従来の電力増幅モジュールの一つでは、電流消費を低減して効率を高めるために、エンベロープトラッキングモジュール（ＥＴＭ：Ｅｎｖｅｌｏｐｅ Ｔｒａｃｋｉｎｇ Ｍｏｄｕｌｅ）またはエンベロープトラッカー（Ｅｎｖｅｌｏｐｅ Ｔｒａｃｋｅｒ）を用いて、電力増幅器（ＰＡ）の電源電圧（ＶＣＣ ｏｒ ＶＣＣ＿ＰＡ）としてエンベロープ信号を用いる。

ところが、このような従来の電力増幅モジュールでは、電流消費をさらに低減するためにバイアス電流を効率的に供給する方法に関する技術を提供していない。

また、従来の電力増幅モジュールの他の一つでは、電源電圧（ＶＣＣ）はＲＦ信号のエンベロープ信号に従って変わるように設定し、バイアス電流は既設定された表の値によって予め決定される固定値として提供される。

ところが、このような電力増幅モジュールでは、バイアス電流が固定値として提供され、ＲＦ信号の電力が大きい場合にも、劣化のないバイアシングのために比較的大きいバイアス電流を提供しなければならない。したがって、ＲＦ信号の電力が小さい場合には、必要以上に高いバイアス電流を提供するため、相対的に電流消費が多いという問題がある。

また、従来の電力増幅モジュールでは、固定電流バイアス方式を用いながらエンベロープ信号に従って電源電圧を供給する場合、電力増幅器の出力信号と反対位相に入力にカップリングされ得る。この場合には、ＡＭ−ＰＭ歪（ｄｉｓｔｏｒｔｉｏｎ）特性が劣化し、ＡＣＰＲ（Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｐｏｗｅｒ Ｒａｔｉｏ）性能が劣化する恐れがあるという問題がある。

一方、従来の電力増幅回路に係る発明の一つは、入力信号のエンベロープに基づいて可変されるＥＴ（Ｅｎｖｅｌｏｐｅ Ｔｒａｃｋｉｎｇ）バイアス電圧及び基準バイアス電圧を用いるバイアス回路に関するものであって、この発明が米国公開特許第２０１６−０１２６９０１号公報に開示されている。

この発明は、［００７６］の段落に記載されているように、低い入力電力でも、増幅器によって流れる電流を一定に維持するための発明である。この発明では、ＥＴバイアス電圧を可変抵抗により調節し、増幅器の入力信号のレベルの変化による利得の変動を最小化している。

しかし、このような従来の発明では、通信のためのマルチバンドの互いに異なるバンドによって互いに異なるＡＭ−ＰＭ歪（ｄｉｓｔｏｒｔｉｏｎ）特性を示すが、各バンドによるＡＭ−ＰＭ歪（ｄｉｓｔｏｒｔｉｏｎ）特性を考慮していないため、マルチバンドの各バンドに応じてＡＭ−ＰＭ歪（ｄｉｓｔｏｒｔｉｏｎ）特性の変化に適切に対応することができないという問題がある。

米国公開特許第２０１６−０１２６９０１号公報

本発明の一実施形態は、マルチバンド通信システムに適用され、電力効率を適正水準に維持することができるとともに、電力増幅装置の線形性のうちＡＭ−ＰＭ歪をバンドの変更または該当バンドに応じて最適に低減することができるため、ＡＣＰＲを改善することができる電力増幅装置を提供する。

本発明の一実施形態によると、基準電圧に基づいたＤＣ電流、及び入力信号のエンベロープに対応するエンベロープ−トラッキング電圧に基づいたＥＴ電流を演算することで、第１ＥＴバイアス電流を生成するＥＴ電流バイアス回路と、上記第１ＥＴバイアス電流及び電源電圧の供給を受けて上記入力信号を増幅するように、バイポーラ接合トランジスターを有する電力増幅回路と、を含み、上記第１ＥＴバイアス電流の平均電流が一定に制御される、電力増幅装置が提案される。

上記ＥＴ電流の平均電流と上記ＤＣ電流との比率が、予め決められた比率パラメータに基づいて調節されることができる。

上記電力増幅装置は、上記比率パラメータに基づいて第１制御信号及び第２制御信号を生成し、上記ＥＴ電流バイアス回路に提供する制御回路をさらに含むことができる。

上記制御回路は、該当電力増幅回路の動作特性に応じて決定された上記比率パラメータを含むことができる。

上記ＥＴ電流バイアス回路は、上記第１制御信号に応じて上記ＤＣ電流の値を調節する第１電流源回路と、上記第２制御信号に応じて上記ＥＴ電流の値を調節する第２電流源回路と、上記ＤＣ電流とＥＴ電流を演算して上記第１ＥＴバイアス電流を生成し、上記バイポーラ接合トランジスターのベースに供給するバイアス電流生成部と、を含むことができる。

上記バイアス電流生成部は、上記第１電流源回路の出力ノードと上記第２電流源回路の出力ノードに接続され、上記ＤＣ電流とＥＴ電流を合算して上記第１ＥＴバイアス電流を生成することができる。

上記電力増幅回路は、上記バイポーラ接合トランジスターを含み、入力端子を介した入力信号を増幅する電力増幅器と、上記第１ＥＴバイアス電流を用いて第２ＥＴバイアス電流を生成し、上記第２ＥＴバイアス電流を上記バイポーラ接合トランジスターのベースに供給するバッファードバイアス回路と、を含むことができる。

上記電力増幅装置は、上記ＥＴ電圧を追従する上記電源電圧を生成し、上記電力増幅回路に供給するＥＴ回路をさらに含み、上記ＥＴ電流バイアス回路は、上記ＥＴ電流を生成するために上記ＥＴ回路から上記電源電圧の供給を受けることができる。

上記電力増幅装置は、上記ＥＴ電圧を検出するエンベロープ検出回路をさらに含み、上記ＥＴ電流バイアス回路は、上記ＥＴ電流を生成するために上記エンベロープ検出回路から上記ＥＴ電圧の供給を受けることができる。

上記電力増幅装置は、上記ＥＴ電圧を検出するエンベロープ検出回路と、上記ＥＴ電圧の平均電圧を追従する上記電源電圧を生成し、上記電力増幅回路に供給するＡＰＴ回路と、をさらに含み、上記ＥＴ電流バイアス回路は、上記ＥＴ電流を生成するために上記エンベロープ検出回路から上記ＥＴ電圧の供給を受けることができる。

上記バッファードバイアス回路は、上記ＥＴ電流バイアス回路の出力端と接地との間に接続された電流バイアス回路と、上記電流バイアス回路により電流バイアスされ、上記第１ＥＴバイアス電流を増幅して上記第２ＥＴバイアス電流を生成する電流増幅器と、上記第２ＥＴバイアス電流を出力する出力端に接続されたバラスト抵抗と、を含むことができる。

上記バラスト抵抗は、上記比率パラメータに基づいて設定された抵抗値を有することができる。

上記電流バイアス回路は、上記ＥＴ電流バイアス回路の出力端と上記電流増幅器のベースとの間に接続された第１バイアス抵抗と、上記電流増幅器のベースと接地との間に接続され、温度によって可変される抵抗値を有する温度補償回路と、を含むことができる。

上記温度補償回路は、上記電流増幅器のベースと接地との間に直列に接続される少なくとも２個のダイオード接続トランジスターを含むことができる。

上記温度補償回路は、上記電流増幅器のベースと接地との間に直列に接続される少なくとも２個のダイオードを含むことができる。

また、本発明の他の実施形態によると、基準電圧に基づいたＤＣ電流、及び入力信号のエンベロープに対応するエンベロープ−トラッキング電圧に基づいたＥＴ電流を演算することで、第１ＥＴバイアス電流を生成するＥＴ電流バイアス回路と、第１〜第ｎ電力増幅回路を含み、上記第１〜第ｎ電力増幅回路のそれぞれが、上記第１ＥＴバイアス電流及び電源電圧の供給を受けて上記入力信号を増幅するように、バイポーラ接合トランジスターを有する電力増幅回路と、を含み、上記第１ＥＴバイアス電流の平均電流が一定に制御される、電力増幅装置が提案される。

上記ＥＴ電流の平均電流と上記ＤＣ電流との比率が、予め決められた比率パラメータに基づいて調節されることができる。

上記電力増幅装置は、上記比率パラメータに基づいて第１制御信号及び第２制御信号を生成し、上記ＥＴ電流バイアス回路に提供する制御回路をさらに含むことができる。

上記制御回路は、上記第１〜第ｎ電力増幅回路のそれぞれの動作特性に応じて決められた上記比率パラメータを含むことができる。

上記ＥＴ電流バイアス回路は、上記第１制御信号に応じて上記ＤＣ電流の値を調節する第１電流源回路と、上記第２制御信号に応じて上記ＥＴ電流の値を調節する第２電流源回路と、上記ＤＣ電流とＥＴ電流を演算して上記第１ＥＴバイアス電流を生成し、上記バイポーラ接合トランジスターのベースに供給するバイアス電流生成部と、を含むことができる。

上記バイアス電流生成部は、上記第１電流源回路の出力ノードと上記第２電流源回路の出力ノードに接続され、上記ＤＣ電流とＥＴ電流を合算して上記第１ＥＴバイアス電流を生成することができる。

上記第１〜第ｎ電力増幅回路のそれぞれは、上記バイポーラ接合トランジスターを含み、入力端子を介した入力信号を増幅する電力増幅器と、上記第１ＥＴバイアス電流を用いて第２ＥＴバイアス電流を生成し、上記第２ＥＴバイアス電流を上記バイポーラ接合トランジスターのベースに供給するバッファードバイアス回路と、を含むことができる。

上記電力増幅装置は、上記ＥＴ電圧を追従する上記電源電圧を生成し、上記電力増幅回路に供給するＥＴ回路をさらに含み、上記ＥＴ電流バイアス回路は、上記ＥＴ電流を生成するために上記ＥＴ回路から上記電源電圧の供給を受けることができる。

上記電力増幅装置は、上記ＥＴ電圧を検出するエンベロープ検出回路をさらに含み、上記ＥＴ電流バイアス回路は、上記ＥＴ電流を生成するために上記エンベロープ検出回路から上記ＥＴ電圧の供給を受けることができる。

上記電力増幅装置は、上記ＥＴ電圧を検出するエンベロープ検出回路と、上記ＥＴ電圧の平均電圧を追従する上記電源電圧を生成し、上記電力増幅回路に供給するＡＰＴ回路と、をさらに含み、上記ＥＴ電流バイアス回路は、上記ＥＴ電流を生成するために上記エンベロープ検出回路から上記ＥＴ電圧の供給を受けることができる。

上記バッファードバイアス回路は、上記ＥＴ電流バイアス回路の出力端と接地との間に接続された電流バイアス回路と、上記電流バイアス回路により電流バイアスされ、上記第１ＥＴバイアス電流を増幅して上記第２ＥＴバイアス電流を生成する電流増幅器と、上記第２ＥＴバイアス電流を出力する出力端に接続されたバラスト抵抗と、を含むことができる。

上記バラスト抵抗は、上記比率パラメータに基づいて設定された抵抗値を有することができる。

上記電流バイアス回路は、上記ＥＴ電流バイアス回路の出力端と上記電流増幅器のベースとの間に接続された第１バイアス抵抗と、上記電流増幅器のベースと接地との間に接続され、温度によって可変される抵抗値を有する温度補償回路と、を含むことができる。

上記温度補償回路は、上記電流増幅器のベースと接地との間に直列に接続される少なくとも２個のダイオード接続トランジスターを含むことができる。

上記温度補償回路は、上記電流増幅器のベースと接地との間に直列に接続される少なくとも２個のダイオードを含むことができる。

本発明の一実施形態によると、マルチバンド通信システムに適用され、入力信号のエンベロープに基づいたＥＴバイアス電流の平均電流を一定に制御することで、電力効率を適正水準に維持することができる。

また、ＥＴバイアス電流を構成するＥＴ電流の平均電流とＤＣ電流の比率をマルチバンドの該当バンドに適するように調節することで、電力増幅装置の線形性のうちＡＭ−ＰＭ歪を該当バンドに応じて適応的に低減することができるため、ＡＣＰＲを改善することができる。

すなわち、マルチバンドの電力増幅回路において、ＢＪＴ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）のベース直流電圧の変動を該当バンドに応じて適切に低減するように、ＥＴバイアス電流を構成するＥＴ電流の平均電流とＤＣ電流の比率を調節することで、該当バンドに応じてＡＭ−ＰＭ歪を最適に低減することができ、ＡＣＰＲを改善することができる効果がある。

本発明の一実施形態による電力増幅装置の一例示図である。 図１の電力増幅装置の利得及びバンドの特性を示す図である。 本発明の一実施形態による電力増幅装置の他の例示図である。 図３の電力増幅装置の利得及びバンドの特性を示す図である。 本発明の一実施形態による第１ＥＴバイアス電流の生成原理を説明するための図である。 本発明の一実施形態による電力増幅装置の一例示図である。 本発明の一実施形態による電力増幅装置の他の例示図である。 本発明の一実施形態による電力増幅装置のさらに他の例示図である。 本発明の一実施形態による電力増幅装置のさらに他の例示図である。 本発明の一実施形態による電力増幅装置のさらに他の例示図である。 本発明の一実施形態による電力増幅装置のさらに他の例示図である。 本発明の一実施形態による電力増幅回路の一例示図である。 本発明の一実施形態による電力増幅回路の一例示図である。 本発明の一実施形態によるバッファードバイアス回路の一例示図である。 本発明の一実施形態によるバッファードバイアス回路の他の例示図である。 本発明の一実施形態によるバッファードバイアス回路のさらに他の例示図である。 本発明の一実施形態による第１電流源回路１１０の一例示図である。 本発明の一実施形態による第２電流源回路１３０の一例示図である。 本発明の一実施形態による入力信号の大きさによるベース−エミッター直流電圧の変化の例示図である。 本発明の一実施形態による入力信号において、振幅が大きい信号部分と振幅が小さい信号部分の例示図である。 電力増幅装置の振幅変調−位相変調（ＡＭ−ＰＭ）歪の概念を説明するための図である。 本発明の一実施形態によるバイアス電流によるベース−エミッター直流電圧の変化を説明するための図である。 本発明の一実施形態による振幅変調−位相変調（ＡＭ−ＰＭ）歪のシミュレーションの一例示図である。 本発明の一実施形態によるＡＣＰＲ（隣接チャネル電力比）のシミュレーション結果を示すグラフである。 （ａ）〜（ｉ）は、本発明の一実施形態による、ＥＴ電流とＤＣ電流の比率による振幅変調−位相変調（ＡＭ−ＰＭ）歪のシミュレーションの例示図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。

図１は本発明の一実施形態による電力増幅装置の一例示図である。

図１を参照すると、本発明の一実施形態による電力増幅装置は、ＥＴ電流バイアス回路１００と、電力増幅回路３００と、を含む。また、本発明の一つまたはそれ以上の実施形態による電力増幅装置は制御回路５００をさらに含むことができる。

図１を参照すると、上記ＥＴ電流バイアス回路１００は、実施形態に従って、基準電圧ＶＲＥＦに基づいたＤＣ電流Ｉ＿ＤＣ、及び入力信号のエンベロープに対応するＥＴ（Ｅｎｖｅｌｏｐｅ−Ｔｒａｃｋｉｎｇ）電圧ＶＥＴに基づいたＥＴ電流Ｉ＿ＥＴを演算することで、第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１を生成することができる。

ここで、上記ＥＴ電流Ｉ＿ＥＴは入力信号のエンベロープに従って瞬時に変わる電流であり、上記ＤＣ電流Ｉ＿ＤＣは上記入力信号のエンベロープに関係なく基準電圧ＶＲＥＦに基づいた電流であることができる。

上記電力増幅回路３００は、上記第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１及び電源電圧ＶＣＣの供給を受け、上記入力信号を増幅するように、バイポーラ接合トランジスター（ＢＪＴ：Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）を含むことができる。

ここで、上記ＥＴ電流Ｉ＿ＥＴが瞬時に変わり、第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１も瞬時に変わるが、電力増幅回路の効率を改善するためには、上記第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１の平均電流が一定に制御されることができる。第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１の平均電流が一定であると、実施形態に従って、電力増幅回路の性能の指標である出力電力及び効率を一定に維持することができる。

上記第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１の平均電流が一定であるということは、該当電力増幅回路の出力電力及び効率が、要求される仕様の範囲を外れないようにする許容範囲内の電流であるということを意味する。一例として、上記第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１の平均電流の許容範囲を４００μＡ±ａとすると、ここで、４００μＡは第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１の平均電流であり、ａは許容誤差である。上記許容誤差ａは、第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１の平均電流の１０％であることができる。一例として、第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１の平均電流が４００μＡである場合、許容誤差ａは２５μＡであることができる。したがって、上記第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１の平均電流は許容範囲内で変わることができる。

また、上記電力増幅回路のＡＭ−ＰＭ歪を改善するために、上記ＥＴ電流Ｉ＿ＥＴの平均電流と上記ＤＣ電流Ｉ＿ＤＣとの比率は、予め決められた比率パラメータＲＴ−ＰＡに基づいて調節されることができる。すなわち、比率パラメータＲＴ−ＰＡに基づいて上記ＥＴ電流Ｉ＿ＥＴの平均電流と上記ＤＣ電流Ｉ＿ＤＣとの比率を調節すると、ＡＭ−ＰＭ歪を最適に低減することができる。

上記制御回路５００は、上記比率パラメータＲＴ−ＰＡに基づいて第１制御信号ＶＣ１及び第２制御信号ＶＣ２を生成し、上記ＥＴ電流バイアス回路１００に提供することができる。

上記制御回路５００は、該当電力増幅回路の動作特性に応じて決められた上記比率パラメータＲＴ−ＰＡを含むことができる。ここで、該当電力増幅回路の動作特性は、該当電力増幅回路の周波数バンド、利得、出力電力、バンド幅、及び電力モードのうち少なくとも一つまたは二つ以上の組み合わせであることができる。

上記マルチバンド電力増幅装置は、通信のためのマルチバンドの各周波数バンド毎の入力信号を増幅することができる。一例として、入力される信号の周波数バンドが変更される場合、該当周波数バンドにおけるＡＭ−ＰＭ歪特性が変動され得る。このように変動されるＡＭ−ＰＭ歪特性を該当周波数バンドで最小に低減するために、上記比率パラメータＲＴ−ＰＡに基づいて上記ＥＴ電流Ｉ＿ＥＴの平均電流と上記ＤＣ電流Ｉ＿ＤＣとの比率を調節することができる。これにより、該当周波数バンドにおけるＡＭ−ＰＭ歪を最適に低減することができる。

また、上記電力モードは、該当電力増幅回路の少なくても二つの動作電力モードに分けられ、一例として、上記電力モードは高電力モードまたは低電力モードであることができる。

一例として、上記比率パラメータＲＴ−ＰＡは、０〜１００の範囲で決定される特定値であることができる。上記比率パラメータＲＴ−ＰＡが０である場合には、上記ＥＴ電流Ｉ＿ＥＴの平均電流の比率が０％、上記ＤＣ電流Ｉ＿ＤＣとの比率が１００％であることができ、上記比率パラメータＲＴ−ＰＡが５０である場合には、上記ＥＴ電流Ｉ＿ＥＴの平均電流の比率が５０％、上記ＤＣ電流Ｉ＿ＤＣとの比率が５０％であることができ、上記比率パラメータＲＴ−ＰＡが１００である場合には、上記ＥＴ電流Ｉ＿ＥＴの平均電流の比率が１００％、上記ＤＣ電流Ｉ＿ＤＣとの比率が０％であることができる。

このように、上記ＥＴ電流Ｉ＿ＥＴの平均電流の比率と、上記ＤＣ電流Ｉ＿ＤＣの比率を調節するために、上記制御回路５００は、上記比率パラメータＲＴ−ＰＡに基づいて第１制御信号ＶＣ１と第２制御信号ＶＣ２を生成する。

上述の上記比率パラメータＲＴ−ＰＡの数値は一つの例示に過ぎず、これに限定されない。また、上記比率パラメータＲＴ−ＰＡは、電力増幅回路のＡＭ−ＰＭ歪特性を変動させる影響因子に基づいて、一つまたはそれ以上の実施形態において、予め設定されることができ、上記影響因子は、周波数バンド、バンド幅、利得、出力電力、電力モードのうち少なくとも一つであることができる。

一例として、上記ＥＴ電流バイアス回路１００は、第１電流源回路１１０と、第２電流源回路１３０と、バイアス電流生成部１５０と、を含むことができる。

上記第１電流源回路１１０は上記第１制御信号ＶＣ１に応じて上記ＤＣ電流Ｉ＿ＤＣの値を調節することができ、上記第２電流源回路１３０は上記第２制御信号ＶＣ２に応じて上記ＥＴ電流Ｉ＿ＥＴの値を調節することができる。

そして、上記バイアス電流生成部１５０は、上記ＤＣ電流Ｉ＿ＤＣ及びＥＴ電流Ｉ＿ＥＴを演算して上記第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１を生成し、上記電力増幅回路３００のバイポーラ接合トランジスター（ＢＪＴ）のベースに供給することができる。

上記バイアス電流生成部１５０は、上記ＤＣ電流Ｉ＿ＤＣとＥＴ電流Ｉ＿ＥＴを加算または減算して上記第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１を生成することができる。ここで、上記加算または減算は、該当電力増幅回路の動作特性に応じて選択されることができる。これについては、図１３を参照して説明する。

一例として、上記バイアス電流生成部１５０は、上記第１電流源回路１１０の出力ノード及び上記第２電流源回路１３０の出力ノードに接続し、上記ＤＣ電流Ｉ＿ＤＣ及びＥＴ電流Ｉ＿ＥＴを加算して、上記第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１を生成することができる。

これにより、下記に説明される図２５に示されたように、上記第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１は、上記第１制御信号ＶＣ１に応じて調節されるＤＣ電流Ｉ＿ＤＣの値と、上記第２制御信号ＶＣ２に応じて調節されるＥＴ電流Ｉ＿ＥＴの値との比率により決定されることができる。

上記第１電流源回路１１０及び第２電流源回路１３０については、下記図１７及び図１８を参照して説明する。

一方、上記制御回路５００は、少なくとも一つのプロセッシングユニット及びメモリーを含むことができる。

ここで、上記プロセッシングユニットまたはプロセッサーは、例えば、中央処理装置（ＣＰＵ）、グラフィック処理処置（ＧＰＵ）、マイクロプロセッサー、特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙｓ、ＦＰＧＡ）、または任意の他のプロセッサーデバイスを含むことができ、複数のコアを有することができる。上記メモリーは、揮発性メモリー（例えば、ＲＡＭ、または他の適切な高速貯蔵装置及び検索デバイス（ｒｅｔｒｉｅｖａｌ ｄｅｖｉｃｅ）など）、不揮発性メモリー（例えば、ＲＯＭ、フラッシュメモリーなど）、またはこれらの組み合わせであることができる。

本発明の各図面において、同一の符号及び同一機能を有する構成要素についての不要な重複説明はできるかぎり省略されることができ、各図面において、できるかぎり異なる点について説明されることができる。

本発明の各実施形態による電力増幅回路３００は、一つの電力増幅器を含んでもよく、複数の電力増幅器を含んでもよい。

図２は図１の電力増幅装置の利得及びバンドの特性を示す図である。

図１及び図２を参照すると、電力増幅回路３００が一つの電力増幅器を含む場合、図２においてＧ１１は、上記一つの電力増幅器の利得の特性を示すグラフである。

上記一つの電力増幅器は、一つの実施形態に従って、互いに隣接した多数の周波数バンドＢ１、Ｂ２、Ｂ３をカバーすることができる。一例として、一つの電力増幅器は、多様な電力モードを有することができる。それに応じて、必要な平均バイアス電流が変わり得る。したがって、一つの電力増幅器で必要なＥＴ電流Ｉ＿ＥＴとＤＣ電流Ｉ＿ＤＣの比率も変わり得る。

上述のように、このようなＥＴ電流Ｉ＿ＥＴとＤＣ電流Ｉ＿ＤＣの比率は、上記比率パラメータＲＴ−ＰＡに基づいて決定される第１制御信号ＶＣ１及び第２制御信号ＶＣ２に応じて決定されることができる。

一例として、バンド１Ｂａｎｄ１の高電力モード（ｈｉｇｈ ｐｏｗｅｒ ｍｏｄｅ）では５００μＡの平均電流が必要であるとすると、第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１が平均５００μＡに維持される状態で、第１制御信号ＶＣ１と第２制御信号ＶＣ２を可変することで、最適のＥＴ電流Ｉ＿ＥＴとＤＣ電流Ｉ＿ＤＣの比率に調節されることができる。他の一例として、電力増幅器がバンド２Ｂａｎｄ２の低電力モード（ｌｏｗ ｐｏｗｅｒ ｍｏｄｅ）で動作する場合には、必要な第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１の平均電流を２００μＡに固定し、第１制御信号ＶＣ１と第２制御信号ＶＣ２を可変することで、最適のＥＴ電流Ｉ＿ＥＴとＤＣ電流Ｉ＿ＤＣの比率に調節されることができる。

図３は本発明の一実施形態による電力増幅装置の他の例示図である。

図３を参照すると、本発明の一実施形態による電力増幅装置は、ＥＴ電流バイアス回路１００と、電力増幅回路３００と、を含む。また、電力増幅装置は、一つまたはそれ以上の実施形態において、制御回路５００をさらに含むことができる。図１及び図２を参照した説明内容において重複される内容は、明確化及び正確化のために省略する。

上記電力増幅回路３００は第１〜第ｎ電力増幅回路３００−１〜３００−ｎを含み、第１〜第ｎ電力増幅回路３００−１〜３００−ｎのそれぞれは、一つのＥＴ電流バイアス回路１００を共有することができる。

上記第１〜第ｎ電力増幅器３００−１〜３００−ｎ（ｎは２以上の自然数）のそれぞれは時分割複信（ＴＤＤ：Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）方式で動作し、上記ＥＴ電流バイアス回路１００から第１ＥＴバイアス電流の供給を受けることができ、該当周波数バンドに対して動作することができる。

例えば、上記第１〜第ｎ電力増幅回路３００−１〜３００−ｎのそれぞれに供給される第１ＥＴバイアス電流の平均電流は一定であり、ＥＴ電流の平均電流とＤＣ電流との比率は、該当比率パラメータに基づいて互いに異なって、または個別に調節されることができる。

一例として、上記第１電力増幅器３００−１はバンド１に対して動作し、これに対応する比率パラメータが設定されることができる。また、上記第ｎ電力増幅器３００−ｎはバンドｎに対して動作し、これに対応する比率パラメータが設定されることができる。

図４は図３の電力増幅装置の利得及びバンドの特性を示す図である。

図３及び図４を参照すると、一例として、上記電力増幅回路３００は第１及び第２電力増幅器を含むことができる。図４において、Ｇ２１は上記第１電力増幅器の利得の特性を示すグラフであり、Ｇ２２は上記第２電力増幅器の利得の特性を示すグラフである。

上記第１電力増幅器及び上記第２電力増幅器は、一つまたはそれ以上の実施形態に従って、同時に動作せず、ＴＤＤ方式で動作することができる。

上記第１電力増幅器は多数のバンド１Ｂ１、バンド２Ｂ２及びバンド３Ｂ３をカバーすることができ、第１ＥＴバイアス電流に含まれるＥＴ電流の平均電流とＤＣ電流との比率が、多数のバンド１Ｂ１、バンド２Ｂ２及びバンド３Ｂ３のそれぞれによって変更されることができる。

また、上記第２電力増幅器は多数のバンド４Ｂ４、バンド５Ｂ５及びバンド６Ｂ６をカバーすることができ、第１ＥＴバイアス電流に含まれるＥＴ電流の平均電流とＤＣ電流との比率が、多数のバンド４Ｂ４、バンド５Ｂ５及びバンド６Ｂ６のそれぞれによって変更されることができる。

このように、上記電力増幅回路３００が多数の電力増幅器を含む場合にも、多数の電力増幅器のそれぞれは、該当比率パラメータに基づいてＥＴ電流の平均電流とＤＣ電流との比率を有する第１ＥＴバイアス電流の供給を受けることができる。この場合にも、上記第１ＥＴバイアス電流の平均電流は一定に制御されることができる。

上記のように、動作する電力増幅器、動作する電力増幅器の電力モード（ｐｏｗｅｒ ｍｏｄｅ）、動作する電力増幅器の周波数バンドなどに応じて決定される該当比率パラメータＲＴ−ＰＡによって、互いに異なる第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１が必要であり、最適点で動作するようにするためには、第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１を決められた値に固定し、第１及び第２制御信号ＶＣ１、ＶＣ２を用いて第１ＥＴバイアス電流のＤＣ電流とＥＴ電流の比率を実質的に最適の比率に調節することができる。

その後、第１及び第２制御信号ＶＣ１、ＶＣ２の値は該当レジスターに格納することができ、動作する電力増幅器、動作する電力増幅器の電力モード（ｐｏｗｅｒ ｍｏｄｅ）、動作する電力増幅器の周波数バンドのうちいずれか一つまたは二つ以上の組み合わせが選択される場合、上記比率パラメータに基づいて第１及び第２制御信号ＶＣ１、ＶＣ２に変更されることができる。

図５は本発明の一実施形態による第１ＥＴバイアス電流の生成原理を説明するための図である。

図１から図５を参照すると、ＥＴ電流バイアス回路１００の第１ＥＴバイアス電流が、該当バンドの該当電力モードで４００μＡの平均電流を必要とすると、第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１が平均４００μＡに維持される状態で第１制御信号ＶＣ１と第２制御信号ＶＣ２を可変することで、ＥＴ電流Ｉ＿ＥＴの平均電流Ｉ＿ＥＴ＿ＡＶｅｒを２００μＡに、ＤＣ電流Ｉ＿ＤＣを２００μＡに調節することができる。

これにより、上記ＥＴ電流Ｉ＿ＥＴの平均電流Ｉ＿ＥＴ＿ＡＶｅｒの２００μＡとＤＣ電流Ｉ＿ＤＣの２００μＡが合算され、第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１が４００μＡになることができる。

図６は本発明の一実施形態による電力増幅装置の一例示図である。

図６を参照すると、上記電力増幅回路３００は、実施形態に従って、一つの電力増幅回路を含むことができ、複数の第１〜第ｎ電力増幅器３００−１〜３００−ｎ（ｎは２以上の自然数）を含むことができる。

上記一つの電力増幅回路、または複数の第１〜第ｎ電力増幅器３００−１〜３００−ｎのそれぞれは、電力増幅器３１０と、バッファードバイアス回路３３０と、を含むことができる。

上記電力増幅器３１０は、上記バイポーラ接合トランジスター（ＢＪＴ）を含み、入力端子ＩＮを介した入力信号を増幅して出力端子ＯＵＴを介して提供することができる。

上記バッファードバイアス回路３３０は、上記第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１を増幅して第２ＥＴバイアス電流Ｉｂｉａｓ_ＥＴ２を生成し、上記第２ＥＴバイアス電流Ｉｂｉａｓ_ＥＴ２を上記バイポーラ接合トランジスター（ＢＪＴ）のベースに供給して、上記電力増幅回路３００の振幅変調−位相変調（ＡＭ−ＰＭ）歪を低減することができる。

一例として、上記バッファードバイアス回路３３０は、約１１０倍程度の電流利得を有する場合、上記マイクロアンペア（μＡ）レベルの第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１をミリアンペア（ｍＡ）レベルの第２ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ２に増幅することができる。

また、上記ＥＴ電流バイアス回路１００は、上記第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１を上記電力増幅回路３００のベースに供給することで、上記電力増幅回路３００の振幅変調−位相変調（ＡＭ−ＰＭ）歪を低減することができる。

図６において、Ｃ３００は直流ブロッキング用キャパシターであり、Ｌ３００は電源ノイズ遮断用インダクターである。

図７は本発明の一実施形態による電力増幅装置の他の例示図である。

図７を参照すると、上記電力増幅装置は、ＥＴ回路２００−ＥＴをさらに含むことができる。

上記ＥＴ回路２００−ＥＴは、上記ＥＴ電圧ＶＥＴを追従（ｔｒａｃｋｉｎｇ）する上記電源電圧ＶＣＣを生成し、上記電力増幅回路３００に供給することができる。

上記ＥＴ電流バイアス回路１００は、入力信号Ｓｉｎのエンベロープに対応するＥＴ電圧ＶＥＴを用いて第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１を生成することができる。

上記電力増幅回路３００は、上記第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１によって電流バイアスされ、入力信号Ｓｉｎを増幅することができる。

図８は本発明の一実施形態による電力増幅装置のさらに他の例示図である。

図８を参照すると、上記電力増幅装置は、図６の構造に加えて、ＥＴ回路２００−ＥＴをさらに含むことができ、上記ＥＴ回路２００−ＥＴは入力信号のエンベロープに対応するＥＴ電圧ＶＥＴを上記電力増幅回路３００に電源電圧ＶＣＣとして供給することができる。

一例として、上記ＥＴ電流バイアス回路１００は、上記ＥＴ回路２００−ＥＴからの電源電圧ＶＣＣの供給を上記ＥＴ電圧ＶＥＴとして受けることができる。

図９は本発明の一実施形態による電力増幅装置のさらに他の例示図である。

図９を参照すると、上記電力増幅装置は、図７の構造に加えて、エンベロープ検出回路５０をさらに含むことができる。上記エンベロープ検出回路５０は、入力信号のエンベロープに対応するＥＴ電圧ＶＥＴを検出することができ、上記ＥＴ電圧ＶＥＴは上記ＥＴ電流バイアス回路１００に供給される。

これにより、上記ＥＴ電流バイアス回路１００は、上記エンベロープ検出回路５０から上記ＥＴ電圧ＶＥＴの供給を受けることができる。

図１０は本発明の一実施形態による電力増幅装置のさらに他の例示図であり、図１１は本発明の一実施形態による電力増幅装置のさらに他の例示図である。

図１０を参照すると、上記電力増幅装置はＡＰＴ回路２００−ＡＰＴをさらに含むことができる。上記ＡＰＴ回路２００−ＡＰＴは、上記ＥＴ電圧ＶＥＴの平均電圧を追従（ｔｒａｃｋｉｎｇ）する上記電源電圧ＶＣＣを生成し、上記電力増幅回路３００に供給することができる。

図１１を参照すると、上記電力増幅装置はエンベロープ検出回路５０及びＡＰＴ回路２００−ＡＰＴを含むことができる。

上記エンベロープ検出回路５０は上記ＥＴ電圧ＶＥＴを検出することができる。上記ＡＰＴ回路２００−ＡＰＴは、上記ＥＴ電圧ＶＥＴの平均電圧を追従（ｔｒａｃｋｉｎｇ）する上記電源電圧ＶＣＣを生成し、上記電力増幅回路３００に供給することができる。

上記ＥＴ電流バイアス回路１００は、上記ＥＴ電流Ｉ＿ＥＴを生成するために、上記エンベロープ検出回路５０から上記ＥＴ電圧ＶＥＴの供給を受けることができる。

図１２は本発明の一実施形態による電力増幅回路の一例示図である。

図１２を参照すると、上記バッファードバイアス回路３３０は、電流バイアス回路３３１と、電流増幅器３３３と、を含むことができる。

図１３は本発明の一実施形態による電力増幅回路の一例示図である。

図１３を参照すると、上記バッファードバイアス回路３３０は、電流バイアス回路３３１と、電流増幅器３３３と、バラスト抵抗Ｒ３３０と、を含むことができる。

図１２及び図１３を参照すると、一つまたは二つ以上の実施形態に従って、上記バッファードバイアス回路３３０は、該当電力増幅回路の動作特性によって、バラスト抵抗Ｒ３３０を含まなくてもよく、バラスト抵抗Ｒ３３０を含んでもよい。一例として、該当電力増幅回路の出力電力を相対的に高めなければならない場合には、上記バッファードバイアス回路３３０はバラスト抵抗Ｒ３３０を含まなくてもよい。

上記電流バイアス回路３３１は、一つの実施形態に従って、上記ＥＴ電流バイアス回路１００の出力端と接地との間に接続されることができる。一例として、上記電流バイアス回路３３１は、２個の抵抗Ｒ３１、Ｒ３２を含んで電圧分配バイアス回路からなることができる。

上記電流増幅器３３３は、上記電流バイアス回路３３１により電流バイアスされ、上記第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１を増幅して上記第２ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ２を生成することができる。一例として、上記電流増幅器３３３は、基準電圧ＶＲＥＦの供給を受けるコレクター、接地で連結されたエミッター、及び上記電流バイアス回路３３１に連結されたベースを有するバイポーラ接合トランジスター（ＢＪＴ）Ｑ３３０を含むことができる。

上記バラスト抵抗Ｒ３３０は、上記第２ＥＴバイアス電流Ｉｂｉａｓ_ＥＴ２を出力する出力端に接続されており、上記バラスト抵抗Ｒ３３０の抵抗値に応じて、バイポーラ接合トランジスター（ＢＪＴ）Ｑ３３０のベース−エミッター電圧ＶＢＥが調節されることができる。したがって、バラスト抵抗Ｒ３３０の抵抗値を適切に設定すると、上記電力増幅回路３００の振幅変調−位相変調（ＡＭ−ＰＭ）歪を低減することができる。

上記バラスト抵抗Ｒ３３０は、上記入力信号の周波数バンドで上記振幅変調−位相変調（ＡＭ−ＰＭ）歪を低減するように、上記比率パラメータＲＴ−ＰＡに基づいて設定された抵抗値を有することができる。

また、上記電力増幅回路３００に含まれた電力増幅器３１０は、ベースに上記第２ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ２の供給を受けるバイポーラ接合トランジスター（ＢＪＴ）Ｑ３００を含む。

上記バイポーラ接合トランジスター（ＢＪＴ）Ｑ３００のコレクターはコイルＬ３００を介して電源電圧ＶＣＣの供給を受け、信号入力端ＩＮに接続されたＤＣ遮断用キャパシターＣ３００を介して入力信号の入力を受ける。

一方、図１、図３及び図１３を参照すると、上記バイアス電流生成部１５０は、上記ＤＣ電流Ｉ＿ＤＣとＥＴ電流Ｉ＿ＥＴを加算または減算して上記第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１を生成することができる。

例えば、バラスト抵抗Ｒ３３０が相対的に小さくて入力信号の振幅が大きくなるにつれて電力増幅回路のベース電圧に対してＤＣブースティング（ｂｏｏｓｔｉｎｇ）が発生すると、バイアス電流生成部１５０は減算機能を遂行することができ、反対にバラスト抵抗Ｒ３３０が相対的に大きくて入力信号の振幅が大きくなるにつれて電力増幅回路のベース電圧値が小さくなると、バイアス電流生成部１５０は加算機能を遂行することができる。

その一方で、図３、図４及び図１３を参照すると、バラスト抵抗Ｒ３３０、動作する電力増幅器、動作する電力増幅器の電力モード（ｐｏｗｅｒ ｍｏｄｅ）、動作する電力増幅器の周波数バンドによって互いに区別される第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１が必要であり、実質的に最適点で動作するようにするためには、第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１を決められた値に固定し、第１及び第２制御信号ＶＣ１、ＶＣ２を用いてＥＴ電流バイアス回路１００を制御することで、第１ＥＴバイアス電流のＤＣ電流と実質的にＥＴ電流の比率を最適に調節することができる。

その後、第１及び第２制御信号ＶＣ１、ＶＣ２の値は該当レジスターに格納することができ、動作する電力増幅器、動作する電力増幅器の電力モード（ｐｏｗｅｒ ｍｏｄｅ）、動作する電力増幅器の周波数バンドが選択される際に、上記比率パラメータに基づいて変更されることができる。

一方、上記バッファードバイアス回路３３０による２次歪（Ｓｅｃｏｎｄ ｏｒｄｅｒ ｄｉｓｔｏｒｔｉｏｎ）成分によって電力増幅器３１０のベース電圧が増加するが、バラスト抵抗Ｒ３３０を追加することで、抵抗値に応じて電力増幅器３１０のベース電圧が調節されることができる。バラスト抵抗Ｒ３３０の抵抗値が高いと、電力増幅器３１０のベース電圧の変化が低くなり、電力増幅器３１０のベース−コレクターキャパシタンスＣｃｂの変化が低くなるため、ＡＭ−ＰＭ歪（ｄｉｓｔｏｒｔｉｏｎ）が低くなることができる。

図１４は本発明の一実施形態によるバッファードバイアス回路の一例示図である。

図１４を参照すると、上記電流バイアス回路３３１は、第１バイアス抵抗Ｒ３１と、温度補償回路３３１−ＴＣと、を含むことができる。

上記第１バイアス抵抗Ｒ３１は、上記ＥＴ電流バイアス回路１００の出力端と上記電流増幅器３３３のベースとの間に接続されることができる。

上記温度補償回路３３１−ＴＣは、電流増幅器３３３のベースと接地との間に接続され、温度補償を行うために、温度によって可変される抵抗値を有する。

この場合、上記第１バイアス抵抗Ｒ３１の抵抗値と上記温度補償回路３３１−ＴＣの抵抗値に応じて、上記温度補償回路３３１−ＴＣにかかる電圧が決定され、この電圧に応じてバイアス電流が決定されることができる。

図１５は本発明の一実施形態によるバッファードバイアス回路の他の例示図である。

図１５を参照すると、上記温度補償回路３３１−ＴＣは、上記電流増幅器３３３のベースと接地との間に直列に接続される少なくとも２個のダイオード接続トランジスターＱ３１、Ｑ３２を含むことができる。ここで、上記ダイオード接続トランジスターＱ３１、Ｑ３２は、温度による抵抗値を有するため、温度補償を行うことができる。

図１６は本発明の一実施形態によるバッファードバイアス回路のさらに他の例示図である。

図１６を参照すると、上記温度補償回路３３１−ＴＣは、上記電流増幅器３３３のベースと接地との間に直列に接続される少なくとも２個のダイオードＤ３１、Ｄ３２を含むことができる。ここで、上記２個のダイオードＤ３１、Ｄ３２は、温度による抵抗値を有するため、温度補償を行うことができる。

上記電流増幅器３３３は、上記第２ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ２を出力する出力端に熱暴走を防止するための抵抗Ｒ３３０を含むことができる。

上記第１電流源回路１１０が第１制御信号ＶＣ１に応じてＤＣ電流Ｉ＿ＤＣを調節する例示が図１７に示されているが、これに限定されず、第１制御信号ＶＣ１に応じてＤＣ電流Ｉ＿ＤＣを調節することができる回路であれば適用可能である。また、上記第２電流源回路１３０が第２制御信号ＶＣ２に応じてＥＴ電流Ｉ＿ＥＴを調節する例示が図１８に示されているが、これに限定されず、第２制御信号ＶＣ２に応じてＥＴ電流Ｉ＿ＥＴを調節することができる適切な回路であれば適用可能である。

図１７は本発明の一実施形態による第１電流源回路１１０の一例示図である。

図１７を参照すると、上記第１電流源回路１１０は、第１電流源１１１と、第１電流ミラー回路１１３と、を含むことができる。

上記第１電流源１１１は、第１演算増幅器Ａ１と、第１抵抗Ｒ１１と、第１ＭＯＳトランジスターＭ１１と、第２ＭＯＳトランジスターＭ１２と、を含むことができる。

上記第１演算増幅器Ａ１は、基準電圧ＶＲＥＦが入力される第１入力端と、上記第１抵抗Ｒ１１に連結された第２入力端と、上記第１ＭＯＳトランジスターＭ１１のゲートに連結された出力端と、を含む。

上記第１ＭＯＳトランジスターＭ１１は上記第１演算増幅器Ａ１の出力電圧に応じて内部電流を調節し、上記第２ＭＯＳトランジスターＭ１２は第１ＭＯＳトランジスターＭ１１にスタックされた構造からなることができる。

上記第１演算増幅器Ａ１により基準電圧ＶＲＥＦが上記第１抵抗Ｒ１１の両端にかかる。これにより、上記基準電圧ＶＲＥＦと第１抵抗Ｒ１１の抵抗値に応じて内部電流が生成され、上記第２ＭＯＳトランジスターＭ１２及び第１ＭＯＳトランジスターＭ１１を介して流れる。

上記第１電流ミラー回路１１３は、上記第２ＭＯＳトランジスターＭ１２のベースに並列に共通接続されたゲートを有し、電流ミラーリングを行う複数のＭＯＳトランジスターＭ１−１〜Ｍ１−Ｎと、上記複数のＭＯＳトランジスターＭ１−１〜Ｍ１−Ｎと出力端との間に接続された複数のスイッチ素子ＳＷ１−１〜ＳＷ１−Ｎと、を含むことができる。

ここで、上記複数のＭＯＳトランジスターＭ１−１〜Ｍ１−Ｎのそれぞれは、上記第２ＭＯＳトランジスターＭ１２のサイズとの比率に応じて内部電流がミラーリングされた電流を提供することができる。

上記複数のスイッチ素子ＳＷ１−１〜ＳＷ１−Ｎのそれぞれは、上記第１制御信号ＶＣ１の該当信号に応じてオン状態またはオフ状態となり、オン状態になると、上記複数のＭＯＳトランジスターＭ１−１〜Ｍ１−Ｎのそれぞれによってミラーリングされた電流を選択する。その後、選択されたミラーリング電流が合算されてＤＣ電流Ｉ＿ＤＣが生成されることができる。

これにより、上記ＤＣ電流Ｉ＿ＤＣは、複数のＭＯＳトランジスターＭ１−１〜Ｍ１−Ｎのうち第１制御信号ＶＣ１に応じてオン状態となったトランジスターの個数に応じて、その電流値が決定されることができる。

図１８は本発明の一実施形態による第２電流源回路１３０の一例示図である。

図１８を参照すると、上記第２電流源回路１３０は、第２電流源１３１と、第２電流ミラー回路１３３と、を含むことができる。

上記第２電流源１３１は、第２演算増幅器Ａ２と、第２抵抗Ｒ２１と、第３ＭＯＳトランジスターＭ２１と、第４ＭＯＳトランジスターＭ２２と、を含むことができる。

上記第２演算増幅器Ａ２は、ＥＴ電圧ＶＥＴが入力される第１入力端と、上記第２抵抗Ｒ２１に連結された第２入力端と、上記第３ＭＯＳトランジスターＭ２１のゲートに連結された出力端と、を含む。

上記第３ＭＯＳトランジスターＭ２１は上記第２演算増幅器Ａ２の出力電圧に応じて内部電流を調節し、上記第４ＭＯＳトランジスターＭ２２は第３ＭＯＳトランジスターＭ２１にスタックされた構造からなることができる。

上記第２演算増幅器Ａ２によりＥＴ電圧ＶＥＴが上記第２抵抗Ｒ２１の両端にかかる。これにより、上記ＥＴ電圧ＶＥＴと第２抵抗Ｒ２１の抵抗値に応じて内部電流が生成され、上記第４ＭＯＳトランジスターＭ２２及び第３ＭＯＳトランジスターＭ２１を介して流れる。

上記第２電流ミラー回路１３３は、上記第４ＭＯＳトランジスターＭ２２のベースに並列に共通接続されたゲートを有し、電流ミラーリングを行う複数のＭＯＳトランジスターＭ２−１〜Ｍ２−Ｎと、上記複数のＭＯＳトランジスターＭ２−１〜Ｍ２−Ｎと出力端との間に接続された複数のスイッチ素子ＳＷ２−１〜ＳＷ２−Ｎと、を含むことができる。

ここで、上記複数のＭＯＳトランジスターＭ２−１〜Ｍ２−Ｎのそれぞれは、上記第４ＭＯＳトランジスターＭ２２のサイズとの比率に応じて内部電流がミラーリングされた電流を提供することができる。

上記複数のスイッチ素子ＳＷ２−１〜ＳＷ２−Ｎのそれぞれは、上記第２制御信号ＶＣ２の該当信号に応じてオン状態またはオフ状態となり、オン状態になると、上記複数のＭＯＳトランジスターＭ２−１〜Ｍ２−Ｎのそれぞれによってミラーリングされた電流を選択する。その後、選択されたミラーリング電流が合算されてＥＴ電流Ｉ＿ＥＴが生成されることができる。

これにより、上記ＥＴ電流Ｉ＿ＥＴは複数のＭＯＳトランジスターＭ２−１〜Ｍ２−Ｎのうち第２制御信号ＶＣ２に応じてオン状態となったトランジスターの個数に応じて、その電流値が決定されることができる。

図１９は本発明の一実施形態による入力信号の大きさによるベース−エミッター直流電圧の変化の例示図であり、図２０は、本発明の一実施形態による入力信号において、振幅が大きい信号部分と振幅が小さい信号部分の例示図である。

図１３及び図１９を参照すると、入力信号の大きさが増加するにつれて、図１３のバッファードバイアス回路３３０に含まれたバイポーラ接合トランジスター（ＢＪＴ）Ｑ３３０による２次歪（Ｓｅｃｏｎｄ ｏｒｄｅｒ ｄｉｓｔｏｒｔｉｏｎ）成分により、電力増幅器３１０のベース電圧が増加する。このような現象をＤＣブースティング（ｂｏｏｓｔｉｎｇ）と言う。

この際、バラスト抵抗Ｒ３３０を追加すると、バラスト抵抗Ｒ３３０の抵抗値によってＤＣブースティング（ｂｏｏｓｔｉｎｇ）の程度が変わるようにすることができる。例えば、バラスト抵抗Ｒ３３０がない時には、ピン（Ｐｉｎ）が増加するほど電力増幅器３１０のベース電圧が増加する。一例として、バラスト抵抗Ｒ３３０が１００オームであると、入力信号の大きさが大きくなるほど電力増幅器３１０のベース電圧値が減少する。そして、バラスト抵抗Ｒ３３０が０〜１００オームの間の値を有する時には、電力増幅器３１０のベース電圧値が中間値になることができる。

図２０を参照すると、従来の電力増幅器のベース電圧は、電力の大きい部分及び電力の小さい部分を含んでおり、従来の電力増幅器が動作する条件（例えば、周波数バンド、電力モード）下でバラスト抵抗Ｒ３３０の抵抗値を大きく設定すると、入力信号の電力が大きくなった際にベース電圧が減少し得る。この際、ＥＴ電流Ｉ＿ＥＴの平均電流とＤＣ電流Ｉ＿ＤＣとの比率が適切となるように第１ＥＴバイアス電流を供給すると、図２０のようにベース電圧の変化量を減らすことができる。

一例として、バラスト抵抗Ｒ３３０を適切に設計すると、ベース電圧の変化量を最小化することもできるが、全ての動作条件下（全ての周波数バンドと全ての電力モード）でこれを満たすことはできないため、各条件に応じた第１ＥＴバイアス電流が必要であり、各条件に応じて第１ＥＴバイアス電流を構成するＥＴ電流Ｉ＿ＥＴの平均電流Ｉ＿ＥＴ＿ＡＶｅｒと上記ＤＣ電流Ｉ＿ＤＣとの比率を調節する必要がある。

したがって、バラスト抵抗Ｒ３３０は、中間程度のバンドで適切な値に設計し、その後、動作条件に応じて第１ＥＴバイアス電流のＥＴ電流Ｉ＿ＥＴの平均電流と上記ＤＣ電流Ｉ＿ＤＣとの比率を調節することで、該当電力増幅器に最適化することができる。

図２１は電力増幅装置の振幅変調−位相変調（ＡＭ−ＰＭ）歪の概念を説明するための図である。

図２１を参照すると、入力信号の電圧レベルに応じて、電力増幅装置に含まれたバイポーラ接合トランジスター（ＢＪＴ）のベース−エミッター直流電圧ＶＢＥ（ＤＣ）が変化し、これにより、バイポーラ接合トランジスター（ＢＪＴ）のコレクター−ベース（Ｃ−Ｂ）間のＰＮ接合ダイオードによるコレクター−ベースキャパシタンスＣｃｂが変化して、ベース−コレクター間の位相差が生じ、その結果、ＡＭ−ＰＭ歪が発生し得る。

ここで、上記ＡＭ−ＰＭ歪とは、バイポーラ接合トランジスター（ＢＪＴ）のベース−エミッター直流電圧ＶＢＥ（ＤＣ）の変化量が増加すると、バイポーラ接合トランジスター（ＢＪＴ）のコレクター−ベースキャパシタンスＣｃｂの変化量が増加し、これによって発生するバイポーラ接合トランジスター（ＢＪＴ）のベース−コレクター間の位相差により発生する歪を意味する。

図２０及び図２１を参照すると、上記電力増幅回路のベースに供給されるバイアス電流が固定値であると、上述のようなＡＭ−ＰＭ歪が発生するが、本発明の一実施形態によると、エンベロープトラッキング（ＥＴ）バイアス電流を電力増幅回路のベースに供給して、入力信号の電力が大きい部分の場合には電力増幅回路のベース−エミッター直流電圧が減少される変動を防止し、反対に、入力信号の電力が小さい部分の場合には電力増幅回路のベース−エミッター直流電圧が上昇される変動を防止することで、入力信号及び電源電圧ＶＣＣの変動の際にも上記電力増幅回路のベース−エミッター直流電圧の変動を低減することができる。これにより、ＡＭ−ＰＭ歪を低減することができ、ＡＣＰＲを改善することができる。

図２２は、本発明の一実施形態によるバイアス電流によるベース−エミッター直流電圧の変化を説明するための図である。

図２２には、固定電流バイアスＩｂｉａｓ−ｆｉｘｅｄによるベース−エミッター直流電圧ＶＢＥ（ＤＣ）（従来）と第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１によるベース−エミッター直流電圧ＶＢＥ（ＤＣ）（本発明）が時間ｕｓによって示されている。

図２１及び図２２を参照すると、図１９において、ＶＢＥ（ＤＣ）（従来）が入力信号の大きさによって変化する程度が大きいと、図２０において、キャパシタンスＣｃｂ（ＢＪＴで物理的に生成された寄生接合キャパシター（ｐａｒａｓｉｔｉｃ ｊｕｎｃｔｉｏｎ ｃａｐａｃｉｔｏｒ））の変化量も大きくなる。このようなキャパシタンスＣｃｂの変化は、入力信号による位相（ｐｈａｓｅ）の変化を引き起こし、ＡＭ−ＰＭ歪を大きくする。これと異なって、図２２において、本発明のＶＢＥ（ＤＣ）変化量を見ると、従来の構造に比べて低減していることが分かる。このことから、キャパシタンスＣｃｂの変化を減らすことで、ＡＭ−ＰＭ歪を低減することができることが分かる。

一例として、第１ＥＴバイアス電流のＥＴ電流Ｉ＿ＥＴの平均電流と上記ＤＣ電流Ｉ＿ＤＣとの比率が必要以上に高いと、入力信号が大きい際にＶＢＥ（ＤＣ）が増加し得る。この場合にも、キャパシタンスＣｃｂの変化量が増加して、ＡＭ−ＰＭ歪を増加させる。したがって、第１ＥＴバイアス電流のＥＴ電流Ｉ＿ＥＴの平均電流と上記ＤＣ電流Ｉ＿ＤＣとの適切な比率で印加されることができる。

これにより、第１ＥＴバイアス電流Ｉｂｉａｓ＿ＥＴ１（本発明）によるベース−エミッター直流電圧ＶＢＥ（ＤＣ）の変動量が、固定電流バイアスＩｂｉａｓ−ｆｉｘｅｄによるベース−エミッター直流電圧ＶＢＥ（ＤＣ）（従来）の変動量より減少したことが分かる。

図２３は、本発明の一実施形態による振幅変調−位相変調（ＡＭ−ＰＭ）歪のシミュレーションの一例示図である。

図２３において、Ｇ１１は従来の固定バイアス電流によるＡＭ−ＰＭ歪を示すグラフであり、Ｇ１２は本発明の一実施形態によるＥＴバイアス電流によるＡＭ−ＰＭ歪を示すグラフである。ここで、横軸は出力電力であり、縦軸は入力−出力間の位相変化であって、位相変化は小さいほど好ましい。

図２３のＧ１１及びＧ１２を参照すると、本発明の一実施形態による第１ＥＴバイアス電流による位相変化（−５〜＋５）が、従来の固定バイアス電流による位相変化（−１０〜＋１０）に比べて減少したことが分かる。

図２４は、本発明の一実施形態によるＡＣＰＲ（隣接チャネル電力比＝自己チャネル信号電力／隣接チャネル信号電力）のシミュレーション結果を示すグラフである。

図２４において、Ｇ２１は従来の固定バイアス電流によるＡＣＰＲを示すグラフであり、Ｇ２２は本発明の一実施形態によるＥＴバイアス電流によるＡＣＰＲを示すグラフである。ここで、横軸は周波数であり、縦軸は出力電力である。

図２４のＧ２１及びＧ２２を参照すると、本発明の一実施形態によるＥＴバイアス電流によるＡＣＰＲが、従来の固定バイアス電流によるＡＣＰＲに比べて、上側チャネル（Ｕｐｐｅｒ ｃｈａｎｎｅｌ）は７ｄＢ程度、下側チャネル（Ｌｏｗｅｒ Ｃｈａｎｎｅｌ）は４ｄＢ程度改善されたことを確認することができる。

図２５の（ａ）〜（ｉ）は、本発明の一実施形態による、ＥＴ電流Ｉ＿ＥＴとＤＣ電流Ｉ＿ＤＣの比率による振幅変調−位相変調（ＡＭ−ＰＭ）歪のシミュレーションの例示図である。図２５の（ａ）〜（ｉ）のグラフは、バラスト抵抗Ｒ３３０が１００オームである場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪のシミュレーションの例示図であって、横軸は出力電力（Ｐｏｕｔ［ｄＢｍ］）であり、縦軸は入力−出力間の位相変化であって、位相変化は小さいほど好ましい。

図２５の（ａ）はＥＴ電流Ｉ＿ＥＴとＤＣ電流Ｉ＿ＤＣの比率が８０％及び２０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪を示すグラフであり、図２５の（ｂ）はＥＴ電流Ｉ＿ＥＴとＤＣ電流Ｉ＿ＤＣの比率が７０％及び３０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪を示すグラフであり、図２５の（ｃ）はＥＴ電流Ｉ＿ＥＴとＤＣ電流Ｉ＿ＤＣの比率が６０％及び４０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪を示すグラフであり、図２５の（ｄ）はＥＴ電流Ｉ＿ＥＴとＤＣ電流Ｉ＿ＤＣの比率が５０％及び５０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪を示すグラフであり、図２５の（ｅ）はＥＴ電流Ｉ＿ＥＴとＤＣ電流Ｉ＿ＤＣの比率が４０％及び６０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪を示すグラフであり、図２５の（ｆ）はＥＴ電流Ｉ＿ＥＴとＤＣ電流Ｉ＿ＤＣの比率が３０％及び７０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪を示すグラフであり、図２５の（ｇ）はＥＴ電流Ｉ＿ＥＴとＤＣ電流Ｉ＿ＤＣの比率が２０％及び８０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪を示すグラフであり、図２５の（ｈ）はＥＴ電流Ｉ＿ＥＴとＤＣ電流Ｉ＿ＤＣの比率が１０％及び９０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪を示すグラフであり、図２５の（ｉ）はＥＴ電流Ｉ＿ＥＴとＤＣ電流Ｉ＿ＤＣの比率が０％及び１００％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪を示すグラフである。ここで、横軸は出力電力であり、縦軸は入力−出力間の位相差である。

図２５の（ａ）〜（ｉ）において、Ｇ１１は従来の固定バイアス電流によるＡＭ−ＰＭ歪を示すグラフであり、Ｇ１２は本発明の一実施形態によるＥＴバイアス電流によるＡＭ−ＰＭ歪を示すグラフである。

図２５の（ａ）〜（ｉ）のＧ１１及びＧ１２を参照すると、位相差が０度に近いほど好ましい。図２５の（ｉ）を見ると、第１ＥＴバイアス電流のＥＴ電流に０％を適用した際には、従来の構造と同様のＡＭ−ＰＭ歪の結果が得られる。

図１の第１及び第２制御信号ＶＣ１、ＶＣ２を用いて、第１ＥＴバイアス電流のＥＴ電流の比率を１０％増加させ、ＤＣ電流の比率を１０％減少させて９０％とすると、図２５の（ｉ）から図２５の（ｈ）で、ＡＭ−ＰＭ歪が僅かに低減することが分かる。

同一の方法により、全体平均電流量は一定に維持した状態で、第１制御信号ＶＣ１と第２制御信号ＶＣ２を調節してＥＴ電流とＤＣ電流の比率を調節すると、図２５の（ｉ）から図２５の（ａ）まで変化させることができる。

図２５の（ａ）〜（ｉ）のうち、図２５の（ｅ）または図２５の（ｆ）あたりで、ＡＭ−ＰＭ歪が最小化されることを確認することができる。すなわち、本発明の実施形態で示される電力増幅器の場合、ＥＴ電流の比率が約３０〜４０％程度である際に、ＡＭ−ＰＭ歪が最小化されることが分かる。

上述のような本発明の実施形態によると、ＲＦ信号の電力が大きい部分は、ＶＣＣ（電源電圧）が上がり、ベース−エミッター直流電圧は反対に下がることになり、この場合、ＡＭ−ＰＭ歪の発生を防止するために、第１ＥＴバイアス電流の比率を調節することで、ベース−エミッター直流電圧が下がることを低減することができる。

反対に、ＲＦ信号の電力が小さい部分は、ＶＣＣ（電源電圧）が下がり、ベース−エミッター直流電圧は反対に上がることになり、この場合、ＥＴバイアス電流の値を減少させることで、ベース−エミッター直流電圧が上がることを低減することができる。

その結果、電源電圧ＶＣＣの変動によるベース−エミッター直流電圧の変動を最小化してＡＭ−ＰＭ歪を低減することができ、ＡＣＰＲを改善することができる。

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１００ ＥＴ電流バイアス回路
１１０ 第１電流源回路
１３０ 第２電流源回路
１５０ バイアス電流生成部
３００ 電力増幅回路
３１０ 電力増幅器
３３０ バッファードバイアス回路
３３１ 電流バイアス回路
３３３ 電流増幅器
ＶＥＴ ＥＴ電圧
Ｉｂｉａｓ＿ＥＴ１ 第１ＥＴバイアス電流
Ｉｂｉａｓ＿ＥＴ２ 第２ＥＴバイアス電流
ＶＲＥＦ 基準電圧
ＶＥＴ ＥＴ電圧

Claims (32)

1. 基準電圧に基づいたＤＣ電流、及び入力信号のエンベロープに対応するＥＴ（Ｅｎｖｅｌｏｐｅ−Ｔｒａｃｋｉｎｇ）電圧に基づいたＥＴ電流を演算することで、第１ＥＴバイアス電流を生成するＥＴ電流バイアス回路と、
   前記第１ＥＴバイアス電流及び電源電圧の供給を受けて前記入力信号を増幅するように、バイポーラ接合トランジスターを有する電力増幅回路と、を含み、
   前記ＥＴ電流バイアス回路は、予め決められた比率パラメータに基づいて前記ＥＴ電流の平均電流と前記ＤＣ電流との比率を調節し、前記第１ＥＴバイアス電流の平均電流を一定に制御する、電力増幅装置。
2. 前記比率パラメータに基づいて第１制御信号及び第２制御信号を生成し、前記ＥＴ電流バイアス回路に提供する制御回路をさらに含む、請求項１に記載の電力増幅装置。
3. 前記制御回路は、該当電力増幅回路の動作特性に応じて決定された前記比率パラメータを含む、請求項２に記載の電力増幅装置。
4. 前記動作特性は、周波数バンド、利得、出力電力、バンド幅、及び電力モードのうち少なくとも一つまたは二つ以上の組み合わせである、請求項３に記載の電力増幅装置。
5. 前記電力増幅回路は、複数の周波数バンドをカバーし、
   前記制御回路は、前記複数の周波数バンドのそれぞれに対応する複数の前記比率パラメータを含む、請求項３または４に記載の電力増幅装置。
6. 前記ＥＴ電流バイアス回路は、
   前記第１制御信号に応じて前記ＤＣ電流の値を調節する第１電流源回路と、
   前記第２制御信号に応じて前記ＥＴ電流の値を調節する第２電流源回路と、
   前記ＤＣ電流とＥＴ電流を演算して前記第１ＥＴバイアス電流を生成し、前記バイポーラ接合トランジスターのベースに供給するバイアス電流生成部と、を含む、請求項２から５の何れか一項に記載の電力増幅装置。
7. 前記バイアス電流生成部は、前記第１電流源回路の出力ノードと前記第２電流源回路の出力ノードに接続され、前記ＤＣ電流とＥＴ電流を合算して前記第１ＥＴバイアス電流を生成する、請求項６に記載の電力増幅装置。
8. 前記電力増幅回路は、
   前記バイポーラ接合トランジスターを含み、入力端子を介した入力信号を増幅する電力増幅器と、
   前記第１ＥＴバイアス電流を用いて第２ＥＴバイアス電流を生成し、前記第２ＥＴバイアス電流を前記バイポーラ接合トランジスターのベースに供給するバッファードバイアス回路と、を含む、請求項１から７のいずれか一項に記載の電力増幅装置。
9. 前記ＥＴ電圧を追従する前記電源電圧を生成し、前記電力増幅回路に供給するＥＴ回路をさらに含み、
   前記ＥＴ電流バイアス回路は、前記ＥＴ電流を生成するために前記ＥＴ回路から前記電源電圧の供給を受ける、請求項１から８のいずれか一項に記載の電力増幅装置。
10. 前記ＥＴ電圧を検出するエンベロープ検出回路をさらに含み、
    前記ＥＴ電流バイアス回路は、前記ＥＴ電流を生成するために前記エンベロープ検出回路から前記ＥＴ電圧の供給を受ける、請求項１から９のいずれか一項に記載の電力増幅装置。
11. 前記ＥＴ電圧を検出するエンベロープ検出回路と、
    前記ＥＴ電圧の平均電圧を追従する前記電源電圧を生成し、前記電力増幅回路に供給するＡＰＴ回路と、をさらに含み、
    前記ＥＴ電流バイアス回路は、前記ＥＴ電流を生成するために前記エンベロープ検出回路から前記ＥＴ電圧の供給を受ける、請求項１から９のいずれか一項に記載の電力増幅装置。
12. 前記バッファードバイアス回路は、
    前記ＥＴ電流バイアス回路の出力端と接地との間に接続された電流バイアス回路と、
    前記電流バイアス回路により電流バイアスされ、前記第１ＥＴバイアス電流を増幅して前記第２ＥＴバイアス電流を生成する電流増幅器と、
    前記第２ＥＴバイアス電流を出力する出力端に接続されたバラスト抵抗と、を含む、請求項８に記載の電力増幅装置。
13. 前記バラスト抵抗に応じて、前記電力増幅回路のベース電圧が調整される、請求項１２に記載の電力増幅装置。
14. 前記電流バイアス回路は、
    前記ＥＴ電流バイアス回路の出力端と前記電流増幅器のベースとの間に接続された第１バイアス抵抗と、
    前記電流増幅器のベースと接地との間に接続され、温度によって可変される抵抗値を有する温度補償回路と、を含む、請求項１２または１３に記載の電力増幅装置。
15. 前記温度補償回路は、
    前記電流増幅器のベースと接地との間に直列に接続される少なくとも２個のダイオード接続トランジスターを含む、請求項１４に記載の電力増幅装置。
16. 前記温度補償回路は、
    前記電流増幅器のベースと接地との間に直列に接続される少なくとも２個のダイオードを含む、請求項１４に記載の電力増幅装置。
17. 基準電圧に基づいたＤＣ電流、及び入力信号のエンベロープに対応するＥＴ（Ｅｎｖｅｌｏｐｅ−Ｔｒａｃｋｉｎｇ）電圧に基づいたＥＴ電流を演算することで、第１ＥＴバイアス電流を生成するＥＴ電流バイアス回路と、
    第１〜第ｎ電力増幅回路を含み、前記第１〜第ｎ電力増幅回路のそれぞれは、前記第１ＥＴバイアス電流及び電源電圧の供給を受けて前記入力信号を増幅するようにバイポーラ接合トランジスターを有する電力増幅回路と、を含み、
    前記ＥＴ電流バイアス回路は、予め決められた比率パラメータに基づいて前記ＥＴ電流の平均電流と前記ＤＣ電流との比率を調節し、前記第１ＥＴバイアス電流の平均電流を一定に制御する、電力増幅装置。
18. 前記比率パラメータに基づいて第１制御信号及び第２制御信号を生成し、前記ＥＴ電流バイアス回路に提供する制御回路をさらに含む、請求項１７に記載の電力増幅装置。
19. 前記制御回路は、前記第１〜第ｎ電力増幅回路のそれぞれの動作特性に応じて決められた前記比率パラメータを含む、請求項１８に記載の電力増幅装置。
20. 前記動作特性は、周波数バンド、利得、出力電力、バンド幅、及び電力モードのうち少なくとも一つまたは二つ以上の組み合わせである、請求項１９に記載の電力増幅装置。
21. 前記電力増幅回路は、複数の周波数バンドをカバーし、
    前記制御回路は、前記複数の周波数バンドのそれぞれに対応する複数の前記比率パラメータを含む、請求項１９または２０に記載の電力増幅装置。
22. 前記ＥＴ電流バイアス回路は、
    前記第１制御信号に応じて前記ＤＣ電流の値を調節する第１電流源回路と、
    前記第２制御信号に応じて前記ＥＴ電流の値を調節する第２電流源回路と、
    前記ＤＣ電流とＥＴ電流を演算して前記第１ＥＴバイアス電流を生成し、前記バイポーラ接合トランジスターのベースに供給するバイアス電流生成部と、を含む、請求項１８から２１の何れか一項に記載の電力増幅装置。
23. 前記バイアス電流生成部は、前記第１電流源回路の出力ノードと前記第２電流源回路の出力ノードに接続され、前記ＤＣ電流とＥＴ電流を合算して前記第１ＥＴバイアス電流を生成する、請求項２２に記載の電力増幅装置。
24. 前記第１〜第ｎ電力増幅回路のそれぞれは、
    前記バイポーラ接合トランジスターを含み、入力端子を介した入力信号を増幅する電力増幅器と、
    前記第１ＥＴバイアス電流を用いて第２ＥＴバイアス電流を生成し、前記第２ＥＴバイアス電流を前記バイポーラ接合トランジスターのベースに供給するバッファードバイアス回路と、を含む、請求項１７から２３のいずれか一項に記載の電力増幅装置。
25. 前記ＥＴ電圧を追従する前記電源電圧を生成し、前記電力増幅回路に供給するＥＴ回路をさらに含み、
    前記ＥＴ電流バイアス回路は、前記ＥＴ電流を生成するために前記ＥＴ回路から前記電源電圧の供給を受ける、請求項１７から２４のいずれか一項に記載の電力増幅装置。
26. 前記ＥＴ電圧を検出するエンベロープ検出回路をさらに含み、
    前記ＥＴ電流バイアス回路は、前記ＥＴ電流を生成するために前記エンベロープ検出回路から前記ＥＴ電圧の供給を受ける、請求項１７から２５のいずれか一項に記載の電力増幅装置。
27. 前記ＥＴ電圧を検出するエンベロープ検出回路と、
    前記ＥＴ電圧の平均電圧を追従する前記電源電圧を生成し、前記電力増幅回路に供給するＡＰＴ回路と、をさらに含み、
    前記ＥＴ電流バイアス回路は、前記ＥＴ電流を生成するために前記エンベロープ検出回路から前記ＥＴ電圧の供給を受ける、請求項１７から２５のいずれか一項に記載の電力増幅装置。
28. 前記バッファードバイアス回路は、
    前記ＥＴ電流バイアス回路の出力端と接地との間に接続された電流バイアス回路と、
    前記電流バイアス回路により電流バイアスされ、前記第１ＥＴバイアス電流を増幅して前記第２ＥＴバイアス電流を生成する電流増幅器と、
    前記第２ＥＴバイアス電流を出力する出力端に接続されたバラスト抵抗と、を含む、請求項２４に記載の電力増幅装置。
29. 前記バラスト抵抗に応じて、前記電力増幅回路のベース電圧が調整される、請求項２８に記載の電力増幅装置。
30. 前記電流バイアス回路は、
    前記ＥＴ電流バイアス回路の出力端と前記電流増幅器のベースとの間に接続された第１バイアス抵抗と、
    前記電流増幅器のベースと接地との間に接続され、温度によって可変される抵抗値を有する温度補償回路と、を含む、請求項２８または２９に記載の電力増幅装置。
31. 前記温度補償回路は、
    前記電流増幅器のベースと接地との間に直列に接続される少なくとも２個のダイオード接続トランジスターを含む、請求項３０に記載の電力増幅装置。
32. 前記温度補償回路は、
    前記電流増幅器のベースと接地との間に直列に接続される少なくとも２個のダイオードを含む、請求項３０に記載の電力増幅装置。