JP2008193264A - 電力増幅器、およびそれを備えた多段増幅回路 - Google Patents

電力増幅器、およびそれを備えた多段増幅回路 Download PDF

Info

Publication number
JP2008193264A
JP2008193264A JP2007023486A JP2007023486A JP2008193264A JP 2008193264 A JP2008193264 A JP 2008193264A JP 2007023486 A JP2007023486 A JP 2007023486A JP 2007023486 A JP2007023486 A JP 2007023486A JP 2008193264 A JP2008193264 A JP 2008193264A
Authority
JP
Japan
Prior art keywords
transistor
terminal
power amplifier
resistor
control input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007023486A
Other languages
English (en)
Other versions
JP4271708B2 (ja
Inventor
Masaaki Ishimaru
昌晃 石丸
Motoko Furukawa
元子 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007023486A priority Critical patent/JP4271708B2/ja
Priority to US12/010,592 priority patent/US7573336B2/en
Publication of JP2008193264A publication Critical patent/JP2008193264A/ja
Application granted granted Critical
Publication of JP4271708B2 publication Critical patent/JP4271708B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/04Modifications of control circuit to reduce distortion caused by control
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/18Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/318A matching circuit being used as coupling element between two amplifying stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/411Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/447Indexing scheme relating to amplifiers the amplifier being protected to temperature influence

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

【課題】電力増幅器の利得の温度依存性および制御入力電圧依存性を抑制することを可能とする。
【解決手段】電力増幅器1のバイアス回路22には、VBE依存型電圧源回路20とナガタ・カレントミラー回路21とが備えられている。このナガタ・カレントミラー回路21は、エミッタ端子が接地されていると共に、抵抗R3を介して制御入力端子17に接続されているベース端子が、抵抗R4を介してコレクタ端子と接続されているトランジスタTr5と、エミッタ端子が接地されていると共に、ベース端子がトランジスタTr5のコレクタ端子に接続され、コレクタ端子がトランジスタTr3のベース端子に接続されているトランジスタTr6とを備えている。これにより、電力増幅器の利得の温度特性と、電力増幅器の利得の制御入力電圧特性との両方を補償することができる。
【選択図】図1

Description

本発明は、電力増幅器の温度特性を補償するバイアス回路を備えた電力増幅器、およびそれを備えた多段増幅回路に関する。
従来より、信号などを増幅するための電力増幅器の増幅素子として、主としてバイポーラトランジスタが用いられている。例えば、この増幅素子として用いられるバイポーラトランジスタは、周囲温度が上昇すると、ベース−エミッタ間のオン電圧(VBE電圧)が低下する。このため、このバイポーラトランジスタは、周囲温度が増加すると、ベース端子に入力されるバイアス電圧が一定である場合にはコレクタ電流が増加するという温度特性を有する。
このような温度特性を補償し、電力増幅器の安定化を図るために、従来の電力増幅器では、電力増幅器の増幅素子へバイアス電圧を与えるバイアス回路に、温度補償回路として「VBE依存型電圧源回路」を用いている。なお、VBE依存型電圧源回路とは、この回路に備えられたトランジスタのVBE電圧に基づいて、出力電圧を発生させているものである。このVBE依存型電圧源回路を備えた電力増幅器は、例えば特許文献1に開示されている。
図24は、特許文献1に示される電力増幅器の概略構成を示す回路図である。電力増幅器100は、図24に示すように、増幅トランジスタTr101、入力整合回路102、出力整合回路103、抵抗R101およびバイアス回路110を備えている。増幅トランジスタTr101のベース端子は、入力整合回路102を介して、電力増幅器100の入力信号端子101に接続されており、増幅トランジスタTr101のコレクタ端子は、出力整合回路103を介して、電力増幅器100の出力信号端子104に接続されている。この構成により、電力増幅器100では、入力信号端子101から入力された高周波信号が入力整合回路102を経て増幅トランジスタTr101で増幅され、出力整合回路103を経て出力信号端子104から出力される。また、増幅トランジスタTr101のベース端子は、抵抗R101を介して、バイアス回路110に接続されており、増幅トランジスタTr101のコレクタ端子には、増幅トランジスタTr101にバイアス電圧を供給する電源端子105に接続されている。
バイアス回路110は、トランジスタTr102、Tr103、Tr104、Tr105と、抵抗R102、R103と、電源端子106、108と、制御入力端子107とを備えている。なお、トランジスタTr103、Tr104と抵抗R102、R103と制御入力端子107と電源端子108とによって、VBE依存型電圧源回路109が実現されている。
トランジスタTr102は、バイアス回路110に制御信号として入力される制御入力電圧に応じたバイアス電流を、増幅トランジスタTr101に供給する機能を有する。トランジスタTr102のエミッタ端子は、抵抗R101を介して、増幅トランジスタTr101のベース端子に接続されている。なお、抵抗R101は、増幅トランジスタTr101の熱暴走防止のための安定化抵抗(バラスト抵抗)である。また、トランジスタTr102のコレクタ端子は、電源端子106に接続されている。
トランジスタTr105は、上記バイアス電流の電流量を制御する機能を有する。これにより、電力増幅器100は、制御入力電圧の変動に対してコレクタ電流を安定させることが可能な場合がある。トランジスタTr105のコレクタ端子は、トランジスタTr102のエミッタ端子に接続されている。また、トランジスタTr105のエミッタ端子は接地されている。なお、トランジスタTr105は、バイアス回路110の構成によっては省かれることもある。
また、VBE依存型電圧源回路109は、制御入力電圧の変動に対する電力増幅器100のバイアス電流の感度を下げると共に、温度変化による増幅トランジスタTr101のコレクタ電流の変動を小さくする機能を有する。
具体的には、トランジスタTr103およびTr104は、2段積みにした構成となっており、電力増幅器100の温度特性を補償する機能を有している。トランジスタTr103のコレクタ端子とトランジスタTr104のベース端子とが接続されており、これら端子は、抵抗R102を介して制御入力端子107に接続されている。なお、電力増幅器100には、制御入力端子107を介して、外部回路(図示しない)からの制御信号として制御入力電圧が入力される。また、トランジスタTr103のベース端子とトランジスタTr104のエミッタ端子とが接続されており、これら端子は、トランジスタTr105のベース端子に接続されると共に、抵抗R103を介して接地されている。なお、トランジスタTr104のコレクタ端子は、電源端子108に接続されている。また、特許文献1では、電源端子106、108は、それぞれ同じ外部電源に接続されている。
この構成では、トランジスタTr103のVBE電圧とトランジスタTr104のVBE電圧との和、すなわちVBE電圧の約2倍となっている。そして、このトランジスタTr104のベース端子の電圧が、トランジスタTr102のベース端子の電圧として供給されている。増幅トランジスタTr101のコレクタ電流が一定であるためには、トランジスタTr102のベース端子に必要なバイアス電圧を温度上昇と共に減少させる必要がある。一方、VBE依存型電圧源回路109の出力電圧(上記VBE電圧の2倍)は、温度上昇と共に減少する傾向にある。このため、電力増幅器100は、温度によるコレクタ電流変動を抑制することができる。
また、特許文献2には、基準電流が増加するに従いミラー電流も増加するが、ある基準電流の時にピーク値を取り、それ以降はミラー電流が減少するという特性をもつナガタ・カレントミラー回路と呼ばれるカレントミラー回路を用いた基準電流回路が開示されている。特許文献2では、上述のナガタ・カレントミラー回路が基準電流回路に適用されることにより、回路規模を大きくすることなく、基準電圧回路への変更あるいは基準電圧回路との併用化を行うことを可能としている。
特開2002−009558号公報(2002年1月11日公開) 特開平7−200086号公報(1995年8月4日公開)
最近の携帯型電話機、または無線ネットワーク装置として使用される通信装置においては、無線送信性能として、より温度依存性の少ない電力増幅器が要求されている。特に、温度による利得変動が極めて小さな電力増幅器が要求されている。しかしながら、図24に示す特許文献1の電力増幅器100では、温度変化に対する増幅トランジスタTr101のコレクタ電流の変化は小さいものの、電力増幅器100の利得に関しては、高温時において減少する虞がある。
また、特許文献1では、別の構成として、制御入力端子107とは異なる第2の制御入力端子と、抵抗と、2つの電流微調整用トランジスタとを備えたバイアス回路を、バイアス回路110に追加する構成が開示されている。一方の電流微調整用トランジスタのコレクタ端子とエミッタ端子とは、バイアス回路110に接続されている。また、この電流微調整トランジスタのベース端子と、もう一方の電流微調整用トランジスタのコレクタ端子およびベース端子とが接続されている。なお、2つの電流微調整用トランジスタのエミッタ端子は共通接続されている。
この構成により、制御入力端子107から入力される入力信号に基づいてバイアス電流をオン・オフさせながら、オン状態のときに第2の制御入力端子の制御入力電圧を調整することによってバイアス電流の微調整を行うことができる。
しかしながら、バイアス回路110に追加されたバイアス回路の2つの電流微調整用トランジスタは、単なるカレントミラー回路を構成しているだけである。このため、この構成であっても、電力増幅器の利得変動を抑制することは困難である。
さらに、特許文献2では、VBE依存型電圧源回路中の電流源をナガタ・カレントミラー回路で構成することによって、基準電流回路の温度依存性および制御入力電圧依存性を調整することについては開示されていない。また、VBE依存型電圧源回路とナガタ・カレントミラー回路との構成を、電力増幅器100の利得補償に用いることについても開示されていない。
本発明は上記の問題点に鑑みなされたものであり、その目的は、電力増幅器の利得の温度依存性および制御入力電圧依存性を抑制することが可能な電力増幅器、およびそれを備えた多段増幅回路を提供することにある。
本発明に係る電力増幅器は、上記課題を解決するため、入力信号を増幅する第1増幅トランジスタと、上記第1増幅トランジスタにバイアス電流を供給する第1バイアス回路を備えている電力増幅器であって、上記第1バイアス回路は、上記第1増幅トランジスタのベース端子にバイアス電流を供給する第1バイアス用トランジスタと、上記第1増幅トランジスタの増幅動作を制御する制御信号として制御入力電圧が入力される制御入力端子と、VBE依存型電圧源回路とカレントミラー回路とを備え、上記VBE依存型電圧源回路は、上記制御入力端子と上記第1バイアス用トランジスタのベース端子との間に接続されている第1の抵抗と、ベース端子が上記第1の抵抗と上記第1バイアス用トランジスタのベース端子とに接続されている第1トランジスタと、エミッタ端子が接地されていると共に、ベース端子が上記第1トランジスタのエミッタ端子に接続され、コレクタ端子が上記第1トランジスタのベース端子に接続されている第2トランジスタとを備え、上記カレントミラー回路は、エミッタ端子が接地されていると共に、第2の抵抗を介して上記制御入力端子に接続されているベース端子が、第3の抵抗を介してコレクタ端子と接続されている第3トランジスタと、エミッタ端子が接地されていると共に、ベース端子が上記第3トランジスタのコレクタ端子に接続され、コレクタ端子が上記第2トランジスタのベース端子に接続されている第4トランジスタとを備えていることを特徴としている。
上記構成によれば、電力増幅器は、第1増幅トランジスタのベース端子にバイアス電流を供給する第1バイアス用トランジスタを備えた第1バイアス回路を備えている。そして、この第1バイアス回路は、VBE依存型電圧源回路とカレントミラー回路とを備えている。
VBE依存型電圧源回路は、制御入力端子と第1バイアス用トランジスタのベース端子との間に接続されている第1の抵抗と、ベース端子が第1の抵抗と第1バイアス用トランジスタのベース端子とに接続されている第1トランジスタと、エミッタ端子が接地されていると共に、ベース端子が第1トランジスタのエミッタ端子に接続され、コレクタ端子が第1トランジスタのベース端子に接続されている第2トランジスタとを備えている。
また、カレントミラー回路は、エミッタ端子が接地されていると共に、第2の抵抗を介して制御入力端子に接続されているベース端子が、第3の抵抗を介してコレクタ端子と接続されている第3トランジスタと、エミッタ端子が接地されていると共に、ベース端子が第3トランジスタのコレクタ端子に接続され、コレクタ端子が第2トランジスタのベース端子に接続されている第4トランジスタとを備えている。そして、この第4トランジスタが、VBE依存型電圧源回路の電流源として機能する。
さらに、本発明に係る電力増幅器は、上記第1トランジスタのエミッタ端子と上記第2トランジスタのベース端子との間に接続されている第4の抵抗を備え、上記第4トランジスタのコレクタ端子は、上記第2トランジスタのベース端子に接続されていると共に、上記第4の抵抗を介して、上記第1トランジスタのエミッタ端子に接続されていてもよい。
さらに、本発明に係る電力増幅器は、上記第1バイアス用トランジスタのベース端子と上記第1トランジスタのベース端子との間に接続されている第5の抵抗を備え、上記第2トランジスタのコレクタ端子は、上記第1トランジスタのベース端子に接続されていると共に、上記第5の抵抗を介して、上記第1バイアス用トランジスタのベース端子と上記第1の抵抗とに接続されていてもよい。
さらに、本発明に係る電力増幅器は、上記第1トランジスタのベース端子と上記第2トランジスタのコレクタ端子との間に接続されている第5トランジスタを備え、上記第5トランジスタのコレクタ端子は、上記第5トランジスタのベース端子に接続されていると共に上記第1トランジスタのベース端子に接続され、上記第5トランジスタのエミッタ端子は、上記第2トランジスタのコレクタ端子に接続されていてもよい。
さらに、本発明に係る電力増幅器は、上記制御入力端子は、第1制御入力端子と第2制御入力端子とからなり、上記第1制御入力端子は、上記第1の抵抗を介して、上記第1バイアス用トランジスタのベース端子に接続され、上記第2制御入力端子は、上記第2の抵抗を介して、上記第3トランジスタのベース端子に接続されており、上記第1および第2制御入力端子は、同じ電圧変化を有する電源端子であってもよい。
さらに、本発明に係る多段増幅回路は、上記記載の電力増幅器を備えると共に、複数の増幅トランジスタによって構成される多段増幅回路において、上記多段増幅回路は、上記複数の増幅トランジスタとして、上記第1増幅トランジスタと第2増幅トランジスタとを有し、上記第2増幅トランジスタにバイアス電流を供給する第2バイアス回路をさらに備え、上記第2バイアス回路は、上記第2増幅トランジスタのベース端子にバイアス電流を供給する第2バイアス用トランジスタと、上記制御入力端子と上記第2バイアス用トランジスタのベース端子との間に接続されている第6の抵抗と、エミッタ端子が接地されていると共に、ベース端子が上記第2トランジスタのベース端子に接続され、コレクタ端子が上記第2バイアス用トランジスタのベース端子と上記第6の抵抗とに接続されている第6トランジスタとを備えていてもよい。
さらに、本発明に係る多段増幅回路は、上記記載の電力増幅器を備えると共に、複数の増幅トランジスタによって構成される多段増幅回路において、上記多段増幅回路は、上記複数の増幅トランジスタとして、上記第1増幅トランジスタと第3増幅トランジスタとを有し、上記第3増幅トランジスタにバイアス電流を供給する第3バイアス回路をさらに備え、上記第3バイアス回路は、上記第3増幅トランジスタのベース端子にバイアス電流を供給する第3バイアス用トランジスタと、上記制御入力端子と上記第3バイアス用トランジスタのベース端子との間に接続されている第7の抵抗と、ベース端子が上記第7の抵抗と上記第3バイアス用トランジスタのベース端子とに接続されている第7トランジスタと、エミッタ端子が接地されていると共に、ベース端子が上記第7トランジスタのエミッタ端子に接続され、コレクタ端子が上記第7トランジスタのベース端子に接続されている第8トランジスタと、エミッタ端子が接地されていると共に、コレクタ端子が上記第8トランジスタのベース端子に接続されている第9トランジスタとを備え、上記第9トランジスタのベース端子は、上記第3トランジスタのコレクタ端子に接続されていてもよい。
上記構成によれば、さらに、多段増幅回路は、第1バイアス回路と共に第3バイアス回路を備えている。第3バイアス回路は、第7の抵抗、第7トランジスタおよび第8トランジスタを備えており、この構成がVBE依存型電圧源回路と同様の機能を有している。また、第3バイアス回路は、第9トランジスタを備えており、第4トランジスタと同様、VBE依存型電圧源回路の電流源として機能する。そして、第9トランジスタのベース端子は、第3トランジスタのコレクタ端子に接続されている。
本発明の構成によれば、電力増幅器の利得の温度特性と、電力増幅器の利得の制御入力電圧特性との両方を補償することができる。
〔実施形態1〕
本発明の一実施形態について図1ないし図17に基づいて説明すると以下の通りである。図1は、本実施形態に係る電力増幅器の概略的な構成を示す回路図である。
本実施形態に係る電力増幅器1は、図1に示すように、増幅トランジスタ(第1増幅トランジスタ)Tr1、入力整合回路12、出力整合回路13、抵抗R1およびバイアス回路(第1バイアス回路)22を備えている。増幅トランジスタTr1のベース端子は、入力整合回路12を介して、電力増幅器1の入力信号端子11に接続されており、増幅トランジスタTr1のコレクタ端子は、出力整合回路13を介して、電力増幅器1の出力信号端子14に接続されている。この構成により、電力増幅器1では、入力信号端子11から入力された高周波信号が入力整合回路12を経て増幅トランジスタTr1で増幅され、出力整合回路13を経て出力信号端子14から出力される。
また、増幅トランジスタTr1のベース端子は、抵抗R1を介して、バイアス回路22に接続されている。なお、増幅トランジスタTr1のコレクタ端子は、増幅トランジスタTr1にバイアス電圧を供給する電源端子15に接続されており、増幅トランジスタTr1のエミッタ端子は接地されている。
バイアス回路22は、バイアス回路22に制御信号として入力される制御入力電圧に応じたバイアス電流を、増幅トランジスタTr101に供給する機能を有する。加えて、バイアス回路22は、制御入力電圧の変動に対する電力増幅器1のバイアス電流の感度を下げると共に、温度変化による増幅トランジスタTr1の利得の変動を小さくする機能を有する。バイアス回路22は、線形補償回路19、VBE依存型電圧源回路20、ナガタ・カレントミラー回路(カレントミラー回路)21、制御入力端子17および抵抗(第2の抵抗)R3を備えている。
制御入力端子17は、外部回路(図示しない)から制御信号として制御入力電圧が入力される端子であり、この制御入力電圧により、電力増幅器1の増幅動作をオン/オフすることができる。このため、電力増幅器1の制御入力電圧依存性が抑制されている場合には、制御入力電圧の電圧精度が低くてもよいため、外部回路の設計が容易になる。
線形補償回路19は、入力信号端子11から入力される高周波信号に応じて、増幅トランジスタTr1のベース端子に供給されるバイアス電流を増加させる機能を有している。線形補償回路19は、トランジスタ(第1バイアス用トランジスタ)Tr2、コンデンサC1および電源端子16を備えている。
トランジスタTr2は、増幅トランジスタTr1にバイアス電流を供給するものである。トランジスタTr2のエミッタ端子は、抵抗R1を介して、増幅トランジスタTr1のベース端子に接続されている。なお、抵抗R1は、増幅トランジスタTr1の熱暴走防止のための安定化抵抗(バラスト抵抗)である。また、トランジスタTr2のコレクタ端子は、トランジスタTr2にバイアス電圧を供給するための電源端子16に接続されている。この構成により、トランジスタTr2のベース端子の電圧は、抵抗R1における電圧降下を無視すれば、おおよそ、増幅トランジスタTr1のVBE電圧とトランジスタTr2のVBE電圧との和、すなわちVBE電圧の約2倍となる。
また、トランジスタTr2のベース端子は、コンデンサC1を介して接地されていると共に、VBE依存型電圧源回路20に接続されている。なお、コンデンサC1は、トランジスタTr2のベース端子を高周波的に接地し(接地の条件に近づけ)、入力された高周波信号の一部をトランジスタTr2のエミッタ−ベース間に効果的に印加させるために接続されている。この高周波信号の一部がトランジスタTr2のエミッタ−ベース間に印加することで、高周波信号の強度に応じた直流電流をトランジスタTr2のエミッタ端子から増幅トランジスタTr1のベース端子に供給することができる。また、この高周波信号がVBE依存型電圧源回路20とナガタ・カレントミラー回路21とに印加されると、それら回路の機能が損なわれる場合があるが、コンデンサC1は、これら機能が損なわれることを防止する機能も有している。
VBE依存型電圧源回路20は、トランジスタTr2のべース端子に電圧を供給するものであり、トランジスタTr3、Tr4と抵抗R2、R5とを備えている。なお、VBE依存型電圧源回路20にはトランジスタ(第4トランジスタ)Tr6も含まれる。このトランジスタTr6は、後述するナガタ・カレントミラー回路21の構成要素であり、VBE依存型電圧源回路20の電流源として機能している。トランジスタTr6については、後に詳述する。
トランジスタTr3、Tr4は、2段積みにした構成となっており、トランジスタ(第2トランジスタ)Tr3のコレクタ端子とトランジスタ(第1トランジスタ)Tr4のベース端子とが接続されている。これら端子は、抵抗(第1の抵抗)R2を介して制御入力端子17に接続され、制御入力端子17には、外部回路からの制御信号として制御入力電圧が入力される。また、トランジスタTr3のベース端子とトランジスタTr4のエミッタ端子とが、抵抗(第4の抵抗)R5を介して接続されている。さらに、トランジスタTr4のコレクタ端子は、トランジスタTr4にバイアス電圧を供給するための電源端子18に接続されている。
この構成により、トランジスタTr3のコレクタ端子の電圧は、抵抗R5における電圧降下分を無視すれば、おおよそ、トランジスタTr3のVBE電圧とトランジスタTr4のVBE電圧との和、すなわちVBE電圧の約2倍となっている。このトランジスタTr3のコレクタ端子の電圧が、VBE依存型電圧源回路20の出力電圧として、トランジスタTr2のベース端子に供給される。つまり、トランジスタTr2のベース端子にバイアス電圧として必要な電圧は、VBE依存型電圧源回路20からの出力電圧として供給されている。なお、VBE依存型電圧源回路20に抵抗R2を備えていることにより、VBE依存型電圧源回路20は、上述のように、VBE電圧の約2倍を発生させることができるのである。また、抵抗R5は、後述のトランジスタTr6のコレクタ電流の増加分を、より大きな電圧の増加として、電力増幅器1の利得の増加に作用させるという機能を有している。
また、ナガタ・カレントミラー回路21は、トランジスタTr5、Tr6と抵抗(第3の抵抗)R4とを備えている。
トランジスタTr6のコレクタ端子は、トランジスタTr3のベース端子と、抵抗R5を介してトランジスタTr4のエミッタ端子とに接続されており、VBE依存型電圧源回路20の電流源として機能している。また、トランジスタTr6のエミッタ端子は接地されている。
トランジスタ(第3トランジスタ)Tr5のコレクタ端子とベース端子とは、抵抗R4を介して接続されており、トランジスタTr5のコレクタ端子と抵抗R4との間に、トランジスタTr6のベース端子が接続されている。また、トランジスタTr5のエミッタ端子は接地されている。さらに、トランジスタTr5のベース端子は、抵抗R3を介して制御入力端子17に接続されているため、外部回路から制御入力電圧が入力される。なお、抵抗R3は、トランジスタTr5と共に、制御入力端子17から入力される制御入力電圧に応じた基準電流を発生させている。
また、抵抗R2と抵抗R3とは、同じ制御入力端子17に接続されている。これは、抵抗R2と抵抗R3とを「同じ電圧変化を有する電源端子」に接続することにより、その電源端子に起因する電圧依存性(制御入力端子17においては、制御入力電圧依存性)を電力増幅器1の回路構成によって補償するためである。なお、抵抗R2とR3とは制御入力端子17に接続されているが、これに限られたものではなく、「同じ電圧変化を有する電源端子」に接続されていればよい。すなわち、制御入力端子17が抵抗R2とR3とにそれぞれ接続され、各制御入力端子17に、同じ電圧を供給する外部回路がそれぞれ接続されていてもよい。
ここで、ナガタ・カレントミラー回路21は、通常のカレントミラー回路とは異なり、制御入力電圧が増加してトランジスタTr5のコレクタ電流が増加すると、抵抗R4の電圧降下分だけ、トランジスタTr5のベース電圧よりトランジスタTr6のベース電圧が低くなる。これにより、トランジスタTr6のコレクタ電流は、トランジスタTr5のコレクタ電流よりも小さく複製される(すなわち、トランジスタTr6のコレクタ電流は、微小カレントミラー電流となる)。
また、ナガタ・カレントミラー回路21は、トランジスタTr5のコレクタ電流がさらに増加すると、トランジスタTr6のコレクタ電流が、一度ピーク値に達した後、減少に転ずるという性質をもつ回路である。このようなピーク特性は、他の微小カレントミラー電流を発生する、例えばワイドラー型カレントミラー回路には見られない。
つまり、制御入力電圧が増加すると、抵抗R3とトランジスタTr5によって発生する基準電流は増加する。しかしながら、VBE依存型電圧源回路20の電流源であるトランジスタTr6は、このトランジスタTr6のコレクタ電流を減少させる。
なお、トランジスタTr6のコレクタ電流は、通常のカレントミラー回路のように、温度上昇と共に増加する。
本実施形態に係る電力増幅器1では、ナガタ・カレントミラー回路21において、変動する制御入力電圧に応じて抵抗R3およびトランジスタTr5で作成された基準電流によって、VBE依存型電圧源回路20に同期させたミラー電流をトランジスタTr6で発生させている。また、上記電力増幅器1では、ナガタ・カレントミラー回路21における、上記減少に転じた後の特性を利用している。これにより、トランジスタTr6は、トランジスタTr4に流れるエミッタ電流を制御することができる。
このため、VBE依存型電圧源回路20が温度上昇と共に出力電圧を減少させすぎてしまうことを抑制することができる。従って、電力増幅器1の利得の温度特性を補償することができ、電力増幅器1の利得の温度依存性を抑制することができる。
また、VBE依存型電圧源回路20が制御入力端子17から入力される制御入力電圧に応じてバイアス用トランジスタに出力電圧を供給しているのと同様に、ナガタ・カレントミラー回路21もまた、この制御入力電圧を用いることによって出力電流を発生させている。すなわち、VBE依存型電圧源回路20とナガタ・カレントミラー回路21とには、同じ制御入力端子17から制御入力電圧が入力されている。このため、電力増幅器1の利得の制御入力電圧特性を補償することができ、電力増幅器1の制御入力電圧依存性を抑制することができる。
従って、電力増幅器1では、電力増幅器の利得の温度特性と、電力増幅器の利得の制御入力電圧特性との両方を補償することができる。
本実施形態に係る電力増幅器1の回路構成は、図24に示す電力増幅器100の抵抗R103が、ナガタ・カレントミラー回路21による電流源回路に置き換わり、制御入力端子17と接続されている点に関し、電力増幅器100の回路構成と異なっている。また、電力増幅器1の回路構成は、トランジスタTr4のエミッタ端子に抵抗R5が接続されている点に関しても、電力増幅器100の回路構成と異なっている。
ここで、電力増幅器1における増幅トランジスタTr1のコレクタ電流の制御入力電圧依存性と、電力増幅器1の利得の制御入力電圧依存性とを示す。図2は、増幅トランジスタTr1のコレクタ電流の制御入力電圧依存性を示しており、図3は、電力増幅器1の利得の制御入力電圧依存性とを示している。
また、図2および図3に示す電力増幅器1の特性と従来技術との特性を比較するため、図4は、電力増幅器100における増幅トランジスタTr101のコレクタ電流の制御入力電圧依存性を示しており、図5は、電力増幅器100の利得の制御入力電圧依存性を示している。
なお、図2ないし図5に関し、各制御入力電圧依存性は、−5℃、25℃、85℃の各温度でシミュレーション計算されたものである。また、図3に関し、電力増幅器1の利得は、電力増幅器1の動作周波数が2GHzであるときの利得であり、入力整合回路12と出力整合回路13との影響を除くため、最大安定化利得(dB)で示されている。また、図5に関しても、図3と同様に、電力増幅器100の利得は、電力増幅器100の動作周波数が2GHzであるときの利得であり、入力整合回路12と出力整合回路13との影響を除くため、最大安定化利得(dB)で示されている。
また、図2および図3のシミュレーション計算に関し、図1に示す電力増幅器1の各素子値は、抵抗R1(100Ω)、抵抗R2(1KΩ)、抵抗R3(4KΩ)、抵抗R4(120Ω)および抵抗R5(400Ω)とした。さらに、トランジスタサイズ(エミッタサイズ)に関し、トランジスタTr3を基準にして、トランジスタTr2(1.5倍)、トランジスタTr4(1倍)、トランジスタTr5(0.5倍)およびトランジスタTr6(1倍)とした。また、図4および図5の測定に関し、図24に示す電力増幅器100の各素子値は、図1に示す電力増幅器1と対応する素子値を同じ、すなわち、抵抗R101(100Ω)および抵抗R102(1KΩ)とした。また、抵抗R103は500Ωとした。さらに、トランジスタTr103は、トランジスタTr3と同じ構成のものを用い、トランジスタTr105は、トランジスタTr3の1倍のエミッタサイズとした。
電力増幅器100では、図4に示すように、温度が上昇しても増幅トランジスタTr101のコレクタ電流はほとんど変化しない。むしろ、制御入力電圧が増加すると、温度上昇によって、増幅トランジスタTr101のコレクタ電流は減少していることがわかる。また、図4に示すように、温度一定の場合には、制御入力電圧の増加に伴って、増幅トランジスタTr1のコレクタ電流が増加していることがわかる。一方、図1に示す電力増幅器1では、図2に示すように、温度が上昇するに従って、増幅トランジスタTr1のコレクタ電流が大きく増加していることがわかる。また、図2に示すように、温度一定の場合に制御入力電圧が増加しても、電力増幅器100の場合と比較して、増幅トランジスタTr1のコレクタ電流の増加が抑制されていることがわかる。
また、電力増幅器100の利得は、図5に示すように、制御入力電圧が増加するに従って大きくなると共に、温度上昇に伴って小さくなっていることがわかる。一方、電力増幅器1の利得変動は、図3に示すように、温度が上昇しても抑制されていることがわかる。これは、図2と図4との比較からわかるように、増幅トランジスタTr1のコレクタ電流が温度上昇と共に増加していることに起因している。さらに、電力増幅器1の利得変動は、電力増幅器100の場合と比較して、制御入力電圧が増加しても抑制されていることがわかる。これは、増幅トランジスタTr1のコレクタ電流の変動が、制御入力電圧が増加しても抑制されていることに起因している。
従って、本実施形態に係る電力増幅器1は、VBE依存型電圧源回路20に加え、ナガタ・カレントミラー回路21を備えているため、上述したように、温度変化および制御入力電圧変化に対する利得変動を抑制することができる。また、電力増幅器1では、制御入力電圧変化に対する利得変動を抑制できるため、外部回路によって生成される制御入力電圧の電圧精度が低くてもよい。このため、電力増幅器1の制御入力端子17に接続されている外部回路の設計を容易にすることができる。
上述のように、電力増幅器1の利得は、図3にも示されるように、温度変化に依存しないことがわかった。この理由について、以下に詳しく説明する。図6のグラフ601は、図24に示す電力増幅器100の抵抗R103に流れる電流の温度依存性を示している。また、図7のグラフ701は、電力増幅器の抵抗R103に流れる電流の制御入力電圧依存性を示している。
抵抗R103に流れる電流は、図6のグラフ601に示すように、温度が上昇するに従って低下していることがわかる。また、抵抗R103に流れる電流は、図7のグラフ701に示すように、制御入力電圧に対する依存性は小さいものの、制御入力電圧が上昇するに従って増加する傾向にあることがわかる。
ここで、抵抗R103に流れる電流は、トランジスタTr104のエミッタ電流とほぼ等しいため、トランジスタTr104のVBE電圧を、温度上昇と共に小さく、また、制御入力電圧の上昇と共に大きくする作用がある。上述したように、電力増幅器100では、トランジスタTr102のベース端子の電圧として、トランジスタTr103のVBE電圧とトランジスタTr104のVBE電圧の和による電圧が供給される。従って、電力増幅器100では、トランジスタTr102のベース端子の電圧が増加すると、増幅トランジスタTr101のベース電流が増加するため、電力増幅器100の利得も増加するという関係にあることがわかる。結果として、図5に示すように、抵抗R103に流れる電流の温度変化は、電力増幅器100の利得を、温度上昇と共に小さくする作用がある。また、抵抗R103に流れる電流の制御入力電圧に対する変化は、電力増幅器100の利得を、制御入力電圧の上昇と共に大きくする作用がある。
トランジスタの周囲温度が上昇してもコレクタ電流を変化させない場合には、温度上昇によるトランジスタの増幅特性の低下のため、増幅回路(例えば、電力増幅器100)の利得が低下してしまうことになる。電力増幅器100では、図4に示すように、コレクタ電流の温度依存性が比較的小さい。このため、電力増幅器100の利得は、図5に示すように、温度が上昇するに従って小さくなってしまう。電力増幅器100においても、温度上昇に伴い、増幅トランジスタTr101のコレクタ電流を増加させるように構成することも可能であるが、温度上昇に伴う増幅トランジスタTr101の増幅特性の低下を補うことができるように構成することは困難である。
従って、一般的に、温度上昇に伴うトランジスタの増幅特性の低下を抑制するためには、このトランジスタのコレクタ電流を大きく増加させることが必要である。本実施形態に係る電力増幅器1では、図2に示すように、温度上昇に伴って、増幅トランジスタTr1のコレクタ電流が大きく増加している。このため、電力増幅器1では、図3に示すように、温度上昇に伴う利得変動を抑制することができる。
上述のように、温度上昇に伴う増幅回路の利得の低下は、増幅回路内の増幅トランジスタのコレクタ電流に起因している。そこで、発明者らは、この増幅トランジスタのコレクタ電流を温度上昇と共に増加させる一方法として、制御入力電圧に対してあまり変化しない電流源的な挙動をしている抵抗R103を、自身に流れる電流を温度上昇と共に増加させる電流源に置き換える方法に着目した。つまり、抵抗R103の代わりに、抵抗R103の有する温度特性とは逆の温度特性を有する電流源を用いることによって、温度上昇に伴う増幅回路の利得の低下を抑制することができると考えたわけである。
ここで、図8は、カレントミラー回路111を備えた電力増幅器の概略構成を示す回路図である。電力増幅器1aは、図8に示すように、抵抗R103の有する温度特性とは逆の温度特性を有するカレントミラー回路111を、抵抗R103の代わりに備えている点に加え、抵抗R3とコンデンサC1とを備えている点で、電力増幅器100と異なっている。なお、電力増幅器100または電力増幅器1と同一の機能を有する部材には、同一の符号を付記し、その説明は省略する。
バイアス回路110aのカレントミラー回路111は、トランジスタTr106、Tr107を備えている。トランジスタTr106のコレクタ端子は、トランジスタTr103のベース端子と、トランジスタTr104のエミッタ端子とに接続されている。また、トランジスタTr106のエミッタ端子は接地されている。さらに、トランジスタTr107のコレクタ端子およびベース端子と、トランジスタTr106のベース端子とが接続されており、トランジスタTr107のエミッタ端子は接地されている。また、トランジスタTr107のベース端子は、抵抗R3を介して制御入力端子107に接続されており、外部回路からの制御信号として制御入力電圧が入力されている。
ここで、図6のグラフ602は、トランジスタTr106のコレクタ電流の温度依存性を示している。また、図7のグラフ702は、トランジスタTr106のコレクタ電流の制御入力電圧依存性を示している。
トランジスタTr106のコレクタ電流は、図6のグラフ602に示すように、温度上昇と共に増加している。これは、制御入力端子107に入力される制御入力電圧に応じて、抵抗R3とトランジスタTr107とによって発生する基準電流が、温度上昇と共に増加する特性を有しており、トランジスタTr106のコレクタ電流は、この基準電流をカレントミラー回路111で複製した電流であることに起因している。しかしながら、トランジスタTr106のコレクタ電流は、図7のグラフ702に示すように、制御入力端子107に入力される制御入力電圧の上昇と共に、大きく増加していることがわかる。
ここで、電力増幅器1aにおける増幅トランジスタTr101のコレクタ電流の制御入力電圧依存性と、電力増幅器1aの利得の制御入力電圧依存性とを示す。図9は、増幅トランジスタTr101のコレクタ電流の制御入力電圧依存性を示しており、図10は、電力増幅器1aの利得の制御入力電圧依存性とを示している。
なお、電力増幅器1aの各素子値は、電力増幅器100または電力増幅器1の各素子値と同一であり、トランジスタTr106、Tr107は共に、トランジスタTr3の1倍のエミッタサイズとした。また、図9および図10に関し、各制御入力電圧依存性は、−5℃、25℃、85℃の各温度でシミュレーション計算されたものである。さらに、図10に関し、電力増幅器1aの利得は、電力増幅器1aの動作周波数が2GHzであるときの利得であり、入力整合回路102と出力整合回路103との影響を除くため、最大安定化利得(dB)で示されている。
図9では、図4と同様、温度上昇に伴う増幅トランジスタTr101のコレクタ電流の増加はあまり見られないが、増幅トランジスタTr101のコレクタ電流は、制御入力電圧に伴って増加している。これにより、電力増幅器1aの利得は、図10に示すように、温度上昇に伴って減少すると共に、制御入力電圧の増加に伴って増加することがわかる。
従って、電力増幅器1aの利得変動は、抵抗R103の代わりにカレントミラー回路111を備えているにもかかわらず、電力増幅器100の場合と同様、温度にも制御入力電圧にも依存してしまうことがわかる。
ここで、図11は、トランジスタTr105が備えられていない場合の電力増幅器100における増幅トランジスタTr101のコレクタ電流の制御入力電圧依存性を示す。また、図12は、電力増幅器100にトランジスタTr105が接続されていない場合の、電力増幅器100の利得の制御入力電圧依存性を示す。
図4および図11の比較と、図5および図12の比較とからわかるように、電力増幅器100のトランジスタTr105は、電力増幅器100における増幅トランジスタTr101のコレクタ電流と、電力増幅器100の利得との制御入力電圧依存性を抑制する機能を有していることがわかる。つまり、電力増幅器100では、トランジスタTr105を備えていることにより、上記制御入力電圧依存性を抑制している。
しかしながら、電力増幅器1aにトランジスタTr105を備えているにもかかわらず、トランジスタTr105は、電力増幅器1aにおける増幅トランジスタTr101のコレクタ電流と電力増幅器1aの利得との制御入力電圧依存性を抑制するようには機能しない。
電力増幅器1aにおいても、トランジスタTr105が機能し、増幅トランジスタTr101のコレクタ電流および電力増幅器1aの利得の制御入力電圧依存性を抑制している。しかしながら、トランジスタTr106、Tr107から構成されるカレントミラー回路111を用いることによる上記制御入力電圧依存性は、このトランジスタTr105の効果を上回るほど大きい。このため、トランジスタTr105が上記制御入力電圧依存性を抑制しきれないのである。
一方で、増幅トランジスタTr101のコレクタ電流は、温度上昇と共に幾分増加している。つまり、高温での増幅トランジスタTr101の利得が増加する方向に変化している。しかしながら、その温度特性に対する効果はわずかなものであり、電力増幅器1aにおいては、増幅トランジスタTr101の利得の補償が見られるほどの効果が出ないうちに、増幅トランジスタTr101の利得の制御入力電圧依存性の悪化が顕著に現れてしまうのである。
従って、抵抗R103の代わりに用いられる電流源は、抵抗R103に流れる電流の有する温度特性とは逆の温度特性を有すると共に、制御入力電圧依存性が抑制される必要がある。それによって初めて制御入力電圧依存性を抑制しつつ、電力増幅器の利得に対する温度依存性を抑制することが可能となるのである。これら依存性の抑制を実現するために、本実施形態に係る電力増幅器1は、ナガタ・カレントミラー回路21を備えている。
ここで、図6のグラフ603は、本実施形態に係る電力増幅器1におけるトランジスタTr6のコレクタ電流の温度依存性を示している。また、図7のグラフ703は、トランジスタTr6のコレクタ電流の制御入力電圧依存性を示している。
トランジスタTr6のコレクタ電流は、図6のグラフ603に示すように、温度の上昇と共に増加している。これは、ナガタ・カレントミラー回路21が、抵抗R103の有する温度特性とは逆の温度特性を有していることに起因している。そして、トランジスタTr6のコレクタ電流は、図7のグラフ703に示すように、電力増幅器1aの場合とは異なり、制御入力電圧が増加した場合であっても減少していることがわかる。すなわち、電力増幅器1におけるトランジスタTr6のコレクタ電流は、電力増幅器100と比較し、温度依存性が逆であるだけでなく、制御入力電圧依存性も逆になっていることがわかる。これにより、電力増幅器1は、図3に示すように、制御入力電圧が増加した場合であっても、電力増幅器1の利得の増加を抑制することができる。
また、電力増幅器1の利得は、図3に示すように、制御入力電圧の増加に伴ってピーク値に達し、その後わずかに減少している。図24に示す電力増幅器100のトランジスタTr105は、上述のように、電力増幅器100に入力される制御入力電圧の増加に伴って電力増幅器100の利得が増加するのを抑制している。従って、電力増幅器1では、制御入力電圧の増加に伴う「過剰な利得の減少」を防ぐために、電力増幅器100のトランジスタTr105の機能を有するトランジスタを備える必要がない。しかしながら、この構成に限られたものではなく、電力増幅器1の調整を行うために、上記トランジスタを備えていてもよい。
また、トランジスタTr6のコレクタ電流は、図6のグラフ603に示すように、電力増幅器100の場合と温度特性が逆になっている。すなわち、トランジスタTr6のコレクタ電流は、温度上昇に伴って増加している。しかしながら、その増加量は小さい。従って、電力増幅器1は、トランジスタTr5のコレクタ電流の増加分を、より大きな電圧の増加として電力増幅器1の利得の増加に作用させるために、図1に示すように、抵抗R5を備えている。これにより、温度上昇に伴う電力増幅器1の利得の減少をさらに防ぐことができる。
なお、電力増幅器1は、トランジスタTr6のコレクタ電流の増加を、電力増幅器1の利得の増加に作用させるために抵抗R5を備えているが、この構成に限られるものではなく、例えば、抵抗R5がない構成であってもよい。すなわち、電力増幅器1が抵抗R5を備えていない場合には、トランジスタTr4のエミッタ端子が、トランジスタTr3のベース端子とトランジスタTr6のコレクタ端子とに直結する構成となる。この抵抗R5を備えていない電力増幅器において、トランジスタTr4のVBE電圧を変化させ、電力増幅器1(抵抗R5を備えている場合)と同様の効果を得るためには、トランジスタTr6のコレクタ電流の電流変化をより大きくすることが必要である。このため、抵抗R5を備えていない電力増幅器では、トランジスタTr6のサイズを、電力増幅器1のトランジスタTr6の例えば16倍にするとよい。
図13は、抵抗R5を備えず、トランジスタTr6のサイズを図1に示す電力増幅器1のトランジスタTr6の16倍の大きさにした、上記電力増幅器の利得の制御入力電圧依存性を示している。この電力増幅器の利得変動は、図13に示すように、図1に示す電力増幅器1と同様、温度変化にも制御入力電圧変化にも依存しないことがわかる。なお、この電力増幅器では、温度特性を調整するために、抵抗R4を160Ωとしたが、それ以外の素子値については、図2および図3の測定のときの電力増幅器1の素子値と同じ値とした。
また、電源端子16、18は、それぞれ別の電源端子としているが、まとめて同じ電源端子としてもよく、制御入力端子17と同じ電源端子としてもよい。これは、電源端子16、18が、どちらもトランジスタTr2、Tr4のコレクタ端子にバイアス電圧を供給するための端子であり、このバイアス電圧が変動しても特性に与える影響が少ないためである。
以上のように、本実施形態1に係る電力増幅器1が、VBE依存型電圧源回路に加え、ナガタ・カレントミラー回路21を備えることにより、電力増幅器1の利得の温度依存性および制御入力電圧依存性を抑制することができる。
また、電力増幅器1は、消費電力を低減させることもできる。例えば、電力増幅器1では、上述のように、電力増幅器100のトランジスタTr105の機能を有するトランジスタを備える必要がない。つまり、電力増幅器1では、トランジスタTr105の機能を示すトランジスタを取り除くことができることにより、このトランジスタに流れる電流を削減することができる。また、電力増幅器1は、抵抗R5を備えることにより、トランジスタTr6の小さな電流変化を大きな電圧変化に変換している。従って、抵抗R5における電圧降下の絶対値が大きくなりすぎないよう、トランジスタTr6のコレクタ電流を小さくすることができる。これによっても、電力増幅器1における消費電力を低減させることができる。
さらに、電力増幅器1では、電力増幅器1の利得の制御入力電圧依存性を抑制することができるため、外部回路から入力される制御入力電圧の電圧精度が低くてもよく、これにより、外部回路の設計を容易にすることができる。
次に、本実施形態に係る電力増幅器1に備えられたバイアス回路22の各素子の調整について説明する。図2および図3に示す電力増幅器1の各特性は、温度特性と制御入力電圧特性とにおいて、増幅トランジスタTr1の各特性(温度特性および制御入力電圧特性)を相殺するように、電力増幅器1の各素子値を調整した結果である。
図14は、電力増幅器1の素子値の調整例であり、例えば、抵抗R5の抵抗値を変化させた場合の電力増幅器1の温度特性を示している。抵抗R5は、0Ω、400Ω、800Ω、1200Ωと変化させているが、それ以外の素子値については、図2および図3の測定のときの電力増幅器1の素子値と同じ値とした。
図14に示すように、抵抗R5の抵抗値を大きくするに従って、電力増幅器1の利得が増加していることがわかる。これは、抵抗R5の抵抗値を大きくするに従い、抵抗R5における電圧降下が大きくなり、増幅トランジスタTr1のコレクタ電流が増加することに起因する。また、電力増幅器1の利得は、抵抗R5の抵抗値を大きくするに従って、温度上昇と共に増加する傾向が強くなっていることもわかる。なお、図14には示されていないが、抵抗R5の抵抗値を大きくするに従って、制御入力電圧の増加と共に増幅トランジスタTr1のコレクタ電流の増加を抑制する傾向を強くする。
このように、ある素子の値のパラメータは、一般的に、複数の特性を変化させてしまう。このため、複数の素子の値を相互に関連して調整した結果、求める特性が得られることになる。そして、増幅トランジスタTr1のコレクタ電流、または電力増幅器1の利得の温度依存性および制御入力電圧依存性が抑制されると共に、希望の特性(温度特性および制御入力電圧特性)が得られた場合には、比較的その特性を崩すことなく、上記コレクタ電流、または上記利得を調整する方法が経験的に得られている。
その一例として、抵抗R2の抵抗値が挙げられる。図15は、抵抗R2の各抵抗値における電力増幅器1の利得の温度依存性を示す。また、図16は、抵抗R2の各抵抗値における電力増幅器1の利得の制御入力電圧依存性を示す。なお、図15および図16において、抵抗R2の抵抗値は、500Ωから4000Ωまで、500Ω毎に変化させている。図15および図16に示すように、抵抗R2の抵抗値を変化させても、その変化が両依存性を大きく変化させることなく、電力増幅器1の利得を変化させることができることがわかる。同様に、トランジスタTr5のサイズ、またはトランジスタTr2のサイズを変えることによっても、電力増幅器1の利得の温度依存性および制御入力電圧依存性をあまり変化させることなく、電力増幅器1の利得を調整することができる。
次に、図17は、本実施形態に係る電力増幅器1の構成を変更した電力増幅器2の概略的な回路構成を示している。電力増幅器2は、バイアス回路(第1バイアス回路)22aのVBE依存型電圧源回路20aにトランジスタ(第5トランジスタ)Tr7を備えている点で、電力増幅器1の構成と異なっている。なお、電力増幅器1と同一の機能を有する部材には、同一の符号を付記し、その説明は省略する。
電力増幅器2のバイアス回路22aは、線形補償回路19、VBE依存型電圧源回路20a、ナガタ・カレントミラー回路21、制御入力端子17および抵抗R3を備えている。また、VBE依存型電圧源回路20aは、トランジスタTr3、Tr4、Tr6、Tr7と、抵抗R2、R5とを備えている。なお、バイアス回路22aの機能は、上述したバイアス回路22と同様の機能を示し、VBE依存型電圧源回路20aの機能は、上述したVBE依存型電圧源回路20と同様の機能を示す。
VBE依存型電圧源回路20aに備えられたトランジスタTr7は、ベース端子とコレクタ端子とが接続されている。また、トランジスタTr7のコレクタ端子は、トランジスタTr4のベース端子(抵抗R2と接続された端子)と接続されており、トランジスタTr7のエミッタ端子は、トランジスタTr3のコレクタ端子に接続されている。すなわち、トランジスタTr7は、トランジスタTr3のコレクタ端子と、トランジスタTr4のベース端子との間に配置されている。
電力増幅器2におけるトランジスタTr3のベース−コレクタ間電圧は、トランジスタTr4のオン電圧(VBE電圧)だけあるので、トランジスタTr7を挿入することによって、トランジスタTr3のベース−コレクタ間電圧を調整することが可能となる。なお、トランジスタTr7の代わりに、ダイオード、抵抗等を挿入しても、トランジスタTr3のベース−コレクタ間電圧を調整することが可能となる。また、トランジスタTr7がアーリー効果の大きなトランジスタ、または発熱による温度変化で特性を変化させるトランジスタの場合には、回路の動作条件を調整することが可能となる場合もある。
〔実施形態2〕
本発明の他の実施形態について図18ないし図21に基づいて説明すると以下の通りである。なお、実施形態1と同一の機能を有する部材については同一の符号を付記し、その説明は省略する。
図18は、本実施形態に係る電力増幅器の概略的な構成を示す回路図である。本実施形態に係る電力増幅器3は、バイアス回路(第1バイアス回路)22bのVBE依存型電圧源回路20bに抵抗(第5の抵抗)R6を備えている点で、実施形態1に係る電力増幅器1と異なる。
電力増幅器3のバイアス回路22bは、線形補償回路19、VBE依存型電圧源回路20b、ナガタ・カレントミラー回路21、制御入力端子17および抵抗R3を備えている。また、VBE依存型電圧源回路20bは、トランジスタTr3、Tr4、Tr6と、抵抗R2、R5、R6とを備えている。なお、バイアス回路22bの機能は、上述したバイアス回路22と同様の機能を示し、VBE依存型電圧源回路20bの機能は、上述したVBE依存型電圧源回路20と同様の機能を示す。
VBE依存型電圧源回路20bに備えられた抵抗R6は、電力増幅器3の利得、または電力増幅器3における増幅トランジスタTr1のコレクタ電流を、制御入力電圧に対して緩やかに変化させる機能を有する。抵抗R6は、図18に示すように、抵抗R2とトランジスタTr4のベース端子との間に接続されている。また、抵抗R2と抵抗R6との間に、線形補償回路19のトランジスタTr2のベース端子が接続されている。
制御入力電圧を調整することによって、電力増幅器3の利得、または電力増幅器3における増幅トランジスタTr1のコレクタ電流を調整する場合、この電力増幅器3の利得、または増幅トランジスタTr1のコレクタ電流が、制御入力電圧に対して緩やかに変化することが好ましい。しかしながら、電力増幅器1の構成では、電力増幅器1の利得、または電力増幅器1における増幅トランジスタTr1のコレクタ電流は、制御入力電圧の増加に伴って減少する場合がある。このため、制御入力電圧を調整することによって、電力増幅器1の利得、または電力増幅器1における増幅トランジスタTr1のコレクタ電流を調整することが困難となる可能性がある。
電力増幅器3では、抵抗R6に流れる電流は、制御入力電圧の増加に伴って増加する傾向にあるため、抵抗R6における電圧降下の増加分だけトランジスタTr2のベース電圧を増加させる。これにより、電力増幅器3では、電力増幅器1の制御入力電圧依存性に対する補償作用が強く利きすぎて、増幅トランジスタTr1のコレクタ電流が低下し始めるという現象を防ぐことができる。さらに、抵抗R6に流れる電流は、温度上昇、または電源端子16または電源端子18から入力されるバイアス電圧の増加に伴って増加するため、電力増幅器100の利得変動を抑制しながら、利得を増加させることができる。
ここで、図19は、電力増幅器3における増幅トランジスタTr101のコレクタ電流の制御入力電圧依存性を示しており、図20は、電力増幅器3の利得の制御入力電圧依存性を示している。
なお、図19および図20に関し、各制御入力電圧依存性は、−5℃、25℃、85℃の各温度でシミュレーション計算されたものである。さらに、図20に関し、電力増幅器3の利得は、電力増幅器3の動作周波数が2GHzであるときの利得であり、入力整合回路12と出力整合回路13との影響を除くため、最大安定化利得(dB)で示されている。
また、図19では、抵抗R6の抵抗値が10Ωの場合を示しており、図20では、抵抗R6の抵抗値が10Ω(グラフ201)、30Ω(グラフ202)および50Ω(グラフ203)と変化させた場合を示している。抵抗R6以外の素子値については、図2および図3の測定のときの電力増幅器1の素子値と同じ値とした。
図19および図20に示すように、電力増幅器3では、電力増幅器3の温度特性が比較的良好なまま、制御入力電圧の増加に対して、増幅トランジスタTr1のコレクタ電流、および電力増幅器3の利得が緩やかに増加するように調整できていることがわかる。
なお、図20のシミュレーション計算では、抵抗R6の抵抗値のみを変化させることによって、電力増幅器3の利得、または電力増幅器3における増幅トランジスタTr1のコレクタ電流の制御入力電圧依存性を調整しているが、これに限られたものではなく、他の素子の値を変化させて調整してもよい。例えば、抵抗R4、R5等の抵抗は、抵抗値を大きくした場合、電力増幅器3の利得を、温度上昇に伴って増加させる機能を有する。また、制御入力端子17から入力される制御入力電圧の上昇により、電力増幅器3の利得を減少させる機能を有する。そのため、これら素子の値を共に調整することにより、電力増幅器3の温度依存性を小さく保つことと、電力増幅器3の利得の制御入力電圧依存性を小さく保つこととを両立させることができる。
図21は、本実施形態に係る電力増幅器3の構成を変更した電力増幅器4の概略的な回路構成を示している。電力増幅器4は、バイアス回路(第1バイアス回路)22cのVBE依存型電圧源回路20cにトランジスタ(第5トランジスタ)Tr8を備えている点で、電力増幅器3の構成と異なっている。なお、電力増幅器3と同一の機能を有する部材には、同一の符号を付記し、その説明は省略する。
電力増幅器4のバイアス回路22cは、線形補償回路19、VBE依存型電圧源回路20c、ナガタ・カレントミラー回路21、制御入力端子17および抵抗R3を備えている。また、VBE依存型電圧源回路20cは、トランジスタTr3、Tr4、Tr6、Tr8と、抵抗R2、R5とを備えている。なお、バイアス回路22cの機能は、上述したバイアス回路22と同様の機能を示し、VBE依存型電圧源回路20cの機能は、上述したVBE依存型電圧源回路20と同様の機能を示す。
VBE依存型電圧源回路20cに備えられたトランジスタTr8は、ベース端子とコレクタ端子とが接続されている。また、トランジスタTr8のコレクタ端子は、トランジスタTr4のベース端子と接続されており、トランジスタTr8のエミッタ端子は、トランジスタTr3のコレクタ端子に接続されている。すなわち、トランジスタTr8は、トランジスタTr3のコレクタ端子と、トランジスタTr4のベース端子との間に配置されている。
電力増幅器4におけるトランジスタTr3のベース−コレクタ間電圧は、トランジスタTr4のオン電圧(VBE電圧)だけあるので、トランジスタTr8を挿入することによって、トランジスタTr3のベース−コレクタ間電圧を調整することが可能となる。なお、トランジスタTr8の代わりに、ダイオード、抵抗等を挿入しても、トランジスタTr3のベース−コレクタ間電圧を調整することが可能となる。また、トランジスタTr8がアーリー効果の大きなトランジスタ、または発熱による温度変化で特性を変化させるトランジスタの場合には、回路の動作条件を調整することが可能となる場合もある。
〔実施形態3〕
本発明の他の実施形態について図22に基づいて説明すると以下の通りである。なお、実施形態1、2と同一の機能を有する部材については同一の符号を付記し、その説明は省略する。
図22は、本実施形態に係る電力増幅器の概略的な構成を示す回路図である。本実施形態に係る電力増幅器(多段増幅回路)5は、増幅トランジスタが2段にわたり接続されており、各段のバイアス回路においてミラー電流が生じるように構成されている点で、実施形態1、2に係る電力増幅器1ないし4と異なる。
電力増幅器5は、図22に示すように、入力整合回路12、増幅トランジスタ(第1増幅トランジスタ)Tr1a、段間整合回路23、増幅トランジスタ(第3増幅トランジスタ)Tr1b、出力整合回路13およびバイアス回路22dを備えている。増幅トランジスタTr1aのベース端子は、入力整合回路12を介して、電力増幅器5の入力信号端子11に接続されている。また、増幅トランジスタTr1aのコレクタ端子は、段間整合回路23を介して、増幅トランジスタTr1bのベース端子に接続されている。増幅トランジスタTr1bのコレクタ端子は、出力整合回路13を介して、電力増幅器5の出力信号端子14に接続されている。この構成により、電力増幅器5では、入力信号端子11から入力された高周波信号は、増幅トランジスタTr1aと増幅トランジスタTr1bとによって増幅され、出力信号端子14から出力される。
また、増幅トランジスタTr1aのベース端子は、抵抗R1aを介して、後述の第1バイアス回路25におけるトランジスタ(第1バイアス用トランジスタ)Tr2aのエミッタ端子に接続されている。同様に、増幅トランジスタTr1bのベース端子は、抵抗R1bを介して、後述の第2バイアス回路(第3バイアス回路)26のおけるトランジスタ(第3バイアス用トランジスタ)Tr2bのエミッタ端子に接続されている。なお、増幅トランジスタTr1bのコレクタ端子には、増幅トランジスタTr1bにバイアス電圧を供給する電源端子15に接続されており、増幅トランジスタTr1aと増幅トランジスタTr1bとのエミッタ端子は、それぞれ接地されている。また、抵抗R1bの機能は、抵抗R1aの機能と同じである。
バイアス回路22dは、バイアス回路22と同じ機能を有しており、制御入力端子17、基準電流発生回路(第1バイアス回路)24、第1バイアス回路25および第2バイアス回路26を備えている。基準電流発生回路24は、トランジスタTr5と、抵抗R3、R4とを備えている。また、第1バイアス回路25は、トランジスタTr2a、Tr3a、Tr4a、Tr6aと、抵抗R2a、R5a、R6aと、コンデンサC1aと、電源端子16a、18aとを備えている。さらに、第2バイアス回路26は、トランジスタTr2b、Tr3b、Tr4b、Tr6bと、抵抗R2b、R5b、R6bと、コンデンサC1bと、電源端子16b、18bとを備えている。
なお、トランジスタTr2a、Tr2bの機能は、トランジスタTr2の機能と同じである。同様に、トランジスタ(第2トランジスタ)Tr3aおよびトランジスタ(第8トランジスタ)Tr3bの機能はトランジスタTr3の機能と、トランジスタ(第1トランジスタ)Tr4aおよびトランジスタ(第7トランジスタ)Tr4bの機能はトランジスタTr4の機能と、トランジスタ(第4トランジスタ)Tr6aおよびトランジスタ(第9トランジスタ)Tr6bの機能はトランジスタTr6の機能とそれぞれ同じである。また、抵抗R2a、R2bの機能は抵抗R2の機能と、抵抗R5a、R5bの機能は抵抗R5の機能と、抵抗R6a、R6bの機能は抵抗R6の機能とそれぞれ同じである。さらに、コンデンサC1a、C1bの機能はコンデンサC1の機能と、電源端子16a、16bは電源端子16の機能と、電源端子18a、18bは電源端子18の機能とそれぞれ同じである。
上記構成では、制御入力端子17は、基準電流発生回路24の抵抗R3、第1バイアス回路25の抵抗R2aおよび第2バイアス回路26の抵抗(第7の抵抗)R2bに共通に接続されている。また、第1バイアス回路25のトランジスタTr6aと、第2バイアス回路26のトランジスタTr6bとのベース端子は、基準電流発生回路24のトランジスタTr5のコレクタ端子に共通に接続されている。
従って、電力増幅器5において、実施形態1、2に係る電力増幅器1ないし4のナガタ・カレントミラー回路21に相当する構成は、基準電流発生回路24と、第1バイアス回路25のトランジスタTr6aおよび第2バイアス回路26のトランジスタTr6bとによって実現されている。つまり、電力増幅器5の構成であっても、トランジスタTr6a、Tr6bそれぞれにおいてミラー電流を生じさせることができるため、実施形態1、2と同様、各増幅トランジスタの利得変動を抑制することができる。
さらに、電力増幅器5は、基準電流発生回路24を各増幅トランジスタに対して共通化でき、それぞれに対して用意する必要がないため、バイアス回路22dの消費電流を低減させることができる。加えて、多段の増幅トランジスタを有する電力増幅器の回路面積を縮小させることができ、電力増幅器の小型化および低コスト化を図ることができる。
また、電力増幅器5では、抵抗R5a、R5bを別々に調整することによって、温度補償の程度を調整することができる。
なお、電力増幅器5は、実施形態2に係る電力増幅器3の構成要素を、第1バイアス回路25と第2バイアス回路26とに適用しているが、これに限られたものではなく、実施形態1に係る電力増幅器1、2の構成要素、または実施形態2に係る電力増幅器4の構成要素を適用してもよい。また、電力増幅器5は、入力整合回路12、増幅トランジスタTr1a、段間整合回路23、増幅トランジスタTr1bおよび出力整合回路13を備えた2段の増幅トランジスタを有する電力増幅器であるが、これに限られたものではなく、3段以上の増幅トランジスタを有する電力増幅器に適用されてもよい。
さらに、電力増幅器5では、増幅トランジスタTr1aを初段の増幅トランジスタ、増幅トランジスタTr1bを後段の増幅トランジスタとしているが、これに限られたものではなく、初段と後段とを逆となるように構成してもよい。なお、このとき、バイアス回路22dの構成も適宜変更される。
〔実施形態4〕
本発明の他の実施形態について図23に基づいて説明すると以下の通りである。なお、実施形態1ないし3と同一の機能を有する部材については同一の符号を付記し、その説明は省略する。
図23は、本実施形態に係る電力増幅器の概略的な構成を示す回路図である。本実施形態に係る電力増幅器(多段増幅回路)6は、バイアス回路22eに第2バイアス回路26aを備えている点で、実施形態3に係る電力増幅器5と異なる。なお、バイアス回路22eは、バイアス回路22と同様の機能を有する。なお、増幅トランジスタ(第2増幅トランジスタ)Tr1cおよび抵抗R1cの機能は、増幅トランジスタTr1bおよび抵抗R1bの機能と同じである。
第2バイアス回路26aは、トランジスタ(第2バイアス用トランジスタ)Tr2c、Tr9と、抵抗R7、R8と、コンデンサC1cと、電源端子16cとを備えている。トランジスタTr2cの機能は、トランジスタTr2の機能と同じであり、コンデンサC1cの機能は、コンデンサC1の機能と同じである。また、電源端子16cの機能は、電源端子16の機能と同じである。
トランジスタ(第6トランジスタ)Tr9のベース端子は、トランジスタTr3aのベース端子に接続されている。また、トランジスタTr9のコレクタ端子は、抵抗R8、R7を介して、制御入力端子17に接続されている。具体的には、トランジスタTr9のコレクタ端子は、抵抗R8の一端子に接続されており、制御入力端子17は、抵抗(第6の抵抗)R7の一端子に接続されている。そして、抵抗R7のもう一方の端子と、抵抗R8のもう一方の端子とが接続されており、この接続点は、トランジスタTr2cのベース端子に接続されている。
つまり、トランジスタTr3aとトランジスタTr9とによってカレントミラー回路が構成されており、トランジスタTr3aのコレクタ電流を基準電流として、トランジスタTr9のコレクタ電流をミラー電流として発生させている。そして、抵抗R2aと抵抗R7とは、それぞれ同じ抵抗値となっているため、抵抗R2aと同じ電流が抵抗R7に流れ、制御入力電圧に対して同じだけ電圧降下が生じている。
従って、電力増幅器6では、トランジスタTr2aのベース端子の電圧とトランジスタTr3aのベース端子の電圧とが、制御入力電圧が変化する場合であっても、同じ電圧値となるように制御される。これにより、電力増幅器6は、実施形態3と同様、各増幅トランジスタの利得変動を抑制することができる。
さらに、電力増幅器6の第2バイアス回路26aは、図23に示すように、電力増幅器5の第2バイアス回路26と比較して、素子数が少なくなっている。すなわち、電力増幅器6では、トランジスタTr3aのベース端子とトランジスタTr9のベース端子とを接続しているため、トランジスタTr6bを必要としない。
これにより、電力増幅器6のバイアス回路22eにおいては、消費電力をさらに低減させることができる。加えて、電力増幅器6では、多段の増幅トランジスタを有する電力増幅器の回路面積をさらに縮小させることができ、更なる電力増幅器の小型化および低コスト化を図ることができる。
なお、電力増幅器6の第1バイアス回路25は、電力増幅器5と同様、実施形態2に係る電力増幅器3の構成要素によって実現されているが、これに限られたものではなく、実施形態1に係る電力増幅器1、2の構成要素、または実施形態2に係る電力増幅器4の構成要素によって実現されてもよい。
ここで、電力増幅器6において、カレントミラー回路を構成しているトランジスタTr3aのコレクタ端子は、抵抗R6aを介して抵抗R2aに接続されている。このため、このカレントミラー回路をより正確に機能させるために、トランジスタTr9のコレクタ端子と抵抗R7との間に、抵抗R6aの抵抗値と同じ値である抵抗R8が挿入されていてもよい。
なお、電力増幅器6の第1バイアス回路25が、実施形態1に係る電力増幅器1の構成要素によって実現される場合には、第1バイアス回路25には抵抗R6aが備えられておらず、トランジスタTr3aのコレクタ端子と抵抗R2aとが直結されている。従って、この場合には、トランジスタTr3aとトランジスタTr9とから構成されるカレントミラー回路を正確に機能させるために、第2バイアス回路26aから抵抗R8を取り除き、トランジスタTr9のコレクタ端子と抵抗R7とが直結されているとよい。
また、電力増幅器6は、入力整合回路12、増幅トランジスタTr1a、段間整合回路23、増幅トランジスタTr1cおよび出力整合回路13を備えた2段の増幅トランジスタを有する電力増幅器であるが、これに限られたものではなく、3段以上の増幅トランジスタを有する電力増幅器に適用されてもよい。
さらに、電力増幅器6では、増幅トランジスタTr1aを初段の増幅トランジスタ、増幅トランジスタTr1cを後段の増幅トランジスタとしているが、これに限られたものではなく、初段と後段とを逆となるように構成してもよい。なお、このとき、バイアス回路22dの構成も適宜変更される。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明に係る電力増幅器は、温度依存性および制御入力電圧依存性が抑制されていることが要求される、携帯型電話機、または無線ネットワーク装置として使用される通信装置等に備えられているとよい。
本発明の一実施形態に係る電力増幅器の概略構成を示す回路図である。 図1に示す電力増幅器における増幅トランジスタのコレクタ電流の制御入力電圧依存性を示す図である。 図1に示す電力増幅器における電力増幅器の利得の制御入力電圧依存性を示す図である。 図24に示す従来の電力増幅器における増幅トランジスタのコレクタ電流の制御入力電圧依存性を示す図である。 図24に示す従来の電力増幅器における電力増幅器の利得の制御入力電圧依存性を示す図である。 図24に示す従来の電力増幅器の抵抗R103に流れる電流と、図8に示す電力増幅器のトランジスタTr106のコレクタ電流と、図1に示す電力増幅器のトランジスタTr6のコレクタ電流との温度依存性を示す図である。 図24に示す電力増幅器の抵抗R103に流れる電流と、図8に示す電力増幅器のトランジスタTr106のコレクタ電流と、図1に示す電力増幅器のトランジスタTr6のコレクタ電流との制御入力電圧依存性を示す図である。 カレントミラー回路を備えた電力増幅器の概略構成を示す回路図である。 図8に示す電力増幅器における増幅トランジスタのコレクタ電流の制御入力電圧依存性を示す図である。 図8に示す電力増幅器における電力増幅器の利得の制御入力電圧依存性を示す図である。 トランジスタTr105が備えられていない場合の図24に示す従来の電力増幅器における増幅トランジスタのコレクタ電流の制御入力電圧依存性を示す図である。 トランジスタTr105が備えられていない場合の図24に示す従来の電力増幅器の利得の制御入力電圧依存性を示す図である。 抵抗R5を備えていない場合の図1に示す電力増幅器の利得の制御入力電圧依存性を示す図である。 図1に示す電力増幅器における素子値を調整した場合の、各素子値に対応した電力増幅器の利得の温度依存性の一例を示す図である。 図1に示す電力増幅器における別の素子値を調整した場合の、各素子値に対応した電力増幅器の利得の温度依存性の一例を示す図である。 図1に示す電力増幅器における別の素子値を調整した場合の、各素子値に対応した電力増幅器の利得の制御入力電圧依存性の一例を示す図である。 図1に示す電力増幅器の構成を変更した場合の概略構成を示す回路図である。 本発明の他の一実施形態に係る電力増幅器の概略構成を示す回路図である。 図18に示す電力増幅器における増幅トランジスタのコレクタ電流の制御入力電圧依存性を示す図である。 図18に示す電力増幅器における電力増幅器の利得の制御入力電圧依存性を示す図である。 図18に示す電力増幅器の構成を変更した場合の概略構成を示す回路図である。 本発明の、さらに他の一実施形態に係る電力増幅器の概略構成を示す回路図である。 本発明の、さらに他の一実施形態に係る電力増幅器の概略構成を示す回路図である。 従来の電力増幅器の概略構成を示す回路図である。
符号の説明
1、2、3、4 電力増幅器
5、6 電力増幅器(多段増幅回路)
17 制御入力端子
20、20a、20b、20c VBE依存型電圧源回路
21 ナガタ・カレントミラー回路(カレントミラー回路)
22、22a、22b、22c バイアス回路(第1バイアス回路)
24 基準電流発生回路(第1バイアス回路)
25 第1バイアス回路
26 第2バイアス回路(第3バイアス回路)
26a 第2バイアス回路
Tr1、Tr1a 増幅トランジスタ(第1増幅トランジスタ)
Tr1b 増幅トランジスタ(第3増幅トランジスタ)
Tr1c 増幅トランジスタ(第2増幅トランジスタ)
Tr2、Tr2a トランジスタ(第1バイアス用トランジスタ)
Tr2b トランジスタ(第3バイアス用トランジスタ)
Tr2c トランジスタ(第2バイアス用トランジスタ)
Tr3、Tr3a トランジスタ(第2トランジスタ)
Tr3b トランジスタ(第8トランジスタ)
Tr4、Tr4a トランジスタ(第1トランジスタ)
Tr4b トランジスタ(第7トランジスタ)
Tr5 トランジスタ(第3トランジスタ)
Tr6、Tr6a トランジスタ(第4トランジスタ)
Tr6b トランジスタ(第9トランジスタ)
Tr7、8 トランジスタ(第5トランジスタ)
Tr9 トランジスタ(第6トランジスタ)
R2 抵抗(第1の抵抗)
R2b 抵抗(第7の抵抗)
R3 抵抗(第2の抵抗)
R4 抵抗(第3の抵抗)
R5 抵抗(第4の抵抗)
R6 抵抗(第5の抵抗)
R7 抵抗(第6の抵抗)

Claims (7)

  1. 入力信号を増幅する第1増幅トランジスタと、上記第1増幅トランジスタにバイアス電流を供給する第1バイアス回路を備えている電力増幅器であって、
    上記第1バイアス回路は、
    上記第1増幅トランジスタのベース端子にバイアス電流を供給する第1バイアス用トランジスタと、
    上記第1増幅トランジスタの増幅動作を制御する制御信号として制御入力電圧が入力される制御入力端子と、
    VBE依存型電圧源回路とカレントミラー回路とを備え、
    上記VBE依存型電圧源回路は、
    上記制御入力端子と上記第1バイアス用トランジスタのベース端子との間に接続されている第1の抵抗と、
    ベース端子が上記第1の抵抗と上記第1バイアス用トランジスタのベース端子とに接続されている第1トランジスタと、
    エミッタ端子が接地されていると共に、ベース端子が上記第1トランジスタのエミッタ端子に接続され、コレクタ端子が上記第1トランジスタのベース端子に接続されている第2トランジスタとを備え、
    上記カレントミラー回路は、
    エミッタ端子が接地されていると共に、第2の抵抗を介して上記制御入力端子に接続されているベース端子が、第3の抵抗を介してコレクタ端子と接続されている第3トランジスタと、
    エミッタ端子が接地されていると共に、ベース端子が上記第3トランジスタのコレクタ端子に接続され、コレクタ端子が上記第2トランジスタのベース端子に接続されている第4トランジスタとを備えていることを特徴とする電力増幅器。
  2. 上記第1トランジスタのエミッタ端子と上記第2トランジスタのベース端子との間に接続されている第4の抵抗を備え、
    上記第4トランジスタのコレクタ端子は、上記第2トランジスタのベース端子に接続されていると共に、上記第4の抵抗を介して、上記第1トランジスタのエミッタ端子に接続されていることを特徴とする請求項1に記載の電力増幅器。
  3. 上記第1バイアス用トランジスタのベース端子と上記第1トランジスタのベース端子との間に接続されている第5の抵抗を備え、
    上記第2トランジスタのコレクタ端子は、上記第1トランジスタのベース端子に接続されていると共に、上記第5の抵抗を介して、上記第1バイアス用トランジスタのベース端子と上記第1の抵抗とに接続されていることを特徴とする請求項1または2に記載の電力増幅器。
  4. 上記第1トランジスタのベース端子と上記第2トランジスタのコレクタ端子との間に接続されている第5トランジスタを備え、
    上記第5トランジスタのコレクタ端子は、上記第5トランジスタのベース端子に接続されていると共に上記第1トランジスタのベース端子に接続され、
    上記第5トランジスタのエミッタ端子は、上記第2トランジスタのコレクタ端子に接続されていることを特徴とする請求項1〜3の何れか1項に記載の電力増幅器。
  5. 上記制御入力端子は、第1制御入力端子と第2制御入力端子とからなり、
    上記第1制御入力端子は、上記第1の抵抗を介して、上記第1バイアス用トランジスタのベース端子に接続され、
    上記第2制御入力端子は、上記第2の抵抗を介して、上記第3トランジスタのベース端子に接続されており、
    上記第1および第2制御入力端子は、同じ電圧変化を有する電源端子であることを特徴とする請求項1〜4の何れか1項に記載の電力増幅器。
  6. 請求項1〜5の何れか1項に記載の電力増幅器を備えると共に、複数の増幅トランジスタによって構成される多段増幅回路において、
    上記多段増幅回路は、上記複数の増幅トランジスタとして、上記第1増幅トランジスタと第2増幅トランジスタとを有し、
    上記第2増幅トランジスタにバイアス電流を供給する第2バイアス回路をさらに備え、
    上記第2バイアス回路は、
    上記第2増幅トランジスタのベース端子にバイアス電流を供給する第2バイアス用トランジスタと、
    上記制御入力端子と上記第2バイアス用トランジスタのベース端子との間に接続されている第6の抵抗と、
    エミッタ端子が接地されていると共に、ベース端子が上記第2トランジスタのベース端子に接続され、コレクタ端子が上記第2バイアス用トランジスタのベース端子と上記第6の抵抗とに接続されている第6トランジスタとを備えていることを特徴とする多段増幅回路。
  7. 請求項1〜5の何れか1項に記載の電力増幅器を備えると共に、複数の増幅トランジスタによって構成される多段増幅回路において、
    上記多段増幅回路は、上記複数の増幅トランジスタとして、上記第1増幅トランジスタと第3増幅トランジスタとを有し、
    上記第3増幅トランジスタにバイアス電流を供給する第3バイアス回路をさらに備え、
    上記第3バイアス回路は、
    上記第3増幅トランジスタのベース端子にバイアス電流を供給する第3バイアス用トランジスタと、
    上記制御入力端子と上記第3バイアス用トランジスタのベース端子との間に接続されている第7の抵抗と、
    ベース端子が上記第7の抵抗と上記第3バイアス用トランジスタのベース端子とに接続されている第7トランジスタと、
    エミッタ端子が接地されていると共に、ベース端子が上記第7トランジスタのエミッタ端子に接続され、コレクタ端子が上記第7トランジスタのベース端子に接続されている第8トランジスタと、
    エミッタ端子が接地されていると共に、コレクタ端子が上記第8トランジスタのベース端子に接続されている第9トランジスタとを備え、
    上記第9トランジスタのベース端子は、上記第3トランジスタのコレクタ端子に接続されていることを特徴とする多段増幅回路。
JP2007023486A 2007-02-01 2007-02-01 電力増幅器、およびそれを備えた多段増幅回路 Expired - Fee Related JP4271708B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007023486A JP4271708B2 (ja) 2007-02-01 2007-02-01 電力増幅器、およびそれを備えた多段増幅回路
US12/010,592 US7573336B2 (en) 2007-02-01 2008-01-28 Power amplifier and multistage amplification circuit including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007023486A JP4271708B2 (ja) 2007-02-01 2007-02-01 電力増幅器、およびそれを備えた多段増幅回路

Publications (2)

Publication Number Publication Date
JP2008193264A true JP2008193264A (ja) 2008-08-21
JP4271708B2 JP4271708B2 (ja) 2009-06-03

Family

ID=39675651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007023486A Expired - Fee Related JP4271708B2 (ja) 2007-02-01 2007-02-01 電力増幅器、およびそれを備えた多段増幅回路

Country Status (2)

Country Link
US (1) US7573336B2 (ja)
JP (1) JP4271708B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014241091A (ja) * 2013-06-12 2014-12-25 シャープ株式会社 電圧発生回路
JP2017022506A (ja) * 2015-07-09 2017-01-26 ローム株式会社 出力回路および半導体装置
JP2020178335A (ja) * 2019-04-18 2020-10-29 サムソン エレクトロ−メカニックス カンパニーリミテッド. デュアル補償機能を有するバイアス回路及び増幅装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560573B2 (ja) * 2008-09-18 2010-10-13 シャープ株式会社 電力増幅器、電力増幅器の制御方法、および無線通信装置
US9231528B2 (en) * 2011-03-16 2016-01-05 Rf Micro Devices, Inc. Amplification device having compensation for a local thermal memory effect
JP2013009133A (ja) * 2011-06-24 2013-01-10 Semiconductor Components Industries Llc バイアス回路
TWI508432B (zh) * 2013-06-13 2015-11-11 Advanced Semiconductor Eng 射頻功率放大器與電子系統
JP2016192590A (ja) 2015-03-30 2016-11-10 株式会社村田製作所 電力増幅モジュール
US9806674B2 (en) 2015-12-14 2017-10-31 Murata Manufacturing Co., Ltd. Power amplifier circuit
US11558017B2 (en) * 2019-09-18 2023-01-17 Advanced Semiconductor Engineering, Inc. Power amplifier
US11281245B1 (en) * 2021-01-27 2022-03-22 Wolfspeed, Inc. Bias circuits and improved linearity bias schemes for RF power devices

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2800523B2 (ja) 1992-01-14 1998-09-21 日本電気株式会社 定電流回路
CA2066929C (en) 1991-08-09 1996-10-01 Katsuji Kimura Temperature sensor circuit and constant-current circuit
JP3106607B2 (ja) 1991-10-24 2000-11-06 ミツミ電機株式会社 定電圧回路
JP2876865B2 (ja) 1992-01-09 1999-03-31 日本電気株式会社 定電圧回路
US5373226A (en) 1991-11-15 1994-12-13 Nec Corporation Constant voltage circuit formed of FETs and reference voltage generating circuit to be used therefor
JP3104365B2 (ja) 1992-01-09 2000-10-30 日本電気株式会社 基準電圧発生回路
JP3304539B2 (ja) 1993-08-31 2002-07-22 富士通株式会社 基準電圧発生回路
JP2734964B2 (ja) 1993-12-28 1998-04-02 日本電気株式会社 基準電流回路および基準電圧回路
US5627461A (en) 1993-12-08 1997-05-06 Nec Corporation Reference current circuit capable of preventing occurrence of a difference collector current which is caused by early voltage effect
US5670912A (en) * 1996-01-31 1997-09-23 Motorola, Inc. Variable supply biasing method and apparatus for an amplifier
US6313705B1 (en) * 1999-12-20 2001-11-06 Rf Micro Devices, Inc. Bias network for high efficiency RF linear power amplifier
JP3532834B2 (ja) 2000-06-27 2004-05-31 富士通カンタムデバイス株式会社 高周波増幅器バイアス回路、高周波電力増幅器および通信装置
US6842075B2 (en) * 2001-06-06 2005-01-11 Anadigics, Inc. Gain block with stable internal bias from low-voltage power supply
US6492874B1 (en) * 2001-07-30 2002-12-10 Motorola, Inc. Active bias circuit
WO2004086613A1 (ja) 2003-03-26 2004-10-07 Mitsubishi Denki Kabushiki Kaisha 増幅回路
JP3847756B2 (ja) 2004-02-25 2006-11-22 松下電器産業株式会社 高周波増幅回路
US7019508B2 (en) 2004-06-24 2006-03-28 Anadigics Inc. Temperature compensated bias network
JP4567577B2 (ja) * 2005-11-08 2010-10-20 三菱電機株式会社 電力増幅器用バイアス回路
US7365604B2 (en) * 2005-12-16 2008-04-29 Mediatek Inc. RF amplifier with a bias boosting scheme

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014241091A (ja) * 2013-06-12 2014-12-25 シャープ株式会社 電圧発生回路
JP2017022506A (ja) * 2015-07-09 2017-01-26 ローム株式会社 出力回路および半導体装置
JP2020178335A (ja) * 2019-04-18 2020-10-29 サムソン エレクトロ−メカニックス カンパニーリミテッド. デュアル補償機能を有するバイアス回路及び増幅装置
JP7477074B2 (ja) 2019-04-18 2024-05-01 サムソン エレクトロ-メカニックス カンパニーリミテッド. バイアス回路及び増幅装置

Also Published As

Publication number Publication date
US20080186099A1 (en) 2008-08-07
JP4271708B2 (ja) 2009-06-03
US7573336B2 (en) 2009-08-11

Similar Documents

Publication Publication Date Title
JP4271708B2 (ja) 電力増幅器、およびそれを備えた多段増幅回路
KR102268387B1 (ko) 적응형 다중밴드 바이어스 제어 회로 및 파워 증폭 장치
US7439808B2 (en) High-frequency power amplifier
JP4330549B2 (ja) 高周波電力増幅装置
US7768354B2 (en) Radio-frequency power amplifier
US6549076B2 (en) High-output amplifier
JP6590323B2 (ja) 適応形マルチバンド電力増幅装置
US20040174213A1 (en) Doherty bias circuit to dynamically compensate for process and environmental variations
JP5831511B2 (ja) 高周波電力増幅器
KR20040028963A (ko) 능동 바이어스 회로
JP2004343244A (ja) 高周波増幅回路
JP4088177B2 (ja) バイアス電流供給回路及び増幅回路
JP2007134768A (ja) 電力増幅器用バイアス回路
JP4695519B2 (ja) 差動増幅装置
US7057462B2 (en) Temperature compensated on-chip bias circuit for linear RF HBT power amplifiers
KR20030031073A (ko) 전력증폭기에서의 바이어스 안정화 회로
US8917144B2 (en) Power amplifier
JP2003338711A (ja) 動作点の調整が可能な電力増幅器
JP2011101405A (ja) 高周波電力増幅器
JP7480463B2 (ja) 温度補償機能を有するバイアス回路及び増幅装置
JP2008283407A (ja) 電力増幅器
CN114584080A (zh) 一种功率放大器及电子设备
JP2008172538A (ja) バイアス回路および電力増幅器
JP2012028859A (ja) 利得可変差動増幅回路
JP2005260581A (ja) 高効率広ダイナミックレンジ増幅回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4271708

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees