JP2010272919A - ドライバ回路 - Google Patents

Abstract

【課題】出力振幅を低減した際の出力波形品質の劣化を抑圧する。
【解決手段】ドライバ回路は、出力信号の振幅を調整可能な振幅可変増幅器ＶＡと、少なくとも１つの増幅器ＤＩＦＦａから構成される増幅回路とを備える。振幅可変増幅器ＶＡは、入力信号ＤＩＮＰ，ＤＩＮＮが入力される増幅用トランジスタを含む増幅部と、増幅用トランジスタとカスコード接続された振幅調整用トランジスタを含み、振幅調整用トランジスタに入力される振幅調整信号に応じて増幅用トランジスタの出力信号の振幅を調整する振幅調整部と、増幅部および振幅調整部に定電流を供給する電流源とから構成される。増幅器ＤＩＦＦａは、振幅可変増幅器ＶＡの出力信号を入力とする増幅用トランジスタを含む出力部と、この出力部に定電流を供給する電流源とから構成される。
【選択図】 図１

Description

本発明は、例えば光変調器の駆動用に使用される高速動作の出力振幅可変なドライバ回路において、出力振幅を低減した際の出力波形品質を向上させる回路構成に関するものである。

従来より、データ信号に応じて光変調器を駆動する光変調器用ドライバ回路が知られており、高速動作の光変調器用ドライバ回路の例として、図９、図１０に示す回路構成が知られている。図９は全体ブロック図、図１０はドライバ回路中の差動増幅器の詳細回路図である。この図９、図１０の回路構成は、非特許文献１に開示されている。
図９において、ＤＩＮＰ，ＤＩＮＮはそれぞれ正相入力信号、逆相入力信号、ＣＰＷ１Ｐ，ＣＰＷ１Ｎは入力コプレナー線路、ＣＰＷ２Ｐ，ＣＰＷ２Ｎは出力コプレナー線路、Ｒ１００Ｐ，Ｒ１００Ｎは入力コプレナー線路ＣＰＷ１Ｐ，ＣＰＷ１Ｎの出力端を接地する抵抗、Ｒ１０１Ｐ，Ｒ１０１Ｎは出力コプレナー線路ＣＰＷ２Ｐ，ＣＰＷ２Ｎの入力端にバイアス電圧ＶＣＣを与える抵抗、ＤＩＦＦは差動増幅器、ＤＯＵＴＰ，ＤＯＵＴＮはそれぞれ差動出力の正相出力信号、逆相出力信号である。

入力コプレナー線路ＣＰＷ１Ｐの入力端には、正相入力信号ＤＩＮＰと逆相入力信号ＤＩＮＮとからなる差動信号（データ信号）のうち正相入力信号ＤＩＮＰが入力され、入力コプレナー線路ＣＰＷ１Ｎの入力端には、逆相入力信号ＤＩＮＮが入力される。そして、出力コプレナー線路ＣＰＷ２Ｐの出力端からは正相出力信号ＤＯＵＴＰが出力され、出力コプレナー線路ＣＰＷ２Ｎの出力端からは逆相出力信号ＤＯＵＴＮが出力される。この正相出力信号ＤＯＵＴＰ、逆相出力信号ＤＯＵＴＮが図示しない光変調器に入力される。

図１０において、Ｑ１００Ｐ，Ｑ１００Ｎ，Ｑ１０１Ｐ，Ｑ１０１Ｎ，Ｑ１０２Ｐ，Ｑ１０２Ｎ，Ｑ１０３Ｐ，Ｑ１０３Ｎ，Ｑ１０４Ｐ，Ｑ１０４Ｎ，Ｑ１０５Ｐ，Ｑ１０５Ｎ，Ｑ１０６，Ｑ１０７はトランジスタ、Ｒ１０２Ｐ，Ｒ１０２Ｎ，Ｒ１０３Ｐ，Ｒ１０３Ｎ，Ｒ１０４，Ｒ１０５，Ｒ１０６，Ｒ１０７，Ｒ１０８は抵抗、ＩＮＰは差動増幅器ＤＩＦＦの非反転入力端子に入力される正相入力信号、ＩＮＮは差動増幅器ＤＩＦＦの反転入力端子に入力される逆相入力信号、ＯＵＴＰは差動増幅器ＤＩＦＦの非反転出力端子から出力される正相出力信号、ＯＵＴＮは差動増幅器ＤＩＦＦの反転出力端子から出力される逆相出力信号、Ｖｃｏｎは制御信号である。

光変調器用のドライバ回路においては、ユーザの要求に応じて出力振幅を任意に調整できる構成が必要される場合がある。出力振幅を調整する方法については非特許文献１に具体的に記述されていないものの、図９、図１０に示したドライバ回路においては制御信号Ｖｃｏｎを入力するようになっており、トランジスタＱ１０４Ｐ，Ｑ１０４Ｎ，Ｑ１０５Ｐ，Ｑ１０５Ｎ，Ｑ１０６および抵抗Ｒ１０６からなる出力部の電流量を制御信号Ｖｃｏｎで調整して、出力振幅を調整するものと類推される。

Yasuyuki Suzuki et al.，"An 80-Gb/s 2.7-Vpp Driver IC Based on Functional Distributed Circuits for Optical Transmission Systems"，2005 IEEE Radio Frequency Integrated Circuits Symposium，p.325-328，2005

図９、図１０に示した従来のドライバ回路のように、各段の差動増幅器の出力部の電流を調整することでドライバ回路の出力振幅を調整する場合、出力振幅を小さくしたときに出力波形品質が悪化するという問題点があった。
従来のドライバ回路の出力波形をシミュレーションした結果を図１１（Ａ）、図１１（Ｂ）に示す。図１１（Ａ）は出力振幅が４Ｖｐｐのときの出力波形を示し、図１１（Ｂ）は出力振幅が２Ｖｐｐのときの出力波形を示している。なお、図１１（Ａ）、図１１（Ｂ）の出力波形（アイパタン）は、正相出力信号ＤＯＵＴＰの波形である。また、ドライバ回路の動作ビットレートを２５Ｇｂｉｔ／ｓとしている。

図１１（Ａ）に示すように、出力振幅が４Ｖｐｐのときには、ローレベルからハイレベルへの立ち上がり時間ｔｒとハイレベルからローレベルへの立ち下がり時間ｔｆとがほぼ等しく、立ち上がりの波形と立ち下がりの波形とが交わる点（いわゆるクロスポイント）がハイレベルとローレベルのほぼ中間点に有る。また、アイ開口は上下方向および左右方向に関して対称的な形である。

一方、図１１（Ｂ）に示すように、出力振幅が２Ｖｐｐのときには、立ち上がり時間ｔｒが立ち下がり時間ｔｆよりも大幅に長く、その結果クロスポイントがハイレベル側に寄ってしまっている。このため、アイ開口も対称的な形ではなく、アイ開口の右下側が欠けたような形となっている。以上の劣化に留まらず、２Ｖｐｐのときにはローレベル側に大きなリンギング（２．２Ｖ付近の平坦なレベルを下回る大きなうねりの波形）が発生している。

一般に良好な波形品質とは、クロスポイントがハイレベルとローレベルの中間点にあり、アイ開口は対称的な形を有し、リンギングが少ないことである。したがって、図１１（Ｂ）の２Ｖｐｐ時の波形は、図１１（Ａ）の４Ｖｐｐ時の波形と比べて波形品質が劣化していると言わざるを得ない。

この波形品質が劣化した要因としては、ドライバ回路の出力振幅を小さくするために、図１０に示した差動増幅器の出力部の電流を減らしたことにより、出力部のトランジスタの応答速度が劣化したことが挙げられる。図９、図１０に示したドライバ回路では、各トランジスタにバイポーラトランジスタが使用されている。バイポーラトランジスタは、通常の動作範囲ではトランジスタ単体に流れる電流量が多くなると応答速度が上昇し、電流量が少なくなると応答速度が低下する。つまり、差動増幅器の出力部の電流を減らすと、出力部のトランジスタに流れる電流も減るので、トランジスタの応答速度が劣化し、結果としてドライバ回路の出力波形品質が劣化したと考えられる。

本発明は、上記課題を解決するためになされたもので、出力振幅を低減した際の出力波形品質の劣化を抑圧することができるドライバ回路を提供することを目的とする。

本発明のドライバ回路は、出力信号の振幅を調整可能な振幅可変増幅器と、この振幅可変増幅器の出力信号を入力とする少なくとも１つの増幅器から構成される増幅回路とを備え、前記振幅可変増幅器は、入力信号が入力される増幅用トランジスタを含む増幅部と、前記増幅用トランジスタとカスコード接続された振幅調整用トランジスタを含み、この振幅調整用トランジスタに入力される振幅調整信号に応じて前記増幅用トランジスタの出力信号の振幅を調整する振幅調整部と、前記増幅部および振幅調整部に定電流を供給する第１の電流源とから構成され、前記増幅回路中の増幅器は、前記振幅可変増幅器の出力信号を入力とする増幅用トランジスタを含む出力部と、この出力部に定電流を供給する第２の電流源とから構成されることを特徴とするものである。

また、本発明のドライバ回路の１構成例において、前記振幅可変増幅器の振幅調整部は、前記増幅部の増幅用トランジスタのコレクタ電流が流れる経路に対して直列に挿入され、前記振幅調整信号ＧＣＴ，ＧＣＣが入力される差動構成の第１、第２の振幅調整用トランジスタを備え、前記入力信号に応じて前記増幅部の増幅用トランジスタで生成された電流を、前記振幅調整信号ＧＣＴ，ＧＣＣの大小関係で決定される分配比で前記第１、第２の振幅調整用トランジスタに分配し、一方の振幅調整用トランジスタの出力を振幅可変増幅器の出力とすることを特徴とするものである。

また、本発明のドライバ回路の１構成例において、前記振幅可変増幅器の増幅部は、利得の異なる第１、第２の増幅部を備え、前記振幅可変増幅器の振幅調整部は、前記第１の増幅部の増幅用トランジスタのコレクタ電流が流れる経路に対して直列に挿入され、前記振幅調整信号ＧＣＴ，ＧＣＣのうちの一方が入力される第１の振幅調整用トランジスタと、前記第２の増幅部の増幅用トランジスタのコレクタ電流が流れる経路に対して直列に挿入され、前記振幅調整信号ＧＣＴ，ＧＣＣのうちの他方が入力される第２の振幅調整用トランジスタとを備え、前記振幅調整信号ＧＣＴ，ＧＣＣに応じて、前記第１、第２の増幅部の利得を前記第１、第２の振幅調整用トランジスタからなる差動対により連続的に切り替え、前記第１、第２の増幅部の増幅用トランジスタの共通接続された出力を振幅可変増幅器の出力とすることを特徴とするものである。

また、本発明のドライバ回路の１構成例において、前記振幅可変増幅器の増幅部は、ベースに前記入力信号が入力され、エミッタが前記電流源に接続された前記増幅用トランジスタを備え、前記振幅可変増幅器の振幅調整部は、ベースに前記振幅調整信号ＧＣＴ，ＧＣＣのうちの一方が入力され、エミッタが前記増幅部の増幅用トランジスタのコレクタに接続され、コレクタに直接またはコレクタ抵抗を介して電源電圧が供給される前記第１の振幅調整用トランジスタと、ベースに前記振幅調整信号ＧＣＴ，ＧＣＣのうちの他方が入力され、エミッタが前記増幅部の増幅用トランジスタのコレクタに接続され、コレクタに直接またはコレクタ抵抗を介して電源電圧が供給される前記第２の振幅調整用トランジスタとを備え、一方の振幅調整用トランジスタのコレクタから信号を出力することを特徴とするものである。

また、本発明のドライバ回路の１構成例において、前記振幅可変増幅器の第１の増幅部は、ベースに前記入力信号が入力され、コレクタにコレクタ抵抗を介して電源電圧が供給される第１の増幅用トランジスタを備え、前記振幅可変増幅器の第２の増幅部は、ベースに前記入力信号が入力され、エミッタにエミッタ抵抗の一端が接続され、コレクタが前記第１の増幅用トランジスタのコレクタに接続された第２の増幅用トランジスタを備え、前記振幅可変増幅器の振幅調整部は、ベースに前記振幅調整信号ＧＣＴ，ＧＣＣのうちの一方が入力され、エミッタが前記電流源に接続され、コレクタが前記第１の増幅用トランジスタのエミッタに接続された前記第１の振幅調整用トランジスタと、ベースに前記振幅調整信号ＧＣＴ，ＧＣＣのうちの他方が入力され、エミッタが前記電流源に接続され、コレクタが前記エミッタ抵抗の他端に接続された前記第２の振幅調整用トランジスタとを備え、前記第１、第２の増幅用トランジスタのコレクタから信号を出力することを特徴とするものである。

また、本発明のドライバ回路の１構成例において、前記振幅可変増幅器は、正相入力信号と逆相入力信号とからなる差動入力信号を入力として差動出力信号を出力し、前記増幅回路は、前記差動出力信号を入力とする少なくとも１つの差動増幅器を備えるものであり、前記振幅可変増幅器の増幅部は、ベースに前記正相入力信号が入力され、エミッタが前記電流源に接続された正相入力側の前記増幅用トランジスタと、ベースに前記逆相入力信号が入力され、エミッタが前記電流源に接続された逆相入力側の前記増幅用トランジスタとを備え、前記振幅可変増幅器の振幅調整部は、ベースに前記振幅調整信号ＧＣＣが入力され、エミッタが前記逆相入力側の増幅用トランジスタのコレクタに接続され、コレクタに正相出力側のコレクタ抵抗を介して電源電圧が供給される正相出力用の前記第１の振幅調整用トランジスタと、ベースに前記振幅調整信号ＧＣＣが入力され、エミッタが前記正相入力側の増幅用トランジスタのコレクタに接続され、コレクタに逆相出力側のコレクタ抵抗を介して電源電圧が供給される逆相出力用の前記第１の振幅調整用トランジスタと、ベースに前記振幅調整信号ＧＣＴが入力され、エミッタが前記逆相入力側の増幅用トランジスタのコレクタに接続され、コレクタが前記逆相出力用の第１の振幅調整用トランジスタのコレクタに接続された正相出力用の前記第２の振幅調整用トランジスタと、ベースに前記振幅調整信号ＧＣＴが入力され、エミッタが前記正相入力側の増幅用トランジスタのコレクタに接続され、コレクタが前記正相出力用の第１の振幅調整用トランジスタのコレクタに接続された逆相出力用の前記第２の振幅調整用トランジスタとを備え、前記正相出力用の第１の振幅調整用トランジスタのコレクタおよび前記逆相出力用の第２の振幅調整用トランジスタのコレクタと前記正相出力側のコレクタ抵抗との接続点から正相出力信号を出力し、前記逆相出力用の第１の振幅調整用トランジスタのコレクタおよび前記正相出力用の第２の振幅調整用トランジスタのコレクタと前記逆相出力側のコレクタ抵抗との接続点から逆相出力信号を出力することを特徴とするものである。

本発明によれば、ドライバ回路を、振幅可変増幅器と、この振幅可変増幅器の出力信号を入力とする増幅回路とから構成し、振幅可変増幅器を、入力信号が入力される増幅用トランジスタを含む増幅部と、増幅用トランジスタとカスコード接続された振幅調整用トランジスタを含み、振幅調整用トランジスタに入力される振幅調整信号に応じて増幅用トランジスタの出力信号の振幅を調整する振幅調整部と、増幅部および振幅調整部に定電流を供給する第１の電流源とから構成し、増幅回路中の増幅器を、振幅可変増幅器の出力信号を入力とする増幅用トランジスタを含む出力部と、出力部に定電流を供給する第２の電流源とから構成することにより、増幅部、振幅調整部および出力部の電流量を一定とすることができるので、ドライバ回路の出力振幅を低減した際の出力波形品質の劣化を抑圧することができる。

本発明の第１の実施の形態に係るドライバ回路の構成を示すブロック図である。 本発明の第１の実施の形態に係るドライバ回路の振幅可変増幅器の構成を示す回路図である。 本発明の第１の実施の形態に係るドライバ回路の差動増幅器の構成を示す回路図である。 本発明の第１の実施の形態に係るドライバ回路の振幅可変増幅器の動作を説明する図である。 本発明の第１の実施の形態に係るドライバ回路の出力波形を示す図である。 本発明の第２の実施の形態に係るドライバ回路の振幅可変増幅器の構成を示す回路図である。 本発明の第３の実施の形態に係るドライバ回路の振幅可変増幅器の構成を示す回路図である。 本発明の第３の実施の形態に係るドライバ回路の振幅可変増幅器の動作を説明する図である。 従来のドライバ回路の構成を示すブロック図である。 従来のドライバ回路の差動増幅器の構成を示す回路図である。 従来のドライバ回路の出力波形を示す図である。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係るドライバ回路の構成を示すブロック図、図２はドライバ回路中の振幅可変増幅器ＶＡの詳細回路図、図３はドライバ回路中の差動増幅器ＤＩＦＦａの詳細回路図である。
本実施の形態のドライバ回路は、正相入力信号ＤＩＮＰと逆相入力信号ＤＩＮＮとからなる差動信号を増幅する出力振幅可変な振幅可変増幅器ＶＡと、入力端に振幅可変増幅器ＶＡからの正相出力信号が入力される入力伝送線路である入力コプレナー線路ＣＰＷ１Ｐと、入力端に振幅可変増幅器ＶＡからの逆相出力信号が入力される入力伝送線路である入力コプレナー線路ＣＰＷ１Ｎと、出力端から正相出力信号ＤＯＵＴＰを出力する出力伝送線路である出力コプレナー線路ＣＰＷ２Ｐと、出力端から逆相出力信号ＤＯＵＴＮを出力する出力伝送線路である出力コプレナー線路ＣＰＷ２Ｎと、入力コプレナー線路ＣＰＷ１Ｐ，ＣＰＷ１Ｎおよび出力コプレナー線路ＣＰＷ２Ｐ，ＣＰＷ２Ｎに沿って配置され、非反転入力端子が入力コプレナー線路ＣＰＷ１Ｐに接続され、反転入力端子が入力コプレナー線路ＣＰＷ１Ｎに接続され、非反転出力端子が出力コプレナー線路ＣＰＷ２Ｐに接続され、反転出力端子が出力コプレナー線路ＣＰＷ２Ｎに接続された複数の差動増幅器ＤＩＦＦａと、入力コプレナー線路ＣＰＷ１Ｐ，ＣＰＷ１Ｎの出力端を接地する抵抗Ｒ１Ｐ，Ｒ１Ｎと、出力コプレナー線路ＣＰＷ２Ｐ，ＣＰＷ２Ｎの入力端にバイアス電圧ＶＣＣを与える抵抗Ｒ２Ｐ，Ｒ２Ｎとから構成される。

図２に示すように、振幅可変増幅器ＶＡは、ベースに入力される振幅調整信号ＧＣＴ，ＧＣＣに応じて出力振幅調整を行う上部差動対（振幅調整部）を構成する振幅調整用トランジスタＱ１Ｐ，Ｑ１Ｎと、同じく上部差動対（振幅調整部）を構成する振幅調整用トランジスタＱ２Ｐ，Ｑ２Ｎと、ベースに正相入力信号ＤＩＮＰ、逆相入力信号ＤＩＮＮが入力される下部差動対（増幅部）を構成する増幅用トランジスタＱ３Ｐ，Ｑ３Ｎと、ベースにバイアス電圧ＶＣＳが供給され、コレクタが増幅用トランジスタＱ３Ｐ，Ｑ３Ｎのエミッタに接続された電流源トランジスタＱ４Ｐ，Ｑ４Ｎと、一端に電源電圧ＶＣＣが供給され、他端が振幅調整用トランジスタＱ１Ｎ，Ｑ２Ｐのコレクタに接続されたコレクタ抵抗Ｒ３Ｐ，Ｒ３Ｎと、増幅用トランジスタＱ３Ｐ，Ｑ３Ｎのエミッタ同士を接続する抵抗Ｒ４と、一端に電流源トランジスタＱ４Ｐ，Ｑ４Ｎのエミッタが接続され、他端に電源電圧ＶＥＥが供給される抵抗Ｒ５Ｐ，Ｒ５Ｎとから構成される。

振幅調整用トランジスタＱ１Ｐ，Ｑ２Ｎのコレクタには、電源電圧ＶＣＣが供給される。増幅用トランジスタＱ３Ｐのコレクタは、振幅調整用トランジスタＱ１Ｐ，Ｑ１Ｎのエミッタと接続され、増幅用トランジスタＱ３Ｎのコレクタは、振幅調整用トランジスタＱ２Ｐ，Ｑ２Ｎのエミッタと接続される。

図３に示すように、差動増幅器ＤＩＦＦａは、正相入力信号ＩＮＰ、逆相入力信号ＩＮＮが入力されるエミッタフォロワを構成するトランジスタＱ１０Ｐ，Ｑ１０Ｎ，Ｑ１１Ｐ，Ｑ１１Ｎと、エミッタフォロワの電流源を構成する電流源トランジスタＱ１２Ｐ，Ｑ１２Ｎと、カスコード接続された差動出力部を構成する増幅用トランジスタＱ１３Ｐ，Ｑ１３Ｎ，Ｑ１４Ｐ，Ｑ１４Ｎと、差動出力部の電流源を構成する電流源トランジスタＱ１５Ｐ，Ｑ１５Ｎと、電流源トランジスタＱ１２Ｐ，Ｑ１２Ｎと共にエミッタフォロワの電流源を構成する抵抗Ｒ１０Ｐ，Ｒ１０Ｎと、一端がトランジスタＱ１４Ｐ，Ｑ１４Ｎのエミッタに接続されたエミッタ抵抗Ｒ１１Ｐ，Ｒ１１Ｎと、電流源トランジスタＱ１５Ｐ，Ｑ１５Ｎと共に差動出力部の電流源を構成する抵抗Ｒ１２Ｐ，Ｒ１２Ｎとから構成される。

正相入力信号ＩＮＰ、逆相入力信号ＩＮＮは、それぞれ入力コプレナー線路ＣＰＷ１Ｐ，ＣＰＷ１Ｎから入力される。また、正相出力信号ＯＵＴＰ、逆相出力信号ＯＵＴＮは、それぞれ出力コプレナー線路ＣＰＷ２Ｐ，ＣＰＷ２Ｎに出力される。

本実施の形態は、振幅可変増幅器ＶＡを、入力コプレナー線路ＣＰＷ１Ｐ，ＣＰＷ１Ｎと出力コプレナー線路ＣＰＷ２Ｐ，ＣＰＷ２Ｎと差動増幅器ＤＩＦＦａとからなる分布定数構成の差動増幅回路の前に配置し、出力振幅の調整を振幅可変増幅器ＶＡで行う点が図９に示した従来のドライバ回路と異なる。このため、従来のドライバ回路において出力波形品質劣化の主要因であった差動増幅器の出力部の電流調整が不要となる。本実施の形態では、差動増幅器ＤＩＦＦａの出力部の電流量は如何なる出力振幅でも一定であることから、出力部のトランジスタの速度劣化は発生せず、出力波形品質を向上させることができる。

また、本実施の形態では、図２に示した回路構成の振幅可変増幅器ＶＡを使用している。この回路構成は、文献「R.G.Meyer et al.，“A DC to 1-GHz Differential Monolithic Variable-Gain Amplifier”，IEEE Journal of Solid-State Circuits，vol.26，no.11，p.1673-1681，1991」に開示されている。図４はこの振幅可変増幅器ＶＡの動作を説明する図である。

振幅可変増幅器ＶＡにおいては、下部差動対を構成する増幅用トランジスタＱ３Ｐ，Ｑ３Ｎに正相入力信号ＤＩＮＰ、逆相入力信号ＤＩＮＮが入力され、上部差動対を構成する振幅調整用トランジスタＱ１Ｎ，Ｑ１Ｐに振幅調整信号ＧＣＴ，ＧＣＣが入力され、同じく上部差動対を構成する振幅調整用トランジスタＱ２Ｐ，Ｑ２Ｎにも振幅調整信号ＧＣＴ，ＧＣＣが入力される。そして、振幅調整用トランジスタＱ２Ｐのコレクタとコレクタ抵抗Ｒ３Ｎとの接続点から正相出力信号ＱＰが出力され、振幅調整用トランジスタＱ１Ｎのコレクタとコレクタ抵抗Ｒ３Ｐとの接続点から逆相出力信号ＱＮが出力される。
図４に示すように、増幅用トランジスタＱ３Ｐを流れるコレクタ電流を＋Ｉｃとすると、増幅用トランジスタＱ３Ｎを流れるコレクタ電流は−Ｉｃである。

この下部差動対で生成された差動電流（Ｉｃ，−Ｉｃ）を、上部差動対を構成する２つの振幅調整用トランジスタに分配比αで分配する。つまり、増幅用トランジスタＱ３Ｐを流れるコレクタ電流＋Ｉｃのうち振幅調整用トランジスタＱ１Ｐには（１−α）Ｉｃの電流が分配され、振幅調整用トランジスタＱ１ＮにはαＩｃの電流が分配される。また、増幅用トランジスタＱ３Ｎを流れるコレクタ電流（−Ｉｃ）のうち振幅調整用トランジスタＱ２Ｐには−αＩｃの電流が分配され、振幅調整用トランジスタＱ２Ｎには−（１−α）Ｉｃの電流が分配される。この結果、コレクタ抵抗Ｒ３ＰにはαＩｃの電流が流れ、コレクタ抵抗Ｒ３Ｎには−αＩｃの電流が流れる。

分配比αは、振幅調整信号ＧＣＴ，ＧＣＣの電圧値の大小関係で決定される。例えば、ＧＣＴ≫ＧＣＣならばα＝１、ＧＣＴ＝ＧＣＣならばα＝０．５、ＧＣＴ≪ＧＣＣならばα＝０である。なお、αは１，０．５，０のみでなく、ＧＣＴ＞ＧＣＣの領域で１〜０．５の間、ＧＣＴ＜ＧＣＣの領域で０．５〜０の連続値をとることが可能である。

ここで、電位上昇を正、電位降下を負とし、コレクタ抵抗Ｒ３Ｐ，Ｒ３Ｎの抵抗値をＲＬとすれば、振幅可変増幅器ＶＡから出力される正相出力信号ＱＰの振幅はαＩｃＲＬ、逆相出力信号ＱＮの振幅は−αＩｃＲＬとなり、差動出力振幅は２αＩｃＲＬと表される。
よって、差動出力振幅は、ＧＣＴ≫ＧＣＣのとき２ＩｃＲＬ、ＧＣＴ＝ＧＣＣのときＩｃＲＬ、ＧＣＴ≪ＧＣＣのとき０となる。このように、本実施の形態の振幅可変増幅器ＶＡによれば、差動出力振幅を２ＩｃＲＬ〜０の範囲で可変可能である。

正相入力信号ＤＩＮＰ、逆相入力信号ＤＩＮＮに対して、振幅調整信号ＧＣＴ，ＧＣＣは十分に低速であることから、本実施の形態の振幅可変増幅器ＶＡは上部差動対と下部差動対とをカスコード接続した回路となっている。カスコード接続では、正相入力信号ＤＩＮＰ、逆相入力信号ＤＩＮＮが入力される端子（増幅用トランジスタＱ３Ｐ，Ｑ３Ｎのベース）のミラー容量が低減される。このため、本実施の形態の振幅可変増幅器ＶＡは、高速化に有利であり、高速動作を志向した技術分野にとって好適な構成である。

なお、本実施の形態では、電流源トランジスタＱ４Ｐ，Ｑ４Ｎに入力されるバイアス電圧ＶＣＳが常に一定であるので、信号ＤＩＮＰ，ＤＩＮＮが入力される下部差動対のバイアス電流値も一定であり、出力振幅を変化させたとしても、増幅用トランジスタＱ３Ｐ，Ｑ３Ｎの応答速度が大きく劣化して出力波形品質が劣化することは無い。

また、本実施の形態の差動増幅器ＤＩＦＦａにおいては、トランジスタＱ１０Ｐ，Ｑ１０Ｎ，Ｑ１１Ｐ，Ｑ１１Ｎからなるエミッタフォロワに正相入力信号ＩＮＰ、逆相入力信号ＩＮＮが入力され、増幅用トランジスタＱ１３Ｐ，Ｑ１３Ｎ，Ｑ１４Ｐ，Ｑ１４Ｎからなる、カスコード接続された差動出力部から正相出力信号ＯＵＴＰ、逆相出力信号ＯＵＴＮが出力される。
本実施の形態の差動増幅器ＤＩＦＦａでは、エミッタフォロワが図１０に示した差動増幅器ＤＩＦＦのエミッタフォロワの構成と異なるものの、エミッタフォロワの後段にカスコード接続された差動出力部を接続したという構成は差動増幅器ＤＩＦＦの構成とほぼ同様である。

振幅可変増幅器ＶＡと同様に、電流源トランジスタＱ１２Ｐ，Ｑ１２Ｎ，Ｑ１５Ｐ，Ｑ１５Ｎに入力されるバイアス電圧ＶＣＳは常に一定であるので、差動出力部の電流量も一定であり、差動出力部の増幅用トランジスタＱ１３Ｐ，Ｑ１３Ｎ，Ｑ１４Ｐ，Ｑ１４Ｎの応答速度が劣化して出力波形品質が劣化することは無い。

本実施の形態のドライバ回路の出力波形をシミュレーションした結果を図５（Ａ）、図５（Ｂ）に示す。図５（Ａ）は出力振幅が４Ｖｐｐのときの出力波形を示し、図５（Ｂ）は出力振幅が２Ｖｐｐのときの出力波形を示している。なお、図５（Ａ）、図５（Ｂ）の出力波形（アイパタン）は、正相出力信号ＤＯＵＴＰの波形である。また、ドライバ回路の動作ビットレートを２５Ｇｂｉｔ／ｓとしている。

図５（Ａ）に示す出力振幅４Ｖｐｐのときの波形は、図１１（Ａ）に示した従来の出力波形と同様の品質である。一方、図５（Ｂ）に示す出力振幅２Ｖｐｐのときの波形については図１１（Ｂ）と比較して、クロスポイントがハイレベルとローレベルの中間点近傍へ移動し、アイ開口が上下方向および左右方向に関してより対称的な形に変化し、リンギング量が減少しており、出力波形品質が改善されていることが確認できる。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。第１の実施の形態では、振幅可変増幅器ＶＡとして図２に示した構成を用いたが、これに限るものではなく、別の構成を用いてもよい。図６は本発明の第２の実施の形態に係るドライバ回路の振幅可変増幅器ＶＡの詳細回路図である。この回路構成は、特開２００８−１３５９０９号公報に開示されている。

図６に示すように、本実施の形態の振幅可変増幅器ＶＡは、ベースに正相入力信号ＤＩＮＰ、逆相入力信号ＤＩＮＮが入力される上部差動対（増幅部）を構成する増幅用トランジスタＱ２０Ｐ，Ｑ２０Ｎと、同じく上部差動対（増幅部）を構成する増幅用トランジスタＱ２１Ｐ，Ｑ２１Ｎと、ベースに入力される振幅調整信号ＧＣＴ，ＧＣＣに応じて出力振幅調整を行う下部差動対（振幅調整部）を構成する振幅調整用トランジスタＱ２２Ｐ，Ｑ２２Ｎと、ベースにバイアス電圧ＶＣＳが供給され、コレクタが振幅調整用トランジスタＱ２２Ｐ，Ｑ２２Ｎのエミッタに接続された電流源トランジスタＱ２３と、一端に電源電圧ＶＣＣが供給され、他端が増幅用トランジスタＱ２０Ｐ，Ｑ２１Ｐのコレクタに接続されたコレクタ抵抗Ｒ２０Ｐと、一端に電源電圧ＶＣＣが供給され、他端が増幅用トランジスタＱ２０Ｎ，Ｑ２１Ｎのコレクタに接続されたコレクタ抵抗Ｒ２０Ｎと、一端が増幅用トランジスタＱ２１Ｐ，Ｑ２１Ｎのエミッタに接続され、他端が振幅調整用トランジスタＱ２２Ｎのコレクタに接続されたエミッタ抵抗Ｒ２１Ｐ，Ｒ２１Ｎと、一端が増幅用トランジスタＱ２０Ｐ，Ｑ２０Ｎのエミッタに接続され、他端が振幅調整用トランジスタＱ２２Ｐのコレクタに接続された電位調整用抵抗Ｒ２２と、一端に電流源トランジスタＱ２３のエミッタが接続され、他端に電源電圧ＶＥＥが供給される抵抗Ｒ２３とから構成される。

エミッタが共通接続された増幅用トランジスタＱ２０Ｐ，Ｑ２０Ｎは第１の上部差動対（第１の増幅部）を構成し、またエミッタが抵抗Ｒ２１Ｐ，Ｒ２１Ｎを介して共通接続された増幅用トランジスタＱ２１Ｐ，Ｑ２１Ｎは第２の上部差動対（第２の増幅部）を構成している。増幅用トランジスタＱ２０Ｐ，Ｑ２１Ｐには正相入力信号ＤＩＮＰが入力され、増幅用トランジスタＱ２０Ｎ，Ｑ２１Ｎには逆相入力信号ＤＩＮＮが入力される。そして、増幅用トランジスタＱ２０Ｎ，Ｑ２１Ｎのコレクタとコレクタ抵抗Ｒ２０Ｎとの接続点から正相出力信号ＱＰが出力され、増幅用トランジスタＱ２０Ｐ，Ｑ２１Ｐのコレクタとコレクタ抵抗Ｒ２０Ｐとの接続点から逆相出力信号ＱＮが出力される。

ここで、振幅調整用トランジスタＱ２２Ｐ，Ｑ２２Ｎのベースに入力される振幅調整信号ＧＣＴ，ＧＣＣの値に応じて、２つの差動対が切り替えられたり、電流源からの電流が２つの差動対に分かれて流れたりすることにより、異なる利得（増幅率）で動作して、増幅した正相出力信号ＱＰ、逆相出力信号ＱＮを出力する。

本実施の形態の振幅可変増幅器ＶＡの動作について説明する。第１の増幅部を構成する増幅用トランジスタＱ２０Ｐ，Ｑ２０Ｎのエミッタは共通接続され、且つ、その先に、抵抗Ｒ２２と振幅調整用トランジスタＱ２２Ｐとを経由して、電流源トランジスタＱ２３と抵抗Ｒ２３とからなる電流源に接続される構成となっているので、共通接続されたエミッタはほぼ電圧変動が無いことから、交流的に見ると、仮想的な接地とみなすことができる。つまり、増幅用トランジスタＱ２０Ｐ，Ｑ２０Ｎは、差動増幅回路、すなわちエミッタ結合型差動対を形成している。同様に、第２の増幅部を構成する増幅用トランジスタＱ２１ＰとＱ２１Ｎのエミッタは抵抗Ｒ２１Ｐ，Ｒ２１Ｎを介して共通接続されているので、増幅用トランジスタＱ２１ＰとＱ２１Ｎは、エミッタ結合型差動対を形成している。

ここで、第１の増幅部を構成する増幅用トランジスタＱ２０Ｐ，Ｑ２０Ｎ側にはエミッタ抵抗がなく、第２の増幅部を構成する増幅用トランジスタＱ２１Ｐ，Ｑ２１Ｎ側にはエミッタ抵抗Ｒ２１Ｐ，Ｒ２１Ｎがある。このため、第１の増幅部と第２の増幅部では利得が異なり、第２の増幅部よりも第１の増幅部の方が利得が大きいことになる。この利得の異なる２つの増幅部は、その下部に接続された振幅調整用トランジスタＱ２２Ｐ，Ｑ２２Ｎから構成される下部差動対により連続的に切り替えられる。

この結果、本実施の形態の振幅可変増幅器ＶＡの利得は、振幅調整信号ＧＣＴ，ＧＣＣに応じて、異なる２つの利得の間の値を連続的にとることになる。利得を調整できるということは、出力振幅を調整できるということに他ならない。こうして、本実施の形態では、振幅可変増幅器ＶＡの出力振幅を調整することができる。

なお、増幅用トランジスタＱ２０Ｐ，Ｑ２０Ｎのエミッタと振幅調整用トランジスタＱ２２Ｐのコレクタとの間に挿入された抵抗Ｒ２２は、振幅調整用トランジスタＱ２２Ｐ，Ｑ２２Ｎからなる下部差動対に印加される振幅調整信号ＧＣＴ，ＧＣＣの利得に対する変化率を和らげ、感度低下を図るための抵抗である。

本実施の形態では、第１の実施の形態と同様に最終出力段であるＤＩＦＦａの差動出力部の電流値を変えることはないことから、出力波形品質の劣化を抑えることができる。

［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図７は本発明の第３の実施の形態に係るドライバ回路の振幅可変増幅器ＶＡの詳細回路図である。この回路構成は、いわゆるギルバートセルと呼ばれるものであり、文献「Ｐ．Ｒ．グレイ，Ｐ．Ｊ．フルスト，Ｓ．Ｈ．レビス，Ｒ．Ｇ．メイヤー著，浅田邦博、永田穣 監訳，“システムＬＳＩのためのアナログ集積設計技術（下）”，第四版，培風館，ｐ．２６３−２６４，２００３」に開示されている。

図７に示すように、本実施の形態の振幅可変増幅器ＶＡは、ベースに入力される振幅調整信号ＧＣＴ，ＧＣＣに応じて出力振幅調整を行う上部差動対（振幅調整部）を構成する振幅調整用トランジスタＱ３０Ｐ，Ｑ３０Ｎと、同じく上部差動対（振幅調整部）を構成する振幅調整用トランジスタＱ３１Ｐ，Ｑ３１Ｎと、ベースに正相入力信号ＤＩＮＰ、逆相入力信号ＤＩＮＮが入力される下部差動対（増幅部）を構成する増幅用トランジスタＱ３２Ｐ，Ｑ３２Ｎと、一端が増幅用トランジスタＱ３２Ｐ，Ｑ３２Ｎのエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源ＩＳと、一端に電源電圧ＶＣＣが供給され、他端が振幅調整用トランジスタＱ３０Ｐ，Ｑ３１Ｐのコレクタに接続されたコレクタ抵抗Ｒ３０Ｐと、一端に電源電圧ＶＣＣが供給され、他端が振幅調整用トランジスタＱ３０Ｎ，Ｑ３１Ｎのコレクタに接続されたコレクタＲ３０Ｎとから構成される。増幅用トランジスタＱ３２Ｐのコレクタは、振幅調整用トランジスタＱ３０Ｐ，Ｑ３０Ｎのエミッタと接続され、増幅用トランジスタＱ３２Ｎのコレクタは、振幅調整用トランジスタＱ３１Ｐ，Ｑ３１Ｎのエミッタと接続される。

図８は本実施の形態の振幅可変増幅器ＶＡの動作を説明する図である。振幅可変増幅器ＶＡにおいては、下部差動対を構成する増幅用トランジスタＱ３２Ｐ，Ｑ３２Ｎに正相入力信号ＤＩＮＰ、逆相入力信号ＤＩＮＮが入力され、上部差動対を構成する振幅調整用トランジスタＱ３０Ｎ，Ｑ３０Ｐに振幅調整信号ＧＣＴ，ＧＣＣが入力され、同じく上部差動対を構成する振幅調整用トランジスタＱ３１Ｐ，Ｑ３１Ｎにも振幅調整信号ＧＣＴ，ＧＣＣが入力される。そして、振幅調整用トランジスタＱ３０Ｎ，Ｑ３１Ｎのコレクタとコレクタ抵抗Ｒ３０Ｎとの接続点から正相出力信号ＱＰが出力され、振幅調整用トランジスタＱ３０Ｐ，Ｑ３１Ｐのコレクタとコレクタ抵抗Ｒ３０Ｐとの接続点から逆相出力信号ＱＮが出力される。

図８に示すように、増幅用トランジスタＱ３２Ｐを流れるコレクタ電流を＋Ｉｃとすると、増幅用トランジスタＱ３２Ｎを流れるコレクタ電流は−Ｉｃである。
この下部差動対で生成された差動電流（Ｉｃ，−Ｉｃ）を、上部差動対を構成する２つの振幅調整用トランジスタに分配比αで分配する。つまり、増幅用トランジスタＱ３２Ｐを流れるコレクタ電流＋Ｉｃのうち振幅調整用トランジスタＱ３０ＰにはαＩｃの電流が分配され、振幅調整用トランジスタＱ３０Ｎには（１−α）Ｉｃの電流が分配される。また、増幅用トランジスタＱ３２Ｎを流れるコレクタ電流（−Ｉｃ）のうち振幅調整用トランジスタＱ３１Ｐには−（１−α）Ｉｃの電流が分配され、振幅調整用トランジスタＱ３１Ｎには−αＩｃの電流が分配される。

分配された電流は、互いに逆相の関係となる組合せで合成される。つまり、αＩｃと−（１−α）Ｉｃとが合成され、−αＩｃと（１−α）Ｉｃとが合成される。この結果、コレクタ抵抗Ｒ３０Ｐには（２α−１）Ｉｃの電流が流れ、コレクタ抵抗Ｒ３０Ｎには−（２α−１）Ｉｃの電流が流れる。

第１の実施の形態と同様に、分配比αは、振幅調整信号ＧＣＴ，ＧＣＣの電圧値の大小関係で決定される。例えば、ＧＣＴ≫ＧＣＣならばα＝１、ＧＣＴ＝ＧＣＣならばα＝０．５、ＧＣＴ≪ＧＣＣならばα＝０である。なお、αは１，０．５，０のみでなく、ＧＣＴ＞ＧＣＣの領域で１〜０．５の間、ＧＣＴ＜ＧＣＣの領域で０．５〜０の連続値をとることが可能である。

ここで、電位上昇を正、電位降下を負とし、コレクタ抵抗Ｒ３０Ｐ，Ｒ３０Ｎの抵抗値をＲＬとすれば、振幅可変増幅器ＶＡから出力される正相出力信号ＱＰの振幅は（２α−１）ＩｃＲＬ、逆相出力信号ＱＮの振幅は−（２α−１）ＩｃＲＬとなり、差動出力振幅は２（２α−１）ＩｃＲＬと表される。
よって、差動出力振幅は、ＧＣＴ≫ＧＣＣのとき２ＩｃＲＬ、ＧＣＴ＝ＧＣＣのとき０、ＧＣＴ≪ＧＣＣのとき−２ＩｃＲＬ（振幅の負符号は位相反転を示す）となる。このように、本実施の形態の振幅可変増幅器ＶＡによれば、差動出力振幅を２ＩｃＲＬ〜０〜−２ＩｃＲＬの範囲で可変可能である。

本実施の形態では、第１の実施の形態と同様に、電流源ＩＳから下部差動対に供給される電流量は一定であり、出力振幅を変化させたとしても、増幅用トランジスタＱ３２Ｐ，Ｑ３２Ｎの応答速度が大きく劣化して出力波形品質が劣化することは無い。また最終出力段であるＤＩＦＦａの差動出力部の電流値を変えることはないことから、この点でも出力波形品質の劣化を抑えることができる。

なお、本実施の形態の振幅可変増幅器ＶＡは、下部差動対で生成された電流を、上部差動対を構成する２つの振幅調整用トランジスタに分配にするという点では、第１の実施の形態の振幅可変増幅器ＶＡと同様であるが、このような分配機能に加えて、正相信号と逆相信号を合成するという合成機能を備えている。すなわち、振幅調整用トランジスタＱ３１Ｎのコレクタから出力される正相信号と振幅調整用トランジスタＱ３０Ｎのコレクタから出力される逆相信号との合成結果を正相出力信号ＱＰとして出力し、振幅調整用トランジスタＱ３０Ｐのコレクタから出力される逆相信号と振幅調整用トランジスタＱ３１Ｐのコレクタから出力される正相信号との合成結果を逆相出力信号ＱＮとして出力する。このように、本実施の形態の振幅可変増幅器ＶＡは、分配機能と合成機能により出力振幅を変化させるものとなっている。

なお、第１〜第３の実施の形態では、振幅可変増幅器ＶＡの後段に接続する最終出力段として入力コプレナー線路ＣＰＷ１Ｐ，ＣＰＷ１Ｎと出力コプレナー線路ＣＰＷ２Ｐ，ＣＰＷ２Ｎと差動増幅器ＤＩＦＦａとからなる分布定数構成の差動増幅回路を用いているが、この差動増幅回路を集中定数構成に置き換えても、最終出力段の電流量を一定にするという構成を保つことができる。したがって、振幅可変増幅器ＶＡの後段に接続する最終出力段として集中定数構成の差動増幅回路を用いてもよい。

また、第１〜第３の実施の形態のドライバ回路は、入出力が差動信号である差動型ドライバ回路であるが、入出力が単相信号である単相型ドライバ回路でも本発明を適用可能である。
また、第１〜第３の実施の形態では、光変調器用のドライバ回路について説明しているが、本発明は光変調器用のドライバ回路に限るものではなく、他の用途のドライバ回路にも適用することができる。

本発明は、高速動作の出力振幅可変なドライバ回路に適用することができる。

ＣＰＷ１Ｐ，ＣＰＷ１Ｎ…入力コプレナー線路、ＣＰＷ２Ｐ，ＣＰＷ２Ｎ…出力コプレナー線路、ＶＡ…振幅可変増幅器、ＤＩＦＦａ…差動増幅器、ＤＩＮＰ，ＩＮＰ…正相入力信号、ＤＩＮＮ，ＩＮＮ…逆相入力信号、ＤＯＵＴＰ，ＯＵＴＰ…正相出力信号、ＤＯＵＴＮ，ＯＵＴＮ…逆相出力信号、ＧＣＴ，ＧＣＣ…振幅調整信号、Ｑ１Ｐ，Ｑ１Ｎ，Ｑ２Ｐ，Ｑ２Ｎ，Ｑ２２Ｐ，Ｑ２２Ｎ，Ｑ３０Ｐ，Ｑ３０Ｎ，Ｑ３１Ｐ，Ｑ３１Ｎ…振幅調整用トランジスタ、Ｑ３Ｐ，Ｑ３Ｎ，Ｑ１３Ｐ，Ｑ１３Ｎ，Ｑ１４Ｐ，Ｑ１４Ｎ，Ｑ２０Ｐ，Ｑ２０Ｎ，Ｑ２１Ｐ，Ｑ２１Ｎ，Ｑ３２Ｐ，Ｑ３２Ｎ…増幅用トランジスタ、Ｑ４Ｐ，Ｑ４Ｎ，Ｑ１２Ｐ，Ｑ１２Ｎ，Ｑ１５Ｐ，Ｑ１５Ｎ，Ｑ２３…電流源トランジスタ、Ｑ１０Ｐ，Ｑ１０Ｎ，Ｑ１１Ｐ，Ｑ１１Ｎ…エミッタフォロワ用トランジスタ、Ｒ１Ｐ，Ｒ１Ｎ，Ｒ２Ｐ，Ｒ２Ｎ，Ｒ３Ｐ，Ｒ３Ｎ，Ｒ４，Ｒ５Ｐ，Ｒ５Ｎ，Ｒ１０Ｐ，Ｒ１０Ｎ，Ｒ１１Ｐ，Ｒ１１Ｎ，Ｒ１２Ｐ，Ｒ１２Ｎ，Ｒ２０Ｐ，Ｒ２０Ｎ，Ｒ２１Ｐ，Ｒ２１Ｎ，Ｒ２２，Ｒ２３，Ｒ３０Ｐ，Ｒ３０Ｎ…抵抗、ＩＳ…電流源。

Claims (6)

1. 出力信号の振幅を調整可能な振幅可変増幅器と、
   この振幅可変増幅器の出力信号を入力とする少なくとも１つの増幅器から構成される増幅回路とを備え、
   前記振幅可変増幅器は、
   入力信号が入力される増幅用トランジスタを含む増幅部と、
   前記増幅用トランジスタとカスコード接続された振幅調整用トランジスタを含み、この振幅調整用トランジスタに入力される振幅調整信号に応じて前記増幅用トランジスタの出力信号の振幅を調整する振幅調整部と、
   前記増幅部および振幅調整部に定電流を供給する第１の電流源とから構成され、
   前記増幅回路中の増幅器は、
   前記振幅可変増幅器の出力信号を入力とする増幅用トランジスタを含む出力部と、
   この出力部に定電流を供給する第２の電流源とから構成されることを特徴とするドライバ回路。
2. 請求項１記載のドライバ回路において、
   前記振幅可変増幅器の振幅調整部は、
   前記増幅部の増幅用トランジスタのコレクタ電流が流れる経路に対して直列に挿入され、前記振幅調整信号ＧＣＴ，ＧＣＣが入力される差動構成の第１、第２の振幅調整用トランジスタを備え、
   前記入力信号に応じて前記増幅部の増幅用トランジスタで生成された電流を、前記振幅調整信号ＧＣＴ，ＧＣＣの大小関係で決定される分配比で前記第１、第２の振幅調整用トランジスタに分配し、一方の振幅調整用トランジスタの出力を振幅可変増幅器の出力とすることを特徴とするドライバ回路。
3. 請求項１記載のドライバ回路において、
   前記振幅可変増幅器の増幅部は、利得の異なる第１、第２の増幅部を備え、
   前記振幅可変増幅器の振幅調整部は、
   前記第１の増幅部の増幅用トランジスタのコレクタ電流が流れる経路に対して直列に挿入され、前記振幅調整信号ＧＣＴ，ＧＣＣのうちの一方が入力される第１の振幅調整用トランジスタと、
   前記第２の増幅部の増幅用トランジスタのコレクタ電流が流れる経路に対して直列に挿入され、前記振幅調整信号ＧＣＴ，ＧＣＣのうちの他方が入力される第２の振幅調整用トランジスタとを備え、
   前記振幅調整信号ＧＣＴ，ＧＣＣに応じて、前記第１、第２の増幅部の利得を前記第１、第２の振幅調整用トランジスタからなる差動対により連続的に切り替え、前記第１、第２の増幅部の増幅用トランジスタの共通接続された出力を振幅可変増幅器の出力とすることを特徴とするドライバ回路。
4. 請求項２記載のドライバ回路において、
   前記振幅可変増幅器の増幅部は、
   ベースに前記入力信号が入力され、エミッタが前記電流源に接続された前記増幅用トランジスタを備え、
   前記振幅可変増幅器の振幅調整部は、
   ベースに前記振幅調整信号ＧＣＴ，ＧＣＣのうちの一方が入力され、エミッタが前記増幅部の増幅用トランジスタのコレクタに接続され、コレクタに直接またはコレクタ抵抗を介して電源電圧が供給される前記第１の振幅調整用トランジスタと、
   ベースに前記振幅調整信号ＧＣＴ，ＧＣＣのうちの他方が入力され、エミッタが前記増幅部の増幅用トランジスタのコレクタに接続され、コレクタに直接またはコレクタ抵抗を介して電源電圧が供給される前記第２の振幅調整用トランジスタとを備え、
   一方の振幅調整用トランジスタのコレクタから信号を出力することを特徴とするドライバ回路。
5. 請求項３記載のドライバ回路において、
   前記振幅可変増幅器の第１の増幅部は、ベースに前記入力信号が入力され、コレクタにコレクタ抵抗を介して電源電圧が供給される第１の増幅用トランジスタを備え、
   前記振幅可変増幅器の第２の増幅部は、ベースに前記入力信号が入力され、エミッタにエミッタ抵抗の一端が接続され、コレクタが前記第１の増幅用トランジスタのコレクタに接続された第２の増幅用トランジスタを備え、
   前記振幅可変増幅器の振幅調整部は、
   ベースに前記振幅調整信号ＧＣＴ，ＧＣＣのうちの一方が入力され、エミッタが前記電流源に接続され、コレクタが前記第１の増幅用トランジスタのエミッタに接続された前記第１の振幅調整用トランジスタと、
   ベースに前記振幅調整信号ＧＣＴ，ＧＣＣのうちの他方が入力され、エミッタが前記電流源に接続され、コレクタが前記エミッタ抵抗の他端に接続された前記第２の振幅調整用トランジスタとを備え、
   前記第１、第２の増幅用トランジスタのコレクタから信号を出力することを特徴とするドライバ回路。
6. 請求項４記載のドライバ回路において、
   前記振幅可変増幅器は、正相入力信号と逆相入力信号とからなる差動入力信号を入力として差動出力信号を出力し、
   前記増幅回路は、前記差動出力信号を入力とする少なくとも１つの差動増幅器を備えるものであり、
   前記振幅可変増幅器の増幅部は、
   ベースに前記正相入力信号が入力され、エミッタが前記電流源に接続された正相入力側の前記増幅用トランジスタと、ベースに前記逆相入力信号が入力され、エミッタが前記電流源に接続された逆相入力側の前記増幅用トランジスタとを備え、
   前記振幅可変増幅器の振幅調整部は、
   ベースに前記振幅調整信号ＧＣＣが入力され、エミッタが前記逆相入力側の増幅用トランジスタのコレクタに接続され、コレクタに正相出力側のコレクタ抵抗を介して電源電圧が供給される正相出力用の前記第１の振幅調整用トランジスタと、
   ベースに前記振幅調整信号ＧＣＣが入力され、エミッタが前記正相入力側の増幅用トランジスタのコレクタに接続され、コレクタに逆相出力側のコレクタ抵抗を介して電源電圧が供給される逆相出力用の前記第１の振幅調整用トランジスタと、
   ベースに前記振幅調整信号ＧＣＴが入力され、エミッタが前記逆相入力側の増幅用トランジスタのコレクタに接続され、コレクタが前記逆相出力用の第１の振幅調整用トランジスタのコレクタに接続された正相出力用の前記第２の振幅調整用トランジスタと、
   ベースに前記振幅調整信号ＧＣＴが入力され、エミッタが前記正相入力側の増幅用トランジスタのコレクタに接続され、コレクタが前記正相出力用の第１の振幅調整用トランジスタのコレクタに接続された逆相出力用の前記第２の振幅調整用トランジスタとを備え、
   前記正相出力用の第１の振幅調整用トランジスタのコレクタおよび前記逆相出力用の第２の振幅調整用トランジスタのコレクタと前記正相出力側のコレクタ抵抗との接続点から正相出力信号を出力し、前記逆相出力用の第１の振幅調整用トランジスタのコレクタおよび前記正相出力用の第２の振幅調整用トランジスタのコレクタと前記逆相出力側のコレクタ抵抗との接続点から逆相出力信号を出力することを特徴とするドライバ回路。

Images