JP7426040B2 - 自動利得制御アンプ - Google Patents

自動利得制御アンプ Download PDF

Info

Publication number
JP7426040B2
JP7426040B2 JP2019159311A JP2019159311A JP7426040B2 JP 7426040 B2 JP7426040 B2 JP 7426040B2 JP 2019159311 A JP2019159311 A JP 2019159311A JP 2019159311 A JP2019159311 A JP 2019159311A JP 7426040 B2 JP7426040 B2 JP 7426040B2
Authority
JP
Japan
Prior art keywords
signal
input
transistor
variable gain
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019159311A
Other languages
English (en)
Other versions
JP2021040208A (ja
Inventor
照男 徐
宗彦 長谷
秀之 野坂
誠 中村
康宏 ▲高▼橋
大輔 伊藤
匠 佐藤
健杜 脇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Tokai National Higher Education and Research System NUC
Original Assignee
Nippon Telegraph and Telephone Corp
Tokai National Higher Education and Research System NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Tokai National Higher Education and Research System NUC filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2019159311A priority Critical patent/JP7426040B2/ja
Publication of JP2021040208A publication Critical patent/JP2021040208A/ja
Application granted granted Critical
Publication of JP7426040B2 publication Critical patent/JP7426040B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、光通信システムの受信器で利用されている自動利得制御アンプに関する技術であり、特に自動利得制御アンプの構成要素である可変利得アンプに関するものである。
自動利得制御アンプ(AGC)は、光通信の受信回路において主要な増幅回路の1つとして用いられる。自動利得制御アンプは、トランスインピーダンスアンプ(TIA)によって電圧変換された信号を遅滞なく増幅し一定の振幅に整える役割を担う(特許文献1参照)。
図6は、従来の自動利得制御アンプの構成を示すブロック図である。自動利得制御アンプは、入力信号VINを増幅する可変利得アンプ(VGA)1と、可変利得アンプ1の出力信号を増幅するポストアンプ2と、出力インピーダンスが50Ωのバッファ3と、ポストアンプ2の出力信号の振幅を検出する検出回路4と、検出回路4が検出した出力信号振幅値が設定振幅値Vref1に等しくなるように可変利得アンプ1の利得を制御するエラーアンプ5とから構成される。このように、従来の自動利得制御アンプは、ポストアンプ2の出力信号振幅に応じて可変利得アンプ1の利得を制御するフィードバック型制御により、バッファ3の出力信号VOUTの振幅を一定値に整えている。
図7は、可変利得アンプ1の回路図である。可変利得アンプ1は、四象限乗算器型(ギルバートセル型)の可変利得アンプであり、トランジスタQ1~Q7と、負荷抵抗Rc1,Rc2と、エミッタ抵抗Re1,Re2とから構成される。可変利得アンプ1は、図7のように差動対(Q1,Q4)と、この差動対と異なる利得の差動対(Q2,Q3)とから構成され、出力電圧信号を取り出すため、ヘッドスペースに負荷抵抗Rc1,Rc2を配置し、2つの差動対の電流の和を負荷抵抗Rc1,Rc2に印加することで電圧に変換している。
可変利得アンプ1の動作原理を図7と図8を用いて説明する。図8に示すように、増幅用トランジスタQ5を流れるコレクタ電流をiin+とすると、増幅用トランジスタQ6を流れるコレクタ電流は-iin+である。
この下部差動対Q5,Q6で生成された差動電流(iin+,-iin+)を、上部差動対を構成するトランジスタQ1~Q4に分配比βで分配する。つまり、トランジスタQ5を流れるコレクタ電流iin+のうちトランジスタQ1には+βiin+の電流が分配され、トランジスタQ2には+(1-β)iin+の電流が分配される。また、トランジスタQ6を流れるコレクタ電流(-iin+)のうちトランジスタQ4には-βiin+の電流が分配され、トランジスタQ3には-(1-β)iin+の電流が分配される。
分配された電流は、互いに逆相の関係となる組合せで合成される。つまり、βiin+と-(1-β)iin+とが合成され、-βiin+と(1-β)iin+とが合成される。この結果、負荷抵抗Rc1には+(2β-1)iin+の電流が流れ、負荷抵抗Rc2には-(2β-1)iin+の電流が流れる。
分配比βは、制御信号Vcont1とバイアス電圧Vb2の電圧値の大小関係で決定される。例えば、Vb2=Vcont1ならばβ=0.5、Vb2≪Vcont1ならばβ=0である。Vb2<Vcont1の領域で0.5~0の連続値をとることが可能である。したがって、制御信号Vcont1を変化させて分配比βを制御することにより、下式のように可変利得アンプ1の利得(vout/vin)を制御できる。
Figure 0007426040000001
式(1)では、負荷抵抗Rc1,Rc2の値をRc、エミッタ抵抗Re1,Re2の値をReとしている。
従来の自動利得制御アンプでは、ポストアンプ2の出力信号の振幅を検出し、出力信号の振幅が一定となるようにエラーアンプ5で制御信号Vcont1を生成し、可変利得アンプ1の利得を調整している。利得の可変範囲の中でも、特に信号を歪無く増幅できる範囲(以下、線形可変利得範囲と言う)は限られる。線形可変利得範囲に応じて、信号を歪無く増幅できる入力信号の振幅範囲(以下、線形動作入力範囲と言う)が決まる。線形動作入力範囲の幅(信号を歪無く増幅できる最大入力振幅から最小振幅を引いた値であり、以下、ダイナミックレンジと言う)は、可変利得アンプ1の重要な指標の1つであり、広い方が望ましい。
しかしながら、従来の可変利得アンプ1のダイナミックレンジは、回路トポロジーで一意に決定されるため、拡大することは困難であった。例えば線形動作入力範囲の上限を大きくしたい場合、線形可変利得範囲の下限を小さくする必要があり、アンプ全体の利得を小さくしなければならない。その結果、線形可変利得範囲の上限も小さくなり、線形動作入力範囲の下限が大きくなってしまうため、ダイナミックレンジは広がらない。したがって、可変利得アンプ1を用いる自動利得制御アンプのダイナミックレンジ拡大も困難であった。
特開2015-192268号公報
本発明は、上記課題を解決するためになされたもので、従来よりも広いダイナミックレンジを得ることができる自動利得制御アンプを提供することを目的とする。
本発明の自動利得制御アンプは、可変利得アンプと、前記可変利得アンプの差動出力信号を増幅するポストアンプと、前記ポストアンプの差動出力信号の振幅を検出する第1の検出回路と、前記第1の検出回路によって検出された出力信号振幅値が第1の設定値と等しくなるように第1の制御信号を出力するエラーアンプと、差動入力信号の振幅を検出する第2の検出回路と、前記第2の検出回路によって検出された入力信号振幅値が第2の設定値を超えたときに前記入力信号振幅値と前記第2の設定値との差分に応じて第2の制御信号を出力する制御回路とを備え、前記可変利得アンプは、前記差動入力信号を入力とする2つの信号入力用トランジスタを含む信号入力部と、一端が第1の電源電圧に接続され、他端が前記可変利得アンプの差動出力端子に接続された1対の負荷抵抗と、前記負荷抵抗と前記信号入力用トランジスタとの間にカスコード接続された差動構成の振幅調整用トランジスタを含み、前記第1の制御信号に応じて前記信号入力用トランジスタの出力信号の振幅を調整する四象限乗算器型可変利得部と、前記四象限乗算器型可変利得部と第2の電源電圧との間に、前記2つの信号入力用トランジスタのそれぞれと差動対を構成するように挿入され、前記第2の制御信号に応じて前記信号入力用トランジスタの電流量を調整する2つの電流源トランジスタを含む可変電流源と、前記1対の負荷抵抗と前記四象限乗算器型可変利得部との間にカスコード接続され、第2のバイアス電圧を入力とする2つのトランジスタとを備え、前記第2の設定値は、前記可変利得アンプの前記四象限乗算器型可変利得部と前記第2の電源電圧との間に前記可変電流源が無い場合の前記可変利得アンプの線形動作入力範囲に含まれる前記入力信号振幅値の最大値であることを特徴とするものである。
本発明によれば、従来技術と比較して同一利得・同一帯域条件において広いダイナミックレンジを得ることができる。ダイナミックレンジを広くできるということは、より多様な伝送条件を単一回路で正規化でき、より経済的で大容量な光通信が可能になることを意味する。
図1は、本発明の実施例に係る自動利得制御アンプの構成を示すブロック図である。 図2は、本発明の実施例に係る可変利得アンプの構成を示す回路図である。 図3は、本発明の実施例に係る可変利得アンプの線形動作入力範囲調整用可変電流源の動作原理を説明する図である。 図4は、従来および本発明の実施例に係る可変利得アンプの線形可変利得範囲のシミュレーション結果を示す図である。 図5は、従来および本発明の実施例に係る可変利得アンプのダイナミックレンジのシミュレーション結果を示す図である。 図6は、従来の自動利得制御アンプの構成を示すブロック図である。 図7は、従来の可変利得アンプの回路図である。 図8は、従来の可変利得アンプの動作原理を説明する図である。
以下、本発明の実施例について図面を参照して説明する。図1は、本発明の実施例に係る自動利得制御アンプの構成を示すブロック図である。本実施例の自動利得制御アンプは、差動入力信号VINを増幅する可変利得アンプ1aと、可変利得アンプ1aの差動出力信号を増幅するポストアンプ2と、出力インピーダンスが50Ωのバッファ3と、ポストアンプ2の差動出力信号の振幅を検出する検出回路4と、検出回路4によって検出された出力信号振幅値が設定値Vref1と等しくなるように可変利得アンプ1aの制御信号Vcont1を出力するエラーアンプ5と、差動入力信号VINの振幅を検出する検出回路6と、検出回路6によって検出された入力信号振幅値が設定値Vref2を超えたときに入力信号振幅値と設定値Vref2との差分に応じて可変利得アンプ1aの制御信号Vcont2を出力する制御回路7とから構成される。
制御回路7は、検出回路6によって検出された入力信号振幅値が設定値Vref2を超えたときに、例えば入力信号振幅値と設定値Vref2との差分の係数倍の制御信号Vcont2を出力する。すなわち、制御信号Vcont2は、入力信号振幅値と設定値Vref2との差が大きくなる程、電圧値が高くなる。
本実施例では、自動利得制御アンプのダイナミックレンジ改善のため、出力振幅に応じて可変利得アンプ1aの利得を制御する従来のフィードバック型自動利得制御に、フィードフォワード型自動利得制御を追加する。これにより、本実施例では、入力信号振幅に応じて可変利得アンプ1aの線形動作入力範囲を可変とすることができ、従来の可変利得アンプに比べてダイナミックレンジを拡大することができる。
本実施例の可変利得アンプ1aは、線形動作入力範囲をフィードフォワードにより制御することができる。入力信号VINの振幅を検出回路6で検出し、制御回路7により線形動作入力範囲制御信号Vcont2を生成する。この制御信号Vcont2を可変利得アンプ1aの後述する線形動作入力範囲調整用可変電流源に印加し、可変利得アンプ1aの信号入力部のトランジスタの電流量を調整することで、可変利得アンプ1aの線形動作入力範囲を制御する。
図2は、本実施例の可変利得アンプ1aの構成を示す回路図である。可変利得アンプ1aは、制御信号Vcont1に応じて出力振幅の調整を行う四象限乗算器型(ギルバートセル型)可変利得部10と、一端が正の電源電圧Vcc(第1の電源電圧)に接続され、他端が差動出力端子(vout+,vout-)に接続された負荷抵抗Rc1,Rc2と、負荷抵抗Rc1,Rc2と四象限乗算器型可変利得部10との間にカスコード接続されたトランジスタQ8,Q9と、差動入力信号vin+,vin-を入力とする信号入力部11と、四象限乗算器型可変利得部10と負の電源電圧Vee(第2の電源電圧)との間に、信号入力部11の2つの信号入力用トランジスタQ5,Q6のそれぞれと差動対を構成するように挿入された2つの電流源トランジスタQ10,Q11を含む線形動作入力範囲調整用可変電流源12と、信号入力部11および線形動作入力範囲調整用可変電流源12と負の電源電圧Veeとの間に設けられたテール電流源13とから構成される。
負荷抵抗Rc1,Rc2の抵抗値は同一の値である。本実施例では、負荷抵抗Rc1,Rc2を流れる直流電流は、フィードフォワード・フィードバックによる制御によらず一定である。そのため、差動出力信号vout+,vout-のオフセット電圧が変動しない。これにより、本実施例では、可変利得アンプ1aの後続回路への影響を考慮する必要をなくすことができる。
可変利得アンプ1aの出力部には、負荷抵抗Rc1,Rc2と四象限乗算器型可変利得部10との間にカスコード接続されたトランジスタQ8,Q9が配置される。トランジスタQ8のベースにはバイアス電圧Vb1が入力され、コレクタは負荷抵抗Rc1および正相出力端子(vout+)に接続され、エミッタは四象限乗算器型可変利得部10のトランジスタQ1,Q3のコレクタに接続される。トランジスタQ9のベースにはバイアス電圧Vb1が入力され、コレクタは負荷抵抗Rc2および逆相出力端子(vout-)に接続され、エミッタは四象限乗算器型可変利得部10のトランジスタQ2,Q4のコレクタに接続される。
図7に示した従来の可変利得アンプ1の場合、正相出力端子(vout+)に2つのトランジスタQ1,Q3が接続され、逆相出力端子(vout-)にも2つのトランジスタQ2,Q4が接続されており、これらトランジスタQ1~Q4が大きな利得を有するため、大きなミラー容量が出力端子に接続されることになる。このため、可変利得アンプ1の周波数特性において低周波帯域に第二極が生成され、可変利得アンプ1の遮断周波数に低下が生じる。
これに対して、本実施例では、出力端子(vout+,vout-)と四象限乗算器型可変利得部10との間にトランジスタQ8,Q9を挿入することにより、出力端子の容量を低下させることができ、可変利得アンプ1aの周波数帯域を向上させることができる。
四象限乗算器型可変利得部10は、ベースにバイアス電圧Vb2、制御信号Vcont1が入力される差動対を構成する振幅調整用トランジスタQ1,Q2と、ベースに制御信号Vcont1、バイアス電圧が入力される差動対を構成する振幅調整用トランジスタQ3,Q4と、一端が振幅調整用トランジスタQ1,Q2,Q3,Q4のエミッタに接続されたエミッタ抵抗Re3,Re4,Re5,Re6とから構成される。
振幅調整用トランジスタQ1,Q3のコレクタは、トランジスタQ8を介して正相の負荷抵抗Rc1および正相出力端子(vout+)に接続される。振幅調整用トランジスタQ2,Q4のコレクタは、トランジスタQ9を介して逆相の負荷抵抗Rc2および逆相出力端子(vout-)に接続される。振幅調整用トランジスタQ1,Q2のエミッタは、エミッタ抵抗Re3,Re4を介して正相の信号入力用トランジスタQ5のコレクタに接続される。振幅調整用トランジスタQ3,Q4のエミッタは、エミッタ抵抗Re5,Re6を介して逆相の信号入力用トランジスタQ6のコレクタに接続される。エミッタ抵抗Re3,Re4,Re5,Re6の抵抗値は同一の値である。
四象限乗算器型可変利得部10の動作は、図7、図8で説明した動作と同様なので、詳細な説明は省略する。
信号入力部11は、ベースに正相入力信号vin+が入力され、コレクタが四象限乗算器型可変利得部10のエミッタ抵抗Re3,Re4に接続された信号入力用トランジスタQ5と、ベースに逆相入力信号vin-が入力され、コレクタが四象限乗算器型可変利得部10のエミッタ抵抗Re5,Re6に接続された信号入力用トランジスタQ6と、一端が信号入力用トランジスタQ5のエミッタに接続されたエミッタ抵抗Re1と、一端が信号入力用トランジスタQ6のエミッタに接続されたエミッタ抵抗Re2とから構成される。
線形動作入力範囲調整用可変電流源12は、ベースに制御信号Vcont2が入力され、コレクタが四象限乗算器型可変利得部10のエミッタ抵抗Re3,Re4に接続された電流源トランジスタQ10と、ベースに制御信号Vcont2が入力され、コレクタが四象限乗算器型可変利得部10のエミッタ抵抗Re5,Re6に接続された電流源トランジスタQ11と、一端が電流源トランジスタQ10のエミッタに接続されたエミッタ抵抗Re7と、一端が電流源トランジスタQ11のエミッタに接続されたエミッタ抵抗Re8とから構成される。エミッタ抵抗Re1,Re2,Re7,Re8の抵抗値は同一の値である。
電流源トランジスタQ10は、信号入力用トランジスタQ5と差動対を構成するように追加される。同様に、電流源トランジスタQ11は、信号入力用トランジスタQ6と差動対を構成するように追加される。トランジスタQ5,Q6,Q10,Q11の各エミッタは、エミッタ抵抗Re1,Re2,Re7,Re8を介して互いに接続される。
線形動作入力範囲調整用可変電流源12は、従来、信号入力用トランジスタQ5,Q6に流れていた電流のうち、制御信号Vcont2に応じた任意の量の電流を電流源トランジスタQ10,Q11に分流させる。これにより、信号入力部11の入力信号依存性を緩和することができ、可変利得アンプ1aの線形動作入力範囲を拡大することができる。
線形動作入力範囲調整用可変電流源12の動作原理について図3(A)、図3(B)を用いて説明する。ただし、図3(A)では、説明の簡易化のために、負荷抵抗Rc1,Rc2と線形動作入力範囲調整用可変電流源12とテール電流源トランジスタQ7のみを記載している。また、図3(B)では、図3(A)の回路のうち正相側を流れる電流のみを記載している。
本実施例では、信号入力用トランジスタQ5に電流源トランジスタQ10を並列に接続し、信号入力用トランジスタQ5に流れていた電流(図3(A)のIout+)のうち、制御信号Vcont2に応じた任意の量の電流Icontを電流源トランジスタQ10に分流させる。信号入力用トランジスタQ6と電流源トランジスタQ11についても同様である。本実施例における信号入力部11および線形動作入力範囲調整用可変電流源12の電圧電流利得は、以下の式で表すことできる。
Figure 0007426040000002
式(2)において、Itailはテール電流源トランジスタQ7を流れる電流、Vtailはテール電流源トランジスタQ7のコレクタ電圧、Ztailは正相入力端子(vin+)から見た信号入力部11および線形動作入力範囲調整用可変電流源12のインピーダンスである。
本実施例では、電流源トランジスタQ10,Q11に分流させる電流Icontの量を制御信号Vcont2で制御することにより、信号入力部11および線形動作入力範囲調整用可変電流源12の利得を制御することができる。本実施例では、負荷抵抗Rc1,Rc2を流れる電流量が一定で、出力信号vout+,vout-の最大出力振幅も変化しないため、ダイナミックレンジを拡大することができる。
テール電流源13は、ベースにバイアス電圧Vb3が入力され、コレクタがエミッタ抵抗Re1,Re2,Re7,Re8に接続され、エミッタが負の電源電圧Veeに接続されたテール電流源トランジスタQ7から構成される。
図4に従来および本実施例の可変利得アンプの線形可変利得範囲のシミュレーション結果を示す。図4の横軸は周波数、縦軸は差動利得である。図4の400は従来および本実施例の可変利得アンプ1,1aの正相出力信号vout+の周波数特性を示し、401は従来の可変利得アンプ1の逆相出力信号vout-の周波数特性を示し、402は本実施例の可変利得アンプ1aの逆相出力信号vout-の周波数特性を示している。図4によれば、帯域特性を悪化させることなく、従来の可変利得アンプ1の線形可変利得範囲20.3dBに対して、本実施例では9dB高い29dBを実現できることができる。
図5に従来および本実施例の可変利得アンプのダイナミックレンジのシミュレーション結果を示す。図5の横軸は差動入力信号振幅、縦軸は全高調波歪率である。図5の500は従来の可変利得アンプ1の全高調波歪率特性を示し、501は本実施例の可変利得アンプ1aの全高調波歪率特性を示している。502は従来の可変利得アンプ1のダイナミックレンジを示し、503は本実施例の可変利得アンプ1aのダイナミックレンジを示している。図5によれば、本実施例では、従来の可変利得アンプ1に対してダイナミックレンジを3倍に拡大できていることが分かる。
なお、上記の設定値Vref2は、線形動作入力範囲調整用可変電流源12がない場合、すなわち可変利得アンプが図7に示した従来構成で、フィードフォワード制御をしない場合の可変利得アンプの線形動作入力範囲に含まれる入力信号振幅値の最大値に設定しておけばよい。
本発明は、アンプの利得調整を行う技術に適用することができる。
1a…可変利得アンプ、2…ポストアンプ、3…バッファ、4,6…検出回路、5…エラーアンプ、7…制御回路、10…四象限乗算器型可変利得部、11…信号入力部、12…線形動作入力範囲調整用可変電流源、13…テール電流源、Q1~Q12…トランジスタ、Rc1,Rc2…負荷抵抗、Re1~Re8…エミッタ抵抗。

Claims (4)

  1. 可変利得アンプと、
    前記可変利得アンプの差動出力信号を増幅するポストアンプと、
    前記ポストアンプの差動出力信号の振幅を検出する第1の検出回路と、
    前記第1の検出回路によって検出された出力信号振幅値が第1の設定値と等しくなるように第1の制御信号を出力するエラーアンプと、
    差動入力信号の振幅を検出する第2の検出回路と、
    前記第2の検出回路によって検出された入力信号振幅値が第2の設定値を超えたときに前記入力信号振幅値と前記第2の設定値との差分に応じて第2の制御信号を出力する制御回路とを備え、
    前記可変利得アンプは、
    前記差動入力信号を入力とする2つの信号入力用トランジスタを含む信号入力部と、
    一端が第1の電源電圧に接続され、他端が前記可変利得アンプの差動出力端子に接続された1対の負荷抵抗と、
    前記負荷抵抗と前記信号入力用トランジスタとの間にカスコード接続された差動構成の振幅調整用トランジスタを含み、前記第1の制御信号に応じて前記信号入力用トランジスタの出力信号の振幅を調整する四象限乗算器型可変利得部と、
    前記四象限乗算器型可変利得部と第2の電源電圧との間に、前記2つの信号入力用トランジスタのそれぞれと差動対を構成するように挿入され、前記第2の制御信号に応じて前記信号入力用トランジスタの電流量を調整する2つの電流源トランジスタを含む可変電流源と、
    前記1対の負荷抵抗と前記四象限乗算器型可変利得部との間にカスコード接続され、第2のバイアス電圧を入力とする2つのトランジスタとを備え
    前記第2の設定値は、前記可変利得アンプの前記四象限乗算器型可変利得部と前記第2の電源電圧との間に前記可変電流源が無い場合の前記可変利得アンプの線形動作入力範囲に含まれる前記入力信号振幅値の最大値であることを特徴とする自動利得制御アンプ
  2. 請求項1記載の自動利得制御アンプにおいて、
    前記四象限乗算器型可変利得部は、
    ベースに第1のバイアス電圧が入力され、エミッタが正相入力側の前記信号入力用トランジスタのコレクタと接続され、コレクタが第1の負荷抵抗と接続された第1の前記振幅調整用トランジスタと、
    ベースに前記第1の制御信号が入力され、エミッタが正相入力側の前記信号入力用トランジスタのコレクタと接続され、コレクタが第2の負荷抵抗と接続された第2の前記振幅調整用トランジスタと、
    ベースに前記第1の制御信号が入力され、エミッタが逆相入力側の前記信号入力用トランジスタのコレクタと接続され、コレクタが前記第1の負荷抵抗と接続された第3の前記振幅調整用トランジスタと、
    ベースに前記第1のバイアス電圧が入力され、エミッタが逆相入力側の前記信号入力用トランジスタのコレクタと接続され、コレクタが前記第2の負荷抵抗と接続された第4の前記振幅調整用トランジスタとを含むことを特徴とする自動利得制御アンプ
  3. 請求項1または2記載の自動利得制御アンプにおいて、
    前記可変電流源は、
    ベースに前記第2の制御信号が入力され、コレクタが正相入力側の前記信号入力用トランジスタのコレクタと接続され、エミッタが正相入力側の前記信号入力用トランジスタのエミッタと接続された第1の前記電流源トランジスタと、
    ベースに前記第2の制御信号が入力され、コレクタが逆相入力側の前記信号入力用トランジスタのコレクタと接続され、エミッタが逆相入力側の前記信号入力用トランジスタのエミッタと接続された第2の前記電流源トランジスタとを含むことを特徴とする自動利得制御アンプ
  4. 請求項1乃至3のいずれか1項に記載の自動利得制御アンプにおいて、
    前記信号入力用トランジスタのエミッタおよび前記電流源トランジスタのエミッタと前記第2の電源電圧との間に設けられたテール電流源をさらに備えることを特徴とする自動利得制御アンプ
JP2019159311A 2019-09-02 2019-09-02 自動利得制御アンプ Active JP7426040B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019159311A JP7426040B2 (ja) 2019-09-02 2019-09-02 自動利得制御アンプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019159311A JP7426040B2 (ja) 2019-09-02 2019-09-02 自動利得制御アンプ

Publications (2)

Publication Number Publication Date
JP2021040208A JP2021040208A (ja) 2021-03-11
JP7426040B2 true JP7426040B2 (ja) 2024-02-01

Family

ID=74847429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019159311A Active JP7426040B2 (ja) 2019-09-02 2019-09-02 自動利得制御アンプ

Country Status (1)

Country Link
JP (1) JP7426040B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115473501B (zh) * 2022-11-15 2023-03-28 上海阿米芯光半导体有限责任公司 跨阻放大器的调控电路及降低杂散电感对电路影响的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084145A (ja) 2000-09-08 2002-03-22 Nec Corp Mos線形トランスコンダクタンスアンプ
JP2003168933A (ja) 2001-11-30 2003-06-13 Nef:Kk 光受信回路
JP2011205471A (ja) 2010-03-26 2011-10-13 Nippon Telegr & Teleph Corp <Ntt> 利得可変回路
WO2012124576A1 (ja) 2011-03-16 2012-09-20 ソニー株式会社 利得制御回路、通信装置、電子機器、及び、利得制御方法
JP2018121224A (ja) 2017-01-26 2018-08-02 日本電信電話株式会社 可変遅延回路
JP2019146044A (ja) 2018-02-21 2019-08-29 日本電信電話株式会社 可変利得増幅器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02194711A (ja) * 1989-01-23 1990-08-01 Hitachi Ltd 増幅回路
JP3534375B2 (ja) * 1997-01-17 2004-06-07 株式会社ルネサステクノロジ 差動回路を含む電子回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084145A (ja) 2000-09-08 2002-03-22 Nec Corp Mos線形トランスコンダクタンスアンプ
JP2003168933A (ja) 2001-11-30 2003-06-13 Nef:Kk 光受信回路
JP2011205471A (ja) 2010-03-26 2011-10-13 Nippon Telegr & Teleph Corp <Ntt> 利得可変回路
WO2012124576A1 (ja) 2011-03-16 2012-09-20 ソニー株式会社 利得制御回路、通信装置、電子機器、及び、利得制御方法
JP2018121224A (ja) 2017-01-26 2018-08-02 日本電信電話株式会社 可変遅延回路
JP2019146044A (ja) 2018-02-21 2019-08-29 日本電信電話株式会社 可変利得増幅器

Also Published As

Publication number Publication date
JP2021040208A (ja) 2021-03-11

Similar Documents

Publication Publication Date Title
US7973602B2 (en) Variable gain amplifier
KR100887893B1 (ko) 새로운 agc 트랜스임피던스 증폭기
US7683720B1 (en) Folded-cascode amplifier with adjustable continuous time equalizer
US7948323B2 (en) Linear transimpedance amplifier with wide dynamic range for high rate applications
US8766728B2 (en) Trans-impedance amplifier with enhanced dynamic range but invariable input impedance
US5557238A (en) Differential amplifier with common mode regulation
US20200083855A1 (en) Reconfigurable optical receivers with extended dynamic range
US7477109B2 (en) Process and temperature-compensated transimpedance amplifier
JP2012178683A (ja) 利得可変差動増幅回路
US11309845B2 (en) Reconfigurable optical receivers for extended maximum input signals
JP7426040B2 (ja) 自動利得制御アンプ
CN113517874B (zh) 用于跨阻放大器的快速响应自动增益控制电路
CN108206680B (zh) 可变增益放大器
CN110557098A (zh) 一种正反馈跨阻放大电路及调整方法
EP1276231A2 (en) Variable gain amplifier
CN113839633B (zh) 一种可调增益放大器
JP6706105B2 (ja) トランスインピーダンスアンプおよび光信号受信装置
JP6534187B2 (ja) トランスインピーダンスアンプ回路
JP6480259B2 (ja) 増幅回路
CN219592380U (zh) 一种可变增益放大器以及通信电路
CN113328795B (zh) 高速大摆幅信号的低抖动均值检测电路
JP4850785B2 (ja) 利得可変回路
WO2015146247A1 (ja) 可変利得トランスインピーダンスアンプ
US11005429B2 (en) Current amplifier
WO2010129065A2 (en) Variable gain amplifier

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190902

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20210819

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20211025

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20231012

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240112

R150 Certificate of patent or registration of utility model

Ref document number: 7426040

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150