JP7426040B2 - 自動利得制御アンプ - Google Patents
自動利得制御アンプ Download PDFInfo
- Publication number
- JP7426040B2 JP7426040B2 JP2019159311A JP2019159311A JP7426040B2 JP 7426040 B2 JP7426040 B2 JP 7426040B2 JP 2019159311 A JP2019159311 A JP 2019159311A JP 2019159311 A JP2019159311 A JP 2019159311A JP 7426040 B2 JP7426040 B2 JP 7426040B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- transistor
- variable gain
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 12
- 238000004088 simulation Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Description
この下部差動対Q5,Q6で生成された差動電流(iin+,-iin+)を、上部差動対を構成するトランジスタQ1~Q4に分配比βで分配する。つまり、トランジスタQ5を流れるコレクタ電流iin+のうちトランジスタQ1には+βiin+の電流が分配され、トランジスタQ2には+(1-β)iin+の電流が分配される。また、トランジスタQ6を流れるコレクタ電流(-iin+)のうちトランジスタQ4には-βiin+の電流が分配され、トランジスタQ3には-(1-β)iin+の電流が分配される。
分配比βは、制御信号Vcont1とバイアス電圧Vb2の電圧値の大小関係で決定される。例えば、Vb2=Vcont1ならばβ=0.5、Vb2≪Vcont1ならばβ=0である。Vb2<Vcont1の領域で0.5~0の連続値をとることが可能である。したがって、制御信号Vcont1を変化させて分配比βを制御することにより、下式のように可変利得アンプ1の利得(vout/vin)を制御できる。
従来の自動利得制御アンプでは、ポストアンプ2の出力信号の振幅を検出し、出力信号の振幅が一定となるようにエラーアンプ5で制御信号Vcont1を生成し、可変利得アンプ1の利得を調整している。利得の可変範囲の中でも、特に信号を歪無く増幅できる範囲(以下、線形可変利得範囲と言う)は限られる。線形可変利得範囲に応じて、信号を歪無く増幅できる入力信号の振幅範囲(以下、線形動作入力範囲と言う)が決まる。線形動作入力範囲の幅(信号を歪無く増幅できる最大入力振幅から最小振幅を引いた値であり、以下、ダイナミックレンジと言う)は、可変利得アンプ1の重要な指標の1つであり、広い方が望ましい。
四象限乗算器型可変利得部10の動作は、図7、図8で説明した動作と同様なので、詳細な説明は省略する。
Claims (4)
- 可変利得アンプと、
前記可変利得アンプの差動出力信号を増幅するポストアンプと、
前記ポストアンプの差動出力信号の振幅を検出する第1の検出回路と、
前記第1の検出回路によって検出された出力信号振幅値が第1の設定値と等しくなるように第1の制御信号を出力するエラーアンプと、
差動入力信号の振幅を検出する第2の検出回路と、
前記第2の検出回路によって検出された入力信号振幅値が第2の設定値を超えたときに前記入力信号振幅値と前記第2の設定値との差分に応じて第2の制御信号を出力する制御回路とを備え、
前記可変利得アンプは、
前記差動入力信号を入力とする2つの信号入力用トランジスタを含む信号入力部と、
一端が第1の電源電圧に接続され、他端が前記可変利得アンプの差動出力端子に接続された1対の負荷抵抗と、
前記負荷抵抗と前記信号入力用トランジスタとの間にカスコード接続された差動構成の振幅調整用トランジスタを含み、前記第1の制御信号に応じて前記信号入力用トランジスタの出力信号の振幅を調整する四象限乗算器型可変利得部と、
前記四象限乗算器型可変利得部と第2の電源電圧との間に、前記2つの信号入力用トランジスタのそれぞれと差動対を構成するように挿入され、前記第2の制御信号に応じて前記信号入力用トランジスタの電流量を調整する2つの電流源トランジスタを含む可変電流源と、
前記1対の負荷抵抗と前記四象限乗算器型可変利得部との間にカスコード接続され、第2のバイアス電圧を入力とする2つのトランジスタとを備え、
前記第2の設定値は、前記可変利得アンプの前記四象限乗算器型可変利得部と前記第2の電源電圧との間に前記可変電流源が無い場合の前記可変利得アンプの線形動作入力範囲に含まれる前記入力信号振幅値の最大値であることを特徴とする自動利得制御アンプ。 - 請求項1記載の自動利得制御アンプにおいて、
前記四象限乗算器型可変利得部は、
ベースに第1のバイアス電圧が入力され、エミッタが正相入力側の前記信号入力用トランジスタのコレクタと接続され、コレクタが第1の負荷抵抗と接続された第1の前記振幅調整用トランジスタと、
ベースに前記第1の制御信号が入力され、エミッタが正相入力側の前記信号入力用トランジスタのコレクタと接続され、コレクタが第2の負荷抵抗と接続された第2の前記振幅調整用トランジスタと、
ベースに前記第1の制御信号が入力され、エミッタが逆相入力側の前記信号入力用トランジスタのコレクタと接続され、コレクタが前記第1の負荷抵抗と接続された第3の前記振幅調整用トランジスタと、
ベースに前記第1のバイアス電圧が入力され、エミッタが逆相入力側の前記信号入力用トランジスタのコレクタと接続され、コレクタが前記第2の負荷抵抗と接続された第4の前記振幅調整用トランジスタとを含むことを特徴とする自動利得制御アンプ。 - 請求項1または2記載の自動利得制御アンプにおいて、
前記可変電流源は、
ベースに前記第2の制御信号が入力され、コレクタが正相入力側の前記信号入力用トランジスタのコレクタと接続され、エミッタが正相入力側の前記信号入力用トランジスタのエミッタと接続された第1の前記電流源トランジスタと、
ベースに前記第2の制御信号が入力され、コレクタが逆相入力側の前記信号入力用トランジスタのコレクタと接続され、エミッタが逆相入力側の前記信号入力用トランジスタのエミッタと接続された第2の前記電流源トランジスタとを含むことを特徴とする自動利得制御アンプ。 - 請求項1乃至3のいずれか1項に記載の自動利得制御アンプにおいて、
前記信号入力用トランジスタのエミッタおよび前記電流源トランジスタのエミッタと前記第2の電源電圧との間に設けられたテール電流源をさらに備えることを特徴とする自動利得制御アンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019159311A JP7426040B2 (ja) | 2019-09-02 | 2019-09-02 | 自動利得制御アンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019159311A JP7426040B2 (ja) | 2019-09-02 | 2019-09-02 | 自動利得制御アンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021040208A JP2021040208A (ja) | 2021-03-11 |
JP7426040B2 true JP7426040B2 (ja) | 2024-02-01 |
Family
ID=74847429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019159311A Active JP7426040B2 (ja) | 2019-09-02 | 2019-09-02 | 自動利得制御アンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7426040B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115473501B (zh) * | 2022-11-15 | 2023-03-28 | 上海阿米芯光半导体有限责任公司 | 跨阻放大器的调控电路及降低杂散电感对电路影响的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002084145A (ja) | 2000-09-08 | 2002-03-22 | Nec Corp | Mos線形トランスコンダクタンスアンプ |
JP2003168933A (ja) | 2001-11-30 | 2003-06-13 | Nef:Kk | 光受信回路 |
JP2011205471A (ja) | 2010-03-26 | 2011-10-13 | Nippon Telegr & Teleph Corp <Ntt> | 利得可変回路 |
WO2012124576A1 (ja) | 2011-03-16 | 2012-09-20 | ソニー株式会社 | 利得制御回路、通信装置、電子機器、及び、利得制御方法 |
JP2018121224A (ja) | 2017-01-26 | 2018-08-02 | 日本電信電話株式会社 | 可変遅延回路 |
JP2019146044A (ja) | 2018-02-21 | 2019-08-29 | 日本電信電話株式会社 | 可変利得増幅器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02194711A (ja) * | 1989-01-23 | 1990-08-01 | Hitachi Ltd | 増幅回路 |
JP3534375B2 (ja) * | 1997-01-17 | 2004-06-07 | 株式会社ルネサステクノロジ | 差動回路を含む電子回路 |
-
2019
- 2019-09-02 JP JP2019159311A patent/JP7426040B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002084145A (ja) | 2000-09-08 | 2002-03-22 | Nec Corp | Mos線形トランスコンダクタンスアンプ |
JP2003168933A (ja) | 2001-11-30 | 2003-06-13 | Nef:Kk | 光受信回路 |
JP2011205471A (ja) | 2010-03-26 | 2011-10-13 | Nippon Telegr & Teleph Corp <Ntt> | 利得可変回路 |
WO2012124576A1 (ja) | 2011-03-16 | 2012-09-20 | ソニー株式会社 | 利得制御回路、通信装置、電子機器、及び、利得制御方法 |
JP2018121224A (ja) | 2017-01-26 | 2018-08-02 | 日本電信電話株式会社 | 可変遅延回路 |
JP2019146044A (ja) | 2018-02-21 | 2019-08-29 | 日本電信電話株式会社 | 可変利得増幅器 |
Also Published As
Publication number | Publication date |
---|---|
JP2021040208A (ja) | 2021-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7973602B2 (en) | Variable gain amplifier | |
KR100887893B1 (ko) | 새로운 agc 트랜스임피던스 증폭기 | |
US7683720B1 (en) | Folded-cascode amplifier with adjustable continuous time equalizer | |
US7948323B2 (en) | Linear transimpedance amplifier with wide dynamic range for high rate applications | |
US8766728B2 (en) | Trans-impedance amplifier with enhanced dynamic range but invariable input impedance | |
US5557238A (en) | Differential amplifier with common mode regulation | |
US20200083855A1 (en) | Reconfigurable optical receivers with extended dynamic range | |
US7477109B2 (en) | Process and temperature-compensated transimpedance amplifier | |
JP2012178683A (ja) | 利得可変差動増幅回路 | |
US11309845B2 (en) | Reconfigurable optical receivers for extended maximum input signals | |
JP7426040B2 (ja) | 自動利得制御アンプ | |
CN113517874B (zh) | 用于跨阻放大器的快速响应自动增益控制电路 | |
CN108206680B (zh) | 可变增益放大器 | |
CN110557098A (zh) | 一种正反馈跨阻放大电路及调整方法 | |
EP1276231A2 (en) | Variable gain amplifier | |
CN113839633B (zh) | 一种可调增益放大器 | |
JP6706105B2 (ja) | トランスインピーダンスアンプおよび光信号受信装置 | |
JP6534187B2 (ja) | トランスインピーダンスアンプ回路 | |
JP6480259B2 (ja) | 増幅回路 | |
CN219592380U (zh) | 一种可变增益放大器以及通信电路 | |
CN113328795B (zh) | 高速大摆幅信号的低抖动均值检测电路 | |
JP4850785B2 (ja) | 利得可変回路 | |
WO2015146247A1 (ja) | 可変利得トランスインピーダンスアンプ | |
US11005429B2 (en) | Current amplifier | |
WO2010129065A2 (en) | Variable gain amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190902 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20210819 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20211025 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20220112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230327 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20231012 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20231030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7426040 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |