JP2014128093A - 電源装置及びこれを備えた画像形成装置 - Google Patents

Abstract

【課題】フィードバック制御が行われる電源装置においても簡単に安価な構成で演算デバイスなどの負荷機器への出力電圧を低下させることが可能な電源装置及び画像形成装置を提供する。
【解決手段】電源回路３１は、フィードバック電圧調整回路４９を有する。フィードバック電圧調整回路４９は、分圧抵抗Ｒ１の二次側の電路に直列に設けられた抵抗Ｒ４と、この抵抗Ｒ４と接地電位との間に設けられたコンデンサＣと、コンデンサＣ１に並列に設けられ、抵抗Ｒ４に接続された抵抗Ｒ３及び抵抗Ｒ３と接地電位との間に設けられたＦＥＴスイッチ４９Ａと、を備えている。出力電圧を目標値まで昇圧させる場合は、入力端子ＦＢのフィードバック電圧が所定量だけ緩やかに降圧し、出力電圧を目標値まで降圧させる場合は、フィードバック電圧が所定量だけ緩やかに上昇する。
【選択図】図３

Description

本発明は、出力電圧から得られるフィードバック電圧と予め定められた基準電圧との差に基づいて前記出力電圧を制御する電源装置及びこれを備えた画像形成装置に関する。

従来、複写機やプリンター、ファクシミリなどの画像形成装置では、印刷指示が入力されたときにすぐに動作可能な状態で待機させておく通常動作モードと、一部の負荷機器だけに電力を供給して装置の消費電力を抑えた状態で待機させておく省電力モード（スリープモードともいう。）と、を有している。例えば、電源投入後から印刷指示が入力されるまでの待機時間が所定時間以内の場合は、画像形成装置は全ての負荷機器に電力を供給する前記通常動作モードで動作する。一方、前記待機時間が前記所定時間を超えた場合は、前記所定時間の経過後に前記通常動作モードから前記省電力モードに移行して、一部の負荷機器だけに電力を供給するように制御される。

前記画像形成装置が前記省電力モードから前記通常動作モードに移行されたときに、負荷の増加に伴い負荷電流が急激に増加することによって電圧降下が生じ、負荷機器の動作を不安定にする場合がある。例えば、画像形成装置の電源装置からの出力電圧が前記電圧降下によって負荷機器の定格電圧を下回ると、負荷機器が動作しなくなる場合がある。また、前記通常動作モードから前記省電力モードに移行されたときは、負荷の減少に伴い負荷電流が急激に低下して、電圧が過度に上昇する場合がある。この場合も負荷機器の動作を不安定にする。そのため、従来、画像形成装置の電源装置には、負荷機器の給電電路への出力電圧をフィードバックして、その電圧（フィードバック電圧）と予め定められた基準電圧との差を減少させるように電力供給量を制御するフィードバック制御が行われている。なお、電力消費用を抑制する技術として、特許文献１には、給電機器の発熱量を抑えることができる無接点受電回路が開示されている。

特開２０１０−８８１４３号公報

ところで、更なる消費電力の低減を実現するために、近年、画像形成装置が上述した省電力モードに移行した場合に、画像形成装置に使用されるＣＰＵなどの演算デバイスの駆動電圧を低下させる工夫が行われている。しかしながら、前記フィードバック制御に加えて、前記演算デバイスの駆動電圧を低下させる制御を電源装置に組み込むと、電源装置の電源回路が複雑になるという問題がある。また、市場で販売されているＤＣ／ＤＣコンバーターは整流回路やスイッチング回路、フィードバック制御回路が一つに集積されたＩＣであるため、演算デバイスの駆動電圧を低下させる回路をＤＣ／ＤＣコンバーターに組み込むのは困難である。

本発明は、前記事情に鑑みてなされたものであり、その目的は、フィードバック制御が行われる電源装置においても簡単に安価な構成で演算デバイスなどの負荷機器への出力電圧を低下させることが可能な電源装置及び画像形成装置を提供することにある。

本発明は、出力電圧から得られるフィードバック電圧と予め定められた基準電圧との差に基づいて前記出力電圧を制御する電源装置として構成されている。この電源装置は、前記出力電圧を目標値まで昇圧又は降圧するための条件が成立したときに、前記フィードバック電圧を所定量だけ緩やかに降圧又は昇圧させるフィードバック電圧調整回路を具備する。
このようなフィードバック電圧調整回路が設けられているため、前記出力電圧を目標値まで昇圧させる場合は、前記フィードバック電圧を所定量だけ緩やかに降圧させることができる。これにより、前記基準電圧とフィードバック電圧との差が急激に大きくなるのではなく徐々に大きくなり、この差に基づいてフィードバック制御することにより、出力電圧が緩やかに昇圧される。つまり、出力電圧が急激に昇圧されないから、出力電圧にオーバーシュートが生じず安定する。また、前記出力電圧を目標値まで降圧させる場合は、前記フィードバック電圧を所定量だけ緩やかに上昇させることができる。これにより、前記基準電圧とフィードバック電圧との差が急激に小さくなるのではなく徐々に小さくなり、この差に基づいてフィードバック制御することにより、出力電圧が緩やかに降圧される。つまり、出力電圧が急激に降圧されないから、出力電圧にアンダーシュートが生じず安定する。

本発明の電源装置は、周期性を有するスイッチング制御信号に基づいてオンオフされることにより負荷機器への給電電路に電力を出力するスイッチング回路を更に備える。この場合、前記フィードバック電圧調整回路は、前記スイッチング制御信号の周期以上の時間をかけて前記フィードバック電圧を所定量だけ降圧又は昇圧するものである。
これにより、前記フィードバック電圧の降圧又は昇圧の課程において少なくとも１度は前記スイッチング制御信号による出力電圧の調整が行われる。そのため、出力電圧が急激に変動することが防止される。

また、本発明の電源装置は、前記出力電圧を分圧して前記フィードバック電圧として出力する分圧回路を更に備える。また、前記フィードバック電圧調整回路は、具体的には、前記分圧回路の二次側の電路に直列に設けられた第１抵抗素子と、前記第１抵抗素子と基準電位との間に設けられた容量素子と、前記容量素子に並列に設けられ、前記第１抵抗素子に接続された第２抵抗素子及びこの第２抵抗素子と基準電位との間に設けられたスイッチング素子とにより構成されている。

また、本発明の電源装置は、一部の負荷機器だけに電力を供給する省電力モードと複数の負荷機器に電力を供給する通常動作モードのいずれかに切り替えて各負荷機器に電力を供給する電力供給切替手段と、前記省電力モードから前記通常動作モードに切り替えられる際に前記スイッチ素子に駆動信号を出力する駆動信号出力手段と、を更に備える。
これにより、前記省電力モードから前記通常動作モードに切り替えられたときでも、また、前記通常動作モードから前記省電力モードに切り替えられたときでも、確実に出力電圧を変更することができる。

また、本発明は、上述に記載の電源装置を具備する画像形成装置として捉えることもできる。

本発明によれば、フィードバック制御が行われる電源装置においても簡単に安価な構成で負荷機器への出力電圧を低下させることができ、その結果、高い省電力効果を得ることが可能となる。

本発明の実施形態に係る複合機Ｘの概略構成を示すブロック図である。 本発明の実施形態に係る電源装置３０の構成を示すブロック図である。 電源装置３０の電源回路３１の構成を示す回路図である。 電源回路３１のＤＣ／ＤＣコンバーター４５の構成を示す回路図である。 電源回路３１のフィードバック電圧調整回路４９の等価回路及び出力電圧波形を示す図である。 電源回路３１のフィードバック電圧調整回路４９の等価回路及び出力電圧波形を示す図である。 時間と抵抗Ｒ４における電圧との関係を示す電圧特性図である。

以下、適宜図面を参照しながら、本発明の実施形態について説明する。なお、以下の実施形態は、本発明を具体化した一例にすぎず、本発明の技術的範囲を限定するものではない。

［複合機Ｘの概略構成］
まず、図１を参照して、本発明の実施形態に係る電源装置３０（本発明の電源装置の一例）及びこの電源装置３０を備えた複合機Ｘ（本発明の画像形成装置の一例）の概略構成について説明する。

図１に示されるように、複合機Ｘは、画像読取部１０、画像形成部１２、ＡＤＦ（自動原稿送り装置）１４、操作表示部１６、標準規格ＩＥＥＥ８０２．３に準拠した通信インターフェースカード等のＮＩＣ（ネットワークインターフェースカード）１８、及びこれらを制御する主制御部２０を備えている。また、複合機Ｘは、画像読取部１０や、画像形成部１２、操作表示部１６、ＮＩＣ１８、主制御部２０などに必要な電力を供給する電源装置３０を備えている。なお、本実施形態では、本発明の画像形成装置の一例として複合機Ｘを例示して説明するが、これに限られず、例えばプリンター、ファクシミリ装置、複写機も本発明の画像形成装置に該当する。また、本実施形態では、画像形成装置に用いられる電源装置３０を例示しているが、電源装置３０は、画像形成装置以外の装置、例えば、パソコンなどの情報処理装置や、スマートフォンと称される多機能型携帯端末、タブレット型の携帯端末などの様々なタイプの装置にも適用可能である。

画像読取部１０は、コンタクトガラス、読取ユニット、ミラー、光学レンズ、及びＣＣＤなどを備えた所謂スキャナーであり、所定の位置にセットされた原稿から画像データを読み取る画像読取処理を実行するものである。具体的には、原稿が前記コンタクトガラス上に載置され、その後、操作表示部１６から原稿読取指示が入力されると、読取ユニットが副走査方向へ移動され、その移動中に前記読取ユニットから連続して順次１ライン分の光が照射させる。そして、原稿からの反射光が前記ミラー及び前記光学レンズを経て前記ＣＣＤに導かれ、このＣＣＤにて受光した光量に応じた光量データが主制御部２０に出力される。主制御部２０では、前記光学データに基づいて原稿の画像データが生成される。

画像形成部１２は、画像読取部１０で読み取られた画像データ、又は外部のパーソナルコンピュータ等の情報処理装置からＮＩＣ１８を通じて入力された印刷ジョブに基づいて画像形成処理（印刷処理）を実行する電子写真方式の画像形成手段である。画像形成部１２は、感光体ドラム、帯電装置、現像装置、転写装置、定着装置、レーザスキャナユニットなどを備えている。ＮＩＣ１８を通じて印刷ジョブが入力されると、前記帯電装置によって前記感光体ドラムが所定の電位に一様に帯電される。次に、前記レーザスキャナユニットにより前記感光体ドラムの表面に前記印刷ジョブに含まれる画像データに基づく光が照射される。これにより、前記感光体ドラムの表面に静電潜像が形成される。そして、前記感光体ドラム上の静電潜像は前記現像装置によってトナー像として現像（可視像化）される。続いて、前記感光体ドラムに形成されたトナー像は前記転写装置によって印刷用紙に転写され、その後、前記定着装置によって印刷用紙に溶融定着される。なお、本実施形態では、電子写真方式の画像形成部１２を例にして説明するが、画像形成部１２は電子写真方式のものに限られず、インクジェット記録方式のものであっても、或いはそれ以外の記録方式又は印刷方式のものであってもかまわない。

ＮＩＣ１８は、例えば標準規格ＩＥＥＥ８０２．３に準拠したＬＡＮ及びインターネット等からなるネットワークを通じて、外部の情報処理装置との間で印刷ジョブの入力を受け付ける通信インターフェースカードである。ＮＩＣ１８は、前記情報処理装置から有線又は無線などのデータ伝送媒体を介して印刷ジョブを受信すると、受信したことを示す受信信号を電源装置６０の電源制御部６２に出力する。

主制御部２０は、複合機Ｘの動作を制御するものである。主制御部２０は、ＣＰＵ、ＲＯＭ、ＲＡＭ、ＥＥＰＲＯＭを主な構成要素とするマイクロコンピュータが実装された制御基板として構成されている。また、主制御部２０には、図示しないモータードライバーや液晶コントローラーなどの制御デバイスも搭載されている。図１に示されるように、主制御部２０には、画像読取部１０、画像形成部１２、操作表示部１６、ＮＩＣ１８などが内部バス２１を介して電気的に接続されている。主制御部２０は、前記ＲＯＭに記憶された所定の制御プログラムを前記ＣＰＵが実行することにより、複合機Ｘを統括的に制御する。なお、主制御部２０は集積回路（ＡＳＩＣ、ＤＳＰ）などの電子回路で構成されたものであってもよい。

［電源装置３０の構成］
電源装置３０は、複合機Ｘの構成要素である主制御部２０、画像読取部１０、ＡＤＦ１４、画像形成部１２、操作表示部１６、ＮＩＣ１８などに対して、これらの構成要素が必要としている電力を供給するものである。図１に示されるように、電源装置３０は、主制御部２０、画像読取部１０、ＡＤＦ１４、画像形成部１２、操作表示部１６、ＮＩＣ１８それぞれと電源ケーブル（図１の波線参照）で接続されており、電源装置３０から各構成要素それぞれに電力を供給できるように構成されている。なお、以下においては、説明の簡便化のため、主制御部２０、画像読取部１０、ＡＤＦ１４、画像形成部１２、操作表示部１６を駆動部２４と総称する。

図２に示されるように、電源装置３０は、電源回路３１と、電源制御部６２と、トランジスタ６４と、を備えている。なお、本実施形態では、電源制御部６２によって本発明の電力供給切替手段及び駆動信号出力手段が実現されている。

電源回路３１は、商用電源であるＡＣ１００Ｖを整流してＤＣ２４Ｖに変換し、それを更にスイッチング制御して、主制御部２０や画像形成部１２等の各構成要素に供給するものである。なお、電源回路３１の構成につては後述する。

電源制御部６２は、ＣＰＵ、ＲＯＭ、ＲＡＭ、ＥＥＰＲＯＭなどを主な構成要素とするマイクロコンピュータが実装された制御基板として構成されている。電源制御部６２には、ＮＩＣ１４からの受信信号が入力される。電源制御部６２に前記受信信号が入力されると、前記ＲＯＭに記憶された所定の制御プログラムを前記ＣＰＵが実行することにより、複合機Ｘの動作モードを、後述の通常動作モードと省電力モードのいずれかのモードに切り替える。詳細には、複合機Ｘが省電力モードにあるときに前記受信信号を受信すると、電源制御部６２は、複合機Ｘの動作モードを省電力モードから通常動作モードに切り替える。なお、電源制御部６２は、集積回路（ＡＳＩＣ、ＤＳＰ）などの電子回路で構成されたものであってもよい。

電源制御部６２は、電源回路３１からＮＩＣ１８や駆動部２４へ出力される電力の供給を制御する。具体的には、複合機Ｘの動作モードを、通常動作モードと省電力動作モードのいずれかに切り替える制御を行う。ここで、前記通常動作モードとは、電源回路３１からＮＩＣ１８及び駆動部２４に電力を供給してＮＩＣ１８及び駆動部２４を動作させる動作モードのことである。また、前記省電力動作モードとは、電源回路３１からＮＩＣ１８だけに電力を供給してＮＩＣ１８を動作させる動作モードのことであり、前記通常動作モードよりも省電力効果が高い動作モードである。本実施形態では、前記省電力モードのときに電源制御部６２に前記受信信号が入力されると、動作モードが前記通常動作モードに変更される。また、前記通常動作モードのときに一定時間操作されなかったり、一定時間印刷ジョブが入力されなかった場合は、前記省電力モードへの移行条件が成立したと判断されて、直ちに省電力モードに変更される。なお、ＡＤＦ１４や操作表示部１６に機械的に動作するセンサーなどが設けられており、ＡＤＦ１４や操作表示部１６が操作されたことが前記センサーによって検知された場合は、その検知信号が電源制御部６２に出力されてもよい。この場合は、前記センサーの検知信号を受けると、電源制御部６２は、省電力モードを通常動作モードに切り替える。

複合機Ｘが前記通常動作モードで動作しているときは、ＮＩＣ１８や電源制御部６２、駆動部２４に常時電力が供給されている。そのため、印刷ジョブや原稿読取指示が入力されると、直ちに画像形成処理又は画像読取処理が実行される。一方、複合機Ｘが前記省電力モードで動作しているときは、印刷ジョブや原稿読取指示が入力されてから、駆動部２４に電力が供給される。そのため、画像形成部１２や画像読取部１０が動作可能な状態になるまでの待機時間が必要であり、この待機時間の経過後に画像形成処理又は画像読取処理が実行される。

トランジスタ６４は、電源回路３１から駆動部２４に電力を供給するための給電経路を導通又は遮断するものである。トランジスタ６４のコレクタは電源回路３１の出力端子３１Ａに接続されており、エミッタは駆動部２４の入力端子２４Ａに接続されており、ベースは電源制御部６２の信号出力端子６２Ａに接続されている。また、電源回路３１は、給電経路を介してＮＩＣ１８及び電源制御部６２に接続されており、ＮＩＣ１８及び電源制御部６２には、電源回路３１から常時電力が供給されている。本実施形態では、電源制御部６２が前記受信信号を受け取ると、前記省電力モードから前記通常動作モードへの移行条件が成立したと判断して、電源制御部６２は信号出力端子６２ＡからＨＩＧＨレベルの制御信号をトランジスタ６４のベースに出力する。電源制御部６２によって信号出力端子６２ＡからＨＩＧＨレベルの制御信号が出力されると、その信号がトランジスタ６４のベースに入力されて、トランジスタ６４のコレクタとエミッタとが導通する。これにより、電源回路３１からＮＩＣ１８だけでなく駆動部２４にも電力が供給される。一方、一定時間の間印刷ジョブが入力されなかった場合は、前記通常動作モードから前記省電力モードへの移行条件が成立したと判断して、トランジスタ６４のコレクタとエミッタとの間が遮断される。これにより、電源回路３１から駆動部２４への電力供給が停止される。つまり、本実施形態では、複合機Ｘが前記通常動作モードにあるときはトランジスタ６４が導通され、前記省電力モードにあるときはトランジスタ６４が遮断にされる。

図２に示されるように、電源制御部６２から電源回路には、後述するフィードバック電圧調整回路４９のＦＥＴスイッチ４９Ａを駆動させるゲート信号が出力されている。電源制御部６２は、ＮＩＣ１８から前記受信信号を受けると、ＦＥＴスイッチ４９Ａをオンにするために前記ゲート信号をＨＩＧＨレベルにする。また、電源制御部６２は、一定時間の間印刷ジョブが入力されなかった場合に、ＦＥＴスイッチ４９Ａをオフにするために前記ゲート信号をＬＯＷレベルにする。

［電源回路３１の概略構成］
以下、図３及び図４を参照して、電源回路３１の概略構成について説明する。図３に示されるように、電源回路３１は、整流回路３３と、電解コンデンサ３５と、ＤＣ／ＤＣコンバーター４５と、分圧回路４６（本発明の分圧回路の一例）と、フィードバック電圧調整回路４９（本発明のフィードバック電圧調整回路の一例）と、を備えている。

図３に示されるように、整流回路３３は、４つのダイオード３３Ａ〜３３Ｄからなるダイオードブリッジ回路であり、商用電源として外部から入力された交流（例えばＡＣ１００Ｖ）を一方向の脈流に整流する。整流回路３３で整流された直流は、電解コンデンサ３５によって平滑化されて、より安定した直流に変換される。

図４に示されるように、ＤＣ／ＤＣコンバーター４５は、制御ＩＣ４１と、ドライバー４２と、スイッチング回路３７（本発明のスイッチング回路の一例）と、フィードバック制御回路４４と、ＰＷＭ回路５０と、を備えている。

スイッチング回路３７は、スイッチング素子３８と、このスイッチング素子３８に並列に接続されたスイッチング素子３９とを備えている。スイッチング素子３８，３９は、具体的には、電圧駆動形素子であるパワーＭＯＳＦＥＴであり、それぞれに、ゲート端子、ドレイン端子、及びソース端子の３つの端子が設けられている。

スイッチング素子３８，３９は、制御ＩＣ４１によってオンオフ制御されることによって、電解コンデンサ３５によって平滑化された直流の電路を断続的に開閉して、負荷機器への給電電路に電力を出力するものである。制御ＩＣ４１は、各信号線を通じて、それぞれのゲート端子に個別の制御信号を出力する。なお、本実施形態では、２つのスイッチング素子３８，３９を用いたスイッチング回路３７を例示しているが、１つのスイッチング素子のオンオフを制御して電力を出力する構成であってもよい。

制御ＩＣ４１は、ＰＷＭ回路５０から出力されたＰＷＭ信号（本発明のスイッチング制御信号に相当）を受信して、そのＰＷＭ信号をドライバー４２に出力する。また、制御ＩＣ４１は、ＰＷＭ回路５０の発振器５０Ｂに周波数選択信号を出力して、発振器５０Ｂから前記周波数選択信号に応じた周波数の三角波を出力させる。ドライバー４２は、前記ＰＷＭ信号に基づいてスイッチング素子３８又はスイッチング素子３９を駆動させる。具体的には、ドライバー４２は、ＰＷＭ信号をスイッチング素子３８，３９のゲート端子に出力する。

フィードバック制御回路４４は、入力端子ＦＢに入力されたフィードバック電圧と、予め定められた基準電圧Ｖｒｅｆとをエラーアンプ４４Ａによって比較して、その誤差を検知し、前記フィードバック電圧が前記基準電圧Ｖｒｅｆとなるようにフィードバック制御するためのものである。エラーアンプ４４Ａには、前記フィードバック電圧と、基準電圧Ｖｒｅｆとが入力されている。

ＰＷＭ回路５０は、入力された電圧の振幅を一定のパルス幅に変換（変調）するものであり、ＰＷＭコンパレーター５０Ａと、所定の周波数の三角波信号を出力する発振器５０Ｂとを有する。エラーアンプ４４から出力された電圧信号は、ＰＷＭコンパレーター５０Ａに入力される。また、ＰＷＭコンパレーター５０Ａには、発振器５０Ｂから出力される三角波信号が入力されている。ＰＷＭ回路５０は、エラーアンプ４４から入力された電圧信号と前記三角波信号の振幅とを比較して、パワーＭＯＳＦＥＴを駆動するＰＷＭ信号を生成して出力する。ＰＷＭ信号の周期は、発振器５０Ｂから出力される三角波信号の周波数と同じである。このＰＷＭ信号によってスイッチング回路３７のオンオフが制御されて、出力電圧が制御される。

図３に示されるように、分圧回路４６は、ＤＣ／ＤＣコンバーター４５の出力端子Ｖｏｕｔの出力電圧を分圧して前記フィードバック電圧としてＤＣ／ＤＣコンバーター４５の入力端子ＦＢに出力するものであり、分圧抵抗Ｒ１と分圧抵抗Ｒ２とにより構成されている。分圧抵抗Ｒ１は出力端子Ｖｏｕｔに接続されており、分圧抵抗Ｒ２は分圧抵抗Ｒ１と接地電位（本発明の基準電位に相当）との間に設けられている。前記フィードバック電圧は、分圧抵抗Ｒ１の二次側から取り出されている。

フィードバック電圧調整回路４９は、ＤＣ／ＤＣコンバーター４５の出力端子Ｖｏｕｔの出力電圧を予め定められた目標値まで昇圧又は降圧するための条件が成立したときに、前記フィードバック電圧を所定量だけ緩やかに降圧又は昇圧させるものである。ここで、前記目標値まで昇圧するための条件とは、複合機Ｘの動作モードが前記省電力モードから前記通常動作モードに移行するための条件であり、具体的には、前記受信信号が電源制御部６２に入力されたことを意味する。また、前記目標値まで昇圧するための条件とは、複合機Ｘの動作モードが前記通常動作モードから前記省電力モードに移行するための条件であり、具体的には、所定時間の間に印刷ジョブが入力されなかったことを意味する。

フィードバック電圧調整回路４９は、前記ＰＷＭ信号の周期以上の時間をかけて前記フィードバック電圧を所定量だけ降圧又は昇圧するものであって、これを実現するために、分圧抵抗Ｒ１の二次側の電路に直列に設けられた抵抗Ｒ４（本発明の第１抵抗素子の一例）と、この抵抗Ｒ４と接地電位との間に設けられたコンデンサＣ１（本発明の容量素子の一例）と、コンデンサＣ１に並列に設けられ、抵抗Ｒ４に接続された抵抗Ｒ３（本発明の第２抵抗素子の一例）及び抵抗Ｒ３と接地電位との間に設けられたＦＥＴスイッチ４９Ａ（本発明のスイッチング素子の一例）と、を備えて構成されている。

ＦＥＴスイッチ４９Ａは、ＦＥＴ又はＭＯＳＦＥＴであり、オンされたときに抵抗Ｒ３のＦＥＴスイッチ４９Ａ側の電圧を接地電位まで落とすことができるスイッチング素子である。スイッチ機能を有するものであれば、ＦＥＴスイッチ４９Ａに代えて、例えば、オープンドレインタイプのコンパレーターを用いることも可能である。ただし、トランジスタのように、コレクタ−エミッタ間に電圧が発生するスイッチングデバイスは誤差が大きいため適さない。

ＦＥＴスイッチ４９Ａのゲート端子に電源制御部６２からＨＩＧＨレベルのゲート信号が入力されると、ＦＥＴスイッチ４９Ａがオンして、図５（Ａ）の等価回路に示されるように、抵抗Ｒ３が接地電位に接続されることになる。これにより、コンデンサＣ１に蓄積していた電荷が抵抗Ｒ３を通って接地電位へ移動して、徐々に減少する。このときにコンデンサＣ１の電荷が減少する速度は、コンデンサＣ１及び抵抗Ｒ３の時定数によって決定される。これにより、図５（Ｂ）に示されるように、Ｔ１１時点からＴ１２時点までの間に、入力端子ＦＢに入力されるフィードバック電圧が徐々に緩やかに低下して、最終的には、分圧抵抗Ｒ１と、合成抵抗Ｒ２／（Ｒ３＋Ｒ４）とによって分圧された電圧に収束する。これに対して、出力電圧は、ゆっくりと安定して昇圧される。

ここで、一実施例として、ＤＣ／ＤＣコンバーター４５の入力電圧を５Ｖ、分圧抵抗Ｒ１を１３ｋΩ、分圧抵抗Ｒ２を１００ｋΩ、抵抗Ｒ３を５０ｋΩ、抵抗Ｒ４を２００ｋΩ、コンデンサＣ１を０．１μＦ、基準電圧Ｖｒｅｆを０．８Ｖ、省電力モード時の出力電圧を０．９Ｖ、出力電圧のリップルを２０ｍＶｐ−ｐ、そして、昇圧させる出力電圧の目標値を０．９５Ｖ、ＰＷＭ信号のスイッチング周波数を１ＭＨｚとすると、コンデンサＣ１及び抵抗Ｒ３の時定数τは５ｍｓとなる。また、ＦＥＴスイッチ４９Ａがオフのときは、コンデンサＣ１に十分な電荷が蓄えられている場合は、抵抗Ｒ４とコンデンサＣ１との間の端子の電圧Ｖ３は、入力端子ＦＢと同じ電圧０．８Ｖ（＝Ｖｏｕｔ×Ｒ２／（Ｒ１＋Ｒ２））となる。そして、ＦＥＴスイッチ４９Ａがオンされると、図７（Ａ）に示されるように、コンデンサＣ１の電荷が抵抗Ｒ３を通って徐々に放電されて、およそ２０ｍｓ後には、電圧Ｖ３は、０．８Ｖを抵抗Ｒ３と抵抗Ｒ４で分圧下０．１６Ｖとなる。この２０ｍｓの間に、出力電圧が０．９Ｖから０．９５Ｖまで緩やかに安定して上昇する。
なお、ＰＷＭ信号のスイッチング周波数が１ＭＨｚであることから、２０ｍｓの間にスッチング回路３７が２００００回スイッチングすることになるため、１回のスイッチングでは、０．００００５％ずつＰＷＭ信号のデューティー比が大きくなる。これは、一般的なＤＣ／ＤＣコンバーターのデューティー比のばらつき度である０．５％よりも遙かに小さいため、フィードバック電圧調整回路４９を設けたことによる出力電圧への影響は無視できる。
また、出力電圧に重畳しているリップル電圧２０ｍＶｐ−ｐは、入力端子ＦＢでは分圧抵抗Ｒ１と分圧抵抗Ｒ２によって分圧されて１７ｍＶとなる。抵抗Ｒ４及びコンデンサＣ１の時定数τは２０ｍｓであり、ＰＷＭ信号のスイッチング周波数が１ＭＨｚであることから、時定数τと時間ｔと電圧Ｖ（ｔ）との間にある一般的な関係式（１）より、入力端子ＦＢのリップル電圧が１μｓの間に抵抗Ｒ４とコンデンサＣ１との間の端子に伝わる電圧は１．８μＶとなる。この電圧は、一般的なＤＣ／ＤＣコンバーターの入力端子ＦＢにおける閾値ばらつき（±０．０５Ｖ）に比べて微少であるため、フィードバック電圧調整回路４９を設けたことによる出力電圧へ影響は無視できる。

また、ＦＥＴスイッチ４９Ａのゲート端子に電源制御部６２からＬＯＷレベルのゲート信号が入力されると、ＦＥＴスイッチ４９Ａがオフになって、図６（Ａ）の等価回路に示されるように、フィードバック電圧調整回路４９は、分圧抵抗Ｒ１と抵抗Ｒ４とコンデンサＣ１とによるＲＣ回路（ＲＣフィルタ）の一部を構成することになる。これにより、分圧抵抗Ｒ１及び抵抗Ｒ４を通ってコンデンサＣ１に電荷が徐々に蓄積される。このときにコンデンサＣ１に電荷が蓄積していく速度は、前記ＲＣ回路の時定数によって決定される。これにより、図６（Ｂ）に示されるように、Ｔ２１時点からＴ２２時点までの間に、入力端子ＦＢに入力されるフィードバック電圧が徐々に緩やかに上昇して、最終的には、分圧抵抗Ｒ１と分圧抵抗Ｒ２で分圧された電圧に収束する。これに対して、出力電圧は、ゆっくりと安定して降圧される。

ここで、上述の一実施例と同様にして、ＤＣ／ＤＣコンバーター４５の入力電圧を５Ｖ、分圧抵抗Ｒ１を１３ｋΩ、分圧抵抗Ｒ２を１００ｋΩ、抵抗Ｒ３を５０ｋΩ、抵抗Ｒ４を２００ｋΩ、コンデンサＣ１を０．１μＦ、基準電圧Ｖｒｅｆを０．８Ｖ、通常動作モード時の出力電圧を０．９５Ｖ、出力電圧のリップルを２０ｍＶｐ−ｐ、そして、降圧させる出力電圧の目標値を０．９Ｖ、ＰＷＭ信号のスイッチング周波数を１ＭＨｚとすると、分圧抵抗Ｒ１と抵抗Ｒ４とコンデンサＣ１とによるＲＣ回路（ＲＣフィルタ）時定数τは２１．３ｍｓとなる。また、ＦＥＴスイッチ４９Ａがオンのときは、コンデンサＣ１の電荷が完全に放電されている場合は、抵抗Ｒ４とコンデンサＣ１との間の端子の電圧Ｖ３は０．１６Ｖである。そして、ＦＥＴスイッチ４９Ａがオフされると、図７（Ｂ）に示されるように、分圧抵抗Ｒ１及び抵抗Ｒ４を通ってコンデンサＣ１に電荷が蓄積され、およそ６０ｍｓ後には、電圧Ｖ３は、０．８Ｖとなる。この６０ｍｓの間に、出力電圧が０．９５Ｖから０．９Ｖまで緩やかに安定して低下する。
なお、ＰＷＭ信号のスイッチング周波数が１ＭＨｚであることから、６０ｍｓの間にスッチング回路３７が６００００回スイッチングすることになるため、１回のスイッチングでは、０．００００１７％ずつＰＷＭ信号のデューティー比が大きくなる。これは、一般的なＤＣ／ＤＣコンバーターのデューティー比のばらつき度である０．５％よりも遙かに小さいため、フィードバック電圧調整回路４９を設けたことによる出力電圧への影響は無視できる。
また、出力電圧に重畳しているリップル電圧２０ｍＶｐ−ｐは、入力端子ＦＢでは分圧抵抗Ｒ１と分圧抵抗Ｒ２によって分圧されて１７．７ｍＶとなる。抵抗Ｒ４及びコンデンサＣ１の時定数τは２０ｍｓであり、ＰＷＭ信号のスイッチング周波数が１ＭＨｚであることから、関係式（１）より、入力端子ＦＢのリップル電圧が１μｓの間に抵抗Ｒ４とコンデンサＣ１との間の端子に伝わる電圧は１．８μＶとなる。この電圧は、一般的なＤＣ／ＤＣコンバーターの入力端子ＦＢにおける閾値ばらつき（±０．０５Ｖ）に比べて微少であるため、フィードバック電圧調整回路４９を設けたことによる出力電圧へ影響は無視できる。

以上説明したように、上述の実施形態では、フィードバック電圧調整回路４９が設けられているため、出力電圧を目標値まで昇圧させる場合は、入力端子ＦＢのフィードバック電圧を所定量だけ緩やかに降圧させることができる。これにより、前記基準電圧Ｖｒｅｆとフィードバック電圧との差が急激に大きくなるのではなく徐々に大きくなり、この差に基づいてフィードバック制御されることにより、出力電圧が緩やかに昇圧される。その結果、出力電圧が急激に昇圧されないから、出力電圧にオーバーシュートが生じず安定する。また、前記出力電圧を目標値まで降圧させる場合は、前記フィードバック電圧を所定量だけ緩やかに上昇させることができる。これにより、前記基準電圧Ｖｒｅｆとフィードバック電圧との差が急激に小さくなるのではなく徐々に小さくなり、この差に基づいてフィードバック制御されることにより、出力電圧が緩やかに降圧される。その結果、出力電圧が急激に降圧されないから、出力電圧にアンダーシュートが生じず安定する。

なお、上述の実施形態では、ＮＩＣ１８が備えられた例について説明したが、ＮＩＣ１８が搭載されていないタイプの複合機においては、操作表示部２４から複写指示が入力された場合に、その複写指示が入力されたことを示す信号を前記受信信号に代えて電源制御部６２に入力させればよい。

また、上述の実施形態では、画像形成部１２や画像読取部１０等の駆動部２４に出力される電圧に本発明を適用する例について説明したが、特に、省電力モードのときに主制御部２０に出力される電圧を低下させる場合に本発明を適用すれば、主制御部２０のＣＰＵのコア電圧を低下させて、ＣＰＵの発熱を抑えることができ、併せてＣＰＵ自体の消費電力を少なくすることができる。

Ｘ：複合機
１０：画像読取部
１４：ＡＤＦ
１２：画像形成部
１６：操作表示部
１８：ＮＩＣ
２０：主制御部
２４：駆動部
３０：電源装置
３１：電源回路
３７：スイッチング回路
３８，３９：スイッチング素子
４１：制御ＩＣ
４２：ドライバー
４５：ＤＣ／ＤＣコンバーター
４６：分圧回路
４９：フィードバック電圧調整回路
５０：ＰＷＭ回路
６２：電源制御部

Claims (5)

1. 出力電圧から得られるフィードバック電圧と予め定められた基準電圧との差に基づいて前記出力電圧を制御する電源装置であって、
   前記出力電圧を目標値まで昇圧又は降圧するための条件が成立したときに、前記フィードバック電圧を所定量だけ緩やかに降圧又は昇圧させるフィードバック電圧調整回路を具備する電源装置。
2. 周期性を有するスイッチング制御信号に基づいてオンオフされることにより負荷機器への給電電路に電力を出力するスイッチング回路を更に備え、
   前記フィードバック電圧調整回路は、前記スイッチング制御信号の周期以上の時間をかけて前記フィードバック電圧を所定量だけ降圧又は昇圧するものである請求項１に記載の電源装置。
3. 前記出力電圧を分圧して前記フィードバック電圧として出力する分圧回路を更に備え、
   前記フィードバック電圧調整回路は、前記分圧回路の二次側の電路に直列に設けられた第１抵抗素子と、前記第１抵抗素子と基準電位との間に設けられた容量素子と、前記容量素子に並列に設けられ、前記第１抵抗素子に接続された第２抵抗素子及びこの第２抵抗素子と基準電位との間に設けられたスイッチング素子とにより構成されている請求項１又は２に記載の電源装置。
4. 一部の負荷機器だけに電力を供給する省電力モードと複数の負荷機器に電力を供給する通常動作モードのいずれかに切り替えて各負荷機器に電力を供給する電力供給切替手段と、
   前記省電力モードから前記通常動作モードに切り替えられる際に前記スイッチング素子に駆動信号を出力する駆動信号出力手段と、を更に備える請求項１から３のいずれかに記載の電源装置。
5. 請求項１から４のいずれかに記載の電源装置を備えた画像形成装置。
   

Images