JP2014087237A - 電源装置及び画像形成装置 - Google Patents
電源装置及び画像形成装置 Download PDFInfo
- Publication number
- JP2014087237A JP2014087237A JP2012236692A JP2012236692A JP2014087237A JP 2014087237 A JP2014087237 A JP 2014087237A JP 2012236692 A JP2012236692 A JP 2012236692A JP 2012236692 A JP2012236692 A JP 2012236692A JP 2014087237 A JP2014087237 A JP 2014087237A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mode
- converter
- power supply
- predetermined voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】省電力時の出力電圧を低減すること。
【解決手段】スリープ時には出力電圧Vaが出力電圧Vbの目標電圧よりも低い電源装置であって、出力電圧Vaが所定電圧となるように制御するフィードバック部301bと、フィードバック部301bが参照する電圧を、出力電圧Va及び出力電圧Vbのいずれか一方に切り換える切り換え部401と、プリント時には出力電圧Vaに切り換え、スリープ時には出力電圧Vbに切り換えるよう切り換え部401を制御するCPU303と、を備える。
【選択図】図3
【解決手段】スリープ時には出力電圧Vaが出力電圧Vbの目標電圧よりも低い電源装置であって、出力電圧Vaが所定電圧となるように制御するフィードバック部301bと、フィードバック部301bが参照する電圧を、出力電圧Va及び出力電圧Vbのいずれか一方に切り換える切り換え部401と、プリント時には出力電圧Vaに切り換え、スリープ時には出力電圧Vbに切り換えるよう切り換え部401を制御するCPU303と、を備える。
【選択図】図3
Description
本発明は、省電力モードを有する画像形成装置の電源装置に関する。
従来、画像形成装置では、CPUやASICの電源として+3.3Vを必要としている。この+3.3Vを生成するため、DC−DCコンバータ等のスイッチング電源が用いられている。図8は、従来の画像形成装置の電源装置の構成を示すブロック図であり、電子写真方式の画像形成装置201のスイッチング電源202及び3.3V系の制御部208を示す。図8では、定着部、高圧電圧回路、駆動部などは省略している。尚、図8の詳細な説明は実施の形態において後述する。
省電力化を実現するスリープ状態を有する画像形成装置では、スリープ時には最低限必要な機能、例えばCPU209のみに電源を供給し、FET210をオフすることでASIC211、センサ回路212、レーザ回路213への電源の供給は停止している。スリープ時(省電力状態時)には、出力電圧設定部205によりAC−DCコンバータ203の出力電圧206を、プリント時の+24Vから+3.2Vに下げている。即ち、DC−DCコンバータ204の通常時(プリント時)の出力電圧207(+3.3Va)よりも、DC−DCコンバータ204に入力される、AC−DCコンバータ203の出力電圧206を低くしている。これにより、DC−DCコンバータ204のオンデューティが100%状態となり、DC−DCコンバータ204でのスイッチング動作が行われなくなる。したがって、スリープ時においては、スイッチング損失を無くすことで高効率化を図り、かつ低電圧にすることで負荷となるCPU209などの消費電流を低減させ、省電力化を実現している。このようなDC−DCコンバータのスイッチングを停止させ、入力電圧をスルーして出力電圧とする方式は、例えば特許文献1に記載されている。
スリープ時(省電力状態時)には、+3.3Vaの電圧を低くすればするほど消費電力を下げることができる。図8の構成において、本願の発明者がスリープ時に、AC−DCコンバータ203からDC−DCコンバータ204への出力電圧206を変化させ、その電流を測定した結果を図9に示す。図9は、横軸にDC−DCコンバータ204への入力電圧(V)即ち出力電圧206、縦軸にDC−DCコンバータ204の消費電流(mA)を示した特性図である。図9に示すように、入力電圧の低下に応じて消費電流も低下していることがわかる。このように、省電力を実現するためには、DC−DCコンバータ204への出力電圧206を低下させ、DC−DCコンバータ204の出力電圧207である+3.3Vaの電圧を低下させることが好ましい。しかし、DC−DCコンバータ204の出力部からスリープ時に機能するCPU209などの部品までの配線抵抗ばらつきや消費電流ばらつきを考慮しているため、実際には高めの電圧が設定されている。そのため、もっと電圧を下げる余地があるにもかかわらずそれが実現できないことで、より一層の省電力化を図れていない。
本発明は、このような状況のもとでなされたもので、省電力時の出力電圧を低減することを目的とする。
上述の課題を解決するために、本発明は以下の構成を備える。
(1)交流電圧を変換して第一直流電圧を出力する第一コンバータと、前記第一コンバータが出力した前記第一直流電圧を第二直流電圧に変換する第二コンバータと、を備え、前記第一直流電圧が前記第二直流電圧の目標電圧よりも高い第一モードと前記第一モードよりも供給する電力を低減させるモードであって、前記第一直流電圧が前記第二直流電圧の目標電圧よりも低い第二モードとで稼働することが可能である電源装置であって、前記第一直流電圧が所定電圧となるように制御するフィードバック手段と、前記フィードバック手段が参照する電圧を、前記第一直流電圧及び前記第二直流電圧のいずれか一方に切り換える切換手段と、前記第一モードで稼働しているときには前記第一直流電圧に切り換え、前記第二モードで稼働しているときには前記第二直流電圧に切り換えるよう前記切換手段を制御する制御手段と、を備えることを特徴とする電源装置。
(2)交流電圧を変換して第一直流電圧を出力する第一コンバータと、前記第一コンバータが出力した前記第一直流電圧を第二直流電圧に変換し、負荷に供給する第二コンバータと、を備え、前記第一直流電圧が前記第二直流電圧の目標電圧よりも高い第一モードと前記第一モードよりも供給する電力を低減させるモードであって、前記第一直流電圧が前記第二直流電圧の目標電圧よりも低い第二モードとで稼働することが可能である電源装置であって、前記第一直流電圧が所定電圧となるように制御するフィードバック手段と、前記第二モードで稼働しているときに、前記第二直流電圧が前記負荷の動作可能な電圧範囲の中で最も低い電圧となるよう制御する制御手段と、を備えることを特徴とする電源装置。
(3)転写材に画像形成を行う画像形成装置であって、前記(1)又は(2)に記載の電源装置を備えることを特徴とする画像形成装置。
本発明によれば、省電力時の出力電圧を低減することができる。
以下本発明を実施するための形態を、実施例により詳しく説明する。
[実施例との比較のための従来の電源装置の構成]
以下に説明する実施例との比較のために、従来の画像形成装置の電源装置の構成を、図8を用いて説明する。図8に、電子写真方式の画像形成装置201のスイッチング電源202及び3.3V系の制御部208を示す。図8では、定着部、高圧電圧回路、駆動部などは省略している。画像形成装置201は、画像形成動作を行う通常のプリント状態と、省電力化を実現するスリープ状態とを有している。AC−DCコンバータ203は、商用電源からの交流入力である交流電圧を得て+24V(プリント時)、及び+3.2V(スリープ時)のいずれかの電圧を出力する。どちらの電圧を出力するかについては、出力電圧設定部205で設定された論理に基づき行われる。ここで、出力電圧設定部205はプリント時の+24Vを出力するよう設定しているものとする。AC−DCコンバータ203の出力電圧206はDC−DCコンバータ204に入力される。DC−DCコンバータ204は出力電圧207(+3.3Va)を出力する。DC−DCコンバータ204は、+3.3Vaの電圧値を3.3Vになるようスイッチング制御している。CPU209は、画像形成装置201全体の制御を行う。FET210は、ASIC211、センサ回路212、レーザ回路213などに供給する+3.3Vbをオンオフ可能にするために設けられている。尚、DC−DCコンバータ204が出力した電圧という意味で+3.3Vaを使用し、DC−DCコンバータ204から出力された電圧+3.3Vaを、FET210を介して出力した電圧という意味で+3.3Vbを使用している。
以下に説明する実施例との比較のために、従来の画像形成装置の電源装置の構成を、図8を用いて説明する。図8に、電子写真方式の画像形成装置201のスイッチング電源202及び3.3V系の制御部208を示す。図8では、定着部、高圧電圧回路、駆動部などは省略している。画像形成装置201は、画像形成動作を行う通常のプリント状態と、省電力化を実現するスリープ状態とを有している。AC−DCコンバータ203は、商用電源からの交流入力である交流電圧を得て+24V(プリント時)、及び+3.2V(スリープ時)のいずれかの電圧を出力する。どちらの電圧を出力するかについては、出力電圧設定部205で設定された論理に基づき行われる。ここで、出力電圧設定部205はプリント時の+24Vを出力するよう設定しているものとする。AC−DCコンバータ203の出力電圧206はDC−DCコンバータ204に入力される。DC−DCコンバータ204は出力電圧207(+3.3Va)を出力する。DC−DCコンバータ204は、+3.3Vaの電圧値を3.3Vになるようスイッチング制御している。CPU209は、画像形成装置201全体の制御を行う。FET210は、ASIC211、センサ回路212、レーザ回路213などに供給する+3.3Vbをオンオフ可能にするために設けられている。尚、DC−DCコンバータ204が出力した電圧という意味で+3.3Vaを使用し、DC−DCコンバータ204から出力された電圧+3.3Vaを、FET210を介して出力した電圧という意味で+3.3Vbを使用している。
画像形成装置201がスリープ状態にあるスリープ時には、最低限必要な機能、例えばCPU209のみに電源が供給されている。スリープ時には、CPU209からの信号214により出力電圧設定部205への設定がなされ、AC−DCコンバータ203の出力電圧206は+3.2Vとなる。DC−DCコンバータ204は、出力電圧207を+3.3Vに制御しようとするが、入力電圧が+3.2Vのためスイッチング動作のデューティを100%とした状態になる。CPU209はFET210をオフし、スリープ時の機能としては不要なASIC211、センサ回路212、レーザ回路213に供給する+3.3Vbをオフし、消費電力の低減を図っている。
このように、従来の電源装置では、AC−DCコンバータ203は、プリント時には+24Vを、スリープ時には+3.2Vを、それぞれ出力電圧206としてDC−DCコンバータ204に出力している。
(1)画像形成装置
図1は実施例1の電子写真プロセスを用いた画像形成装置の概略構成図であり、例えばレーザプリンタの場合を示している。尚、以下に説明する画像形成装置は一例であり、本実施例の電源装置が搭載される画像形成装置は、これに限定されない。即ち、本実施例の電源装置が搭載される画像形成装置は、通常の画像形成動作を行うプリント状態(プリントモードともいう)と、プリントモードよりも消費電力を低減するスリープ状態(省電力モードともいう)等、複数のモードで稼働可能な装置であればよい。尚、画像形成装置は、省電力状態である場合には、画像形成を停止している。レーザプリンタ本体101(以下、本体101とする)の構成及び動作について説明する。カセット102は、転写材としての記録紙Sを収納する。カセット紙有無センサ103は、カセット102の記録紙Sの有無を検知する。また、カセットサイズセンサ104は、複数個のマイクロスイッチで構成され、カセット102の記録紙Sのサイズを検知する。給紙ローラ105は、カセット102から記録紙Sを繰り出す。レジストローラ対106は、給紙ローラ105の下流に設けられ、後述するトナー像との同期をとって記録紙Sを搬送する。また、画像形成部108は、レジストローラ対106の下流に設けられ、レーザスキャナ部107からのレーザ光に基づいて記録紙S上にトナー像を形成する。尚、本実施例のレーザプリンタは、このレーザスキャナ部107と画像形成部108により画像形成手段が構成されている。
図1は実施例1の電子写真プロセスを用いた画像形成装置の概略構成図であり、例えばレーザプリンタの場合を示している。尚、以下に説明する画像形成装置は一例であり、本実施例の電源装置が搭載される画像形成装置は、これに限定されない。即ち、本実施例の電源装置が搭載される画像形成装置は、通常の画像形成動作を行うプリント状態(プリントモードともいう)と、プリントモードよりも消費電力を低減するスリープ状態(省電力モードともいう)等、複数のモードで稼働可能な装置であればよい。尚、画像形成装置は、省電力状態である場合には、画像形成を停止している。レーザプリンタ本体101(以下、本体101とする)の構成及び動作について説明する。カセット102は、転写材としての記録紙Sを収納する。カセット紙有無センサ103は、カセット102の記録紙Sの有無を検知する。また、カセットサイズセンサ104は、複数個のマイクロスイッチで構成され、カセット102の記録紙Sのサイズを検知する。給紙ローラ105は、カセット102から記録紙Sを繰り出す。レジストローラ対106は、給紙ローラ105の下流に設けられ、後述するトナー像との同期をとって記録紙Sを搬送する。また、画像形成部108は、レジストローラ対106の下流に設けられ、レーザスキャナ部107からのレーザ光に基づいて記録紙S上にトナー像を形成する。尚、本実施例のレーザプリンタは、このレーザスキャナ部107と画像形成部108により画像形成手段が構成されている。
定着手段としての定着装置109は、画像形成部108の下流に設けられ、記録紙S上に形成されたトナー像を熱定着する。定着装置109の下流には排紙部の紙搬送状態を検知する排紙センサ110、記録紙Sを排紙する排紙ローラ111、記録の完了した記録紙Sを積載する積載トレイ112が設けられている。
レーザスキャナ部107は、レーザユニット113、ポリゴンモータ114、結像レンズ群115、折り返しミラー116等により構成されている。尚、レーザユニット113は、後述する外部装置131から送信される画像信号(画像信号VDO)に基づいて変調されたレーザ光を発光する。ポリゴンモータ114は、レーザユニット113からのレーザ光を後述する感光ドラム117上に走査する。
画像形成部108は、公知の電子写真プロセスに必要な、感光ドラム117、一次帯電ローラ119、現像器120、転写帯電ローラ121、クリーナ122等から構成されている。また、定着装置109は、定着フィルム109a、加圧ローラ109b、セラミックヒータ109c、サーミスタ109d、不図示の不揮発性メモリから構成されている。尚、熱源としてのセラミックヒータ109cは、定着フィルム109a内部に設けられている。温度検出手段としてのサーミスタ109dは、セラミックヒータ109cの表面温度を検出する。
メインモータ123は、給紙ローラ105には給紙ローラクラッチ124を介して、レジストローラ対106にはレジストローラクラッチ125を介して駆動力を与えている。さらにメインモータ123は、感光ドラム117を含む画像形成部108の各ユニット、定着装置109、排紙ローラ111にも駆動力を与えている。そして、エンジンコントローラ126は、レーザスキャナ部107、画像形成部108、定着装置109による電子写真プロセスの制御、本体101内の記録紙Sの搬送制御を行っている。
そして、ビデオコントローラ127は、パーソナルコンピュータ等の外部装置131と汎用インターフェース(セントロニクス、RS232C等)130で接続されている。ビデオコントローラ127は、この汎用インターフェース130から送られてくる画像情報をビットデータに展開し、信号線128を介してそのビットデータをVDO信号として、エンジンコントローラ126へ送信している。尚、ファン129は、画像形成装置101内の熱を外部に排出する。
(2)電源装置
上述した本体101の各部を動作させるための電源として、スイッチング電源装置が画像形成装置内に備えられている。図2は、前述の各部装置に対しての電源供給マップを示したものである。第一コンバータであるAC−DCコンバータ301は、制御手段であるCPU303から指定される信号論理により、その出力電圧Vaをプリント時(定常時ともいう)電圧とスリープ時電圧に切り換えている。AC−DCコンバータ301の出力(第一直流電圧である出力電圧Va)は第二コンバータであるDC−DCコンバータ302に供給される。DC−DCコンバータ302の出力(第二直流電圧である出力電圧Vb)は、CPU303の電源として使用されるとともに、制御素子304に供給される。尚、本実施例のスイッチング電源1は、AC−DCコンバータ301及びDC−DCコンバータ302により構成され、上述したように複数のモードで稼働することが可能である。
上述した本体101の各部を動作させるための電源として、スイッチング電源装置が画像形成装置内に備えられている。図2は、前述の各部装置に対しての電源供給マップを示したものである。第一コンバータであるAC−DCコンバータ301は、制御手段であるCPU303から指定される信号論理により、その出力電圧Vaをプリント時(定常時ともいう)電圧とスリープ時電圧に切り換えている。AC−DCコンバータ301の出力(第一直流電圧である出力電圧Va)は第二コンバータであるDC−DCコンバータ302に供給される。DC−DCコンバータ302の出力(第二直流電圧である出力電圧Vb)は、CPU303の電源として使用されるとともに、制御素子304に供給される。尚、本実施例のスイッチング電源1は、AC−DCコンバータ301及びDC−DCコンバータ302により構成され、上述したように複数のモードで稼働することが可能である。
制御素子304はCPU303からの信号によりオンオフ(図中、ON/OFF)される。制御素子304は、DC−DCコンバータ302からの出力電圧Vbをカセット紙有無センサ103、カセットサイズセンサ104、排紙センサ110、レーザユニット113、サーミスタ109dに供給する。制御素子305についても同様に、CPU303からの信号によりオンオフされ、AC−DCコンバータ301からの出力電圧Vaを高圧電圧回路307、定着回路306、ポリゴンモータ114、メインモータ123に供給する。画像形成装置101のスリープ時には、制御素子304、305がオフされ、各負荷への電力供給を遮断することで省電力化を図っている。
図3はスイッチング電源1のフィードバック構成を示した図である。AC−DCコンバータ301内部には、設定手段である出力電圧設定部301aとフィードバック手段であるフィードバック部301b(FBと図示)が備えられている。AC−DCコンバータ301は、出力電圧VaをDC−DCコンバータ302及び切換手段である切り換え部401に出力する。DC−DCコンバータ302は、AC−DCコンバータ301からの出力電圧Vaを入力され、CPU303及び切り換え部401に出力電圧Vbを出力する。切り換え部401は、フィードバック部301bに入力するフィードバック情報、即ちフィードバック部301bが参照する電圧を切り換えている。具体的には、切り換え部401は、AC−DCコンバータ301の出力電圧であるVaとDC−DCコンバータ302の出力電圧であるVbのいずれか一方を、CPU303からの信号404に基づき切り換えている。CPU303は、信号404を切り換え部401に出力し、信号403をAC−DCコンバータ301の出力電圧設定部301aに出力する。
図4は、このスイッチング電源1におけるAC−DCコンバータ301が有するフィードバック部301bと出力電圧設定部301aの詳細を示した図である。図4において、一次側回路512、トランス513及びトランス513とDC−DCコンバータ302の間の平滑回路が、AC−DCコンバータ301に相当する。切り換え部401は、トランジスタ509、FET510、FET511を有する。CPU303から出力された信号404は、トランジスタ509の制御端子であるベースに入力される。出力電圧設定部301aは、スイッチ素子であるFET501及びFET502と、抵抗群である抵抗503、抵抗504、抵抗505を有する。CPU303から出力された信号403は、FET501の制御端子であるゲートに入力される。フィードバック部301bは、シャントレギュレータ506、オペアンプ507、フォトカプラ508を有する。フィードバック部301bには、切り換え部401からフィードバック情報である出力電圧Va及び出力電圧Vbのいずれか一方が入力される。以下、図4を用いてプリント時とスリープ時のスイッチング電源制御について説明する。
<プリント時>
画像形成装置201が通常の画像形成動作を行う第一モードであるプリント時には、図2で説明したように、制御素子304、305はオンされている。そのため、AC−DCコンバータ301の出力電圧Vaは高圧電圧回路307等へ出力され、DC−DCコンバータ302の出力電圧Vbはカセット紙有無センサ103等へ出力されている。このように、AC−DCコンバータ301の出力電圧Va(=24V)を高圧電圧回路307やメインモータ123等の電源として使用するため、プリント時では負荷変動を伴っている。この電圧が安定しないと、モータの速度変動や高圧電圧の出力変動を発生させ、画像品質の劣化を招く結果となる。したがって、プリント時には、電圧制御のためのフィードバックをAC−DCコンバータ301の出力電圧Vaで行い、この出力電圧Vaを安定させる必要がある。そのため、CPU303は、プリント時には信号403をローレベルとしてAC−DCコンバータ301の出力電圧設定部301aに出力し、信号404をハイレベル(+3V)として切り換え部401に出力する。
画像形成装置201が通常の画像形成動作を行う第一モードであるプリント時には、図2で説明したように、制御素子304、305はオンされている。そのため、AC−DCコンバータ301の出力電圧Vaは高圧電圧回路307等へ出力され、DC−DCコンバータ302の出力電圧Vbはカセット紙有無センサ103等へ出力されている。このように、AC−DCコンバータ301の出力電圧Va(=24V)を高圧電圧回路307やメインモータ123等の電源として使用するため、プリント時では負荷変動を伴っている。この電圧が安定しないと、モータの速度変動や高圧電圧の出力変動を発生させ、画像品質の劣化を招く結果となる。したがって、プリント時には、電圧制御のためのフィードバックをAC−DCコンバータ301の出力電圧Vaで行い、この出力電圧Vaを安定させる必要がある。そのため、CPU303は、プリント時には信号403をローレベルとしてAC−DCコンバータ301の出力電圧設定部301aに出力し、信号404をハイレベル(+3V)として切り換え部401に出力する。
切り換え部401において、信号404がハイレベルであることからトランジスタ509のベースはオンレベルとなり、FET510はオン、FET511はオフとなる。したがって、切り換え部401からはAC−DCコンバータ301の出力電圧Vaが出力される。フィードバック部301bには切り換え部401から電圧Vaが出力され、フィードバック部301bは電圧Vaを目標電圧に保つために、一次側回路512にフィードバック情報を与えている。
一方、CPU303はローレベルの信号403を出力しており、出力電圧設定部301aのFET501は、ゲートレベルがローであるためオフとなり、FET502はオンとなる。オペアンプ507のプラス端子にはシャントレギュレータ506の電圧が入力されており、シャントレギュレータ506の電圧を1.25Vとすると、オペアンプ507のマイナス端子も1.25Vとなる。FET502がオンしていることから、抵抗505には抵抗503と抵抗504に流れる電流の合計が流れる。ここで、抵抗505の抵抗値を163kΩ、抵抗503の抵抗値を110kΩ、抵抗504の抵抗値を9100Ωとすると、抵抗503と抵抗504の合成抵抗値は8404.7Ωであるから、148.7263μAの電流が流れる。したがって、FET510のドレイン端子の電圧が25.49V(=1.25+163k×148.7263μ)になるようにオペアンプ507がフォトカプラ508を介して一次側回路512にフィードバック情報を与えている。即ち、CPU303がローレベルの信号403を出力することで、出力電圧設定部301aは、出力電圧Vaの目標電圧値を第一所定電圧である25.49Vに設定する。
<スリープ時>
第二モードであるスリープ時には、必要ない機能への電力供給を遮断するため、負荷変動は抑えられている状態にある。また、DC−DCコンバータ302の出力目標電圧よりも低い電圧がDC−DCコンバータ302には入力されているため、DC−DCコンバータ302はスイッチングデューティ100%で動作しており、出力電圧を制御できていない状況になる。そのため、CPU303は、スリープ時には信号403をハイレベル、信号404をローレベルとする。このとき、トランジスタ509のベースはローであるため、トランジスタ509はオフとなり、FET510もオフとなる一方、FET511はオンとなる。したがって、切り換え部401からはDC−DCコンバータ302からの出力電圧Vbが出力される。
第二モードであるスリープ時には、必要ない機能への電力供給を遮断するため、負荷変動は抑えられている状態にある。また、DC−DCコンバータ302の出力目標電圧よりも低い電圧がDC−DCコンバータ302には入力されているため、DC−DCコンバータ302はスイッチングデューティ100%で動作しており、出力電圧を制御できていない状況になる。そのため、CPU303は、スリープ時には信号403をハイレベル、信号404をローレベルとする。このとき、トランジスタ509のベースはローであるため、トランジスタ509はオフとなり、FET510もオフとなる一方、FET511はオンとなる。したがって、切り換え部401からはDC−DCコンバータ302からの出力電圧Vbが出力される。
また、FET501は、そのゲートレベルがハイレベルであるためオンとなり、FET502はオフとなる。そのため、抵抗504には電流が流れず、抵抗503(=110kΩ)には、11.3636μAの電流が流れる。したがって、FET511のドレイン端子の電圧が3.102V(=1.25+163k×11.3636μ)となるようにオペアンプ507がフォトカプラ508を介して一次側回路512にフィードバック情報を与えている。即ち、CPU303がハイレベルの信号403を出力することで、出力電圧設定部301aは、出力電圧Vaの目標電圧値を第二所定電圧である3.102Vに設定する。
例えば、DC−DCコンバータ302からCPU303までの配線抵抗が0.5Ω、スリープ時の電圧Vbの消費電流が70mA±30mAであるとすると、CPU303までの電圧降下は最大で100mA×0.5Ω=0.05Vとなる。CPU303の動作電圧範囲を3.0V〜3.6Vとすると、スリープ時にCPU303の動作電圧範囲となるよう電力を供給するためには、電圧降下を考慮すると最低でも3.05V以上にする必要がある。
したがって、出力電圧Vbの電圧値は、配線抵抗のばらつき、Vb消費電流のばらつき、その他にもDC−DCコンバータ302出力部のオン抵抗やフィードバック部301bのばらつき等の影響を含めて考慮する必要がある。従来では、図8に示すようにDC−DCコンバータ302の目標電圧に制御されない状態で、入力電圧をフィードバックする構成であったため、上述のばらつきを考慮し、スリープ時にフィードバックする電圧Vaの目標値を3.2V程度にする必要があった。本実施例では、フィードバック部301bのばらつき以外のばらつきを考慮する必要がなくなるため、スリープ時の電圧Vaの目標値を3.1V程度まで下げることができ、消費電力を低減し省電力化を図ることができる。尚、スリープ時に電圧Vaの目標値が3.1Vとされ、AC−DCコンバータ301から3.1Vの出力電圧Vaが出力された場合、DC−DCコンバータ302はオンデューティが100%となりスイッチング動作を行わない。また、スリープ時には、流れる電流も少ないため、DC−DCコンバータ302は、入力された電圧3.1VをそのままCPU303に出力する。言い換えれば、DC−DCコンバータ302は、入力電圧をスルーして出力電圧としている。
以上のように、本実施例では、DC−DCコンバータ302の目標出力電圧よりも低い入力電圧を入力し、スイッチングデューティを100%とすることでスイッチング損失を低減し、電圧を低下させる場合において、次のような構成とする。即ち、本実施例では、フィードバックする電圧供給源を切り換えることで、より電圧を低下させることが可能となり、一層の省電力化を図ることが可能となる。尚、本実施例における各抵抗の抵抗値やシャントレギュレータの電圧値は一例に過ぎず、これに限定されるものではない。また、本実施例では、切り換え信号である信号404と出力設定信号である信号403を別々の構成としているが、その論理が同じであれば共通の信号にしてもよい。
以上、本実施例によれば、省電力時の出力電圧を低減することができる。即ち、スリープ時のDC−DCコンバータの出力電圧Vbを安定して低い電圧にすることができ、省電力化を推進することが可能となる。
実施例1では、2つの状態(モードともいう)(スリープ時、プリント時)で制御切り換えを行ったが、本実施例では、更に多いモードに対応する場合について記載する。
(3)電源装置
図5は、本実施例の電源の構成を示した図である。図4と同じ箇所には同じ符号を記してあるため、再度の説明は省略する。図4との違いは、電圧切り換え回路601を追加したことである。CPU303はPWM信号である信号602(以降、PWM信号602という)を電圧切り換え回路601に出力する。電圧切り換え回路601は、入力されたパルス信号であるPWM信号602を、抵抗603及びコンデンサ604で平滑し、トランジスタ605のベースに入力する。トランジスタ605のエミッタには、トランジスタ605のベースから1Vbe下がった電位が表れ(ベース−エミッタ電圧)、抵抗606の抵抗値と加わる電圧に基づいた電流が抵抗503に流し込まれる。この回路を追加することで、抵抗503への電流を下げる方向、つまり電圧Vbが下がる方向の制御を行うことができる。
図5は、本実施例の電源の構成を示した図である。図4と同じ箇所には同じ符号を記してあるため、再度の説明は省略する。図4との違いは、電圧切り換え回路601を追加したことである。CPU303はPWM信号である信号602(以降、PWM信号602という)を電圧切り換え回路601に出力する。電圧切り換え回路601は、入力されたパルス信号であるPWM信号602を、抵抗603及びコンデンサ604で平滑し、トランジスタ605のベースに入力する。トランジスタ605のエミッタには、トランジスタ605のベースから1Vbe下がった電位が表れ(ベース−エミッタ電圧)、抵抗606の抵抗値と加わる電圧に基づいた電流が抵抗503に流し込まれる。この回路を追加することで、抵抗503への電流を下げる方向、つまり電圧Vbが下がる方向の制御を行うことができる。
図6(a)は本願の発明者が本実施例の電圧切り換え回路601を適用したときに測定した特性の一例である。横軸にPWM信号602のデューティ(オンデューティ、以下同様)(Duty)(%)、縦軸に電圧Vb(+3.3V電圧(V))を示したものである。図6(a)から、CPU303が出力するPWM信号602のデューティ(オンデューティ)を増加させることで、電圧Vbが低下することがわかる。画像形成装置201には、ほぼオフに近いスリープモードからほとんどオンに近いスリープモードまで複数のモードを有する装置がある。図6(b)にその一例を示す。図6(b)の素子304及び素子305は、図2における各部装置に対する電源供給マップに記載した制御素子304及び制御素子305であり、信号403、信号404は、本実施例の図5に記載の信号である。
図6(b)において、モード1はプリント状態(Print)及びスタンバイ状態(Standby)を示している。モード2はスリープ(Sleep)1モードを示しており、このとき制御素子305がオフされ、図2で説明したモータ等への電力供給が遮断されている。モード3はスリープ2モードを示しており、例えば、ユーザが操作可能な箇所のみに電源を供給するモードなどである。このとき制御素子304、305は、ともにオフとなり、更にAC−DCコンバータ301の出力電圧Vaは+3.3Vに設定され、フィードバックはDC−DCコンバータ302の出力電圧Vbにより行われる。モード4はスリープ3モードを示しており、実施例1のスリープモードと同じ状態であり、ほぼオフ状態を示している。以下、各モードについて説明する。
<モード1>
モード1では、制御素子304及び制御素子305はオンであり、図2のカセット紙有無センサ103等や高圧電圧回路307等に電力が供給されている。このとき、AC−DCコンバータ301の出力電圧Vaは+24Vになるように制御されている。また、CPU303はハイレベルの信号404を出力しているため、トランジスタ509はオン、FET510はオン、FET511はオフとなり、切り換え部401は電圧Vaを出力する。更に、CPU303は、ローレベルの信号403を出力しているため、FET501はオフ、FET502はオンとなっている。
モード1では、制御素子304及び制御素子305はオンであり、図2のカセット紙有無センサ103等や高圧電圧回路307等に電力が供給されている。このとき、AC−DCコンバータ301の出力電圧Vaは+24Vになるように制御されている。また、CPU303はハイレベルの信号404を出力しているため、トランジスタ509はオン、FET510はオン、FET511はオフとなり、切り換え部401は電圧Vaを出力する。更に、CPU303は、ローレベルの信号403を出力しているため、FET501はオフ、FET502はオンとなっている。
モード1では、CPU303は、PWM信号602のデューティを十分低く設定し、電圧切り換え回路601に出力する。そのためトランジスタ605のベース電位が低くトランジスタ605をオンできず、抵抗606を介して出力電圧設定部301aに電流を流しこむことができない。このため、出力電圧設定部301aは、抵抗値が実施例1と同様とすると、電圧Vaを25.49Vに設定することとなる。したがって、電圧VbはDC−DCコンバータ302の出力目標電圧(例えば、+3.4V)で決まる。
<モード2>
モード2では、制御素子304はオンであり、DC−DCコンバータ302からカセット紙有無センサ103等への電力は供給されている。一方、制御素子305はオフであり、AC−DCコンバータ301から高圧電圧回路307等への電力の供給は遮断されている。CPU303はハイレベルの信号404を出力しているため、切り換え部401は電圧Vaを出力する。更に、CPU303は、ローレベルの信号403を出力している。
モード2では、制御素子304はオンであり、DC−DCコンバータ302からカセット紙有無センサ103等への電力は供給されている。一方、制御素子305はオフであり、AC−DCコンバータ301から高圧電圧回路307等への電力の供給は遮断されている。CPU303はハイレベルの信号404を出力しているため、切り換え部401は電圧Vaを出力する。更に、CPU303は、ローレベルの信号403を出力している。
モード2では、モード1同様にCPU303は、PWM信号602のデューティを十分低く設定し、電圧切り換え回路601に出力する。このため、モード1同様、電圧VbはDC−DCコンバータ302の出力目標電圧(例えば、+3.4V)で決まる。
<モード3>
モード3では、制御素子304及び制御素子305はオフであり、図8のカセット紙有無センサ103等や高圧電圧回路307等への電力の供給が遮断されている。CPU303はローレベルの信号404を出力しているため、トランジスタ509はオフ、FET510はオフ、FET511はオンとなり、切り換え部401は電圧Vbを出力する。更に、CPU303は、ハイレベルの信号403を出力しているため、FET501はオン、FET502はオフとなっている。
モード3では、制御素子304及び制御素子305はオフであり、図8のカセット紙有無センサ103等や高圧電圧回路307等への電力の供給が遮断されている。CPU303はローレベルの信号404を出力しているため、トランジスタ509はオフ、FET510はオフ、FET511はオンとなり、切り換え部401は電圧Vbを出力する。更に、CPU303は、ハイレベルの信号403を出力しているため、FET501はオン、FET502はオフとなっている。
モード3では、CPU303は、電圧Vbを3.3Vに低下させるために、PWM信号602のデューティを高く設定する。これにより、電圧切り換え回路601から出力電圧設定部301aに電流が流れ込み、図6(a)で説明したように、電圧Vbを下げる制御を行う。
この3.3Vという電圧値は、モード3における画像形成装置201の有効な機能を動作させるために必要な電圧にすれば良く、あくまでも一例である。具体的なデューティについては、予め測定された回路検証に基づく値が好ましく、目標電圧とデューティの関係は検証に基づいてCPU303のROMに保持されている。また、本実施例においては、フィードバック部301bへのフィードバック電圧もVbに切り替えている。モード3では、制御素子305がオフであり電圧Vaの負荷変動がほぼ無いため、精度向上のため電圧Vbをフィードバックする構成としている。
<モード4>
モード4では、制御素子304及び制御素子305はオフであり、図2のカセット紙有無センサ103等や高圧電圧回路307等への電力の供給は遮断されている。CPU303はローレベルの信号404を出力しているため、切り換え部401は電圧Vbを出力する。また、CPU303は、ハイレベルの信号403を出力しているため、FET501はオン、FET502はオフとなっている。
モード4では、制御素子304及び制御素子305はオフであり、図2のカセット紙有無センサ103等や高圧電圧回路307等への電力の供給は遮断されている。CPU303はローレベルの信号404を出力しているため、切り換え部401は電圧Vbを出力する。また、CPU303は、ハイレベルの信号403を出力しているため、FET501はオン、FET502はオフとなっている。
モード4では、CPU303は、電圧Vbを3.1Vに低下させるために、モード3よりもPWM信号602のデューティを高く設定する。これにより、電圧切り換え回路601から出力電圧設定部301aに電流が流れ込み、図6(a)で説明したように、モード3よりも電圧Vbを下げることができる。具体的なデューティについては、予め測定された回路検証に基づく値が好ましく、目標電圧とデューティの関係は検証に基づいてCPU303のROMに保持されている。また、フィードバック部301bへのフィードバック電圧は可能な限り精度良く下げるため、上述したように電圧Vbに切り換える。尚、この3.1Vという電圧値についても、あくまでも一例である。
従来であれば、電圧Vbとして複数の電圧を設定できるようにするためには、オペアンプ507のマイナス端子に接続される抵抗値を複数有するような回路が必要となり、回路規模の増大、及びコストアップを招いていた。本実施例によれば、少ない回路追加で精度良く電圧Vbに複数の電圧値を設定することが可能となる。特に、本実施例では切り換えモードを4通り(モード1〜モード4)としたが、更に多くする場合にも適用可能である。この場合においても、従来では切り換えるモードを多く有することで切り換え部自体の数も増やす必要があったが、本実施例ではCPU303が出力するPWM信号602のデューティを切り換えればよく、上述した効果を得ることができる。また、モードとPWM信号のデューティ(%)との対応関係を示す情報は、ROM等に記憶しておく。
以上、本実施例によれば、省電力時の出力電圧を低減することができ、より多くのモードを有する場合にも回路規模を増大することなく、容易に対応可能となる。
実施例3では、CPU303が電圧を監視し、スリープ時の負荷、本実施例では一例としてCPU303が動作可能な電圧範囲のうち最も低い電圧になるよう、電源のフィードバックに対して補正を行う構成である。
(4)電源装置
図7は、本実施例を説明する図である。前述の実施例で用いた図5と同じ箇所には同じ符号を付してあるため、再度の説明は省略する。図5との違いは、切り換え部401がなく、DC−DCコンバータ302の出力電圧Vbの入力先がCPU303になっていることである。また、出力電圧Vbの入力先がCPU303となったことに伴い、出力電圧設定部301aの一部がフィードバック部301bに組み込まれたようになっている。更に、本実施例では、抵抗503の抵抗値を110kΩ、抵抗504の抵抗値を10.5kΩ、抵抗505の抵抗値を182kΩとする。その他の値については実施例1と同様とする。
図7は、本実施例を説明する図である。前述の実施例で用いた図5と同じ箇所には同じ符号を付してあるため、再度の説明は省略する。図5との違いは、切り換え部401がなく、DC−DCコンバータ302の出力電圧Vbの入力先がCPU303になっていることである。また、出力電圧Vbの入力先がCPU303となったことに伴い、出力電圧設定部301aの一部がフィードバック部301bに組み込まれたようになっている。更に、本実施例では、抵抗503の抵抗値を110kΩ、抵抗504の抵抗値を10.5kΩ、抵抗505の抵抗値を182kΩとする。その他の値については実施例1と同様とする。
CPU303にはA/D変換部901が備えられており、電圧Vbとシャントレギュレータ902の電圧(本実施例では2.5Vとする)が入力されている。シャントレギュレータ902の電圧はA/D変換部901への基準電圧として使用している。CPU303は、スリープモードに入るべく、信号403をハイレベルにする。これにより、FET502はオフとなる。抵抗503には11.3636μA(=1.25÷110k)の電流が流れ、フィードバック部301bにより、電圧Vaは+3.318V(=1.25+182k×11.3636μ)となるようフィードバック制御が行われる。A/D変換部901に入力された電圧Vbは、シャントレギュレータ902の基準電圧Vref(=2.5V)に基づいて、電圧Vbの絶対値を求める。
例えば、A/D変換は8ビットで行われるものとし、電圧Vbがデジタル値256に相当する場合、基準電圧VrefをA/D変換した結果が194だったとする。そうすると、電圧Vbは、
式 Vb=2.5÷194×256
により、3.3Vと求められ、CPU303は電圧Vbを検出する。CPU303の動作電圧範囲を3.0V〜3.6Vとすると、最も低い3.0Vにすることが最も省電力を図ることになる。そのため、スリープ中の電圧Vbの目標電圧値を3.0Vに対して少しマージンを持たせた電圧値3.05Vとする。ここで、CPU303は電圧Vbが目標電圧値より高いと判断し、図6(a)で説明したように、電圧Vbを下げるためにPWM信号602のデューティを高くする。例えばCPU303は、デューティを2%高くする。そして、CPU303は、DC−DCコンバータ302の出力電圧Vbと基準電圧Vrefとを再度比較し、その結果、電圧Vbが目標電圧3.05Vよりも高い電圧であれば、再度デューティを高くする制御を行う。このように、CPU303は、検出される電圧Vbが目標電圧3.05Vに低下するまで、PWM信号602のデューティを高くする制御を繰り返し実行する。
式 Vb=2.5÷194×256
により、3.3Vと求められ、CPU303は電圧Vbを検出する。CPU303の動作電圧範囲を3.0V〜3.6Vとすると、最も低い3.0Vにすることが最も省電力を図ることになる。そのため、スリープ中の電圧Vbの目標電圧値を3.0Vに対して少しマージンを持たせた電圧値3.05Vとする。ここで、CPU303は電圧Vbが目標電圧値より高いと判断し、図6(a)で説明したように、電圧Vbを下げるためにPWM信号602のデューティを高くする。例えばCPU303は、デューティを2%高くする。そして、CPU303は、DC−DCコンバータ302の出力電圧Vbと基準電圧Vrefとを再度比較し、その結果、電圧Vbが目標電圧3.05Vよりも高い電圧であれば、再度デューティを高くする制御を行う。このように、CPU303は、検出される電圧Vbが目標電圧3.05Vに低下するまで、PWM信号602のデューティを高くする制御を繰り返し実行する。
尚、プリント時においては、CPU303はローレベルの信号403を出力する。また、CPU303は、PWM信号602のデューティを十分低く設定し、電圧切り換え回路601に出力する。そのためトランジスタ605のベース電位が低くトランジスタ605をオンできず、抵抗606を介してフィードバック部301bに電流を流しこむことができない。この場合、電圧Vaは+24.985Vとなるようフィードバック制御が行われる。
以上のように、CPU303自らがDC−DCコンバータ302の出力電圧Vbを監視し、目標電圧になるよう電源のフィードバック部301bに補正を行う。具体的には、CPU303は、電圧切り換え回路601に出力するPWM信号602のデューティを高くすることで、出力電圧Vbを下げる制御を行う。これにより、スリープ時の負荷、言い換えればスリープ時に機能するデバイスに印加される電圧を、そのデバイスの動作可能な電圧範囲の中で最も低い電圧値にまで低下させることができる。
以上、本実施例によれば、省電力時の出力電圧を低減することができる。
301 AC−DCコンバータ
302 DC−DCコンバータ
303 CPU
301a 出力電圧設定部
301b フィードバック部
401 切り換え部
302 DC−DCコンバータ
303 CPU
301a 出力電圧設定部
301b フィードバック部
401 切り換え部
Claims (11)
- 交流電圧を変換して第一直流電圧を出力する第一コンバータと、
前記第一コンバータが出力した前記第一直流電圧を第二直流電圧に変換する第二コンバータと、
を備え、
前記第一直流電圧が前記第二直流電圧の目標電圧よりも高い第一モードと前記第一モードよりも供給する電力を低減させるモードであって、前記第一直流電圧が前記第二直流電圧の目標電圧よりも低い第二モードとで稼働することが可能である電源装置であって、
前記第一直流電圧が所定電圧となるように制御するフィードバック手段と、
前記フィードバック手段が参照する電圧を、前記第一直流電圧及び前記第二直流電圧のいずれか一方に切り換える切換手段と、
前記第一モードで稼働しているときには前記第一直流電圧に切り換え、前記第二モードで稼働しているときには前記第二直流電圧に切り換えるよう前記切換手段を制御する制御手段と、
を備えることを特徴とする電源装置。 - 前記所定電圧を、第一所定電圧及び前記第一所定電圧より低い第二所定電圧のいずれか一方に設定する設定手段を備え、
前記制御手段は、前記第一モードで稼働しているときには前記第一所定電圧に設定し、前記第二モードで稼働しているときには前記第二所定電圧に設定するよう前記設定手段を制御することを特徴とする請求項1に記載の電源装置。 - 前記設定手段は、オンオフするスイッチ素子と、前記スイッチ素子のオンオフの状態に応じて抵抗値を切り換える抵抗群と、を有し、
前記制御手段は、前記スイッチ素子のオンオフを制御することにより前記設定手段を制御することを特徴とする請求項2に記載の電源装置。 - 前記設定手段が前記所定電圧を前記第二所定電圧に設定している場合に、前記第二所定電圧を補正する補正手段を備えることを特徴とする請求項2又は3に記載の電源装置。
- 前記制御手段は、前記補正手段にパルス信号を出力し、
前記補正手段は、前記パルス信号のオンデューティが高いほど前記第二所定電圧が低くなるように補正することを特徴とする請求項4に記載の電源装置。 - 交流電圧を変換して第一直流電圧を出力する第一コンバータと、
前記第一コンバータが出力した前記第一直流電圧を第二直流電圧に変換し、負荷に供給する第二コンバータと、
を備え、
前記第一直流電圧が前記第二直流電圧の目標電圧よりも高い第一モードと前記第一モードよりも供給する電力を低減させるモードであって、前記第一直流電圧が前記第二直流電圧の目標電圧よりも低い第二モードとで稼働することが可能である電源装置であって、
前記第一直流電圧が所定電圧となるように制御するフィードバック手段と、
前記第二モードで稼働しているときに、前記第二直流電圧が前記負荷の動作可能な電圧範囲の中で最も低い電圧となるよう制御する制御手段と、
を備えることを特徴とする電源装置。 - 前記フィードバック手段は、前記第一モードで稼働しているときには前記所定電圧を第一所定電圧とし、前記第二モードで稼働しているときには前記所定電圧を前記第一所定電圧より低い第二所定電圧として制御することを特徴とする請求項6に記載の電源装置。
- 前記制御手段は、前記第二直流電圧に基づいて、前記第二所定電圧を補正するよう前記フィードバック手段を制御することを特徴とする請求項7に記載の電源装置。
- 前記制御手段は、前記フィードバック手段にパルス信号を出力し、
前記フィードバック手段は、前記パルス信号のオンデューティが高いほど前記第二所定電圧が低くなるように補正することを特徴とする請求項8に記載の電源装置。 - 転写材に画像形成を行う画像形成装置であって、
請求項1乃至9のいずれか1項に記載の電源装置を備えることを特徴とする画像形成装置。 - 前記第二モードとは、画像形成を停止した省電力状態であることを特徴とする請求項10に記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012236692A JP2014087237A (ja) | 2012-10-26 | 2012-10-26 | 電源装置及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012236692A JP2014087237A (ja) | 2012-10-26 | 2012-10-26 | 電源装置及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014087237A true JP2014087237A (ja) | 2014-05-12 |
Family
ID=50789814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012236692A Pending JP2014087237A (ja) | 2012-10-26 | 2012-10-26 | 電源装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014087237A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105446092A (zh) * | 2014-09-18 | 2016-03-30 | 柯尼卡美能达株式会社 | 电源控制装置、图像形成装置、电源控制装置的控制方法 |
-
2012
- 2012-10-26 JP JP2012236692A patent/JP2014087237A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105446092A (zh) * | 2014-09-18 | 2016-03-30 | 柯尼卡美能达株式会社 | 电源控制装置、图像形成装置、电源控制装置的控制方法 |
JP2016063633A (ja) * | 2014-09-18 | 2016-04-25 | コニカミノルタ株式会社 | 電源制御装置、画像形成装置、電源制御装置の制御方法、及び電源制御装置の制御プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7933131B2 (en) | Power supply and image forming device having the same | |
JP5826158B2 (ja) | 電源装置及びこれを備えた画像形成装置 | |
JP5903072B2 (ja) | 高圧電源システム及び画像形成装置 | |
JP5838808B2 (ja) | 電源装置、画像形成装置 | |
JP5611568B2 (ja) | 電源供給回路および画像形成装置 | |
US9172308B2 (en) | Low-capacity power supply and image forming apparatus | |
JP2014087237A (ja) | 電源装置及び画像形成装置 | |
JP2009296723A (ja) | 電源装置及び画像形成装置 | |
US10175632B2 (en) | Power supply and image forming apparatus | |
JP7204529B2 (ja) | 電源装置及び画像形成装置 | |
JP5972186B2 (ja) | 電源装置及びこれを備えた画像形成装置 | |
JP6151998B2 (ja) | 電圧発生装置および画像形成装置 | |
JP2016135001A (ja) | 電源装置、及び、プリンター | |
JP2005331583A (ja) | 画像形成装置に搭載される電源装置 | |
JP7400636B2 (ja) | 電源装置及び画像形成装置 | |
JP2020096487A (ja) | 画像形成装置 | |
JP2007181378A (ja) | 電源装置およびそれを搭載した画像形成装置 | |
JP7182983B2 (ja) | 電源装置及び画像形成装置 | |
JP2023178164A (ja) | 電源装置及び画像形成装置 | |
JP2014143834A (ja) | 画像形成装置及び電源装置 | |
JP2022135237A (ja) | スイッチング電源及び画像形成装置 | |
JP2022079160A (ja) | 画像形成装置 | |
JP2019057983A (ja) | 電源装置及び画像形成装置 | |
JP2020092547A (ja) | 電源装置及び画像形成装置 | |
JP2021010259A (ja) | 電源装置及び画像形成装置 |