JPH09331675A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH09331675A JPH09331675A JP14723796A JP14723796A JPH09331675A JP H09331675 A JPH09331675 A JP H09331675A JP 14723796 A JP14723796 A JP 14723796A JP 14723796 A JP14723796 A JP 14723796A JP H09331675 A JPH09331675 A JP H09331675A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- power supply
- input voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 入力電圧の低下に起因する回路の破損を防止
することが可能な電源回路を実現する。 【解決手段】 パルス幅変調制御ＩＣを用いた電源回路
において、入力電圧を出力電圧に基づきパルス幅変調し
平滑することにより出力電圧を出力する電源手段と、入
力電圧が設定値以下になった場合にパルス幅変調の最大
デューティをゼロにして電源手段の動作を停止させる入
力電圧監視手段とを設ける。
することが可能な電源回路を実現する。 【解決手段】 パルス幅変調制御ＩＣを用いた電源回路
において、入力電圧を出力電圧に基づきパルス幅変調し
平滑することにより出力電圧を出力する電源手段と、入
力電圧が設定値以下になった場合にパルス幅変調の最大
デューティをゼロにして電源手段の動作を停止させる入
力電圧監視手段とを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、パルス幅変調（以
下、ＰＷＭと呼ぶ。）方式の電源回路において、特に入
力電圧低下時の回路保護が可能な電源回路に関する。
下、ＰＷＭと呼ぶ。）方式の電源回路において、特に入
力電圧低下時の回路保護が可能な電源回路に関する。
【０００２】
【従来の技術】ＰＷＭ方式の電源回路は一般的に用いら
れていて、ＤＣ／ＤＣコンバータ等に応用されている。
図５はこのような従来の電源回路の一例を示す回路図で
ある。
れていて、ＤＣ／ＤＣコンバータ等に応用されている。
図５はこのような従来の電源回路の一例を示す回路図で
ある。
【０００３】図５において１はトランス、２はダイオー
ド、３は容量、４及び５は抵抗、６はＰＷＭ制御ＩＣ、
７はトランジスタ、１００は入力電圧、１０１は出力電
圧、１０２は基準電圧、１０３は駆動信号である。
ド、３は容量、４及び５は抵抗、６はＰＷＭ制御ＩＣ、
７はトランジスタ、１００は入力電圧、１０１は出力電
圧、１０２は基準電圧、１０３は駆動信号である。
【０００４】入力電圧１００はトランス１の１次コイル
の一端及びＰＷＭ制御ＩＣ６の電源端子に接続され、ト
ランス１の１次コイルの他端にはトランジスタ７のコレ
クタが接続される。
の一端及びＰＷＭ制御ＩＣ６の電源端子に接続され、ト
ランス１の１次コイルの他端にはトランジスタ７のコレ
クタが接続される。
【０００５】トランス１の２次コイルの一端はダイオー
ド２のアノードに接続され、ダイオード２のカソードは
出力電圧１０１を出力すると共に容量３の一端及び抵抗
４の一端に接続される。
ド２のアノードに接続され、ダイオード２のカソードは
出力電圧１０１を出力すると共に容量３の一端及び抵抗
４の一端に接続される。
【０００６】抵抗４の他端は抵抗５の一端及びＰＷＭ制
御ＩＣ６の入力端子に接続される。ＰＷＭ制御ＩＣ６の
出力である駆動信号１０３はトランジスタ７のベースに
接続され、ＰＷＭ制御ＩＣ６の基準電圧入力端子には基
準電圧１０２が入力される。
御ＩＣ６の入力端子に接続される。ＰＷＭ制御ＩＣ６の
出力である駆動信号１０３はトランジスタ７のベースに
接続され、ＰＷＭ制御ＩＣ６の基準電圧入力端子には基
準電圧１０２が入力される。
【０００７】また、トランス１の２次コイルの他端、容
量３の他端、抵抗５の他端及びトランジスタ７のエミッ
タは接地される。
量３の他端、抵抗５の他端及びトランジスタ７のエミッ
タは接地される。
【０００８】ここで、図５に示す従来例の動作を説明す
る。入力電圧１００はＰＷＭ制御ＩＣ６の駆動信号１０
３に基づきトランス１においてＰＷＭ変調されて、トラ
ンス１の２次コイルに出力される。
る。入力電圧１００はＰＷＭ制御ＩＣ６の駆動信号１０
３に基づきトランス１においてＰＷＭ変調されて、トラ
ンス１の２次コイルに出力される。
【０００９】このＰＷＭ変調を受けた信号をダイオード
２及び容量３で平滑して出力電圧１０１として出力す
る。この時出力電圧１０１は抵抗４及び５によって分圧
されＰＷＭ制御ＩＣ６の入力端子に帰還させられる。
２及び容量３で平滑して出力電圧１０１として出力す
る。この時出力電圧１０１は抵抗４及び５によって分圧
されＰＷＭ制御ＩＣ６の入力端子に帰還させられる。
【００１０】ＰＷＭ制御ＩＣ６はこの帰還信号、基準電
圧１０２及び内部発振器の出力信号に基づき駆動信号１
０３のデューティを制御して出力電圧１０１が一定にな
るように制御する。
圧１０２及び内部発振器の出力信号に基づき駆動信号１
０３のデューティを制御して出力電圧１０１が一定にな
るように制御する。
【００１１】また、一般に出力電圧１０１の出力値は抵
抗４及び５の抵抗値を調整することにより設定する。
抗４及び５の抵抗値を調整することにより設定する。
【００１２】
【発明が解決しようとする課題】しかし、このような従
来の電源回路において入力電圧１００として電池の出力
電圧を用いた場合、前記電池の出力電圧が低下してもＰ
ＷＭ制御ＩＣ６の動作可能な電圧である限り前記電圧低
下分を回路電流の増加により補って動作する。
来の電源回路において入力電圧１００として電池の出力
電圧を用いた場合、前記電池の出力電圧が低下してもＰ
ＷＭ制御ＩＣ６の動作可能な電圧である限り前記電圧低
下分を回路電流の増加により補って動作する。
【００１３】この結果、前記回路電流が電源回路の構成
要素であるトランス１やトランジスタ７の電流定格値を
超えてしまい破損、焼損等を起こす可能性があるといっ
た問題点があった。従って本発明が解決しようとする課
題は、入力電圧の低下に起因する回路の破損を防止する
ことが可能な電源回路を実現することにある。
要素であるトランス１やトランジスタ７の電流定格値を
超えてしまい破損、焼損等を起こす可能性があるといっ
た問題点があった。従って本発明が解決しようとする課
題は、入力電圧の低下に起因する回路の破損を防止する
ことが可能な電源回路を実現することにある。
【００１４】
【課題を解決するための手段】このような課題を達成す
るために、本発明では、パルス幅変調制御ＩＣを用いた
電源回路において、入力電圧を出力電圧に基づきパルス
幅変調し平滑することにより前記出力電圧を出力する電
源手段と、前記入力電圧が設定値以下になった場合に前
記パルス幅変調の最大デューティをゼロにして前記電源
手段の動作を停止させる入力電圧監視手段とを備えたこ
とを特徴とするものである。
るために、本発明では、パルス幅変調制御ＩＣを用いた
電源回路において、入力電圧を出力電圧に基づきパルス
幅変調し平滑することにより前記出力電圧を出力する電
源手段と、前記入力電圧が設定値以下になった場合に前
記パルス幅変調の最大デューティをゼロにして前記電源
手段の動作を停止させる入力電圧監視手段とを備えたこ
とを特徴とするものである。
【００１５】
【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図１は本発明に係る電源回路の一実施例を示
す回路図である。
説明する。図１は本発明に係る電源回路の一実施例を示
す回路図である。
【００１６】図１において８はトランス、９，３０及び
３２はダイオード、１０はコイル、１１及び１９は容
量、１２，１３，１５，１６，１８，２３，２４，２
５，２６，２７及び２８は抵抗、１４は基準電圧源、１
７及び２１は誤差増幅器、２０は発振器、２２はトラン
ジスタ、２９は比較器である。
３２はダイオード、１０はコイル、１１及び１９は容
量、１２，１３，１５，１６，１８，２３，２４，２
５，２６，２７及び２８は抵抗、１４は基準電圧源、１
７及び２１は誤差増幅器、２０は発振器、２２はトラン
ジスタ、２９は比較器である。
【００１７】１００ａは入力電圧、１０１ａは出力電
圧、１０３ａは駆動信号、１０４はＤＴＣ入力端子信号
である。また、１４，１７，２０及び２１はＰＷＭ制御
ＩＣ５０を、８〜２４は電源手段５１を、２５〜３０は
入力電圧監視手段５２をそれぞれ構成している。
圧、１０３ａは駆動信号、１０４はＤＴＣ入力端子信号
である。また、１４，１７，２０及び２１はＰＷＭ制御
ＩＣ５０を、８〜２４は電源手段５１を、２５〜３０は
入力電圧監視手段５２をそれぞれ構成している。
【００１８】入力電圧１００ａはトランス８の１次コイ
ルの一端、抵抗２５の一端及びＰＷＭ制御ＩＣ５０の電
源端子に入力され、トランス８の１次コイルの他端はト
ランジスタ２２のコレクタに接続される。
ルの一端、抵抗２５の一端及びＰＷＭ制御ＩＣ５０の電
源端子に入力され、トランス８の１次コイルの他端はト
ランジスタ２２のコレクタに接続される。
【００１９】トランス８の２次コイルの一端はダイオー
ド９のアノードに接続され、ダイオード９のカソードは
コイル１０の一端及びダイオード３２のカソードに接続
される。コイル１０の他端は出力電圧１０１ａを出力す
ると共に容量１１の一端及び抵抗１２の一端に接続され
る。
ド９のアノードに接続され、ダイオード９のカソードは
コイル１０の一端及びダイオード３２のカソードに接続
される。コイル１０の他端は出力電圧１０１ａを出力す
ると共に容量１１の一端及び抵抗１２の一端に接続され
る。
【００２０】抵抗１２の他端は抵抗１３の一端及び誤差
増幅器１７の非反転入力端子に接続される。また、誤差
増幅器１７の反転入力端子は抵抗１５及び１６の一端に
接続される。
増幅器１７の非反転入力端子に接続される。また、誤差
増幅器１７の反転入力端子は抵抗１５及び１６の一端に
接続される。
【００２１】誤差増幅器１７の出力は誤差増幅器２１の
一方の反転入力端子に接続され、誤差増幅器２１の非反
転入力端子には発振器２０の出力が接続される。また、
発振器２０には抵抗１８及び容量１９の一端が接続され
る。
一方の反転入力端子に接続され、誤差増幅器２１の非反
転入力端子には発振器２０の出力が接続される。また、
発振器２０には抵抗１８及び容量１９の一端が接続され
る。
【００２２】一方、抵抗２５の他端は抵抗２６の一端及
び比較器２９の反転入力端子に接続され、比較器２９の
非反転入力端子は抵抗２７及び２８の一端に接続され
る。
び比較器２９の反転入力端子に接続され、比較器２９の
非反転入力端子は抵抗２７及び２８の一端に接続され
る。
【００２３】比較器２９の出力はダイオード３０のアノ
ードに接続され、ダイオード３０のカソードは抵抗２３
及び２４の一端と誤差増幅器２１の他方の反転入力端子
に接続される。また、誤差増幅器２１の出力はトランジ
スタ２２のベースに接続される。
ードに接続され、ダイオード３０のカソードは抵抗２３
及び２４の一端と誤差増幅器２１の他方の反転入力端子
に接続される。また、誤差増幅器２１の出力はトランジ
スタ２２のベースに接続される。
【００２４】さらに、基準電圧源１４の出力は抵抗１
５，２３及び２７の他端にそれぞれ接続され、トランス
８の２次コイルの他端、容量１１及び１９の他端、抵抗
１３，１６，１８，２４，２６及び２８の他端、トラン
ジスタ２２のエミッタ、ダイオード３２のアノードはそ
れぞれ接地される。
５，２３及び２７の他端にそれぞれ接続され、トランス
８の２次コイルの他端、容量１１及び１９の他端、抵抗
１３，１６，１８，２４，２６及び２８の他端、トラン
ジスタ２２のエミッタ、ダイオード３２のアノードはそ
れぞれ接地される。
【００２５】ここで、図１に示す実施例の動作を図２を
用いて説明する。図２は図１に示す実施例の動作を説明
するタイミング図である。
用いて説明する。図２は図１に示す実施例の動作を説明
するタイミング図である。
【００２６】図２において（ａ）は比較器２９の反転入
力信号、（ｂ）は比較器２９の非反転入力信号、（ｃ）
は比較器２９の出力信号、（ｄ）は誤差増幅器１７の出
力信号、（ｅ）はＤＴＣ入力端子信号１０４、（ｆ）は
発振器２０の出力信号、（ｇ）は誤差増幅器２１の出力
信号である駆動信号１０３ａである。
力信号、（ｂ）は比較器２９の非反転入力信号、（ｃ）
は比較器２９の出力信号、（ｄ）は誤差増幅器１７の出
力信号、（ｅ）はＤＴＣ入力端子信号１０４、（ｆ）は
発振器２０の出力信号、（ｇ）は誤差増幅器２１の出力
信号である駆動信号１０３ａである。
【００２７】電源手段５１の動作に関しては従来例と同
一であるので説明は省略する。入力電圧監視手段５２に
おいて入力電圧１００ａは抵抗２５及び２６により分圧
され図２中（ａ）に示すような信号として比較器２９の
反転入力端子に入力される。
一であるので説明は省略する。入力電圧監視手段５２に
おいて入力電圧１００ａは抵抗２５及び２６により分圧
され図２中（ａ）に示すような信号として比較器２９の
反転入力端子に入力される。
【００２８】また、基準電圧源１４の出力電圧は抵抗２
７及び２８で分圧され図２中（ｂ）に示すような信号と
して比較器２９の非反転入力端子に入力される。
７及び２８で分圧され図２中（ｂ）に示すような信号と
して比較器２９の非反転入力端子に入力される。
【００２９】図２（ｃ）から分かるように入力電圧１０
０ａの電圧低下により図２中（ａ）の電圧が低下し、図
２中（ｂ）の電圧よりも低くなると比較器２９の出力は
図２中（ｃ）に示すようにハイレベルになる。
０ａの電圧低下により図２中（ａ）の電圧が低下し、図
２中（ｂ）の電圧よりも低くなると比較器２９の出力は
図２中（ｃ）に示すようにハイレベルになる。
【００３０】一方、誤差増幅器２１では図２中（ｄ）及
び（ｆ）の信号を比較して図２中（ｇ）に示すような駆
動信号１０３ａを出力する。但し、図２中（ｅ）のＤＴ
Ｃ入力端子信号１０４は駆動信号１０３ａの最大デュー
ティを設定する信号であり、図２中”イ”及び”ロ”に
示すように図２中（ｄ）の信号に関わりなく駆動信号１
０３ａのデューティが制限される。
び（ｆ）の信号を比較して図２中（ｇ）に示すような駆
動信号１０３ａを出力する。但し、図２中（ｅ）のＤＴ
Ｃ入力端子信号１０４は駆動信号１０３ａの最大デュー
ティを設定する信号であり、図２中”イ”及び”ロ”に
示すように図２中（ｄ）の信号に関わりなく駆動信号１
０３ａのデューティが制限される。
【００３１】ここで、図２中（ｃ）に示すように信号が
ハイレベルになるとダイオード３０が「ｏｎ」になり、
ＤＴＣ入力端子信号１０４もハイレベルに固定される。
このため図２中”ハ”に示すように最大デューティが
「０」となり、図２中（ｇ）の駆動信号１０３ａは出力
されなくなる。
ハイレベルになるとダイオード３０が「ｏｎ」になり、
ＤＴＣ入力端子信号１０４もハイレベルに固定される。
このため図２中”ハ”に示すように最大デューティが
「０」となり、図２中（ｇ）の駆動信号１０３ａは出力
されなくなる。
【００３２】すなわち、入力電圧１００ａをモニタし、
予め設定された電圧以下になった場合にＤＴＣ入力端子
にハイレベルを入力して駆動信号１０３ａの出力を停止
させることにより、回路電流の増加を防止することが可
能になる。
予め設定された電圧以下になった場合にＤＴＣ入力端子
にハイレベルを入力して駆動信号１０３ａの出力を停止
させることにより、回路電流の増加を防止することが可
能になる。
【００３３】この結果、入力電圧監視手段５２を設け、
入力電圧の低下に伴いＰＷＭ制御ＩＣ５０の駆動信号の
出力を停止させることにより、入力電圧の低下に起因す
る回路の破損を防止することが可能になる。
入力電圧の低下に伴いＰＷＭ制御ＩＣ５０の駆動信号の
出力を停止させることにより、入力電圧の低下に起因す
る回路の破損を防止することが可能になる。
【００３４】なお、比較器２９の出力信号がハイレベル
になる入力電圧１００ａの値は抵抗２５〜２８の抵抗値
を調整することにより、任意に設定することが可能であ
る。
になる入力電圧１００ａの値は抵抗２５〜２８の抵抗値
を調整することにより、任意に設定することが可能であ
る。
【００３５】また、図３は本発明に係る電源回路の入力
電圧監視手段の他の実施例を示す回路図である。図３に
おいて２５，２６，３０及び１００ａは図１と同一符号
を付してあり、３１は電圧監視ＩＣである。
電圧監視手段の他の実施例を示す回路図である。図３に
おいて２５，２６，３０及び１００ａは図１と同一符号
を付してあり、３１は電圧監視ＩＣである。
【００３６】この場合、基準電圧が必要ないのでＰＷＭ
制御ＩＣ５０からの基準電圧を利用できない場合等に有
効である。
制御ＩＣ５０からの基準電圧を利用できない場合等に有
効である。
【００３７】また、図１及び図２に示す実施例において
入力電圧１００ａの低下に伴いＰＷＭ制御ＩＣ５０の駆
動信号１０３ａを停止することにより負荷電流が減少す
るので入力電圧１００ａが上昇する。
入力電圧１００ａの低下に伴いＰＷＭ制御ＩＣ５０の駆
動信号１０３ａを停止することにより負荷電流が減少す
るので入力電圧１００ａが上昇する。
【００３８】この上昇した入力電圧１００ａが比較器２
９等の設定電圧よりも大きくなった場合にはＰＷＭ制御
ＩＣ５０の駆動信号１０３ａが再度出力されるようにな
り、結果として電源回路が「動作」と「停止」を繰り返
す恐れがある。
９等の設定電圧よりも大きくなった場合にはＰＷＭ制御
ＩＣ５０の駆動信号１０３ａが再度出力されるようにな
り、結果として電源回路が「動作」と「停止」を繰り返
す恐れがある。
【００３９】図４はこのような問題を解決した本発明に
係る電源回路の入力電圧監視手段の他の実施例を示す回
路図である。図４において２５〜３０及び１００ａは図
１と同一符号を付してあり、３２はラッチ回路である。
係る電源回路の入力電圧監視手段の他の実施例を示す回
路図である。図４において２５〜３０及び１００ａは図
１と同一符号を付してあり、３２はラッチ回路である。
【００４０】ラッチ回路３２は比較器２９が一旦ハイレ
ベルになるとその値を保持するので、前述の負荷電流減
少に伴う入力電圧１００ａの上昇によってもＰＷＭ制御
ＩＣ５０の駆動信号１０３ａが再度出力されることはな
くなる。
ベルになるとその値を保持するので、前述の負荷電流減
少に伴う入力電圧１００ａの上昇によってもＰＷＭ制御
ＩＣ５０の駆動信号１０３ａが再度出力されることはな
くなる。
【００４１】
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。入力電圧監視手
段を設け、入力電圧の低下に伴いＰＷＭ制御ＩＣの駆動
信号の出力を停止させることにより、入力電圧の低下に
起因する回路の破損を防止することが可能な電源回路が
実現できる。
本発明によれば次のような効果がある。入力電圧監視手
段を設け、入力電圧の低下に伴いＰＷＭ制御ＩＣの駆動
信号の出力を停止させることにより、入力電圧の低下に
起因する回路の破損を防止することが可能な電源回路が
実現できる。
【図１】本発明に係る電源回路の一実施例を示す回路図
である。
である。
【図２】図１に示す実施例の動作を説明するタイミング
図である。
図である。
【図３】本発明に係る電源回路の入力電圧監視手段の他
の実施例を示す回路図である。
の実施例を示す回路図である。
【図４】本発明に係る電源回路の入力電圧監視手段の他
の実施例を示す回路図である。
の実施例を示す回路図である。
【図５】従来の電源回路の一例を示す回路図である。
１ トランス ２，９，３０，３３ ダイオード ３，１１，１９ 容量 ４，５，１２，１３，１５，１６，１８，２３，２４，
２５，２６，２７，２８ 抵抗 ６，５０ ＰＷＭ制御ＩＣ ７，８，２２ トランジスタ １０ コイル １４ 基準電圧源 １７，２１ 誤差増幅器 ２０ 発振器 ２９ 比較器 ３１ 電圧監視ＩＣ ３２ ラッチ回路 ５１ 電源手段 ５２ 入力電圧監視手段 １００，１００ａ 入力電圧 １０１，１０１ａ 出力電圧 １０２ 基準電圧 １０３，１０３ａ 駆動信号 １０４ ＤＴＣ入力端子信号
２５，２６，２７，２８ 抵抗 ６，５０ ＰＷＭ制御ＩＣ ７，８，２２ トランジスタ １０ コイル １４ 基準電圧源 １７，２１ 誤差増幅器 ２０ 発振器 ２９ 比較器 ３１ 電圧監視ＩＣ ３２ ラッチ回路 ５１ 電源手段 ５２ 入力電圧監視手段 １００，１００ａ 入力電圧 １０１，１０１ａ 出力電圧 １０２ 基準電圧 １０３，１０３ａ 駆動信号 １０４ ＤＴＣ入力端子信号
Claims (1)
- 【請求項１】パルス幅変調制御ＩＣを用いた電源回路に
おいて、 入力電圧を出力電圧に基づきパルス幅変調し平滑するこ
とにより前記出力電圧を出力する電源手段と、 前記入力電圧が設定値以下になった場合に前記パルス幅
変調の最大デューティをゼロにして前記電源手段の動作
を停止させる入力電圧監視手段とを備えたことを特徴と
する電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14723796A JPH09331675A (ja) | 1996-06-10 | 1996-06-10 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14723796A JPH09331675A (ja) | 1996-06-10 | 1996-06-10 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09331675A true JPH09331675A (ja) | 1997-12-22 |
Family
ID=15425684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14723796A Pending JPH09331675A (ja) | 1996-06-10 | 1996-06-10 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09331675A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013126277A (ja) * | 2011-12-14 | 2013-06-24 | Ntt Data Intellilink Corp | 電圧変換装置及び給電劣後制御システム |
-
1996
- 1996-06-10 JP JP14723796A patent/JPH09331675A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013126277A (ja) * | 2011-12-14 | 2013-06-24 | Ntt Data Intellilink Corp | 電圧変換装置及び給電劣後制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6885176B2 (en) | PWM control circuit for the post-adjustment of multi-output switching power supplies | |
| EP0371928B1 (en) | Protection of power converters from voltage spikes | |
| USRE43516E1 (en) | Fault detection for loss of feedback in forced switching power supplies | |
| JPH0468859B2 (ja) | ||
| US4293902A (en) | Transformerless fast current limiter with symetry correction for a switched-mode power supply | |
| US4521726A (en) | Control circuitry for a pulse-width-modulated switching power supply | |
| JP2946091B2 (ja) | スイッチング・レギュレーター | |
| US5623198A (en) | Apparatus and method for providing a programmable DC voltage | |
| US7071582B2 (en) | Output rising slope control technique for power converter | |
| JPH1042553A (ja) | 電源装置 | |
| JPH09331675A (ja) | 電源回路 | |
| JPH0851776A (ja) | 自励式フライバックコンバータ | |
| US5377093A (en) | Current sensing circuit of a switching mode power supply | |
| JPS61244269A (ja) | スイツチング電源 | |
| JP2600103Y2 (ja) | 電源回路 | |
| JPS6387173A (ja) | 電源装置 | |
| JP3283591B2 (ja) | 過電流保護回路 | |
| US20030201757A1 (en) | Voltage mode boost converter using a period-fixed amplitude-modulated pulse control signal | |
| JP2607193Y2 (ja) | マルチ電源回路 | |
| JP3202284B2 (ja) | スイッチングレギュレータ | |
| JPH01315259A (ja) | 直流変換器 | |
| JPS5930032B2 (ja) | 定電圧制御方式 | |
| JPS6364151B2 (ja) | ||
| JP2839558B2 (ja) | Ｐｗｍ駆動回路 | |
| JP2589820Y2 (ja) | スイッチング電源装置 |