JP2839558B2 - Ｐｗｍ駆動回路 - Google Patents
Ｐｗｍ駆動回路Info
- Publication number
- JP2839558B2 JP2839558B2 JP1172293A JP17229389A JP2839558B2 JP 2839558 B2 JP2839558 B2 JP 2839558B2 JP 1172293 A JP1172293 A JP 1172293A JP 17229389 A JP17229389 A JP 17229389A JP 2839558 B2 JP2839558 B2 JP 2839558B2
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- circuit
- signal
- load
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
- Control Of Direct Current Motors (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、PWM（パルス幅変調）信号によって、例
えばモータやアクチュエータ等の負荷に供給される電力
を制御することにより、負荷を駆動するPWM駆動回路の
改良に関する。
えばモータやアクチュエータ等の負荷に供給される電力
を制御することにより、負荷を駆動するPWM駆動回路の
改良に関する。
（従来の技術） 周知のように、首記の如きPWM駆動回路は、従来よ
り、第４図に示すように構成されている。すなわち、入
力端子11に供給された入力信号VINは、全波整流回路12
に供給され、電圧端子13に印加された基準電圧VRに基づ
いて、全波整流される。また、上記入力信号VINは、極
性判別用の比較回路14に供給され、上記基準電圧VRに対
して正か負かが判別される。
り、第４図に示すように構成されている。すなわち、入
力端子11に供給された入力信号VINは、全波整流回路12
に供給され、電圧端子13に印加された基準電圧VRに基づ
いて、全波整流される。また、上記入力信号VINは、極
性判別用の比較回路14に供給され、上記基準電圧VRに対
して正か負かが判別される。
ここで、上記全波整流回路12の出力は、演算増幅器OP
1及び抵抗R1よりなる誤差増幅回路15に供給されて、詳
細は後述するが、負荷に流れる電流に対応した電圧信号
とレベル比較され、その差成分が出力される。この誤差
増幅回路15の出力は、比較回路16に供給され、鋸歯状波
発生回路17から出力される一定周期の鋸歯状波信号とレ
ベル比較されて、PWM信号に変換される。
1及び抵抗R1よりなる誤差増幅回路15に供給されて、詳
細は後述するが、負荷に流れる電流に対応した電圧信号
とレベル比較され、その差成分が出力される。この誤差
増幅回路15の出力は、比較回路16に供給され、鋸歯状波
発生回路17から出力される一定周期の鋸歯状波信号とレ
ベル比較されて、PWM信号に変換される。
そして、上記PWM信号と比較回路14の判別出力とが、
アンド回路18,19及びノット回路20〜22よりなるロジッ
ク回路23に供給され、Ｈスイッチ構成となされた４つの
NPN型のパワートランジスタQ1〜Q4をそれぞれ制御する
信号が生成される。このため、負荷24に対して、トラン
ジスタQ1→負荷24→トランジスタQ4、トランジスタQ2→
負荷24→トランジスタQ3なる２つの経路で選択的に電流
が流れ、負荷24が駆動されるものである。
アンド回路18,19及びノット回路20〜22よりなるロジッ
ク回路23に供給され、Ｈスイッチ構成となされた４つの
NPN型のパワートランジスタQ1〜Q4をそれぞれ制御する
信号が生成される。このため、負荷24に対して、トラン
ジスタQ1→負荷24→トランジスタQ4、トランジスタQ2→
負荷24→トランジスタQ3なる２つの経路で選択的に電流
が流れ、負荷24が駆動されるものである。
この場合、トランジスタQ3，Q4のエミッタ共通接続点
に接続された抵抗R2により、負荷24に流れる電流が検出
され、この電流が抵抗R3，コンデンサC1及び抵抗R4より
なる帰還回路25を介して、上記誤差増幅回路15に帰還さ
れることにより、ゲイン（PWM駆動回路全体のゲインの
ことで、入力から出力までの伝達利得を意味し、以下、
ゲインは同じ意味で使用される）の安定化が図られてい
る。なお、この回路のゲインは、負荷24のインピーダン
スをRLとすると、（RL＋R2）／R2で一定に保持される。
に接続された抵抗R2により、負荷24に流れる電流が検出
され、この電流が抵抗R3，コンデンサC1及び抵抗R4より
なる帰還回路25を介して、上記誤差増幅回路15に帰還さ
れることにより、ゲイン（PWM駆動回路全体のゲインの
ことで、入力から出力までの伝達利得を意味し、以下、
ゲインは同じ意味で使用される）の安定化が図られてい
る。なお、この回路のゲインは、負荷24のインピーダン
スをRLとすると、（RL＋R2）／R2で一定に保持される。
しかしながら、上記のような従来のPWM駆動回路で
は、電源電圧VDの印加される電源端子26と接地端との間
に、負荷24と抵抗R2とが直列に介在されるので、抵抗R2
における電圧降下分だけ、負荷24を駆動するためのダイ
ナミックレンジが縮小するとともに電力損失が発生する
という問題が生じている。
は、電源電圧VDの印加される電源端子26と接地端との間
に、負荷24と抵抗R2とが直列に介在されるので、抵抗R2
における電圧降下分だけ、負荷24を駆動するためのダイ
ナミックレンジが縮小するとともに電力損失が発生する
という問題が生じている。
（発明が解決しようとする課題） 以上のように、従来のPWM駆動回路では、負荷に直列
に電流検出用の抵抗が接続されるため、ダイナミックレ
ンジの縮小や電力損失が発生し、低電源電圧で動作する
携帯用の機器等に不向きであるという問題を有してい
る。
に電流検出用の抵抗が接続されるため、ダイナミックレ
ンジの縮小や電力損失が発生し、低電源電圧で動作する
携帯用の機器等に不向きであるという問題を有してい
る。
そこで、この発明は上記事情を考慮してなされたもの
で、ダイナミックレンジが縮小したり電力損失が発生す
ることなく、ゲインを安定に保持し得る極めて良好なPW
M駆動回路を提供することを目的とする。
で、ダイナミックレンジが縮小したり電力損失が発生す
ることなく、ゲインを安定に保持し得る極めて良好なPW
M駆動回路を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） この発明に係るPWM駆動回路は、入力信号をPWM変換し
て、その変換されたPWM信号で負荷を駆動するものを対
象としている。
て、その変換されたPWM信号で負荷を駆動するものを対
象としている。
そして、入力信号と帰還信号との差分を増幅し出力す
る増幅手段と、この増幅手段の出力と一定周期の基準鋸
歯状波信号とをレベル比較して、PWM変調信号を出力す
る比較手段と、この比較手段から出力されたPWM変調信
号に基づいて負荷を駆動する駆動手段と、この駆動手段
が負荷に供給する電圧レベルと等しい電圧レベルに、PW
M変調信号の電圧レベルを変換する振幅変換手段と、 この振幅変換手段の出力からPWMキャリア成分を除去す
るフィルタ手段とを備え、フィルタ手段の出力を、増幅
手段の帰還信号とするように構成したものである。
る増幅手段と、この増幅手段の出力と一定周期の基準鋸
歯状波信号とをレベル比較して、PWM変調信号を出力す
る比較手段と、この比較手段から出力されたPWM変調信
号に基づいて負荷を駆動する駆動手段と、この駆動手段
が負荷に供給する電圧レベルと等しい電圧レベルに、PW
M変調信号の電圧レベルを変換する振幅変換手段と、 この振幅変換手段の出力からPWMキャリア成分を除去す
るフィルタ手段とを備え、フィルタ手段の出力を、増幅
手段の帰還信号とするように構成したものである。
（作用） 上記のような構成によれば、振幅変換されたPWM変調
信号は、負荷に供給される電力波形と同形となる。そこ
で、振幅変換されかつPWMキャリア成分を除去されたPWM
変調信号を増幅手段の帰還信号とすることにより、PWM
変調信号を入力信号のゲイン倍にコントロールすること
ができ、これより、負荷に供給される電力波形も入力信
号のゲイン倍にコントロールされ、ゲインを一定に保持
することができる。
信号は、負荷に供給される電力波形と同形となる。そこ
で、振幅変換されかつPWMキャリア成分を除去されたPWM
変調信号を増幅手段の帰還信号とすることにより、PWM
変調信号を入力信号のゲイン倍にコントロールすること
ができ、これより、負荷に供給される電力波形も入力信
号のゲイン倍にコントロールされ、ゲインを一定に保持
することができる。
したがって、従来のように負荷に直列に抵抗を接続し
なくても済むので、ダイナミックレンジが縮小したり電
力損失が発生することなく、ゲインを安定に保持するこ
とができる。
なくても済むので、ダイナミックレンジが縮小したり電
力損失が発生することなく、ゲインを安定に保持するこ
とができる。
（実施例） 以下、この発明の一実施例について図面を参照して詳
細に説明する。第１図において、第４図と同一部分には
同一符号を付して示している。すなわち、比較回路16か
ら出力されるPWM信号は、ロジック回路23に供給される
とともに、振幅変換回路27に供給される。この振幅変換
回路27は、電源端子26に印加された電源電圧VDが供給さ
れており、比較回路16から出力されるPWM信号の振幅を
電源電圧VDに変換するものである。
細に説明する。第１図において、第４図と同一部分には
同一符号を付して示している。すなわち、比較回路16か
ら出力されるPWM信号は、ロジック回路23に供給される
とともに、振幅変換回路27に供給される。この振幅変換
回路27は、電源端子26に印加された電源電圧VDが供給さ
れており、比較回路16から出力されるPWM信号の振幅を
電源電圧VDに変換するものである。
つまり、振幅変換回路27によって振幅変換されたPWM
信号の振幅と、負荷24に印加される電圧レベルとは、共
にVDであり絶対値は等しいものとなる。そして、振幅変
換回路27によって振幅変換されたPWM信号は、フィルタ
回路28に供給され、PWMキャリア成分が除去されて平滑
化された後、抵抗R4を介して誤差増幅回路15に帰還され
る。
信号の振幅と、負荷24に印加される電圧レベルとは、共
にVDであり絶対値は等しいものとなる。そして、振幅変
換回路27によって振幅変換されたPWM信号は、フィルタ
回路28に供給され、PWMキャリア成分が除去されて平滑
化された後、抵抗R4を介して誤差増幅回路15に帰還され
る。
このような構成によれば、比較回路16から出力される
PWM信号のデューティは、フィルタ回路28による平滑後
のPWM信号が、入力信号VINのゲイン倍になるようにコン
トロールされる。このため、負荷24に印加されるPWM信
号も、入力信号VINのゲイン倍にコントロールされ、電
源電圧VDが変動してもゲインは一定に保持されることに
なる。
PWM信号のデューティは、フィルタ回路28による平滑後
のPWM信号が、入力信号VINのゲイン倍になるようにコン
トロールされる。このため、負荷24に印加されるPWM信
号も、入力信号VINのゲイン倍にコントロールされ、電
源電圧VDが変動してもゲインは一定に保持されることに
なる。
したがって、上記実施例のような構成によれば、負荷
24に直列に抵抗を接続しなくて済むため、ダイナミック
レンジが縮小したり電力損失が発生することなく、ゲイ
ンを安定に保持することができる。
24に直列に抵抗を接続しなくて済むため、ダイナミック
レンジが縮小したり電力損失が発生することなく、ゲイ
ンを安定に保持することができる。
第２図は、上記振幅変換回路27及びフィルタ回路28の
具体的回路構成例を示している。端子29,30はそれぞれ
比較回路16の出力端及び抵抗R4に接続されている。
具体的回路構成例を示している。端子29,30はそれぞれ
比較回路16の出力端及び抵抗R4に接続されている。
また、負荷24に電力を供給する手段としては、上述し
たようにＨスイッチ構成の４つのトランジスタQ1〜Q4を
用いる外に、第３図に示すように、電源電圧VDがエミッ
タに供給されるパワートランジスタQ5のコレクタに負荷
24を接続し、比較回路16から出力されるPWM信号を、ノ
ット回路31及び抵抗R6を介してトランジスタQ5のベース
に供給するようにしたものでも良いものである。
たようにＨスイッチ構成の４つのトランジスタQ1〜Q4を
用いる外に、第３図に示すように、電源電圧VDがエミッ
タに供給されるパワートランジスタQ5のコレクタに負荷
24を接続し、比較回路16から出力されるPWM信号を、ノ
ット回路31及び抵抗R6を介してトランジスタQ5のベース
に供給するようにしたものでも良いものである。
なお、この発明は上記実施例に限定されるものではな
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。
［発明の効果］ 以上詳述したようにこの発明によれば、ダイナミック
レンジが縮小したり電力損失が発生することなく、ゲイ
ンを安定に保持し得る極めて良好なPWM駆動回路を提供
することができる。
レンジが縮小したり電力損失が発生することなく、ゲイ
ンを安定に保持し得る極めて良好なPWM駆動回路を提供
することができる。
第１図はこの発明に係るPWM駆動回路の一実施例を示す
ブロック回路構成図、第２図は同実施例の要部を具体的
に示す回路構成図、第３図は同実施例の変形例を示すブ
ロック回路構成図、第４図は従来のPWM駆動回路を示す
ブロック回路構成図である。 11……入力端子、12……全波整流回路、13……電圧端
子、14……比較回路、15……誤差増幅回路、16……比較
回路、17……鋸歯状波発生回路、18,19……アンド回
路、20〜22……ノット回路、23……ロジック回路、24…
…負荷、25……帰還回路、26……電源端子、27……振幅
変換回路、28……フィルタ回路、29,30……端子、31…
…ノット回路。
ブロック回路構成図、第２図は同実施例の要部を具体的
に示す回路構成図、第３図は同実施例の変形例を示すブ
ロック回路構成図、第４図は従来のPWM駆動回路を示す
ブロック回路構成図である。 11……入力端子、12……全波整流回路、13……電圧端
子、14……比較回路、15……誤差増幅回路、16……比較
回路、17……鋸歯状波発生回路、18,19……アンド回
路、20〜22……ノット回路、23……ロジック回路、24…
…負荷、25……帰還回路、26……電源端子、27……振幅
変換回路、28……フィルタ回路、29,30……端子、31…
…ノット回路。
Claims (1)
- 【請求項１】入力信号をPWM変換して、その変換されたP
WM信号で負荷を駆動するPWM駆動回路において、 前記入力信号と帰還信号との差分を増幅し出力する増幅
手段と、 この増幅手段の出力と一定周期の基準鋸歯状波信号とを
レベル比較して、PWM変調信号を出力する比較手段と、 この比較手段から出力されたPWM変調信号に基づいて負
荷を駆動する駆動手段と、 この駆動手段が前記負荷に供給する電圧レベルと等しい
電圧レベルに、前記PWM変調信号の電圧レベルを変換す
る振幅変換手段と、 この振幅変換手段の出力からPWMキャリア成分を除去す
るフィルタ手段とを具備し、 前記フィルタ手段の出力を、前記増幅手段の帰還信号と
するように構成してなることを特徴とするPWM駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172293A JP2839558B2 (ja) | 1989-07-04 | 1989-07-04 | Ｐｗｍ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1172293A JP2839558B2 (ja) | 1989-07-04 | 1989-07-04 | Ｐｗｍ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0340760A JPH0340760A (ja) | 1991-02-21 |
| JP2839558B2 true JP2839558B2 (ja) | 1998-12-16 |
Family
ID=15939242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1172293A Expired - Lifetime JP2839558B2 (ja) | 1989-07-04 | 1989-07-04 | Ｐｗｍ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2839558B2 (ja) |
-
1989
- 1989-07-04 JP JP1172293A patent/JP2839558B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0340760A (ja) | 1991-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4115739A (en) | Power amplifier | |
| US6175272B1 (en) | Pulse—width modulation system | |
| US4016501A (en) | Switching amplifier system | |
| US6720752B2 (en) | PWM motor driving device | |
| JP2839558B2 (ja) | Ｐｗｍ駆動回路 | |
| JP3130919B2 (ja) | パルス幅変調増幅器 | |
| US5719575A (en) | D/A conversion interface for digital servo signals | |
| US6538505B1 (en) | Distortion reduction technique for inductive boost amplifier | |
| JPH1169781A (ja) | パルス幅変調回路及びそれに用いるコンパレータ | |
| JPS6395886A (ja) | パルス幅変調信号による負荷駆動回路 | |
| JP4628051B2 (ja) | モータ駆動装置 | |
| JP2001042956A (ja) | 誘導性負荷駆動回路 | |
| JPH0640471Y2 (ja) | 電源装置 | |
| JPH0132687B2 (ja) | ||
| JP2575165B2 (ja) | 直流モータの駆動制御装置 | |
| JP2607193Y2 (ja) | マルチ電源回路 | |
| JP4672218B2 (ja) | モータ制御装置 | |
| JPH0810848Y2 (ja) | レーザ発振出力制御装置 | |
| JP2638498B2 (ja) | レーザ駆動回路 | |
| JPH03163913A (ja) | 電源変動検出回路 | |
| JPH0733600Y2 (ja) | ステッピングモータ駆動装置 | |
| JPH01252188A (ja) | Ｄｃサーボアンプの帰還電圧検出装置 | |
| JPH0649110Y2 (ja) | ゼロボルト信号発生回路 | |
| JPH09331675A (ja) | 電源回路 | |
| JPS62163564A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |