JP3130919B2 - パルス幅変調増幅器 - Google Patents
パルス幅変調増幅器Info
- Publication number
- JP3130919B2 JP3130919B2 JP02300248A JP30024890A JP3130919B2 JP 3130919 B2 JP3130919 B2 JP 3130919B2 JP 02300248 A JP02300248 A JP 02300248A JP 30024890 A JP30024890 A JP 30024890A JP 3130919 B2 JP3130919 B2 JP 3130919B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- signal
- output
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はオーディオ再生装置等に用いられるパルス
幅変調（PWM）増幅器に関し、特に大出力時の復調出力
の歪が低減されたパルス幅変調増幅器に関するものであ
る。
幅変調（PWM）増幅器に関し、特に大出力時の復調出力
の歪が低減されたパルス幅変調増幅器に関するものであ
る。
〔従来の技術〕 第４図は例えば特開昭60−89109号公報に示された従
来のパルス増変調増幅器の回路図である。なお、この第
４図は上記公報における従来例のものであるが、この公
報における実施例もこの従来回路を用いており、後述す
る問題点を解決するものではないので、ここでは第３図
の従来例で説明する。第４図において、１は増幅すべき
音楽信号などの入力信号、２は入力信号１をパルス幅変
調するためのキャリア信号を発生するキャリア発生回
路、３は入力信号１と上記キャリア信号との電圧比較を
行う電圧比較器、４は電圧比較器３の出力により下記パ
ワースイッチング素子をON/OFFさせるスイッチ駆動回
路、５はパワースイッチング素子としてのＮチャネルMO
S型FET、６はパワースイッチング素子としてのＰチャネ
ルMOS型FET、７は復調出力を得るローパスフィルタ、８
は復調出力を音声化するスピーカである。
来のパルス増変調増幅器の回路図である。なお、この第
４図は上記公報における従来例のものであるが、この公
報における実施例もこの従来回路を用いており、後述す
る問題点を解決するものではないので、ここでは第３図
の従来例で説明する。第４図において、１は増幅すべき
音楽信号などの入力信号、２は入力信号１をパルス幅変
調するためのキャリア信号を発生するキャリア発生回
路、３は入力信号１と上記キャリア信号との電圧比較を
行う電圧比較器、４は電圧比較器３の出力により下記パ
ワースイッチング素子をON/OFFさせるスイッチ駆動回
路、５はパワースイッチング素子としてのＮチャネルMO
S型FET、６はパワースイッチング素子としてのＰチャネ
ルMOS型FET、７は復調出力を得るローパスフィルタ、８
は復調出力を音声化するスピーカである。
次にこの従来例の動作について説明する。第５図に示
すように入力信号ei（１）とキャリア発生回路２からの
キャリア信号ecとを電圧比較器３で比較して、その電圧
比較器３の出力に入力信号eiのレベルに比例したPWM信
号esを得て、このPWM信号でスイッチ駆動回路４を駆動
させる。スイッチ駆動回路４はFET5,6をON/OFFし,FET5,
6の接続点からは電力変換されたPWM信号es′を得る。こ
のPWM信号es′をローパスフィルタ７に通すことによ
り，キャリア信号ecが取り除かれた入力信号eiとほぼ同
等な復調出力eoを得る。
すように入力信号ei（１）とキャリア発生回路２からの
キャリア信号ecとを電圧比較器３で比較して、その電圧
比較器３の出力に入力信号eiのレベルに比例したPWM信
号esを得て、このPWM信号でスイッチ駆動回路４を駆動
させる。スイッチ駆動回路４はFET5,6をON/OFFし,FET5,
6の接続点からは電力変換されたPWM信号es′を得る。こ
のPWM信号es′をローパスフィルタ７に通すことによ
り，キャリア信号ecが取り除かれた入力信号eiとほぼ同
等な復調出力eoを得る。
従来のパルス幅変調増幅器は以上のように構成されて
いるので，例えば平均出力電圧が小さくても瞬時電圧が
大きい鐘やドラムの音や爆破音などが含まれる音楽信号
（入力信号ei）の振幅は、キャリア信号ecの振幅より大
きくなることがあり、次のような問題点があった。即
ち、第６図に示すように入力信号eiの方がキャリア信号
ecの振幅より大きくなると、PWM信号のパルス幅は入力
信号eiの振幅に比例せずキャリア信号ecの周期と同じ幅
で一定値になり、PWM信号の振幅は入力信号eiの振幅が
キャリア信号ecの振幅より小さい場合と同様にハイレベ
ルあるいはローレベルになり、このため復調出力eoは電
源電圧でクリップされてしまうという問題点があった。
いるので，例えば平均出力電圧が小さくても瞬時電圧が
大きい鐘やドラムの音や爆破音などが含まれる音楽信号
（入力信号ei）の振幅は、キャリア信号ecの振幅より大
きくなることがあり、次のような問題点があった。即
ち、第６図に示すように入力信号eiの方がキャリア信号
ecの振幅より大きくなると、PWM信号のパルス幅は入力
信号eiの振幅に比例せずキャリア信号ecの周期と同じ幅
で一定値になり、PWM信号の振幅は入力信号eiの振幅が
キャリア信号ecの振幅より小さい場合と同様にハイレベ
ルあるいはローレベルになり、このため復調出力eoは電
源電圧でクリップされてしまうという問題点があった。
この発明は上記のような問題点を解決するためになさ
れたもので，電源電圧と電圧利得を入力信号レベルに応
じて切り換えることで，瞬時電圧が大きい音楽信号など
に対してもクリップされることなく復調でき、更に電源
電圧と電圧利得の切換え時のスイッチングノイズを低減
できるパルス幅変調増幅器を提供することを目的とす
る。
れたもので，電源電圧と電圧利得を入力信号レベルに応
じて切り換えることで，瞬時電圧が大きい音楽信号など
に対してもクリップされることなく復調でき、更に電源
電圧と電圧利得の切換え時のスイッチングノイズを低減
できるパルス幅変調増幅器を提供することを目的とす
る。
この発明に係るパルス幅変調増幅器は、増幅すべき入
力信号をパルス幅変調する変調回路16と、この変調回路
16でパルス幅変調された変調信号から復調出力を得る復
調回路（ローパスフィルタ７）と、上記変調回路16の前
段に設けられ、利得可変回路（FET14）を備えた前置増
幅回路15と、上記入力信号の瞬時値又は上記復調回路の
出力信号の瞬時値が所定レベルより大きいか小さいかを
検出するレベル検出回路18と、上記入力信号をパルス幅
変調するためのキャリア信号がピーク値付近であること
を検出して、かつ、上記入力信号の瞬時値又は上記復調
回路の出力信号の瞬時値が上記所定レベルより小さい場
合には、上記前置増幅回路の利得を大きくするための制
御信号を出力するとともに、上記キャリア信号がピーク
値付近であることを検出して、かつ、上記入力信号の瞬
時値又は上記復調回路の出力信号の瞬時値が上記所定レ
ベルより大きい場合には、上記前置増幅回路の利得を小
さくするための制御信号を出力する制御信号出力回路50
と、上記制御信号の出力レベルに応じて上記変調回路の
出力段素子への電源電圧を変える電源電圧可変回路17と
を備えたものである。
力信号をパルス幅変調する変調回路16と、この変調回路
16でパルス幅変調された変調信号から復調出力を得る復
調回路（ローパスフィルタ７）と、上記変調回路16の前
段に設けられ、利得可変回路（FET14）を備えた前置増
幅回路15と、上記入力信号の瞬時値又は上記復調回路の
出力信号の瞬時値が所定レベルより大きいか小さいかを
検出するレベル検出回路18と、上記入力信号をパルス幅
変調するためのキャリア信号がピーク値付近であること
を検出して、かつ、上記入力信号の瞬時値又は上記復調
回路の出力信号の瞬時値が上記所定レベルより小さい場
合には、上記前置増幅回路の利得を大きくするための制
御信号を出力するとともに、上記キャリア信号がピーク
値付近であることを検出して、かつ、上記入力信号の瞬
時値又は上記復調回路の出力信号の瞬時値が上記所定レ
ベルより大きい場合には、上記前置増幅回路の利得を小
さくするための制御信号を出力する制御信号出力回路50
と、上記制御信号の出力レベルに応じて上記変調回路の
出力段素子への電源電圧を変える電源電圧可変回路17と
を備えたものである。
変調回路16は増幅すべき入力信号をパルス幅変調す
る。復調回路（ローパスフィルタ７）は変調回路16でパ
ルス幅変調された変調信号から復調出力を得る。前置増
幅回路15は利得可変回路（FET14）を備え、上記変調回
路16の前段に設けられている。レベル検出回路18は上記
入力信号の瞬時値又は上記復調回路の出力信号の瞬時値
が所定レベルより大きいか小さいかを検出する。制御信
号出力回路50は、上記入力信号をパルス幅変調するため
のキャリア信号がピーク値付近であることを検出して、
かつ、上記入力信号の瞬時値又は上記復調回路の出力信
号の瞬時値が上記所定レベルより小さい場合には、上記
前置増幅回路15の利得を大きくするための制御信号を出
力するとともに、上記キャリア信号がピーク値付近であ
ることを検出して、かつ、上記入力信号の瞬時値又は上
記復調回路の出力信号の瞬時値が上記所定レベルより大
きい場合には、上記前置増幅回路15の利得を小さくする
ための制御信号を出力する。電源電圧可変回路17は上記
制御信号の出力レベルに応じて上記変調回路16の出力段
素子（FET5,6）への電源電圧を変える。
る。復調回路（ローパスフィルタ７）は変調回路16でパ
ルス幅変調された変調信号から復調出力を得る。前置増
幅回路15は利得可変回路（FET14）を備え、上記変調回
路16の前段に設けられている。レベル検出回路18は上記
入力信号の瞬時値又は上記復調回路の出力信号の瞬時値
が所定レベルより大きいか小さいかを検出する。制御信
号出力回路50は、上記入力信号をパルス幅変調するため
のキャリア信号がピーク値付近であることを検出して、
かつ、上記入力信号の瞬時値又は上記復調回路の出力信
号の瞬時値が上記所定レベルより小さい場合には、上記
前置増幅回路15の利得を大きくするための制御信号を出
力するとともに、上記キャリア信号がピーク値付近であ
ることを検出して、かつ、上記入力信号の瞬時値又は上
記復調回路の出力信号の瞬時値が上記所定レベルより大
きい場合には、上記前置増幅回路15の利得を小さくする
ための制御信号を出力する。電源電圧可変回路17は上記
制御信号の出力レベルに応じて上記変調回路16の出力段
素子（FET5,6）への電源電圧を変える。
第１図はこの発明の一実施例によるパルス幅変調増幅
器の回路図である。第１図において、変調回路16は増幅
すべき入力信号（音楽信号）１をパルス幅変調するもの
で、前述したようにキャリア発生回路２、電圧比較器
３、スイッチ駆動回路４、及びFET5,6を備えている。ロ
ーパスフィルタ７は変調回路16でパルス幅変調された変
調信号から復調出力を得る復調回路である。スピーカ８
は上記復調出力を音声化するものである。電圧レベル検
出回路18は上記入力信号１の瞬時電圧値を検出するもの
で、整流用ダイオード18a〜18d、抵抗20a〜20d、差動増
幅器20,21、及び直流電圧源19を備えている。制御信号
発生回路50は、分圧抵抗50a,50bによる分圧回路、半波
整流ダイオード50d,コンデンサ50d、差動増幅器50f、ス
イッチング用FET51、抵抗52a〜抵抗52d、及び差動増幅
器52eより構成される。この制御信号発生回路50は、分
圧抵抗50a,50bによる分圧回路、ダイオード50d,コンデ
ンサ50d、差動増幅器50fにより、キャリア信号のピーク
値付近を検出し、FET51をOPENとする。そして、入力信
号の瞬時値レベルが所定レベルより小さい場合には、差
動増幅器52eの出力（制御信号）をローレベルとして、
利得を大きくし（A1とし）、入力信号の瞬時値レベルが
所定レベルより大きい場合には、差動増幅器52eの出力
をハイレベルとし、利得を小さくする（A2とする）もの
である。前置増幅回路15は、変調回路16の前段に設けら
れ制御信号発生回路50の出力レベルに応じて利得が変わ
るもので、抵抗10〜13、差動増幅器９、及びＮチャネル
MOS型FET14を備えている。この前置増幅回路15はこの実
施例の場合２つの電圧利得をとる。抵抗11は入力信号１
に接続されている。R1は抵抗12の抵抗値、（ｎ−１）R1
は抵抗11の抵抗値、R2は抵抗13の抵抗値、R3は抵抗10の
抵抗値を示す。電源電圧可変回路17は制御信号発生回路
50の出力レベルに応じて変調回路16の出力段素子である
FET5,6への電源電圧を変えるものである。電源電圧可変
回路17において、Vccは電源電圧であり、ｎ＝２の場合
の詳細な回路図を第２図に示す。第２図において、22は
制御信号発生回路50の差動増幅器52eの出力端子に接続
される制御信号入力端子、38は入力端子22に接続される
ＮチャネルMOS形FET、23,24は抵抗、25はＰチャネルMOS
形FET27とＮチャネルMOS形FET28を駆動させる駆動回
路、26はＰチャネルMOS型FET29とＮチャネルMOS型FET30
を駆動させる駆動回路、39,40はダイオード、31,32は直
流電源、33,34はコンデンサ、35は変調回路16のFET5に
接続される出力端子、36は変調回路16のFET6に接続され
る出力端子である。
器の回路図である。第１図において、変調回路16は増幅
すべき入力信号（音楽信号）１をパルス幅変調するもの
で、前述したようにキャリア発生回路２、電圧比較器
３、スイッチ駆動回路４、及びFET5,6を備えている。ロ
ーパスフィルタ７は変調回路16でパルス幅変調された変
調信号から復調出力を得る復調回路である。スピーカ８
は上記復調出力を音声化するものである。電圧レベル検
出回路18は上記入力信号１の瞬時電圧値を検出するもの
で、整流用ダイオード18a〜18d、抵抗20a〜20d、差動増
幅器20,21、及び直流電圧源19を備えている。制御信号
発生回路50は、分圧抵抗50a,50bによる分圧回路、半波
整流ダイオード50d,コンデンサ50d、差動増幅器50f、ス
イッチング用FET51、抵抗52a〜抵抗52d、及び差動増幅
器52eより構成される。この制御信号発生回路50は、分
圧抵抗50a,50bによる分圧回路、ダイオード50d,コンデ
ンサ50d、差動増幅器50fにより、キャリア信号のピーク
値付近を検出し、FET51をOPENとする。そして、入力信
号の瞬時値レベルが所定レベルより小さい場合には、差
動増幅器52eの出力（制御信号）をローレベルとして、
利得を大きくし（A1とし）、入力信号の瞬時値レベルが
所定レベルより大きい場合には、差動増幅器52eの出力
をハイレベルとし、利得を小さくする（A2とする）もの
である。前置増幅回路15は、変調回路16の前段に設けら
れ制御信号発生回路50の出力レベルに応じて利得が変わ
るもので、抵抗10〜13、差動増幅器９、及びＮチャネル
MOS型FET14を備えている。この前置増幅回路15はこの実
施例の場合２つの電圧利得をとる。抵抗11は入力信号１
に接続されている。R1は抵抗12の抵抗値、（ｎ−１）R1
は抵抗11の抵抗値、R2は抵抗13の抵抗値、R3は抵抗10の
抵抗値を示す。電源電圧可変回路17は制御信号発生回路
50の出力レベルに応じて変調回路16の出力段素子である
FET5,6への電源電圧を変えるものである。電源電圧可変
回路17において、Vccは電源電圧であり、ｎ＝２の場合
の詳細な回路図を第２図に示す。第２図において、22は
制御信号発生回路50の差動増幅器52eの出力端子に接続
される制御信号入力端子、38は入力端子22に接続される
ＮチャネルMOS形FET、23,24は抵抗、25はＰチャネルMOS
形FET27とＮチャネルMOS形FET28を駆動させる駆動回
路、26はＰチャネルMOS型FET29とＮチャネルMOS型FET30
を駆動させる駆動回路、39,40はダイオード、31,32は直
流電源、33,34はコンデンサ、35は変調回路16のFET5に
接続される出力端子、36は変調回路16のFET6に接続され
る出力端子である。
次にこの実施例の動作について説明する。前置増幅回
路15は、例えば２つの電圧利得A1とA2を切り換えて用
い、A1＞A2の関係がある。電圧利得A1とA2の切り換え
は、入力信号としての音楽信号ei,キャリア信号の振幅
をEcとしたときei×A1＜Ecのとき電圧利得A1に切り換
え,ei×A1≧Ecのとき電圧利得A2に切り換る。ここで、
変調回路16に入力される音楽信号eiがキャリア信号の振
幅Ecより大きくならないように電圧利得A2を決めるとPW
M信号のパルス幅は常に音楽信号eiに比例する。
路15は、例えば２つの電圧利得A1とA2を切り換えて用
い、A1＞A2の関係がある。電圧利得A1とA2の切り換え
は、入力信号としての音楽信号ei,キャリア信号の振幅
をEcとしたときei×A1＜Ecのとき電圧利得A1に切り換
え,ei×A1≧Ecのとき電圧利得A2に切り換る。ここで、
変調回路16に入力される音楽信号eiがキャリア信号の振
幅Ecより大きくならないように電圧利得A2を決めるとPW
M信号のパルス幅は常に音楽信号eiに比例する。
ここで、PWM（パルス幅変調）増幅器の電圧利得につ
いて考える。PWM増幅器出力段スイッチ素子（変調回路1
6のFET5,6）のPWM信号の振幅をEs′とすればPWM増幅器
の電圧利得は第（１）式で示せる。
いて考える。PWM増幅器出力段スイッチ素子（変調回路1
6のFET5,6）のPWM信号の振幅をEs′とすればPWM増幅器
の電圧利得は第（１）式で示せる。
このPWM増幅器をオーディオ用アンプとして用いる場
合、G1＝G2でなければならない。しかし、A1≠A2かつ
Es′が一定のため、G1≠G2である。そこで、G1＝G2にな
るようにEcを切り換える。出力段のPWM信号は電源電圧
まで振れるので電源電圧がEs′になる。前置増幅回路15
の電圧利得がA1のときの電源電圧をVcc1,前置増幅回路1
5の電圧利得がA2のときの電源電圧をVcc2とすればG1＝G
2と置くことにより、次の第（２）式の関係を満足させ
ればよいことがわかる。
合、G1＝G2でなければならない。しかし、A1≠A2かつ
Es′が一定のため、G1≠G2である。そこで、G1＝G2にな
るようにEcを切り換える。出力段のPWM信号は電源電圧
まで振れるので電源電圧がEs′になる。前置増幅回路15
の電圧利得がA1のときの電源電圧をVcc1,前置増幅回路1
5の電圧利得がA2のときの電源電圧をVcc2とすればG1＝G
2と置くことにより、次の第（２）式の関係を満足させ
ればよいことがわかる。
A1×Vcc1＝A2×Vcc2 …（２） 以上のようにA1×ei＞EcのときA2×ei＜Ecを満すA2に
切り換え，第（２）式を満す電源電圧Vcc2に切り変える
ことにより、クリップによる復調出力の歪をなくするこ
とができる。
切り換え，第（２）式を満す電源電圧Vcc2に切り変える
ことにより、クリップによる復調出力の歪をなくするこ
とができる。
次に、電源電圧可変回路17の出力電圧と前置増幅回路
15の電圧利得を切り換えるタイミングを説明する。
15の電圧利得を切り換えるタイミングを説明する。
第３図（ａ）はキャリア発生回路２と前置増幅器15の
電圧利得がA1とA2のときの電圧比較器３の入力電圧であ
る。第３図（ａ）に基づいて電源電圧可変回路17の出力
電圧がVcc1のときのFET5とFET6の接続点のPWM波形を第
３図（ｂ）に示す。eiが直流電圧だとすれば、第３図
（ｂ）のPWM波がローパスフィルタ７を通過したときの
電圧は、第３図（ｂ）のPWM波の周期Ｔ内での電圧が正
のときのプラスの斜線の部分の面積と電圧が負の時の斜
線の部分のマイナスの面積の和で決まる。第３図（ｂ）
の場合について斜線部分の面積を計算すると（ei/Ec）
×A1×Vcc1で示せる。
電圧利得がA1とA2のときの電圧比較器３の入力電圧であ
る。第３図（ａ）に基づいて電源電圧可変回路17の出力
電圧がVcc1のときのFET5とFET6の接続点のPWM波形を第
３図（ｂ）に示す。eiが直流電圧だとすれば、第３図
（ｂ）のPWM波がローパスフィルタ７を通過したときの
電圧は、第３図（ｂ）のPWM波の周期Ｔ内での電圧が正
のときのプラスの斜線の部分の面積と電圧が負の時の斜
線の部分のマイナスの面積の和で決まる。第３図（ｂ）
の場合について斜線部分の面積を計算すると（ei/Ec）
×A1×Vcc1で示せる。
一方、電源電圧可変回路17の出力電圧がVcc2で前置増
幅器15の電圧利得がA2のときのFET5とFET6の接続点のPW
M波形を第３図（ｃ）に示し、この面積の和を計算する
と、（ei/Ec）×A2×Vcc2である。ここで前述した第２
式から第３図（ｂ）と第３図（ｃ）の面積の和が等しい
ことがわかる。
幅器15の電圧利得がA2のときのFET5とFET6の接続点のPW
M波形を第３図（ｃ）に示し、この面積の和を計算する
と、（ei/Ec）×A2×Vcc2である。ここで前述した第２
式から第３図（ｂ）と第３図（ｃ）の面積の和が等しい
ことがわかる。
ここで第３図（ｂ）から第３図（ｃ）のPWM波に切り
換る場合を第３図（ｄ）と（ｅ）に示しており実線がFE
T5とFET6の接続点の電圧波形を示している。第３図
（ｄ）は時刻t1で切り換った場合を示している。これは
第３図（ｂ）と比べると斜線の部分だけ面積が大きいこ
とがわかる。つまり時刻t1で切り換えると斜線の部分の
面積だけのノイズが出る。
換る場合を第３図（ｄ）と（ｅ）に示しており実線がFE
T5とFET6の接続点の電圧波形を示している。第３図
（ｄ）は時刻t1で切り換った場合を示している。これは
第３図（ｂ）と比べると斜線の部分だけ面積が大きいこ
とがわかる。つまり時刻t1で切り換えると斜線の部分の
面積だけのノイズが出る。
第３図（ｅ）はt2＝1/2Tで切り換った場合である。こ
の場合は、第３図（ｂ）と（ｃ）の面積と（ｄ）の面積
は等しい。これについて説明する。第３図（ｂ）と
（ｃ）は、t2＝1/2Tの右側と左側の波形が線対称であり
右側と左側が同じ面積である。第３図（ｅ）において
は、t2＝1/2Tより左側は第３図（ｂ）で右側は第３図
（ｃ）と右側と同じ波形をしている。ここで第３図
（ｂ）の左側と第３図（ｃ）の右側の面積は等しいの
で、第３図（ｅ）の面積は（ｂ）と（ｃ）に等しくな
る。よって、t2＝1/2Tで第３図（ｂ）と第３図（ｃ）の
波形を切り換えると、FET5とFET6の接点で、スイッチン
グノイズは発生しない。
の場合は、第３図（ｂ）と（ｃ）の面積と（ｄ）の面積
は等しい。これについて説明する。第３図（ｂ）と
（ｃ）は、t2＝1/2Tの右側と左側の波形が線対称であり
右側と左側が同じ面積である。第３図（ｅ）において
は、t2＝1/2Tより左側は第３図（ｂ）で右側は第３図
（ｃ）と右側と同じ波形をしている。ここで第３図
（ｂ）の左側と第３図（ｃ）の右側の面積は等しいの
で、第３図（ｅ）の面積は（ｂ）と（ｃ）に等しくな
る。よって、t2＝1/2Tで第３図（ｂ）と第３図（ｃ）の
波形を切り換えると、FET5とFET6の接点で、スイッチン
グノイズは発生しない。
更にこのような動作について詳しく説明する。
入力信号（音楽信号）１の電圧レベルが所定レベルよ
り小さいとき、電圧レベル検出回路18内の差動増幅器20
の出力電圧の大きさは直流電源19の電圧Vsよりも小さ
い。よって、差動増幅器21の出力電圧はローレベルであ
る。
り小さいとき、電圧レベル検出回路18内の差動増幅器20
の出力電圧の大きさは直流電源19の電圧Vsよりも小さ
い。よって、差動増幅器21の出力電圧はローレベルであ
る。
次に入力信号（音楽信号）１の電圧レベルが大きくな
ると差動増幅器20の出力電圧が大きくなり、ついにはキ
ャリア信号の振幅よりも大きくなる。Vs＝Ecに設定すれ
ば、このとき差動増幅器21の出力電圧はハイレベルにな
る。
ると差動増幅器20の出力電圧が大きくなり、ついにはキ
ャリア信号の振幅よりも大きくなる。Vs＝Ecに設定すれ
ば、このとき差動増幅器21の出力電圧はハイレベルにな
る。
次に制御信号発生回路50の動作について説明をする。
キャリア発生回路２の出力信号電圧を抵抗50aと抵抗5
0bで分圧する。この分圧された電圧がコンデンサ50dの
電圧より大きい時ダイオード50cを通してコンデンサ50d
が充電される。つまりコンデンサ50dの電圧は、抵抗50a
と抵抗50bで分圧された電圧の最大値である。キャリア
発生回路２の出力電圧は、ピーク付近のときのみコンデ
ンサ50dの電圧より大きくなり、差動増幅器50fの出力電
圧はローレベルになる。差動増幅器50fの出力はFET51に
接続されており、FET51はゲートがローレベルのとき、O
PEN状態になる。このとき差動増幅器52eのプラス入力端
子電圧V+は 但しV021は差動増幅器21の出力電圧、V052は差動増幅器
52eの出力電圧である。
0bで分圧する。この分圧された電圧がコンデンサ50dの
電圧より大きい時ダイオード50cを通してコンデンサ50d
が充電される。つまりコンデンサ50dの電圧は、抵抗50a
と抵抗50bで分圧された電圧の最大値である。キャリア
発生回路２の出力電圧は、ピーク付近のときのみコンデ
ンサ50dの電圧より大きくなり、差動増幅器50fの出力電
圧はローレベルになる。差動増幅器50fの出力はFET51に
接続されており、FET51はゲートがローレベルのとき、O
PEN状態になる。このとき差動増幅器52eのプラス入力端
子電圧V+は 但しV021は差動増幅器21の出力電圧、V052は差動増幅器
52eの出力電圧である。
R10≫R11≫R12,R12≪R13とすれば ここでV021とV052の絶対値を等しくし、R10＜R13とすれ
ば、V+はV021と同じ符号になり、差動増幅器52eの出力
電圧V052は差動増幅器21の出力電圧V021と同じ電圧レベ
ルに更新される。またキャリア信号の瞬時値がピーク値
付近でない時コンデンサ50dの電圧よりキャリア信号の
瞬時値の方が小さいので差動増幅器50fの出力電圧はハ
イレベルになり、FET51は短絡状態になるので抵抗52bは
アースに接続される。このため差動増幅器21の出力は、
差動増幅器52eのプラスの入力端子に入力されない。よ
ってこのときの差動増幅器52eのプラスの入力端子V+は となる。
ば、V+はV021と同じ符号になり、差動増幅器52eの出力
電圧V052は差動増幅器21の出力電圧V021と同じ電圧レベ
ルに更新される。またキャリア信号の瞬時値がピーク値
付近でない時コンデンサ50dの電圧よりキャリア信号の
瞬時値の方が小さいので差動増幅器50fの出力電圧はハ
イレベルになり、FET51は短絡状態になるので抵抗52bは
アースに接続される。このため差動増幅器21の出力は、
差動増幅器52eのプラスの入力端子に入力されない。よ
ってこのときの差動増幅器52eのプラスの入力端子V+は となる。
よってV+とV052とは同じ符号なのでV052は変化しな
い。よって制御信号発生回路50の出力電圧は、キャリア
信号の瞬時値がピーク値付近のとき、電圧検出回路18の
出力電圧レベルに更新される。
い。よって制御信号発生回路50の出力電圧は、キャリア
信号の瞬時値がピーク値付近のとき、電圧検出回路18の
出力電圧レベルに更新される。
次に前置増幅回路15の動作について説明する。入力信
号１のレベルが小さいとき差動増幅器52eの出力電圧が
ローレベルになり、これにより前置増幅回路15内のＮチ
ャネルMOS型FET14のゲート電圧はローレベルとなり、ス
イッチとしてはOFF状態として働く。よってこのとき前
置増幅回路15の電圧利得A1は次の第（６）式で示せる。
号１のレベルが小さいとき差動増幅器52eの出力電圧が
ローレベルになり、これにより前置増幅回路15内のＮチ
ャネルMOS型FET14のゲート電圧はローレベルとなり、ス
イッチとしてはOFF状態として働く。よってこのとき前
置増幅回路15の電圧利得A1は次の第（６）式で示せる。
ここでR2≫R1に選べば第（６）式は第（７）式で近似
できる。
できる。
また、差動増幅器52eの出力がローレベルのとき電源
電圧可変回路17は、±Vccの値をとる。このときの第
（２）式の左辺A1×Vcc1は、第（７）式とVcc1＝2Vccよ
り となる。
電圧可変回路17は、±Vccの値をとる。このときの第
（２）式の左辺A1×Vcc1は、第（７）式とVcc1＝2Vccよ
り となる。
入力信号１が大きくなると差動増幅器52eの出力はハ
イレベルになり、これによりＮチャネルMOS型FET14のゲ
ート電圧がハイレベルになり、スイッチとしてON状態で
働く。このため抵抗12はアースに接続され、入力信号
（音楽信号）１はR1≪R2とすれば、抵抗11と抵抗12によ
り分圧されて抵抗13に入力される。このため前置増幅回
路15の電圧利得A2は第（９）式で示せる。
イレベルになり、これによりＮチャネルMOS型FET14のゲ
ート電圧がハイレベルになり、スイッチとしてON状態で
働く。このため抵抗12はアースに接続され、入力信号
（音楽信号）１はR1≪R2とすれば、抵抗11と抵抗12によ
り分圧されて抵抗13に入力される。このため前置増幅回
路15の電圧利得A2は第（９）式で示せる。
また、差動増幅器52eの出力電圧がハイレベルになる
と、前置増幅回路15の電圧利得がA1からA2に変わると同
時に、電源電圧可変回路17のスイッチが切換りFET5と６
に接続された直流電圧源が±nVccの値をとるのでVcc2＝
2nVccである。このとき第（２）式の右辺A2×Vcc2は、V
cc2＝2nVccと第（９）式より第（10）式で示せる。
と、前置増幅回路15の電圧利得がA1からA2に変わると同
時に、電源電圧可変回路17のスイッチが切換りFET5と６
に接続された直流電圧源が±nVccの値をとるのでVcc2＝
2nVccである。このとき第（２）式の右辺A2×Vcc2は、V
cc2＝2nVccと第（９）式より第（10）式で示せる。
よって第（８）式と第（10）式から第１図の回路は、
第（２）式を満足している。
第（２）式を満足している。
次に第１図の電源電圧可変回路17でｎ＝２の場合につ
いて説明する。第１図の差動増幅器52eの出力は第２図
の制御信号入力端子22に入力されている。制御信号入力
端子22にローレベルの電圧が入っていると、Ｎチャネル
MOS型FET38はOFF状態になるので抵抗23と24で電圧降下
が生じない。ここで、駆動回路25と26は、例えば非反転
増幅器を用いるとする。駆動回路25の入力はハイレベル
なので、出力はハイレベルとなり、ＰチャネルMOS型FET
27はOFF状態に、ＮチャネルMOS型FET28はON状態にな
り、コンデンサ33はマイナス端子がアース電位になる。
このときコンデンサ33は、直流電源31によりダイオード
39を通してほぼ電圧Vccに充電される。このとき出力端
子35の電圧はVccになる。また駆動回路26の入力はロー
レベルになるので、出力電圧はローレベルになりＰチャ
ネルMOS型FET29はON状態に、ＮチャネルMOS型FET30はOF
F状態になり、コンデンサ34はプラス端子がやはりアー
ス電位になる。このときコンデンサ34は直流電源32によ
りダイオード40を通してほぼ電圧Vccに充電される。こ
のとき出力端子36の電圧は−Vccになる。
いて説明する。第１図の差動増幅器52eの出力は第２図
の制御信号入力端子22に入力されている。制御信号入力
端子22にローレベルの電圧が入っていると、Ｎチャネル
MOS型FET38はOFF状態になるので抵抗23と24で電圧降下
が生じない。ここで、駆動回路25と26は、例えば非反転
増幅器を用いるとする。駆動回路25の入力はハイレベル
なので、出力はハイレベルとなり、ＰチャネルMOS型FET
27はOFF状態に、ＮチャネルMOS型FET28はON状態にな
り、コンデンサ33はマイナス端子がアース電位になる。
このときコンデンサ33は、直流電源31によりダイオード
39を通してほぼ電圧Vccに充電される。このとき出力端
子35の電圧はVccになる。また駆動回路26の入力はロー
レベルになるので、出力電圧はローレベルになりＰチャ
ネルMOS型FET29はON状態に、ＮチャネルMOS型FET30はOF
F状態になり、コンデンサ34はプラス端子がやはりアー
ス電位になる。このときコンデンサ34は直流電源32によ
りダイオード40を通してほぼ電圧Vccに充電される。こ
のとき出力端子36の電圧は−Vccになる。
次に制御信号入力端子22にハイレベル信号が入るとＮ
チャネルMOS型FET38はON状態になり、抵抗23と24はアー
ス電位になる。駆動回路25にはローレベルの信号に入力
されるので出力はローレベルになり、ＰチャネルMOS型F
ET27はON状態に、ＮチャネルMOS型FET28はOFF状態にな
るため、コンデンサ33の−側が直流電源31の＋側に接続
される。このときコンデンサ33は電圧Vccの直流電源と
考えられるので電圧Vccの直流電源が２つ直列に接続さ
れたのと同じであるから、出力端子35には2Vccの電圧が
生じる。このときダイオード39は逆バイアスになってい
るので、コンデンサ33は直流電源31に電流を流し込まな
い。
チャネルMOS型FET38はON状態になり、抵抗23と24はアー
ス電位になる。駆動回路25にはローレベルの信号に入力
されるので出力はローレベルになり、ＰチャネルMOS型F
ET27はON状態に、ＮチャネルMOS型FET28はOFF状態にな
るため、コンデンサ33の−側が直流電源31の＋側に接続
される。このときコンデンサ33は電圧Vccの直流電源と
考えられるので電圧Vccの直流電源が２つ直列に接続さ
れたのと同じであるから、出力端子35には2Vccの電圧が
生じる。このときダイオード39は逆バイアスになってい
るので、コンデンサ33は直流電源31に電流を流し込まな
い。
また駆動回路26の入力がハイレベルなので出力はハイ
レベルであり、ＰチャネルMOS型FET29はOFF状態に、Ｎ
チャネルMOS型FET30はON状態になるので、コンデンサ34
の＋側は直流電源32の−側に接続される。コンデンサ34
を電圧Vccの直流電源と考えられるので、Vccの電圧源が
２つ直列に接続されたので同じであるから、出力端子36
には−2Vccの電圧が生じる。このときダイオード40は逆
バイアスなので、コンデンサ34は直流電源32に電流を流
し込まない。このような動作により得られた出力端子3
5,36の電圧は、変調回路16のFET5,6に与えられ、FET5,6
の電源電圧として作用する。
レベルであり、ＰチャネルMOS型FET29はOFF状態に、Ｎ
チャネルMOS型FET30はON状態になるので、コンデンサ34
の＋側は直流電源32の−側に接続される。コンデンサ34
を電圧Vccの直流電源と考えられるので、Vccの電圧源が
２つ直列に接続されたので同じであるから、出力端子36
には−2Vccの電圧が生じる。このときダイオード40は逆
バイアスなので、コンデンサ34は直流電源32に電流を流
し込まない。このような動作により得られた出力端子3
5,36の電圧は、変調回路16のFET5,6に与えられ、FET5,6
の電源電圧として作用する。
以上説明したように、この実施例のパルス幅変調増幅
器は、入力信号１の瞬時電圧値を電圧レベル検出回路18
で検出し、入力信号１の瞬時電圧値が電源電圧の大きさ
になると、前置増幅回路15の電圧利得を小さくすると同
時に、変調回路16のFET5,6に接続された電源電圧を昇圧
して電源電圧以上の電源電圧を出せるようにし、また入
力信号１の瞬時電圧値が昇圧する前の電源電圧の大きさ
よりも小さくなると、前置増幅回路15の電圧利得と電源
電圧を元に戻すように動作する。なお、上記実施例では
電圧レベル検出回路18の入力を入力信号（音楽信号）１
に接続したがローパルフィルタ７の出力端子、即ちパル
ス幅変調増幅器の出力端子に接続してもよい。このと
き、電圧レベル検出回路18内の直流電源19はVs＝Vccに
設定する。
器は、入力信号１の瞬時電圧値を電圧レベル検出回路18
で検出し、入力信号１の瞬時電圧値が電源電圧の大きさ
になると、前置増幅回路15の電圧利得を小さくすると同
時に、変調回路16のFET5,6に接続された電源電圧を昇圧
して電源電圧以上の電源電圧を出せるようにし、また入
力信号１の瞬時電圧値が昇圧する前の電源電圧の大きさ
よりも小さくなると、前置増幅回路15の電圧利得と電源
電圧を元に戻すように動作する。なお、上記実施例では
電圧レベル検出回路18の入力を入力信号（音楽信号）１
に接続したがローパルフィルタ７の出力端子、即ちパル
ス幅変調増幅器の出力端子に接続してもよい。このと
き、電圧レベル検出回路18内の直流電源19はVs＝Vccに
設定する。
以上のように本発明によれば、変調回路の前段に設け
られ、利得可変回路を備えた前置増幅回路と、入力信号
の瞬時値又は上記復調回路の出力信号の瞬時値が所定レ
ベルより大きいか小さいかを検出するレベル検出回路
と、上記入力信号をパルス幅変調するためのキャリア信
号がピーク値付近であることを検出して、かつ、上記入
力信号の瞬時値又は上記復調回路の出力信号の瞬時値が
上記所定レベルより小さい場合には、上記前置増幅回路
の利得を大きくするための制御信号を出力するととも
に、上記キャリア信号がピーク値付近であることを検出
して、かつ、上記入力信号の瞬時値又は上記復調回路の
出力信号の瞬時値が上記所定レベルより大きい場合に
は、上記前置増幅回路の利得を小さくするための制御信
号を出力する制御信号出力回路と、上記制御信号の出力
レベルに応じて上記変調回路の出力段素子への電源電圧
を変える電源電圧可変回路とを設けて構成したので、電
源電圧と電圧利得を入力信号レベルの大小に応じて切り
換えることができ、これにより瞬時電圧の大きい音楽信
号などに対してもクリップされることなく復調でき、更
に電源電圧と電圧利得の切換え時のスイッチングノイズ
を低減できる。したがって、本発明によれば、復調出力
の歪率が少なくなり、精度の高い音声などを出力できる
という効果が得られる。
られ、利得可変回路を備えた前置増幅回路と、入力信号
の瞬時値又は上記復調回路の出力信号の瞬時値が所定レ
ベルより大きいか小さいかを検出するレベル検出回路
と、上記入力信号をパルス幅変調するためのキャリア信
号がピーク値付近であることを検出して、かつ、上記入
力信号の瞬時値又は上記復調回路の出力信号の瞬時値が
上記所定レベルより小さい場合には、上記前置増幅回路
の利得を大きくするための制御信号を出力するととも
に、上記キャリア信号がピーク値付近であることを検出
して、かつ、上記入力信号の瞬時値又は上記復調回路の
出力信号の瞬時値が上記所定レベルより大きい場合に
は、上記前置増幅回路の利得を小さくするための制御信
号を出力する制御信号出力回路と、上記制御信号の出力
レベルに応じて上記変調回路の出力段素子への電源電圧
を変える電源電圧可変回路とを設けて構成したので、電
源電圧と電圧利得を入力信号レベルの大小に応じて切り
換えることができ、これにより瞬時電圧の大きい音楽信
号などに対してもクリップされることなく復調でき、更
に電源電圧と電圧利得の切換え時のスイッチングノイズ
を低減できる。したがって、本発明によれば、復調出力
の歪率が少なくなり、精度の高い音声などを出力できる
という効果が得られる。
第１図はこの発明の一実施例によるパルス幅変調増幅回
路の回路図、第２図は第１図中の電源電圧可変回路の詳
細な回路図、第３図（ａ）〜（ｅ）は第１図中の変調回
路出力段素子のスイッチングノイズの発生を説明するた
めの信号波形図、第４図は従来のパルス幅変調増幅器の
回路図、第５図（ａ）〜（ｃ）は第４図の回路の動作を
説明するための信号波形図、第６図（ａ）〜（ｃ）は第
４図の回路でクリップを生じる場合の動作を説明するた
めの信号波形図である。 １……入力信号、5,6……FET（出力段素子）、７……ロ
ーパスフィルタ（復調回路）、15……前置増幅回路、16
……変調回路、17……電源電圧可変回路、18……電圧レ
ベル検出回路、50……制御信号発生回路。
路の回路図、第２図は第１図中の電源電圧可変回路の詳
細な回路図、第３図（ａ）〜（ｅ）は第１図中の変調回
路出力段素子のスイッチングノイズの発生を説明するた
めの信号波形図、第４図は従来のパルス幅変調増幅器の
回路図、第５図（ａ）〜（ｃ）は第４図の回路の動作を
説明するための信号波形図、第６図（ａ）〜（ｃ）は第
４図の回路でクリップを生じる場合の動作を説明するた
めの信号波形図である。 １……入力信号、5,6……FET（出力段素子）、７……ロ
ーパスフィルタ（復調回路）、15……前置増幅回路、16
……変調回路、17……電源電圧可変回路、18……電圧レ
ベル検出回路、50……制御信号発生回路。
Claims (1)
- 【請求項１】増幅すべき入力信号をパルス幅変調する変
調回路と、この変調回路でパルス幅変調された変調信号
から復調出力を得る復調回路とを備えたパルス幅変調増
幅器において、 上記変調回路の前段に設けられ、利得可変回路を備えた
前置増幅回路と、 上記入力信号の瞬時値又は上記復調回路の出力信号の瞬
時値が所定レベルより大きいか小さいかを検出するレベ
ル検出回路と、 上記入力信号をパルス幅変調するためのキャリア信号が
ピーク値付近であることを検出して、かつ、上記入力信
号の瞬時値又は上記復調回路の出力信号の瞬時値が上記
所定レベルより小さい場合には、上記前置増幅回路の利
得を大きくするための制御信号を出力するとともに、上
記キャリア信号がピーク値付近であることを検出して、
かつ、上記入力信号の瞬時値又は上記復調回路の出力信
号の瞬時値が上記所定レベルより大きい場合には、上記
前置増幅回路の利得を小さくするための制御信号を出力
する制御信号出力回路と、 上記制御信号の出力レベルに応じて上記変調回路の出力
段素子への電源電圧を変える電源電圧可変回路とを設け
たことを特徴とするパルス幅変調増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02300248A JP3130919B2 (ja) | 1990-11-06 | 1990-11-06 | パルス幅変調増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02300248A JP3130919B2 (ja) | 1990-11-06 | 1990-11-06 | パルス幅変調増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04172705A JPH04172705A (ja) | 1992-06-19 |
| JP3130919B2 true JP3130919B2 (ja) | 2001-01-31 |
Family
ID=17882497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02300248A Expired - Fee Related JP3130919B2 (ja) | 1990-11-06 | 1990-11-06 | パルス幅変調増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3130919B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315202B2 (en) | 2004-07-02 | 2008-01-01 | Yamaha Corporation | Pulse-width modulation amplifier and suppression of clipping therefor |
| EP1962419A2 (en) | 2005-09-28 | 2008-08-27 | Yamaha Corporation | Class D amplifier |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133792A (en) * | 1998-09-17 | 2000-10-17 | Telefonakteibolaget Lm Ericsson | Method and apparatus for preventing power amplifier saturation |
| AU766843B2 (en) * | 1998-11-12 | 2003-10-23 | Larry Kirn | Multi-reference, high-accuracy switching amplifier |
| CA2414491A1 (en) * | 2000-07-11 | 2002-01-17 | American Technology Corporation | Power amplification for parametric loudspeakers |
| FR2812478B1 (fr) * | 2000-07-27 | 2003-01-10 | Rene Lambruschi | Circuit electronique de conversion d'un signal et amplificateur integrant ledit circuit |
| JP4529958B2 (ja) * | 2005-09-28 | 2010-08-25 | ヤマハ株式会社 | Ｄ級増幅器 |
| JP4978714B2 (ja) * | 2005-09-28 | 2012-07-18 | ヤマハ株式会社 | Ｄ級増幅器 |
-
1990
- 1990-11-06 JP JP02300248A patent/JP3130919B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315202B2 (en) | 2004-07-02 | 2008-01-01 | Yamaha Corporation | Pulse-width modulation amplifier and suppression of clipping therefor |
| EP1962419A2 (en) | 2005-09-28 | 2008-08-27 | Yamaha Corporation | Class D amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04172705A (ja) | 1992-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175272B1 (en) | Pulse—width modulation system | |
| US6304138B1 (en) | Audio-frequency power amplifier that utilizes a bridged amplified configuration | |
| EP1962419B1 (en) | Class D amplifier | |
| US6476673B2 (en) | Class D audio amplifier | |
| US7239200B2 (en) | Power amplifying apparatus | |
| KR100600507B1 (ko) | 펄스폭 변조 회로 | |
| KR101120492B1 (ko) | Ｄ급 증폭기 | |
| JPH0728181B2 (ja) | パルス幅変調増幅回路 | |
| US20050151585A1 (en) | Gate control circuit with soft start/stop function | |
| JPH0785525B2 (ja) | パルス幅変調増幅回路 | |
| WO1993014563A1 (en) | Switching amplifier | |
| CN113179089B (zh) | 音频功放电路及其功率限制方法、电子设备 | |
| JP3130919B2 (ja) | パルス幅変調増幅器 | |
| JP2959810B2 (ja) | パルス幅変調増幅器 | |
| US7633339B2 (en) | Differential amplifier | |
| GB2490930A (en) | A switching amplifier arrangement providing both signal drive and a high bias voltage for an electrostatic loudspeaker | |
| US6967527B2 (en) | Pulse width modulation amplifier | |
| JP4445304B2 (ja) | スイッチングアンプ | |
| US7868693B2 (en) | Class-D amplifier | |
| JP2906564B2 (ja) | Ｐｗｍ増幅器 | |
| JP3124179B2 (ja) | パルス幅変調回路 | |
| JPH1117478A (ja) | 電力増幅装置 | |
| KR100190255B1 (ko) | 펄스폭 변조 회로 | |
| JP2004180294A (ja) | 電力増幅装置 | |
| JPH0260089B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |