JPS61244269A

JPS61244269A - スイツチング電源

Info

Publication number: JPS61244269A
Application number: JP8417785A
Authority: JP
Inventors: Masaharu Nishi; 西　雅晴
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1985-04-19
Filing date: 1985-04-19
Publication date: 1986-10-30
Anticipated expiration: 2009-02-09
Also published as: JPH0611187B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、スイッチング電源に関し、スイッチング素子
に対してパルス幅制御を与える制御回路に備えられた最
大デユーティ比設定回路のデユーティ比設定値を、過電
流保護回路の出力によって制御することにより、応答性
及び検出精度に優れ、負荷短絡や負荷急変時における損
傷から回路を確実に保護し得るようにしたものである。

従来の技術第６図は従来のこの種のスイッチング電源の一般的な構
成を示す図で、ｌはバイポーラ、トランジスタ或いは電
界効果トランジスタ等によって構成されるメインのスイ
ッチング素子、２は電力変換用の変圧器、３は商用交流
電源を整流平滑化するなどして得られる直流電源、４は
出力回路、５は負荷であり、直流電源３から変圧器２の
巻線２１を通して与えられる直流電力を、スイッチング
素子ｌによってスイッチングし、そのスイッチング出力
を、変圧器２の巻線２１側から巻線２２偏に取出し、巻
線２２に接続された出力回路４によって整流平滑して直
流電力に変換し、負荷５に直流電力を供給するようにな
っている。

６は出力電圧安定化回路、７は過電流保護回路、８はパ
ルス幅変調回路、９は最大デユーティ比設定回路、１０
は駆動回路で、これらはスイッチング素子ｌのスイッチ
ング動作を制御する制御回路を構成する。

出力電圧安定化回路６は、負荷５に供給される出力電圧
ｖＯを抵抗６１．６２によって分圧して誤差増幅器６３
の一つの入力端に入力し、誤差増幅器６３の他方の入力
端に入力される基準電圧源６４との誤差分を増幅し、ダ
イオード６５を通して出力する。

過電流保護回路７はスイッチング素子ｌに流れるパルス
電流Ｉｃを電圧信号に変換して検出する電流検出トラン
ス７１を備え、その−次側巻線７１ａに流れるパルス電
流Ｉｃを、二次側巻線７１ｂ及びその端子間に接続され
た抵抗７２によって電圧信号に変換して検出すると共に
、検出電圧信号のピーク値を、ダイオード７３及びコン
デンサ７４によってピークホールドし、ピークホールド
値を増幅器７５に入力して、基準電圧源７６から与えら
れる基準電圧との差分を増幅し、ダイオード７７を通し
て出力するようになっている。

出力電圧安定化回路６の出力端と過電流保護回路７の出
力端は、ワイヤードオア接続となっており、そのワイヤ
ードオア出力をパルス幅変調回路８に入力するようにな
っている。

パルス幅変調回路８は、一定周期の三角波を発生する発
振器８１、コンパレータ８２．８３及びＮＯＲ回路８４
等を備えて構成される。

最大デユーティ比設定回路９は、直流動作電源Ｖ　ｃｃ
＠抵抗９１及び９２によって分圧し、その分圧電圧を最
大デユーティ設定電圧Ｅ９としてコンパレータ８２に与
える。コンパレータ８２では、第７図（ａ）に示すよう
に、最大デユーティ比設定回路９から与えられる最大デ
ユーティ設定電圧Ｅ９と発振器８１から与えられる三角
波Ｅｅｌとを比較し、第７図（ｂ）に示すように、最大
デユーティ設定電圧Ｅ９が三角波Ｅｌｌ＋を越える範囲
で高レベルとなる比較出力Ｅ８２を生じさせる。この比
較出力Ｅ８２は、ＮＯＲ回路８４によって第７図（Ｃ）
に示すように反転され、駆動回路１０を通してスイッチ
ング素子１の制御入力端に与えられ、スイッチング素子
ｌの最大デユーティ比（τ／Ｔ）が設定される。

コンパレータ８３では、出力電圧安定化回路６及び過電
流保護回路７から与えられる信号の論理相入力Ｅａｒと
、発振器８１から与えられる三角波Ｅｌ１１とを比較し
、オア入力Ｅａｒが三角波Ｅｓ＋を越える範囲で高レベ
ルとなる比較出力Ｅ８３を生じる。この比較、出力Ｅ８
３はＮＯＲ回路８４によって反転され、駆動回路ｌＯを
通してスイッチング素子ｌに入力され、スイッチング素
子ｌのデユーティ比が出力電流及び出力電圧に応じた値
にパルス幅制御される。

従って、ＮＯＲ回路８４は最大デユーティ比設定回路９
及びコンパレータ８２によって変調されたパルス幅と、
出力電圧安定化回路６、過電流保護回路７及びコンパレ
ータ８３によって変調されたパルス幅を入力条件として
、否定論理和演算を行なう、スイッチング素子１は、Ｎ
ＯＲ回路８４の否定論理和出力により、過電流保護回路
７または出力電圧安定化回路６によるパルス幅と、最大
デユーティ比設定回路９による最大デユーティを与える
パルス幅の内、狭い方のパルス幅となるように、パルス
幅制御される。

発明が解決しようとする問題点上述したように、従来は、過電流保護回路７または出力
電圧安定回路６によるパルス幅と、これらとは独立して
設けられた最大デユーティ比設定回路８によるパルス幅
の内、狭い方のパルス幅となるように、スイッチング素
子ｌをパルス幅制御する回路構成となっていたため、次
のような問題点があった。

（ａ）過電流保護回路７を構成する場合、ピークホール
ド回路を構成するダイオード７３、コンデンサ７４及び
増幅器７５が必須であり、ピークホールド用のコンデン
サ７４の充゛屯時間、増幅器７５のスルーレート特性等
の影響を受け、応答性が悪く、負荷の急激な変化に追従
Ｔきない、このため、スイッチング素子１の安全動作領
域を越えるような過電流が一時的に流れ、スイッチング
素子ｌが損傷を受け、破壊されることがある。

（ｂ）出力電流と出力電圧の過電流垂下特性が増幅器７
５のゲインに左右され、その改善に限界がある０例えば
第８図に示すように、裾を引く過電流垂下特性となる。

問題点を解決するための手段と述する従来の問題点を解決するため、本発明は、電力
変換用の変圧器と、この変圧器の入力巻線を通して与え
られる直流入力をスイッチングするスイッチング素子と
、前記変圧器の出力巻線に地山されたスイッチング出力
を直流に変換する回路と、前記スイッチング素子に対し
てパルス幅変調制御を与える制御回路とを備えるスイッ
チング電源において、前記制御回路は、前記スイッチン
グ素子の最大デユーティ比を設定する最大デユーティ比
設定回路と、負荷電流またはそれに比例する電流を検出
し、過電流検出時に前記最大デユーティ比設定回路のデ
ユーティ比設定値を制御する過電流保護回路とを有する
ことを特徴とする。

なお、出力電圧安定化回路によるパルス幅制御は、過電
流保護回路及び最大デユーティ比設定回路によるパルス
幅制御とは独立して、別個に行なう。

作用本発明に係るスイッチング電源は上述のような構成であ
るから、スイッチング素子の最大デユーティ比を最大デ
ユーティ比設定回路によって設定して、電力変換用変圧
器の飽和を防止すると同時に、過電流検出時には、この
最大デユーティ比設定回路のデユーティ比設定値を、過
電流保護回路からの過電流検出信号によって、パルス幅
が狭くなる方向に制御し、過電流保護を行なわせること
ができる。

過電流保護回路によるデユーティ設定値の制御は、最大
デユーティ比設定回路の最大デユーティ設定電圧を制御
することによって行なえばよく、従来のようなピークホ
ールド回路、増幅回路が不要である。このため、ピーク
ホールド用コンデンサの充電時間や、増幅器のスルーレ
ート特性等による応答ｄれがなくなり、応答性が速く、
負荷の急激な変化にも充分に追従できるようになる。

また、過電流垂下特性が増幅器のゲインに左右されるこ
とがなくなり、裾を引かないシャープな過電流垂下特性
が得られる。

実施例第１図は本発明に係るスイッチング電源のブロック図で
あり、第６図と同一の参照符号は同一性ある構成部分を
示している。１１は最大デユーティ比設定回路、１２は
過電流保護回路である。

最大デユーティ比設定回路１１は、直流電源Ｖｃｃを抵
抗分圧回路によって分圧して、その最大デユーティ設定
電圧Ｅｌｌをパルス幅変調回路８のコンパレータ８２に
入力し１発振器８１から入力される三角波Ｅ８１と比較
する。この場合の最大デユーティ比設定及びそれによる
パルス幅変調は従来と同様である。

過電流保護回路１２は、スイッチング素子１に流れるパ
ルス電流Ｉｃまたはそれに比例する電流を検出する電流
検出回路１２１と、この電流検出回路１２１の電流検出
信号より過電流な検出する過電流検出回路１２２とより
構成されている。

過電流検出回路１２２が過電流を検出すると、その検出
信号は前記最大デユーティ比設定回路１１に与えられる
。これにより、最大デユーティ比設定回路１１の分圧比
、即ちデユーティ比設定電圧Ｅｌ＋が、パルス幅の狭く
なる方向に制御され、過電流保護作用が得られる。

第２図は最大デユーティ比設定回路１１による最大デユ
ーティ設定と、過電流保護回路１２によるデユーティ比
設定値制御動作を説明する図である。過電流保護回路１
２からの検出信号がない場合は、発振器８１の三角波Ｅ
８１と最大デユティ比設定回路１１の設定電圧Ｅ目とが
コンパレータ８２によって比較され、設定電圧Ｅｌ＋が
三角波Ｅ８１より高くなる範囲で高レベルとなる第２図
（ｂ）に示すようなコンパレータ出力Ｅ８２が得られ、
従来と同様の回路作用により、最大デユーティ比設定が
行なわれる。

ところが、負荷短絡等により、スイッチング素子１に流
れるパルス電流Ｉｃが過電流状態になると、電流検出回
路１２１、過電流検出回路１２２によって検出され、そ
の検出信号によって、最大デユ−テ設定電圧ｌｌのデユ
ーティ設定電圧Ｅ１１が第２図（ａ）の点線のように上
昇する。

このため、コンパレータ出力Ｅ８２が高レベルとなる時
間幅が、第２図（ｂ）に示すように、最大デユーティ設
定時の時間幅で！から時間幅で２まで広がる。コンパレ
ータ８２の後段にはＮＯＲ回路８４が接続されているの
で、ＮＯＲ回路８４からは、コンパレータ出力Ｅ８２を
反転させた第２図（Ｃ）に示すようなパルス幅変調出力
ＥＢａが得られる。このパルス幅変調出力ＥＢａは駆動
回路ｌＯを通してスイッチング素子ｌに与えられるので
、スイッチング素子ｌのオン時間幅がパルス幅変調出力
Ｅ８４のオン時間幅τｏｎとなるように絞られ、過電流
制御作用が得られる。

第３図は本発明に係るスイッチング電源の更に具体的な
実施例を示す図である。この実施例では、過電流保護回
路１２の電流検出回路１２１は電流検出トランス１２１
ａの一次側巻線をスイッチング素子１に直列に挿入接続
すると共に、この電流検出トランス１２１ａの二次側巻
線の端子間に抵抗１２１ｂを接続し、抵抗１２１ｂの両
端に現われる電圧をダイオード１２１ｃで整流して、過
電流検出回路１２２に入力するようになっている。

過電流検出回路１２２は、この実施例では、トランジス
タ１２２ａのベースに電流検出回路１２１の電圧信号Ｖ
ｄ＋を与えると共に、エミッタに接続したコンデンサ１
２２ｂの端子から出力信号を取り出すエミッタ、フォロ
ア、トランジスタ回路として構成しである。　１２２ｃ
は放電用抵抗である。コンデンサ１２２ｂの端子から取
出された出力信号Ｖｄ２は、ダイオード１２２ｄを通し
て、最大デユーティ比設定回路１１に入力される。

最大デユーティ比設定回路１１は、従来と同様に、直流
電源Ｖｃｃを抵抗１１１と抵抗１１２とで分圧し、その
分圧電圧Ｅｌ＋を最大デユーティ設定電圧としてコンパ
レータ８２に入力するようになっているのであるが、本
発明においては、抵抗１１１と抵抗１１２の接続点（イ
）に過電流保護回路１２の出力端を接続し、接続点（イ
）で得られる設定電圧Ｅｌ＋を、過電流保護回路１２か
らの信号ｖｄ２によって制御できるようにしである。１
１３はコンデンサであり、スイッチング電源の入力電源
投入時等にパルス幅を徐々に広げるソフトスタート動作
を行なう。

上記の回路構成において、過電流保護回路１２を構成す
る電流検出トランス１２１ａの二次側巻線には、スイッ
チング素子ｌに流れるパルス電流Ｉｃに比例する電圧信
号Ｖｄ＋が現われる。この電圧信号Ｖｃｌは、エミッタ
、フォロア、トランジスタ回路で成る過電流検出回路１
２２に入力され、コンデンサ１２２ｂの端子より、電圧
信号Ｖｄ＋とトランジスタ１２２ａのベース、エミッタ
間電圧Ｖｂｅとの差に略等しい出力電圧Ｖｄ２が得られ
る。この出力電圧Ｖｄ２はダイオード１２２ｄを通して
最大デユーティ比設定回路１１に与えられるので、設定
電圧Ｅｌｌはこの出力電圧Ｖｄ？に依存した電圧値に設
定され、前述の過電流保護作用が行なわれる。

この実施例の場合は、スイッチング素子ｌに流れるパル
ス電流Ｉｃをトランス１２１ａによって電圧信号Ｖｄ＋
に変換して検出する構成であるため、抵抗検出方式の場
合と比較して、損失が小さくなると同時に、ノイズマー
ジンが大きくなる。例えば最大デユーティ設定゛回路１
１における最大デユーティ設定電圧Ｅｌ＋を１．５〜２
Ｖ程度とした場合、電流検出トランス１２１ａの検出電
圧を整流した後の電圧信号Ｖｄ＋は約３Ｖ（ピーク値）
で動作し、外来ノイズ等に対してノイズマージンの非常
に大きい回路を構成できる。

また、電流検出トランス１２１ａに流れるパルス電流Ｉ
ｃの波高値に比例した検出信号で、最大デユーティ比設
定値を直接的に制御できるため、回路上の時間遅れもな
くなり、過電流垂下特性が向上する。

しかも、エミッタ、フォロア、トランジスタ回路で成る
過電流検出回路１２２の出力Ｖｄ２によって最大デユー
ティ比設定回路１１のデユーティ設定値を制御するよう
になっているため、従来の増幅器使用の場合のような、
スルーレート特性等による応答性の低下を招くことがな
く、応答性が非常に速くなり、負荷短絡、負荷急変に対
しても充分な過電流保護作用が得られる。

なお、この実施例では、出力回路４はダイオード４１．
４２、チョークコイル４３及びコンデンサ４４等を備え
るチョークインプット方式となっている。また、駆動回
路ｌＯはパルス幅変調回路８から出力されるパルス幅変
調信号Ｅａａによってドライブされるトランジスタ１０
１　と、入力巻線をトランジスタ１０１に接続すると共
に、出力巻線をメインのスイッチング素子ｌのベース駆
動回路に接続したブリ、トランス１０２とを備えて構成
されている。更に、出力電圧安定化回路６は、その出力
をコンパレータ８３に与え、過電流保護回路１２及び最
大デユーティ比設定回路１１によるパルス幅制御系から
独立させである。

第４図は本発明に係るスイッチング電源の別の実施例に
おける要部の電気回路図である。この実施例は、多出力
タイプのスイッチング電源に好適な過電流制御技術を示
すものである。即ち、変圧器２に複数の出力巻線２２ａ
、２２ｂを設け、各出力巻線２２ａ、２２ｂに出力回路
４ａ、４ｂを接続して多出力のスイッチング電源を構成
する場合に、各出力巻線２２ａ、２２ｂを含む回路ルー
プ内に電流検出トランス１２１ａをそれぞれ設けて、各
出力毎に電流検出回路１２１を構成し、電流検出回路１
２１の出力端をワイヤードオア接続して、過電流検出回
路１２２に入力するようにしたものである。５ａ、５ｂ
は各出力の負荷である。

この第４図の実施例の場合には、複数の出力の何れか一
つが過電流になったことを、各出力系に個別的に設けら
れた電流検出回路１２１によって個別的に検出し、その
論理和を共通の過電流検出回路１２２に入力して、過電
流保護を行なうことができるので、多出力タイプの場合
の過電流保護回路を簡単化できる。

第５図は更に別の実施例における電気回路図である。こ
の実施例では、変圧器２の出力巻線２２に現われる電圧
をダイオード１３で整流すると共に、抵抗１４．１５で
分割して電流検出回路１２１に加える回路構成とし、入
力電圧変動に伴なう過電流検出値の変動を補償できるよ
うにしである。

発明の効果以上述べたように、本発明は、パルス幅制御方式のスイ
ッチング電源において、スイッチング素子に対してパル
ス幅制御を加える制御回路に備えられた最大デユーティ
比設定回路のデユーティ比設定値を、過電流保護回路の
出力によって制御するようにしたから、応答性及び検出
精度に優れ、負荷短絡や負荷急変時における損傷から回
路を確実に保護し得るスイッチング電源を提供すること
ができる。

【図面の簡単な説明】

第１図は本発明に係るスイッチング電源のブロック図、
第２図は本発明に係るスイッチング電源の最大デユーテ
ィ比設定回路による最大デユーティ設定と、過電流保護
回路によるデユーティ比設定値制御動作を説明する波形
図、第３図は本発明に係るスイッチング電源の更に具体
的な実施例における電気回路図、第４図は本発明に係る
スイッチング電源の別の実施例における要部の電気回路
図、第５図は本発明に係るスイッチング電源の更に別の
実施例における要部の電気回路図、第６図は従来のスイ
ッチング電源の一般的な構成を示す電気回路図、第７図
はその最大デユーティ設定を示す波形図、第８図は同じ
くその出力電流−出力電圧特性図である。ｌ・・・スイッチング素子２・・・電力変換用の変圧器３・・・直流電源　　　４・・・出力回路５・・・負荷
　　６・・・出力電圧安定化回路８・・・パルス幅変調
回路ｌＯ・・・駆動回路１１・・・最大デユーティ比設定回路１２壽・・過電流保護回路１２１　・・・電流検出回路１２２　・・・過電流検出回路第２図第７図出力電九Ｉｏ□ 手続補正書昭和６１年７月１８日匈喘畔長官　黒田明雄殿１、幹味昧昭和６０年特許願第８４１７７号２、発明の名称スイッチング電源３、補正をする者事件とＣ６用系　　嚇Ｗ田」暇人句堵大歳寛４、代理人　〒１２５　　＠０３　（６００）　５０９
０住所　　Ｗ■区東金町１丁目３７番２号補正の内容（１）明細書第４頁第１５行、同頁第２０行、同第５頁
第１７行、同第６頁第１９行、同第７頁第１１行、同頁
第１６行、同第８頁第３行、同第９頁第１６行、同第１
７頁第１１行、同第２０頁第１０行に「出力電圧安定化
回路」とあるのを、「出力電圧誤差検出回路」と補正す
る。（２）明細書第５頁第７行に「パルス電流Ｉｃを電圧信
号に変換して検出する」とあるのを、「パルス電流Ｉｃ
を検出する」と補正する。

Claims

【特許請求の範囲】

（１）電力変換用の変圧器と、この変圧器の入力巻線を
通して与えられる直流入力をスイッチングするスイッチ
ング素子と、前記変圧器の出力巻線に取出されたスイッ
チング出力を直流に変換する回路と、前記スイッチング
素子に対してパルス幅変調制御を与える制御回路とを備
えるスイッチング電源において、前記制御回路は、前記
スイッチング素子の最大デューティ比を設定する最大デ
ューティ比設定回路と、負荷電流またはそれに比例する
電流を検出し、過電流検出時に前記最大デューティ比設
定回路のデューティ比設定値を制御する過電流保護回路
とを有することを特徴とするスイッチング電源。
（２）前記過電流保護回路は、電流検出トランスを含み
電流信号を電圧信号に変換して出力する電流検出回路と
、この電流検出回路から出力される電圧信号によってベ
ース駆動されるエミッタ、フォロア、トランジスタ回路
とを備え、このトランジスタ回路の出力によって、前記
最大デューティ比設定回路のデューティ比設定値を制御
することを特徴とする特許請求の範囲第１項に記載のス
イッチング電源。
（３）前記トランジスタ回路は、エミッタ端子にコンデ
ンサを接続した回路構成で成ることを特徴とする特許請
求の範囲第２項に記載のスイッチング電源。
（４）前記電流検出トランスは、前記スイッチング素子
及び前記変圧器の前記入力巻線を含む回路ループ内に挿
入されていることを特徴とする特許請求の範囲第２項に
記載のスイッチング電源。
（５）前記電流検出トランスは、前記変圧器の前記出力
巻線を含む回路ループ内に挿入されていることを特徴と
する特許請求の範囲第２項に記載のスイッチング電源。
（６）前記変圧器は互いに独立する複数の出力巻線を備
え、前記電流検出トランスは前記各出力巻線毎に備えら
れ、各電流検出回路から出力される電圧信号の論理和を
、前記過電流検出回路に入力することを特徴とする特許
請求の範囲第５項に記載のスイッチング電源。
（７）前記電流検出トランスは、電圧信号出力側の巻線
の一端において、前記直流入力電圧に比例した信号が重
畳されることを特徴とする特許請求の範囲第２項に記載
のスイッチング電源。