JPH03253260A - 過電流垂下点制御方式 - Google Patents
過電流垂下点制御方式Info
- Publication number
- JPH03253260A JPH03253260A JP5147590A JP5147590A JPH03253260A JP H03253260 A JPH03253260 A JP H03253260A JP 5147590 A JP5147590 A JP 5147590A JP 5147590 A JP5147590 A JP 5147590A JP H03253260 A JPH03253260 A JP H03253260A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- transformer
- reference value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 230000007423 decrease Effects 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004804 winding Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- KKEBXNMGHUCPEZ-UHFFFAOYSA-N 4-phenyl-1-(2-sulfanylethyl)imidazolidin-2-one Chemical compound N1C(=O)N(CCS)CC1C1=CC=CC=C1 KKEBXNMGHUCPEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
DC−DCコンバータにおける過電流垂下点制御方式に
関し、 入力電圧の変動に依存する過電流垂下点の変動を小さく
することを目的とし、 変圧器と、該変圧器の一次側電流をオン/オフするスイ
ッチング手段と、該変圧器の一次側電流を検出する電流
検出手段と、該電流検出手段によって検出された電流値
と基準値とを比較し前者が後者より大である場合にはオ
ン時間が短くなるように上記スイッチング手段を制御す
る制御手段と、上記変圧器の入力電圧の高低を調べる電
圧検出手段と、該電圧検出手段によって入力電圧が高い
と判定された場合には上記基準値を低くすると共に低い
と判定された場合には上記基準値を高くする基準値変更
手段とを有することを構成としてし)る。
関し、 入力電圧の変動に依存する過電流垂下点の変動を小さく
することを目的とし、 変圧器と、該変圧器の一次側電流をオン/オフするスイ
ッチング手段と、該変圧器の一次側電流を検出する電流
検出手段と、該電流検出手段によって検出された電流値
と基準値とを比較し前者が後者より大である場合にはオ
ン時間が短くなるように上記スイッチング手段を制御す
る制御手段と、上記変圧器の入力電圧の高低を調べる電
圧検出手段と、該電圧検出手段によって入力電圧が高い
と判定された場合には上記基準値を低くすると共に低い
と判定された場合には上記基準値を高くする基準値変更
手段とを有することを構成としてし)る。
本発明は、DC−DCコンバータにおける過電流垂下点
制御方式に関するものである。
制御方式に関するものである。
第3図はDC−DCコンバータにおける従来の過電流垂
下制御を説明する図である。同図におし)て、1は補助
電源、2はドライブ回路、3は過電流保護回路、4は制
御回路、T1とT2は変圧器、CTIは変流器、CQM
Plは比較器、OPIは演算増幅器、QlないしQlは
トランジスタ、DIないしD4はダイオード、Llはチ
ョーク・コイル、C1ないしC4はコンデンサ、R1な
いしR11は抵抗、RVは可変抵抗をそれぞれ示してい
る。
下制御を説明する図である。同図におし)て、1は補助
電源、2はドライブ回路、3は過電流保護回路、4は制
御回路、T1とT2は変圧器、CTIは変流器、CQM
Plは比較器、OPIは演算増幅器、QlないしQlは
トランジスタ、DIないしD4はダイオード、Llはチ
ョーク・コイル、C1ないしC4はコンデンサ、R1な
いしR11は抵抗、RVは可変抵抗をそれぞれ示してい
る。
入力端子には直流電圧が印加される。補助電源1は、電
圧変換を行い、ドライブ回路2や制御回路4などに必要
な電源電圧を供給する。ドライブ回路2は、トランジス
タQ3ないQl及び抵抗R10を有している。制御回路
4は、出力電圧と三角波とを比較し、出力電圧に応じた
幅のパルスを出力する。制御回路4の出力電圧が高レベ
ルになると、トランジスタQ7.Q6.Q4が導通し、
変圧器T1の一次巻線がショートする。制御回路4の出
力が低レベルになると、トランジスタQ7ないしQ4が
オフし、このとき比較器COMPIの出力が高レベルで
あると、トランジスタQ5.Q3がオンし、変圧器T1
の一次巻線に電圧が印加される。比較器COMPIの出
力が低レベルの場合には、トランジスタQ7ないしQ4
がオフしても、トランジスタQ5.Q3はオンしない。
圧変換を行い、ドライブ回路2や制御回路4などに必要
な電源電圧を供給する。ドライブ回路2は、トランジス
タQ3ないQl及び抵抗R10を有している。制御回路
4は、出力電圧と三角波とを比較し、出力電圧に応じた
幅のパルスを出力する。制御回路4の出力電圧が高レベ
ルになると、トランジスタQ7.Q6.Q4が導通し、
変圧器T1の一次巻線がショートする。制御回路4の出
力が低レベルになると、トランジスタQ7ないしQ4が
オフし、このとき比較器COMPIの出力が高レベルで
あると、トランジスタQ5.Q3がオンし、変圧器T1
の一次巻線に電圧が印加される。比較器COMPIの出
力が低レベルの場合には、トランジスタQ7ないしQ4
がオフしても、トランジスタQ5.Q3はオンしない。
比較器co?Iptの出力が低レベルの時間は、変流器
CTIの出力値と過電流設定値との差に比例する。
CTIの出力値と過電流設定値との差に比例する。
変流器CTIの出力は、抵抗R3,ダイオードD5、コ
ンデンサC3によって整流平滑化され、整流平滑化され
た電圧が抵抗R4,R5により分圧され、分圧された電
圧が演算増幅器OPIの十入力端子に印加される。補助
電源1から出力される電源電圧は、可変抵抗RVと抵抗
R6により分圧され、分圧された電圧が演算増幅器OP
Iの一入力端子に印加される。演算増幅器OPIの出力
は、十入力端子の電圧と一入力端子の電圧の差に略ぼ比
例する。比較器GOMPIの十入力端子には三角波が印
加され、比較器COMPIの一入力端子には演算増幅器
OPIの出力が印加される。比較器COMPIの十入力
端子の電圧が一入力端子の電圧より大きいときには比較
器COMPIの出力は低レベルになり、そうでない場合
には高レベルになる。
ンデンサC3によって整流平滑化され、整流平滑化され
た電圧が抵抗R4,R5により分圧され、分圧された電
圧が演算増幅器OPIの十入力端子に印加される。補助
電源1から出力される電源電圧は、可変抵抗RVと抵抗
R6により分圧され、分圧された電圧が演算増幅器OP
Iの一入力端子に印加される。演算増幅器OPIの出力
は、十入力端子の電圧と一入力端子の電圧の差に略ぼ比
例する。比較器GOMPIの十入力端子には三角波が印
加され、比較器COMPIの一入力端子には演算増幅器
OPIの出力が印加される。比較器COMPIの十入力
端子の電圧が一入力端子の電圧より大きいときには比較
器COMPIの出力は低レベルになり、そうでない場合
には高レベルになる。
変圧器T1の一次巻線がオン/オフすると、変圧器T1
の二次巻線に電圧が誘起され、トランジスタQl、Q2
もオン/オフする。トランジスタQl、Q2がオン/オ
フすると、変圧器T2の二次巻線に電圧が誘起される。
の二次巻線に電圧が誘起され、トランジスタQl、Q2
もオン/オフする。トランジスタQl、Q2がオン/オ
フすると、変圧器T2の二次巻線に電圧が誘起される。
変圧器T2の二次側出力は、ダイオ−下D3.D4.コ
ンデンサC2及びチョーク・コイルL1により整流平滑
される。
ンデンサC2及びチョーク・コイルL1により整流平滑
される。
変流器CTIは、変圧器T2の一次側電流を検出するも
のである。
のである。
第3図の従来例の動作を簡単に説明する。入力端子に直
流高電圧を受電し、トランジスタQl。
流高電圧を受電し、トランジスタQl。
Q2及び変圧器T2により高周波パルス電圧に変換し、
ダイオードD3とD4.チョーク・コイルLl、コンデ
ンサC2により整流平滑を行い、出力端子に低電圧大電
流を出力する。また、制御回路4は、出力電圧を取り込
み、三角波と比較し、その出力をトランジスタQ3ない
しQl等で構成しているドライブ回路2に送る。トラン
ジスタQ1、Q2′はドライブ回路2からの信号により
オン/オフ制御され(パルス幅変調)、出力電圧を安定
に保っている。
ダイオードD3とD4.チョーク・コイルLl、コンデ
ンサC2により整流平滑を行い、出力端子に低電圧大電
流を出力する。また、制御回路4は、出力電圧を取り込
み、三角波と比較し、その出力をトランジスタQ3ない
しQl等で構成しているドライブ回路2に送る。トラン
ジスタQ1、Q2′はドライブ回路2からの信号により
オン/オフ制御され(パルス幅変調)、出力電圧を安定
に保っている。
このような回路構成において、変流器CTIは電流の少
ない変圧器T2の一次側に設けられ、変流器CTIの出
力はダイオードD5.コンデンサC3により整流平滑さ
れ、演算増幅器OPIの十入力端子に入力される。演算
増幅器OPIの一入力端子には基準電圧が入力され、十
入力端子には変流器CT1の出力電圧が入力される。演
算増幅器OPIは、変流器CTIの出力電圧と基準電圧
の差を増幅する。
ない変圧器T2の一次側に設けられ、変流器CTIの出
力はダイオードD5.コンデンサC3により整流平滑さ
れ、演算増幅器OPIの十入力端子に入力される。演算
増幅器OPIの一入力端子には基準電圧が入力され、十
入力端子には変流器CT1の出力電圧が入力される。演
算増幅器OPIは、変流器CTIの出力電圧と基準電圧
の差を増幅する。
演算増幅器OPIの出力は、比較器COMPIの一入力
端子に入力される。比較器COMPIの十入力端子には
、パルス幅変調に使用される三角波が入力される。比較
器COMPIの出力はドライブ回路2のトランジスタQ
7のコレクタに接続され、これにより、過電流保護回路
3は定電流制御を行っている。
端子に入力される。比較器COMPIの十入力端子には
、パルス幅変調に使用される三角波が入力される。比較
器COMPIの出力はドライブ回路2のトランジスタQ
7のコレクタに接続され、これにより、過電流保護回路
3は定電流制御を行っている。
現在のように海外対応を考慮して電源の入力電圧の範囲
を例えば250ないし340ボルトと広げた場合、電源
は定電力負荷であるため、入力端子が高いと1次側を流
れる電流は少なく、入力端子が低いと1次側を流れる電
流が多くなる。このような場合、従来の過電流保護回路
では出力電流が等しくても、入力電圧が高いと変流器C
TIの二次側電圧が低く、入力電圧が低いと変流器CT
Iの二次側電圧が高くなるため、出力電圧−出力電流の
特性が第5図のようになり、過電流垂下点が大きく変動
してしまう。このように過電流垂下点が変動すると、最
悪の場合には負荷を破壊する恐れがあり、問題となる。
を例えば250ないし340ボルトと広げた場合、電源
は定電力負荷であるため、入力端子が高いと1次側を流
れる電流は少なく、入力端子が低いと1次側を流れる電
流が多くなる。このような場合、従来の過電流保護回路
では出力電流が等しくても、入力電圧が高いと変流器C
TIの二次側電圧が低く、入力電圧が低いと変流器CT
Iの二次側電圧が高くなるため、出力電圧−出力電流の
特性が第5図のようになり、過電流垂下点が大きく変動
してしまう。このように過電流垂下点が変動すると、最
悪の場合には負荷を破壊する恐れがあり、問題となる。
本発明は、この点に鑑みて創作されたものであって、D
C−DCコンバータにおける入力端子の変動に依存する
過電流垂下点の変動を小さく出来るようになった過電流
垂下点制御方式を提供することを目的としている。
C−DCコンバータにおける入力端子の変動に依存する
過電流垂下点の変動を小さく出来るようになった過電流
垂下点制御方式を提供することを目的としている。
第1図は本発明の原理説明図である。第1図に示すよう
に、本発明のDC−DCコンバータにおける過電流垂下
点制御方式は、 変圧器と、 該変圧器の一次側電流をオン/オフするスイッチング手
段と、 該変圧器の一次側電流を検出する電流検出手段と、 該電流検出手段によって検出された電流値と基準値とを
比較し、前者が後者より大である場合にはオン時間が短
くなるように上記スイッチング手段を制御する制御手段
と を具備するDC−DCコンバータにおける過電流垂下点
制御方式であって、 上記変圧器の入力端子の高低を調べる電圧検出手段と、 該電圧検出手段によって入力電圧が高いと判定された場
合には上記基準値を低く、低いと判定された場合には上
記基準値を高くする基準値変更手段と を設けた ことを特徴とするものである。
に、本発明のDC−DCコンバータにおける過電流垂下
点制御方式は、 変圧器と、 該変圧器の一次側電流をオン/オフするスイッチング手
段と、 該変圧器の一次側電流を検出する電流検出手段と、 該電流検出手段によって検出された電流値と基準値とを
比較し、前者が後者より大である場合にはオン時間が短
くなるように上記スイッチング手段を制御する制御手段
と を具備するDC−DCコンバータにおける過電流垂下点
制御方式であって、 上記変圧器の入力端子の高低を調べる電圧検出手段と、 該電圧検出手段によって入力電圧が高いと判定された場
合には上記基準値を低く、低いと判定された場合には上
記基準値を高くする基準値変更手段と を設けた ことを特徴とするものである。
電流検出手段は、変圧器の一次側電流を検出する。制御
手段は、電流検出手段によって検出された一次側電流と
基準値変更手段によって生成された基準値とを比較し、
−次側電流が基準値より大である場合には、スイッチン
グ手段のオン時間を短くする。電圧検出手段は、入力電
圧が所定値より高いか低いかを検出するものである。基
準値変更手段は、入力電圧が高い場合には基準値を低く
設定し、そうでない場合には基準値を高く設定する。
手段は、電流検出手段によって検出された一次側電流と
基準値変更手段によって生成された基準値とを比較し、
−次側電流が基準値より大である場合には、スイッチン
グ手段のオン時間を短くする。電圧検出手段は、入力電
圧が所定値より高いか低いかを検出するものである。基
準値変更手段は、入力電圧が高い場合には基準値を低く
設定し、そうでない場合には基準値を高く設定する。
第2図は本発明の1実施例のブロック図である。
同図において、R12ないしR16は抵抗、ZDは定電
圧ダイオード、COMP2は比較器、PIIはホト・カ
プラをそれぞれ示している。なお、第3図と同一符号は
同一物を示している。
圧ダイオード、COMP2は比較器、PIIはホト・カ
プラをそれぞれ示している。なお、第3図と同一符号は
同一物を示している。
入力端子に印加される電圧は抵抗R14,R15により
分圧され、この分圧された電圧は比較器COMP2の十
入力端子に印加される。定電圧ダイオードZDは基準電
圧源として使用され、基準電圧は比較器COMP2の一
入力端子に印加される。比較器COMP2の十入力端子
の電圧が一入力端子の電圧よりも大きい場合には比較器
COMP2の出力は高レベルになり、そうでない場合に
は比較器COMP2の出力は低レベルになる。比較器C
OMPIの出力が高レベルになると、ホト・カブラpH
の発光素子が発光する。
分圧され、この分圧された電圧は比較器COMP2の十
入力端子に印加される。定電圧ダイオードZDは基準電
圧源として使用され、基準電圧は比較器COMP2の一
入力端子に印加される。比較器COMP2の十入力端子
の電圧が一入力端子の電圧よりも大きい場合には比較器
COMP2の出力は高レベルになり、そうでない場合に
は比較器COMP2の出力は低レベルになる。比較器C
OMPIの出力が高レベルになると、ホト・カブラpH
の発光素子が発光する。
ホト・カブラPIIの発光素子が発光すると、ホト・カ
プラpHの受光素子がオンし、抵抗R12が抵抗R6に
並列接続され、演算増幅器OPIの一入力端子に印加さ
れる基準電圧が低下する。
プラpHの受光素子がオンし、抵抗R12が抵抗R6に
並列接続され、演算増幅器OPIの一入力端子に印加さ
れる基準電圧が低下する。
本発明の詳細な説明する。入力電圧が成るレベルより低
い場合は比較器COMP2の出力電圧は低しベルとなり
、ホト・カプラPIIはオフされ、従来と同様の過電流
保護回路として動作する。
い場合は比較器COMP2の出力電圧は低しベルとなり
、ホト・カプラPIIはオフされ、従来と同様の過電流
保護回路として動作する。
入力電圧が成るレベルより高くなると、比較器COMP
2の出力電圧は高レベルとなり、ホト・カプラPIIが
オンされ、演算増幅器OPIの一入力端子に抵抗R16
が並列に接続された状態になり、演算増幅器OPIの出
力電圧が高くなるため、過電流垂下点が下降する。
2の出力電圧は高レベルとなり、ホト・カプラPIIが
オンされ、演算増幅器OPIの一入力端子に抵抗R16
が並列に接続された状態になり、演算増幅器OPIの出
力電圧が高くなるため、過電流垂下点が下降する。
本発明による出力電圧−出力電流の特性を第4図に示す
。第4図に示すように、本発明によれば、従来方式に比
べて過電流垂下点のずれを約半分ぐらいにすることが可
能である。また、第2図の実施例では、入力電圧の監視
を1個の比較器で行っているが、比較器を複数個用いる
ことにより過電流垂下点のずれをもっと少なくすること
が可能である。
。第4図に示すように、本発明によれば、従来方式に比
べて過電流垂下点のずれを約半分ぐらいにすることが可
能である。また、第2図の実施例では、入力電圧の監視
を1個の比較器で行っているが、比較器を複数個用いる
ことにより過電流垂下点のずれをもっと少なくすること
が可能である。
の1実施例のブロック図、第3図はDC−DCコンバー
タにおける従来の過電流垂下制御を説明する図、第4図
は本発明による出力電圧−出力電流の特性を示す図、第
5図は従来の出力電圧−出力電流の特性を示す図である
。
タにおける従来の過電流垂下制御を説明する図、第4図
は本発明による出力電圧−出力電流の特性を示す図、第
5図は従来の出力電圧−出力電流の特性を示す図である
。
1・・・補助電源、2・・・ドライブ回路、3・・・過
電流保護回路、4・・・制御回路、T1とT2・・・変
圧器、CTI・・・変流器、COMPIとCOMP2・
・・比較器、OPI・・・演算増幅器、QlないしQ7
・・・トランジスタ、DIないしD4・・・ダイオード
、Ll・・・チョーク・コイル、CIないしC4・・・
コンデンサ、R1ないしRi6・・・抵抗、RV・・・
可変抵抗、ZD・・・定電圧ダイオード、PII・・・
ホト・カプラ。
電流保護回路、4・・・制御回路、T1とT2・・・変
圧器、CTI・・・変流器、COMPIとCOMP2・
・・比較器、OPI・・・演算増幅器、QlないしQ7
・・・トランジスタ、DIないしD4・・・ダイオード
、Ll・・・チョーク・コイル、CIないしC4・・・
コンデンサ、R1ないしRi6・・・抵抗、RV・・・
可変抵抗、ZD・・・定電圧ダイオード、PII・・・
ホト・カプラ。
Claims (1)
- 【特許請求の範囲】 変圧器と、 該変圧器の一次側電流をオン/オフするスイッチング手
段と、 該変圧器の一次側電流を検出する電流検出手段と、 該電流検出手段によって検出された電流値と基準値とを
比較し、前者が後者より大である場合にはオン時間が短
くなるように上記スイッチング手段を制御する制御手段
と を具備するDC−DCコンバータにおける過電流垂下点
制御方式であって、 上記変圧器の入力電圧の高低を調べる電圧検出手段と、 該電圧検出手段によって入力電圧が高いと判定された場
合には上記基準値を低く、低いと判定された場合には上
記基準値を高くする基準値変更手段と を設けた ことを特徴とする過電流垂下点制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5147590A JPH03253260A (ja) | 1990-03-02 | 1990-03-02 | 過電流垂下点制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5147590A JPH03253260A (ja) | 1990-03-02 | 1990-03-02 | 過電流垂下点制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03253260A true JPH03253260A (ja) | 1991-11-12 |
Family
ID=12887979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5147590A Pending JPH03253260A (ja) | 1990-03-02 | 1990-03-02 | 過電流垂下点制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03253260A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008054475A (ja) * | 2006-08-28 | 2008-03-06 | Murata Mfg Co Ltd | 非安定絶縁型dc−dcコンバータおよび電源装置 |
EP2015431A2 (en) | 2007-07-13 | 2009-01-14 | Denso Corporation | Power supply voltage booster |
CN103219885A (zh) * | 2012-01-20 | 2013-07-24 | 百富(澳门离岸商业服务)有限公司 | Dc至dc转换器 |
CN104734539A (zh) * | 2013-12-20 | 2015-06-24 | Ls产电株式会社 | 同步整流设备的驱动装置 |
US9178433B2 (en) | 2013-05-15 | 2015-11-03 | Bel Fuse (Macao Commercial Offshore) Limited | Droop current sharing power converter with controlled transitions between regulation set points |
-
1990
- 1990-03-02 JP JP5147590A patent/JPH03253260A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008054475A (ja) * | 2006-08-28 | 2008-03-06 | Murata Mfg Co Ltd | 非安定絶縁型dc−dcコンバータおよび電源装置 |
EP2015431A2 (en) | 2007-07-13 | 2009-01-14 | Denso Corporation | Power supply voltage booster |
EP2015431A3 (en) * | 2007-07-13 | 2012-05-09 | Denso Corporation | Power supply voltage booster |
CN103219885A (zh) * | 2012-01-20 | 2013-07-24 | 百富(澳门离岸商业服务)有限公司 | Dc至dc转换器 |
US9178433B2 (en) | 2013-05-15 | 2015-11-03 | Bel Fuse (Macao Commercial Offshore) Limited | Droop current sharing power converter with controlled transitions between regulation set points |
CN104734539A (zh) * | 2013-12-20 | 2015-06-24 | Ls产电株式会社 | 同步整流设备的驱动装置 |
JP2015122937A (ja) * | 2013-12-20 | 2015-07-02 | エルエス産電株式会社Lsis Co.,Ltd. | 同期整流器の駆動装置 |
US9413265B2 (en) | 2013-12-20 | 2016-08-09 | Lsis Co., Ltd. | Driving device of synchronous rectification apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4680688A (en) | DC/DC converter | |
US6828762B2 (en) | Inductor current sensing in isolated switching regulators and related methods | |
US4293902A (en) | Transformerless fast current limiter with symetry correction for a switched-mode power supply | |
JPH03253260A (ja) | 過電流垂下点制御方式 | |
JP3561876B2 (ja) | 出力電圧可変電源装置 | |
US20040169977A1 (en) | Overcurrent protection switched mode power supply | |
JPS5932990B2 (ja) | スイッチング・レギュレ−タ | |
TW202011673A (zh) | 諧振電力轉換器及用於控制其之方法與積體電路控制器 | |
JP3391201B2 (ja) | Dc−dcコンバータ | |
JPH08126313A (ja) | スイッチング電源 | |
JP3171068B2 (ja) | スイッチング電源 | |
JPH05344712A (ja) | スイッチング電源の過負荷保護回路 | |
JP2001145338A (ja) | スイッチング電源装置 | |
JP2001178123A (ja) | 直流安定化電源装置 | |
KR940006978Y1 (ko) | 펄스폭 제어 스위칭 모드 전원장치의 과전류 보호회로 | |
JP2004215394A (ja) | スイッチング電源装置 | |
JP3543287B2 (ja) | 電源回路 | |
JPH0654525A (ja) | Dc/dcコンバータ | |
JPS614416A (ja) | スイツチング電源装置のための過電流検出回路 | |
JPS631028B2 (ja) | ||
JPH0537664Y2 (ja) | ||
JPH09172772A (ja) | 出力電圧垂下特性を有する電源装置 | |
JPH03851Y2 (ja) | ||
JP2000078839A (ja) | スイッチング・レギュレータ | |
JPH0353597Y2 (ja) |