JPS61277374A - スイツチングレギユレ−タの電流制限回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はスイッチングレギュレータの電流制限回路に関
する。

（従来の技術） スイッチングレギュレータは入力にて整流された直流電
圧をトランスにてスイッチング素子でスイッチングし、
上記トランスの出力を直流化し出力すると共にその出力
電圧に応じて上記スイッチング素子の導通時間を制御し
て出力電圧を安定化している。よって入力直流電圧が上
がれば、その導通時間は狭くなり、入力直流電圧が下が
れば導通時間は広がって出力電圧を一定に保つように導
通時間が変化する。

しかしながら、入力直流電圧をしだいに下げていくと、
出力電圧を一定に保とうとする為、導通時間がしだいに
広がっていき、１石式フォワードコンバータなどではオ
ン時間がＯＦＦ時間より長くなり、磁気飽和を起こした
り、プッシュプル方式などでは交互にスイッチングして
いる２つのスイッチング素子が同時にオンしていまいス
イッチング素子が破損してしまう。これを避ける為に、
従来のスイッチングレギュレータでは入力電圧がある電
圧まで下ったら、スイッチングの導通時間にリミットを
設は導通時間を制限している。これを通常プツトタイム
とよんでいる。

（発明が解決しようとする問題点） 入力電圧が下げていくと、デッドタイムにて制限された
。導通パルス幅が最大に広がった状態に入力電圧が下っ
ていく。

この場合スイッチング素子であるトランジスタは導通パ
ルス幅が最大である為ベース電流も最大に流れトランジ
スタのストレージタイムが増加し、たとえば、デッドタ
イムを４μｓに制限しようとしてもトランジスタのスト
レージタイムが３μｓあ九ば、実際には１μｓのデッド
タイムとなってしまい、使用するトランジスタのバラツ
キによりこのデッドタイムは一定にならない。よって通
常の少々長めのデッドタイムを設け、トランスの飽和や
、交互ドライブしている２つのトランジスタの同時オン
を防いでいるが、確実な方法とは言えず、また、デッド
タイムを太くとるとトランスの利用率も悪くなる等の欠
点がある。

（問題点を解決するための手段） 本発明は、入力電圧を下げていた場合に、ある入力電圧
にて、過電流検出回路の基準電圧を下げることにより強
制的に１次側電流を減少させ、ストレージタイムを短く
すると共にスイッチングトランジスタの導通パルス幅を
縮め、逆にデッドタイムを広げる作用をする。

（実　施　例） 第１図は本発明を応用したスイッチングレギュレータの
一実施例を示し、第２図はそのタイミングチャートであ
る。

入力端子１，２は直流電源に接地され、この直流電源か
らトランス３の１次側に供給される電流がトランジスタ
よりなるスイッチング素子４で断続される。トランジス
タ４がオフの時にはトランス３の１次巻線のエネルギー
がダイオード５．コンデンサ６及び抵抗７よりなる回路
で吸収され。

またコンデンサ８は安定化用コンデンサとして作用する
。トランス３の出力はダイオード９，１０、コイル１１
及びコンデンサ１２により整流平滑されて直流化され、
出力端子１３．１４より負荷に供給される。該差動増幅
器１５は出力端子１３．１４間の出力電圧と基準電圧発
生回路１６からの基準電圧との誤差を検知して増幅し、
その出力電圧をダイオード１７を介して比較部１８に出
力する。比較部１８は三角波発生器１９からの三角波Ａ
とダイオード１７（又は２０）からの入力電圧Ｂとを比
較して三角波Ａが入力電圧Ｂより大きくなった時にパル
スＣを出力し、このパルスＣによりトランジスタ４がオ
ンして出力端子１３．　Ｌ４間の出力電圧が安定化され
る。またトランス３の１次側をトランジスタ４を介して
流れる電流がカレントトランス２１により検出され、こ
の出力が整流回路２２により整流平滑される。誤差増幅
器２３は、整流回路２２の出力電圧が基準電圧発生回路
２４からの基準電圧より大きい時にその誤差（差分）を
検知して増幅しダイオード２０を介して比較部１８に出
力する。したがって誤差増幅器２３の出力信号により比
較部１８の出力パルス幅が減少してトランジスタ４の導
通時間が減少する。トランジスタ４を通してトランス３
０１次側を流れる電流は基準電圧発生回路２４による基
準電圧に応じた値に制限される。基準電圧発生回路２４
は通常は一定の基準電圧を出力している。いま、入力端
子１゜２間に入力電圧が低減してデッドタイムが設定時
間付近になる時にはそれを検知して基準電圧を下げるこ
とによって１次側トランジスタに流れる電流を強制的に
減少させ、デッドタイムを増加させてトランス３の磁気
飽和を防止する。補助電源２５は入力端子１．２間の入
力電圧より一定の電圧を作って各部１５．１６．１ｇ、
　１９．２３．２４に供給する。

第３図は上記誤差増幅器２３．基準電圧発生回路２４を
具体的に示す。

抵抗２６及びツェナーダイオード２７で基準電圧を構成
し、入力端子３４．３５間の入力電圧例えば１５Ｖより
５ｖを作る。抵抗２８〜３０．ソフトスタト用コンデン
サ３１．ダイオード３２及びツェナーダイオード３３は
基準電圧発生回路２４を構成し、抵抗２８．２９は抵抗
２６及びツェナーダイオード２７からの基準電圧をさら
に分圧して２．５ｖの基準電圧を作り誤差増幅器２３に
加える。ツェナーダイオード３３のツェナー電圧はＩＯ
Ｖであり、通常は入力端子３４．３５間の１５Ｖの入力
電圧によりツェナーダイオード３３と抵抗３０とで５ｖ
の電圧を生ずる。この電圧は２．５Ｖの基準電圧より高
いからダイオード３２がオフになる。いま入力電圧１，
２間の電圧が下がりはじめると、補助電源２５の出力も
さがり入力３４．３５の電圧がＩＯＶ以下に低減すると
、ツェナーダイオード３３がオフになり、抵抗３０がダ
イオード３２を介して抵抗２９に並列に接続されること
により抵抗２９の抵抗値が下がり、よって基準電圧が低
下してトランジスタのＯＮ時間を減少させることにより
デッドタイムが増加する。

なお本発明は上記実施例に限定されるものではなく、フ
ォワードコンバータ方式、プッシュプル方式、ハーフブ
リッジ方式、フルブリッジ方式等のスイッチングレギュ
レータに同様に適用してデッドタイムがぎりぎりの状態
で運転を続けることによる前項の問題点を解消すること
ができる。

（発明の効果） 以上のように本発明によればスイッチングレギュレータ
において入力電圧の低減時にデッドタイムを増加させる
ので、デッドタイムがぎりぎりの状態で運転を続けるこ
とがなくなり、トランスが偏磁で機能しなくなる。また
は、プッシュプル方式等では交互スイッチングするトラ
ンジスタの同時ＯＮ等の不具合を解消することができる
。

【図面の簡単な説明】

第１図は本発明を応用したスイッチングレギュレータの
一実施例を示す回路図、第２図は同実施例のタイミング
チャート、第３図は同実施例の一部を具体的に示す回路
図である。 ３・・・・トランス、４・・・・スイッチング素子、９
〜１２・・・・直流化手段、１５．２３・・・・誤差増
幅器、１６゜２４・・・・基準電圧発生回路、１８・・
・・比較部、１９・・・・三角波発生器、２１・・・・
カレントトランス、２８〜３０・・・・抵抗、３２・・
・・ダイオード、３３・・・・ツェナーダイオード。 側２図 口 邦づ図

Claims (1)

【特許請求の範囲】
1. 直流電源からの入力が供給されるトランスと、このトラ
   ンスへの電流を断続するスイッチング素子と、上記トラ
   ンスの出力を直流化して出力する手段と、この手段の出
   力電圧に応じて上記スイッチング素子を制御して出力電
   圧を安定化する制御手段とを有するスイッチングレギュ
   レータにおいて、上記スイッチング素子の導通時間を所
   定の時間以下に制限する手段と、上記直流電源による入
   力電圧の低減を検知して過電流検出回路の基準電圧を下
   げることにより強制的に１次側電流を減少させ、上記所
   定の時間を減少させる手段とを具備したスイッチングレ
   ギュレータの電流制限回路。