KR100303450B1

KR100303450B1 - 역률보정제어기

Info

Publication number: KR100303450B1
Application number: KR1019980019756A
Authority: KR
Inventors: 최낙춘; 장경희; 서맹호
Original assignee: 김덕중; 페어차일드코리아반도체 주식회사
Priority date: 1998-05-29
Filing date: 1998-05-29
Publication date: 2001-11-30
Also published as: JP3260338B2; JP2000139079A; US6175218B1; KR19990086653A

Abstract

본 발명의 역률 보정 제어기는 부스트 컨버터, 에러 증폭부, 연산부, 스위칭 구동부로 이루어진다. 에러 증폭부는 부스트 컨버터의 출력 전압의 에러 전압을 소정 기준전압으로 감산한다. 연산부는 컨버터부의 입력 전원에 비례하는 제1, 제2 입력 전압과 에러 증폭부의 출력 전압을 입력으로 하며, 제1 입력 전압과 에러 증폭부의 출력 전압에는 비례하고 제2 입력 전압에는 역비례하는 전압을 출력한다. 스위칭 구동부는 부스트 컨버터의 스위칭 소자에 흐르는 전류를 감지한 전압과 연산부의 출력 전압이 같아지는 경우 상기 스위칭 소자를 오프시키며, 부스터 컨버터의 코일의 영점전류를 감지한 경우 상기 스위칭 소자를 온 시킨다.

Description

역률 보정 제어기

본 발명은 역률 보정(Power Factor Correction; 이하 'PFC'라 함)제어기에 관한 것으로서, 특히 부스트 컨버터를 이용한 경계 모드(boundary mode) PFC 제어기에 관한 것이다.

도1은 부스트 컨버터를 이용한 종래의 경계 모드 PFC 제어기를 나타내는 도면이다.

도1에 도시한 바와 같이, 종래의 경계 모드 PFC 제어기는 부스트 컨버터부(10), 스위칭 제어부(20)로 이루어진다.

도1에서, 부스트 컨버터부(10)는 입력 교류 전원(AC)을 정류하여 전원 전압(Vs)을 출력하며, 정류된 전원 전압(Vs)을 스위칭 소자(MOSFET)의 동작에 따라 부하로 소정 전압(Vout)을 출력한다.

스위칭 제어부(20)는 상기 부스트 컨버터부(10)의 스위칭 소자를 제어하기 위한 것으로서, 입력 전원의 변동이나 출력 전압의 변동이 있는 경우 이를 감지하여 상기 스위칭 소자를 제어함으로써, 부스트 컨버터의 출력 전압을 소정 값으로 레귤레이션시킨다.

도1에서, 예컨대 입력 전원이 증가하였다고 가정하면, 전압 Vs를 분배 저항(R3, R4)으로 분배한 전압인 Vm1은 증가하고, 이에 따라 곱셈기(23)의 출력 전압 Vmo도 따라 증가하게 된다. 그러면, 비교기(24)에 입력되는 두 전압 Vmo, Vcs가 같아지는 시점이 지연되며, 이에 따라 스위칭 소자의 온 구간은 증가하게 된다. 따라서, 부스트 컨버터부(10)의 출력 전압 Vout은 증가한다.

한편, 부스트 컨버터부(20)의 출력 전압 Vout이 증가하는 경우에는 에러 증폭기(21)의 출력 전압(Vm2)이 감소하게 되며, 이에 따라 가감기(23)의 출력 전압인 Vm2-Vref은 감소하게 된다. 따라서, 곱셈기의 출력 전압 Vmo는 감소하게 된다.

이와 같이 경계 모드 PFC 제어기에 의하면, 입력 전원이 상승하는 경우 순간적으로 곱셈기의 출력 전압 Vmo은 증가하지만, 부스트 컨버터부(10)의 출력 전압의 상승에 의해 곱셈기(23)에 입력되는 가감기의 출력 전압(Vm2-Vref)이 감소하게 되어 곱셈기의 출력 전압 Vmo은 감소하게 된다. 따라서, 곱셈기의 출력 전압(Vmo)은 입력 전압의 상승에 관계없이 일정하게 되며 이에 따라 부스트 컨버터부(10)의 출력 전압(Vout)은 레귤레이션된다.

즉, 도2에 도시한 바와 같이 입력 전원이 상승하여 전압 Vm1이 전압 Vm1'로 상승하면, 에러 증폭기(21)의 출력 전압은 Vm2에서 Vm2'로 하강하게 되어 결국 곱셈기의 출력 전압 Vmo은 일정하게 유지된다.

그러나, 종래의 경계 모드 PFC 제어기에 의하면, 입력 전압이 일정 전압 이상으로 크게 상승하는 경우에는 에러 증폭기의 출력 전압(Vm2)이 기준 전압(Vref)보다 작게 되어 출력 전압을 더 이상 레귤레이션할 수 없게 된다는 문제점이 있다. 즉, 종래의 경계 모드 PFC 제어기에 의하면 입력 전압의 변동 범위가 기준 전압(Vref)에 따라 제한을 받게 된다는 문제점이 있게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 입력 전압의 변동 범위에 거의 제한을 받지 않는 경계 모드 PFC 제어기를 제공하기 위한 것이다.

도1은 종래의 경계 모드 역률 보정제어기를 나타내는 회로도이다.

도2는 도1에서 입력 전원이 변동한 경우의 파형을 나타내는 도면이다.

도3은 본 발명의 실시예에 따른 경계 모드 역률 보정제어기를 나타내는 도면이다.

도4는 도3의 동작을 설명하기 위한 파형도이다.

도5는 도3에서 입력 전원이 변동한 경우의 파형을 나타내는 도면이다.

도6은 도3의 연산부 및 가감기의 상세회로를 나타내는 도면이다.

이와 같은 목적을 달성하기 위한 본 발명에 따른 역률 보정 제어기는

컨버터부, 에러 증폭부, 연산부, 비교기, 영점 전류 감지부, 스위칭 구동부로 이루어진다.

컨버터부는 입력 전원에 1차 코일이 연결되는 트랜스포머와 상기 1차 코일에 흐르는 전류를 제어하는 스위칭 소자와, 상기 1차 코일의 출력 전압을 정류화하여 부하로 공급하는 제1 다이오드 및 제1 커패시터를 포함한다.

여기서, 제1 다이오드, 제1 커패시터와 스위칭 소자는 부스트 컨버터를 형성하는 것이 바람직하며, 상기 스위칭 소자는 MOSFET(metal oxide semiconductor field effect transistor)인 것이 바람직하다. 또한 상기 컨버터부는 트랜스포머의 2차 코일의 일단에 연결된 제2 다이오드와, 상기 제2 다이오드와 접지점 사이에 직렬로 연결된 제1 저항과 제2 커패시터를 더 포함하는 것이 바람직하다.

에러 증폭부는 컨버터부의 출력 전압에 비례하는 전압과 제1 기준 전압과의 차를 증폭하기 위한 에러증폭기와, 상기 에러증폭기의 출력을 제2 기준전압으로 감산하기 위한 가감기를 포함한다. 여기서, 제1 기준전압과 제2 기준전압은 동일한 전압인 것이 바람직하다.

연산부는 컨버터부의 입력 전원에 비례하는 제1, 제2 입력 전압과 상기 가감기의 출력 전압을 입력으로 하며 상기 제1 입력 전압과 상기 가감기의 출력 전압에는 비례하고 상기 제2 입력 전압에는 역비례하는 전압을 출력한다. 여기서, 상기 제1 입력 전압은 상기 컨버터부의 입력 전원을 제2 및 제3 저항으로 분배한 전압이고, 상기 제2 입력 전압은 상기 제2 커패시터에 충전된 전압을 소정의 값으로 나눈 전압인 것이 바람직하다.

비교기는 상기 스위칭 소자에 흐르는 전류를 감지한 전압과 상기 연산부의 출력전압을 비교하며, 영점 전류 감지부는 상기 트랜스포머의 2차 코일의 영점 전류를 감지한다.

여기서, 영점 전류 감지부는 상기 트랜스포머의 2차 코일의 역기전력 전압과 제3 기준전압을 비교하여 상기 코일의 영점 전류를 감지하는 영점 전류 감지기를 포함하는 것이 바람직하며, 또한 상기 트랜스포머의 2차 코일의 역기전력 전압을 클램핑하기 위한 클램프 회로를 더 포함하는 것이 바람직하다.

스위칭 구동부는 상기 연산부의 출력 전압과 상기 스위칭 소자에 흐르는 전류를 감지한 전압이 같아지는 경우에 상기 스위칭 소자를 오프시키며, 상기 트랜스포머의 2차 코일의 영점전류를 감지한 경우 상기 스위칭 소자를 온시킨다.

여기서, 상기 스위칭 구동부는 상기 비교기의 출력 전압이 리셋 단자에 입력되고 상기 영점 전류 감지기의 반전 출력 전압이 세트 단자에 입력되는 R-S 래치회로와, 상기 영점 전류 감지기의 출력 전압과 상기 R-S 래치회로의 출력 전압이 입력되는 노어 게이트와, 상기 노어 게이트의 출력에 따라 상기 스위칭 소자를 온, 오프시키는 구동회로를 포함하는 것이 바람직하다.

이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.

도3은 본 발명의 실시예에 따른 경계 모드 PFC 제어기를 나타내는 도면이다.

도3에 도시한 바와 같이, 본 발명의 실시예에 따른 경계 모드 PFC 제어기는 부스트 컨버터부(100), 에러 증폭부(200), 연산부(300), 비교기(400), 영점 전류 검출부(500), 스위칭 구동부(600)로 이루어진다.

부스트 컨버터부(100)는 입력 교류 전압(AC)의 전자파 간섭을 제거하기 위한 EMI(electro-magnetic interface)필터(110), 입력 교류 전압(AC)을 정류하여 전원 전압(Vs)을 출력하는 정류기(120), 트랜스포머(T), 다이오드(D1, D2), 커패시터(C0, C1), 저항(R1, R2, Rs, Rdet)과 스위칭 모스 FET(field effect transistor)(130)으로 이루어진다. 여기서, 트랜스포머(T)의 1차 코일(L1), 다이오드(D2), 커패시터(C0), 스위칭 모스 FET(130)는 부스트 컨버터를 이룬다.

트랜스포머(T)의 2차 코일의 중점 부근은 접지 되어 있으며, 2차 코일의 한쪽 단은 저항(Rdet)에 연결되며, 2차 코일의 다른 쪽 단은 다이오드(D1)를 통해 저항 R2에 연결된다. 저항 R2는 저항 R1과 커패시터(C1) 사이의 접점에 연결된다.

스위칭 모스 FET(130)의 소스는 저항 Rs를 통해 접지점에 연결되며, 스위칭 모스 FET의 소스와 저항 Rs 사이의 접점은 비교기(400)의 반전입력단자에 연결된다.

에러 증폭부(200)는 상기 부스트 컨버터부(100)의 출력 전압(Vout)을 분배한 전압(Vf)을 반전입력단자로 하고 기준전압을 비반전입력단자로 하는 에러 증폭기(210)와, 에러 증폭기(210)의 출력 전압(Vm2)을 상기 기준 전압(Vref)으로 감산하기 위한 가감기(220)로 이루어진다.

연산부(300)는 가감기(220)의 출력 전압(Vm2-Vref)과 상기 입력 전원Vs를 분배한 전압인 Vm1과 전압 Vcon을 입력으로 하고, 수학식 1로부터 구해지는 Vmo 값을 출력으로 한다.

여기서, Vcon은 저항 R2와 커패시터 C1 사이의 접점의 전압(Vcc) 즉 커패시터 C1에 정류되는 전압을 소정 상수 n으로 나눈 값이다.

또한, 커패시터 C1에 정류되는 전압 Vcc는 수학식2로 구해진다.

여기서 n1, n2는 각각 1차 코일과 2차 코일의 권선 수를 나타내며,

|Vs|

는 Vs의 평균 제곱근(root mean square; rms)을 나타낸다.

비교기(400)는 상기 연산부(300)의 출력 전압(Vmo)을 비반전 단자에 입력시키고, 스위칭 모스 FET(130)에 흐르는 전류를 감지한 전압(Vcs)을 반전 입력단자로 하여 비교한 후, 전압 Vcso를 출력한다.

영점 전류 검출부(500)는 트랜스포머의 2차 코일에 연결되는 감지 저항 Rdet에 검출되는 감지 전압 Vdet을 클램핑하기 위한 클램프 회로(510)와, 클램핑된 상기 전압을 비반전 입력 단자로 하고, 비교 전압V2를 반전 입력 단자로 하는 영점 전류 감지기(520)로 이루어진다.

스위칭 구동부(600)는 영점 전류 감지기(520)의 출력 전압의 반전 신호와 비교기(400)의 출력 전압 Vcso을 각각 세트(S), 리셋(R)신호로 하는 R-S 래치(610)와, 상기 R-S 래치(260)의 출력 신호와 전류 감지기의 출력 전압을 입력으로 하는 노어 게이트(620)와 상기 노어 게이트의 출력 신호에 따라 상기 스위칭 모스 FET(130)를 온, 오프시키는 구동부(630)로 이루어진다.

이하에서는 도3 및 도4를 참조하여, 본 발명의 실시예에 따른 경계 모드 PFC 회로의 동작을 설명한다.

비교기(400)는 전압 Vcs와 전압 Vmo를 비교하여, 전압 Vcs가 전압 Vmo 보다 커지는 시점에서 펄스 신호를 출력한다. 이 펄스 신호는 R-S 래치를 리셋시켜 스위칭 모스 FET(130)를 오프시킨다. 따라서, 스위칭 모스 FET은 전압 Vmo와 전압 Vcs가 같아지는 시점에서 오프로 된다.

연산부(300)의 출력 전압 Vmo는 수학식1로부터 알 수 있듯이 입력 전압 Vs의 분배 전압인 전압 Vm1에 비례한다. 따라서, 전압 Vmo의 파형은 전원 전압 Vs와 동일 위상의 파형이 된다.

스위칭 모스 FET이 온으로 되면 트랜스포머의 1차 코일(L1)에 흐르는 전류는 거의 선형적으로 증가하며, 이에 따라 감지 전압 Vcs도 도4에 도시한 바와 같이 거의 선형적으로 증가한다. 감지 전압 Vcs이 증가하여 전압 Vmo과 같아지면, 비교기(400)는 펄스 전압을 출력하게 된다. 따라서, R-S 래치는 리셋되어 구동부(630)의 출력 전압 Va는 로우상태로 되며, 이에 따라 스위칭 모스 FET(130)은 오프로 된다.

스위칭 모스 FET(130)가 오프로 되면 트랜스포머의 1차 코일에는 역기전력이 유기되므로 전압 Vdet는 양의 전압을 갖게 된다. 도3에 도시한 바와 같이, 스위칭 모스 FET가 오프로 되면, 1차 코일에 흐르는 전류는 거의 선형적으로 감소하여 결국 흐르는 전류가 거의 없게 된다. 전류가 흐르지 않는 시점(영점 전류 시점)에서는 전압 Vdet은 거의 0으로 되며, 이에 따라 영점 전류 감지기(520)는 하이 전압을 출력하게 된다. 이 전압은 R-S 래치의 세트 단자에 입력되므로 R-S 래치는 세트되며, 이에 따라 구동부(630)의 출력 전압(Va)은 하이 상태로 된다. 따라서, 스위칭 모스 FET은 다시 온으로 되며, 상기와 같은 과정을 반복한다.

다음에는 입력 전원이 변동한 경우의 본 발명에 따른 동작을 도3 및 도5를 참조하여 설명한다.

입력 전원(Vs)이 상승하였다고 가정하면, 상기 입력 전압(Vs)을 분배 저항(R3, R4)으로 분배한 전압은 Vm1에서 Vm1'로 상승하며, 또한 수학식2로부터 알 수 있듯이 커패시터 C1에 저장된 전압 Vcc도 상승한다. 따라서, Vcon 전압이 Vcon'으로 상승한다.

수학식1로부터 알 수 있듯이, 연산부(300)의 출력 전압 Vm0은 전압 Vm1'에 비례하고 Vcon'에 반비례하므로, 에러 증폭기(210)의 출력 전압(Vm2)의 변동량이 아주 작아도 연산부의 출력 전압(Vmo)을 레귤레이션할 수 있다.

결국, 입력 전압(Vs)의 변동량을 감지하는 전압 Vm1을 피드포워드(feedforward) 역할을 하는 전압 Vcon이 보상하므로, 연산부의 출력 전압을 피드백 제어하는 에러증폭기(210)의 출력 전압(Vm2)의 변동량은 도1의 종래 PFC 제어기에 비해 작아지게 된다. 따라서, 연산부의 동작범위는 거의 제한이 없이 넓은 범위의 입력 전압에 대해 출력 전압(Vout)을 안정하게 레귤레이션할 수 있다.

다음은 본 발명의 실시예에 따른 연산부를 상세히 설명한다.

도6은 도3의 연산부(300) 및 가감기(22)의 상세회로를 나타내는 도면이다.

도6에서, 가감기(220)는 차동쌍(differential pair)을 이루는 pnp 트랜지스터(Q18, Q19), 상기 트랜지스터(Q18, Q19)의 이미터와 전류원(I1) 사이에 각각 연결되는 저항(Ra, Ra), 상기 트랜지스터(Q18, Q19)의 컬렉터에 컬렉터가 각각 연결되며, 전류 미러를 형성하는 npn 트랜지스터(Q20, Q21)로 이루어진다.

트랜지스터(Q18, Q19)의 베이스에는 각각 기준 전압(Vref)과 도3의 에러증폭기(210)의 출력전압(Vm2)이 인가된다.

연산부(300)는 Vcon 입력부(310), 제1 차동증폭부(320), 제2 차동증폭부(330), Vmo 출력부(340)로 이루어진다.

Vcon 입력부(310)는 입력 전원(Vin)에 이미터가 연결된 pnp 트랜지스터(Q2), 상기 트랜지스터(Q2)의 베이스와 컬렉터에 컬렉터가 연결되는 npn 트랜지스터(Q1), 도3의 전압 Vcon이 반전입력단자에 연결되고 상기 트랜지스터(Q1)의 이미터가 비반전입력단자에 연결되고 출력값이 상기 트랜지스터(Q1)의 베이스에 연결되는 OP 앰프(OP), 상기 트랜지스터(Q1)의 이미터와 접지점 사이에 연결되는 저항(Rc)으로 이루어진다.

제1 차동증폭부(320)는 상기 Vcon 입력부(310)의 트랜지스터(Q2)와 전류 미러를 형성하는 pnp 트랜지스터(Q3), 상기 트랜지스터(Q3)의 컬렉터에 베이스와 컬렉터가 연결되는 npn 트랜지스터(Q4, Q5), 트랜지스터(Q4, Q5)의 이미터에 각각 일단이 연결되는 저항(Rb, Rb), 저항(Rb, Rb)의 타단에 각각 이미터가 연결되며 서로 차동쌍을 이루는 pnp 트랜지스터(Q7, Q8), 상기 트랜지스터(Q7, Q8)의 베이스와 전류원(I1)에 이미터가 연결되는 pnp 트랜지스터(Q6, Q9)로 이루어진다. 트랜지스터(Q6, Q9)의 베이스에는 각각 접지 전압과 전압 Vm1이 인가된다.

제2 차동증폭부(330)는 입력 전원(Vin)에 이미터가 공통 연결되며 전류 미러를 형성하는 pnp 트랜지스터(Q10, Q11), 상기 트랜지스터(Q10, Q11)의 컬렉터에 컬렉터가 연결되며 차동쌍을 이루는 npn 트랜지스터(Q12, Q13), 상기 트랜지스터(Q12, Q13)의 이미터에 컬렉터가 연결되는 npn 트랜지스터(Q14), 상기 트랜지스터(Q14)와 미러를 형성하는 npn 트랜지스터(Q15)로 이루어진다.

상기 트랜지스터(Q13, Q12)의 베이스 사이에는 트랜지스터(Q5, Q4)의 이미터 단자 사이의 전압(ΔV)이 인가되며, 상기 트랜지스터(Q15)의 이미터는 상기 가감기(220)의 트랜지스터(Q18, Q20)의 공통 컬렉터에 연결된다.

Vmo 출력부(340)는 입력 전원(Vin)에 이미터가 연결되며 전류 미러를 형성하는 pnp 트랜지스터(Q16, Q17), 트랜지스터(Q17)의 컬렉터와 접지점 사이에 연결되는 저항(Rmo)으로 이루어진다. 상기 트랜지스터(Q16)의 컬렉터와 베이스는 상기 트랜지스터(Q13)의 컬렉터에 연결되며, 상기 트랜지스터(Q17)의 컬렉터와 저항(Rmo) 사이의 접점의 전압(Vmo)은 도3의 비교기(400)의 반전입력단자에 연결된다.

이하에서는 도6의 연산부 및 가감기의 각 트랜지스터에 흐르는 전류 및 전압을 설명한다.

비교기의 반전입력단자에 인가되는 전압(Vmo)은 수학식3과 같다.

Vmo=imo×Rmo

여기서, imo는 트랜지스터(Q17)의 컬렉터에 흐르는 전류이다.

또한, 트랜지스터(Q17)와 전류 미러를 형성하고 있는 트랜지스터(Q16)의 컬렉터에도 전류 imo가 흐른다.

한편, 트랜지스터(Q10, Q11)는 전류 미러를 형성하고 있기 때문에 컬렉터에는 다같이 전류 i10이 흐른다. 따라서, 트랜지스터(Q13)의 컬렉터(또는 이미터)에 는 imo + i10의 전류가 흐르며, 트랜지스터(Q12)의 컬렉터(또는 이미터)에는 i10의 전류가 흐른다.

상기와 같이 트랜지스터(Q13, Q12)를 흐르는 전류가 다른 것은 트랜지스터(Q13, Q12)의 베이스에 인가되는 전압(ΔV)에 차이가 생기기 때문이며, 이 전류의 차(imo)는 수학식4와 같다.

여기서, ism은 트랜지스터(Q14)의 컬렉터에 흐르는 전류이며, 그 값은 트랜지스터(Q12, Q13)의 이미터에 흐르는 전류의 합 즉, i10 + (i10 + imo)과 같다. 또한,

V_T

는 써멀 전압(thermal voltage)이다.

한편, 트랜지스터(Q20, Q21)는 전류 미러를 형성하고 있으며, 트랜지스터(Q19)는 트랜지스터(Q21)와 직렬로 연결되어 있으므로, 트랜지스터(Q19, Q20, Q21)의 컬렉터(또는 이미터)는 다같이 전류 i19가 흐른다. 따라서, 트랜지스터(Q18)의 컬렉터에는 i19 + ism의 전류가 흐른다.

도6의 가감기(220)에서, 키르히호프(Kirchihoff)의 전압 법칙(KVL)에 의해 다음의 수학식5가 성립한다.

Vref+Vbe(Q18)+(i19+ism)×Ra=i19×Ra+Vbe(Q19)+Vm2

여기서, Vbe(Q18), Vbe(Q19)는 각각 트랜지스터(Q18, Q19)의 베이스-이미터 사이의 전압이다.

Vbe(Q18)와 Vbe(Q19)가 같다고 하면, 수학식5로부터 다음의 식이 성립한다.

수학식4와 수학식6으로부터 다음의 수학식7을 구할 수 있다.

한편, 트랜지스터(Q1)의 이미터에는 OP 앰프(OP)의 비반전 입력단자가 연결되어 있으므로, 트랜지스터(Q1)의 컬렉터의 전압은 OP 앰프의 반전입력단자의 전압 즉, Vcon과 같게 된다. 따라서, 트랜지스터 Q1의 이미터(또는 컬렉터)에 흐르는 전류 icon은 다음의 수학식8과 같다.

트랜지스터(Q3)는 트랜지스터(Q2)와 전류 미러를 형성하므로, 트랜지스터(Q3)의 컬렉터에 흐르는 전류도 역시 icon이 된다.

한편, 트랜지스터 Q5와 트랜지스터Q6의 이미터에 흐르는 전류의 차(ix-iy)는 수학식4와 수학식7과 마찬가지 방법으로 다음의 수학식 9로 구해진다.

수학식 8과 수학식9로부터 다음의 수학식 10을 구할 수 있다.

수학식 10을 수학식7에 대입하면, 다음의 수학식 11을 구할 수 있다.

수학식11과 수학식 3으로부터 출력 전압Vmo는 다음의 수학식12를 구할 수 있다.

수학식 12는 이미 설명한 수학식1과 같이, 연산부(300)의 출력 전압 Vmo는 전압 Vm1과 (Vm2-Vref)에는 비례하며, 전압 Vcon과는 역비례한다. 즉, 도3의 K는 이 된다.

이상에서는 설명한 본 발명의 실시예는 하나의 실시예일 뿐 본 발명이 상기한 설명에 한정되는 것은 아니며, 그 외의 다양한 변형이 물론 가능하다.

예컨대, 본 발명의 실시예에서는 부스터 컨버터를 사용하였으나, 그 외의 컨버터(예컨대, 벅(Buck) 컨버터 등)를 사용할 수도 있다. 또한, 본 발명의 실시예에서는 스위치 구동부로서 R-S 래치, 노어 게이트를 사용하였으나 그 외의 논리회로 또는 제어회로를 사용할 수도 있다.

또한, 전압 Vm1과 전압(Vm2-Verf)에는 비례하고 Vcon에는 역비례하는 연산부(300)의 예로서 도6의 회로를 설명하였으나, 그 외의 회로로 구현하는 것도 가능하다. 또한 도6에서는 바이폴라 트랜지스터로서 회로를 구현하였으나 이외에 모스 트랜지스터로 회로를 구현하는 것도 가능한 것은 물론이다.

이상에서 설명한 바와 같이, 본 발명의 실시예에 따르면 입력 전압의 변동량을 감지하는 전압 Vm1을 피드포워드 역할을 하는 전압 Vcon이 보상하므로 연산부의 동작범위는 거의 제한이 없이 넓은 범위의 입력 전압에 대해 출력 전압을 안정하게 레귤레이션할 수 있다.

Claims

입력 전원에 1차 코일이 연결되는 트랜스포머, 상기 1차 코일에 흐르는 전류를 제어하는 스위칭 소자, 상기 1차 코일의 출력 전압을 정류화하여 부하로 공급하는 제1 다이오드 및 제1 커패시터를 가지며, 입력 전류를 제어하여 역률을 개선하는 컨버터부와;

상기 컨버터부의 출력 전압에 비례하는 전압과 제1 기준 전압과의 차를 증폭하기 위한 에러증폭기와, 상기 에러증폭기의 출력을 제2 기준전압으로 감산하기 위한 가감기를 가지는 에러증폭부와;

상기 컨버터부의 입력 전원에 비례하는 제1입력 전압, 상기 컨버터부의 입력 전원에 비례하고 상기 제1 입력 전압을 보상하는 피드 포워드 전압인 제2 입력 전압과 상기 에러증폭부의 출력 전압을 입력으로 하며, 상기 제1 입력 전압과 상기 에러증폭부의 출력 전압에는 비례하고 상기 제2 입력 전압에는 역비례하는 전압을 출력하는 연산부와;

상기 스위칭 소자에 흐르는 전류를 감지한 전압과 상기 연산부의 출력전압을 비교하기 위한 비교기와;

상기 트랜스포머의 2차 코일의 영점 전류를 감지하기 위한 영점 전류 감지부와;

상기 비교기의 출력 전압과 상기 영점 전류 감지부의 출력 값에 따라 상기 스위칭 소자를 온, 오프시키는 스위칭 구동부를 포함하는 역률 보정 제어기.
제1항에서,

상기 제1 다이오드, 상기 제1 커패시터, 상기 스위칭 소자는 부스트 컨버터를 형성하는 역률 보정 제어기.
제2항에서,

상기 스위칭 소자는 MOSFET인 역률 보정 제어기.
제3항에서,

상기 제1 기준전압과 상기 제2 기준전압은 같은 전압인 역률 보정 제어기.
제1항에서,

상기 스위칭 구동부는

상기 연산부의 출력 전압과 상기 스위칭 소자에 흐르는 전류를 감지한 전압이 같아지는 경우에 상기 스위칭 소자를 오프시키며,

상기 트랜스포머의 2차 코일의 영점전류를 감지한 경우 상기 스위칭 소자를 온 시키는 역률 보정 제어기.
제5항에서,

상기 영점 전류 감지부는

상기 트랜스포머의 2차 코일의 역기전력 전압과 제3 기준전압을 비교하여 상기 코일의 영점 전류를 감지하는 영점 전류 감지기를 포함하는 역률 보정 제어기.
제6항에서,

상기 영점 전류 감지부는

상기 트랜스포머의 2차 코일의 역기전력 전압을 클램핑하기 위한 클램프 회로를 더 포함하는 역률 보정 제어기.
제7항에서,

상기 스위칭 구동부는

상기 비교기의 출력 전압이 리셋 단자에 입력되고 상기 영점 전류 감지기의 반전 출력 전압이 세트 단자에 입력되는 R-S 래치회로와,

상기 영점 전류 감지기의 출력 전압과 상기 R-S 래치회로의 출력 전압이 입력되는 노어 게이트와,

상기 노어 게이트의 출력에 따라 상기 스위칭 소자를 온, 오프시키는 구동회로를 포함하는 역률 보정 제어기.
제1항에서,

상기 컨버터부는

상기 트랜스포머의 2차 코일의 일단에 연결된 제2 다이오드와,

상기 제2 다이오드와 접지점 사이에 직렬로 연결된 제1 저항과 제2 커패시터를 더 포함하는 역률 보정 제어기.
제9항에서,

상기 제1 입력 전압은 상기 컨버터부의 입력 전원을 제2 및 제3 저항으로 분배한 전압이고,

상기 제2 입력 전압은 상기 제2 커패시터에 충전된 전압을 소정의 값으로 나눈 전압인 역률 보정 제어기.
제1항에서,

상기 가감기는

상기 제2 기준 전압과 상기 에러 증폭기의 출력 전압이 각각 베이스에 입력되며, 서로 차동쌍(differential pair)을 이루는 제1 타입의 제1, 제2 트랜지스터(Q18,Q19)와,

상기 제1, 제2 트랜지스터(Q18, Q19)의 이미터와 전류원(I1) 사이에 각각 연결되는 제1, 제2저항(Ra, Ra)과,

상기 제1, 제2 트랜지스터(Q18, Q19)의 컬렉터에 컬렉터가 각각 연결되며 서로 전류 미러를 형성하는 제2 타입의 제3, 제4 트랜지스터(Q20, Q21)를 포함하는 역률 보정 제어기.
제11항에서,

상기 연산부는

전원 전압(Vin)에 이미터가 연결된 제1 타입의 제4 트랜지스터(Q2)와, 상기 제4 트랜지스터(Q2)의 베이스와 컬렉터에 컬렉터가 연결되는 제2 타입의 제5 트랜지스터(Q1)와, 상기 제2 입력 전압이 제1 입력단자에 연결되고 상기 제5 트랜지스터(Q1)의 이미터가 제2 입력단자에 연결되고 출력 값이 상기 제5 트랜지스터(Q1)의 베이스에 연결되는 OP 앰프(OP)와, 상기 제5 트랜지스터(Q1)의 이미터와 접지점 사이에 연결되는 제3 저항(Rc)을 가지며,

상기 제4 트랜지스터(Q2)와 전류 미러를 형성하는 제1 타입의 제6 트랜지스터(Q3)와, 상기 제6 트랜지스터(Q3)의 컬렉터에 베이스와 컬렉터가 연결되는 제2 타입의 제7, 제8 트랜지스터(Q4, Q5)와, 상기 제7, 제8 트랜지스터(Q4, Q5)의 이미터에 각각 일단이 연결되는 제4, 제5 저항(Rb, Rb)과, 상기 제4, 제5 저항(Rb, Rb)의 타단에 각각 이미터가 연결되어 서로 차동쌍을 이루며 베이스에 각각 접지 전압과 상기 제1 입력 전압이 연결되는 제1 타입의 제9, 제10 트랜지스터(Q7, Q8)와, 상기 제9, 제10 트랜지스터(Q7, Q8)의 베이스와 전류원(I1)에 이미터가 연결되는 제1 타입의 제11, 제12 트랜지스터(Q6, Q9)를 가지며,

상기 전원 전압(Vin)에 이미터가 공통 연결되며 전류 미러를 형성하는 제1 타입의 제13, 제14 트랜지스터(Q10, Q11)와, 상기 제13, 제14 트랜지스터(Q10, Q11)의 컬렉터에 컬렉터가 연결되어 차동쌍을 이루며 베이스 단자 사이에 상기 제7, 제8 트랜지스터(Q4, Q5)의 이미터 단자 사이의 전압이 인가되는 제2 타입의 제15, 제16 트랜지스터(Q12, Q13)와, 상기 제15, 제16 트랜지스터(Q12, Q13)의 이미터에 컬렉터가 연결되는 제2 타입의 제17 트랜지스터(Q14)와, 상기 제17 트랜지스터(Q14)와 미러를 형성하며 이미터가 상기 가감기(220)의 제1, 제3 트랜지스터(Q18, Q20)의 공통 컬렉터에 연결되는 제2 타입의 제18 트랜지스터(Q15)를 가지며,

상기 전원 전압(Vin)에 이미터가 연결되며 베이스와 컬렉터가 상기 제14 트랜지스터(Q11)의 컬렉터에 연결되는 제1 타입의 제19 트랜지스터(Q16)와, 상기 제19 트랜지스터(Q19)와 전류 미러를 형성하는 제1 타입의 제20 트랜지스터(Q17)와, 상기 제20 트랜지스터(Q17)의 컬렉터와 접지점 사이에 연결되는 제6 저항(Rmo)을 가지며,

상기 제20 트랜지스터의 컬렉터와 상기 제6 저항 사이의 접점의 전압이 상기 비교기에 입력되는 역률 보정 제어기.
제12항에서,

상기 제1 타입의 트랜지스터는 pnp형 바이폴라 트랜지스터이며,

상기 제2 타입의 트랜지스터는 npn형 바이폴라 트랜지스터인 역률 보정 제어기.