JP3255805B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3255805B2 JP3255805B2 JP21401794A JP21401794A JP3255805B2 JP 3255805 B2 JP3255805 B2 JP 3255805B2 JP 21401794 A JP21401794 A JP 21401794A JP 21401794 A JP21401794 A JP 21401794A JP 3255805 B2 JP3255805 B2 JP 3255805B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- built
- resistor
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
に係り、特に、比較的広範囲の出力電圧が得られるタイ
プのスイッチング電源装置に関するものである。
は、チョッパ型、RCC(リンギング・チョーク・コン
バータ)型などがある。RCC型は、直流電源にPWM
制御回路等によるスイッチング回路を接続し、このスイ
ッチング回路の出力にトランスを設け、その二次側巻線
に出力される交流電圧を整流・平滑回路を通して直流電
圧を得ると共に、この直流電圧の変動を検出してスイッ
チング回路へフィードバックするための電圧検出回路及
びフォトカプラから成り立っている。
えば、CQ出版株式会社、「トランジスタ技術 SPE
CIAL No.28(特集 最新・電源回路設計技術
のすべて)」71頁に示されるものがある。
クトランス101と平滑コンデンサ102から成る平滑
回路に対し、その出力間に抵抗103、フォトカプラ1
04(ここに示すのは発光部のみで、受光部はスイッチ
ング回路の構成部品の1つとして用いられている)、ト
ランジスタ105のコレクタ及びエミッタ、ツェナーダ
イオード106の各々を直列接続した回路が挿入されて
いる。更に、トランジスタ105のエミッタと平滑回路
の出力との間には抵抗107が接続され、また、トラン
ジスタ105のベースに印加する電圧Vref は、平滑回
路の出力電圧を抵抗108、可変抵抗109及び抵抗1
10を直列接続した抵抗分圧回路から得ている。
5のベースに印加される電圧Vrefを可変抵抗109で
調整することにより、平滑回路の出力電圧Voを変える
ことができる。この場合の出力電圧Voは、可変抵抗1
09の可変端子より電源側の抵抗値をR10とし、可変抵
抗109の可変端子よりアース側の抵抗値をR20とすれ
ば、Vo=6.9×{1+(R10/R20)}として表さ
れ、8V以上の出力電圧を得る要求に適している。
上記文献のほか、充電器に適用した特開平5−2926
75号公報のものがある。
技術にあっては、トランジスタが増幅器として動作する
ため、位相遅れが生じる。このため、位相補償を行うた
めのCR回路111を必要とする等、部品点数が多くな
る結果、コストアップは避けられない。
される装置にあっては、出力電圧がツェナーダイオード
D3の電圧に依存するため、出力電圧を8V以上にした
場合、ツェナーダイオードD3の温度係数が大きな正の
値となり、環境温度に対して電圧変動の大きな電源装置
になる。このため、高い信頼性が要求される商品に搭載
するには問題がある。
く、環境温度に変化があっても安定な出力電圧を得るこ
とのできるスイッチング電源装置を提供することにあ
る。
しても出力電圧の変動を低減することのできるスイッチ
ング電源装置を提供することにある。
めに、本発明は、直流電源に接続されるスイッチング回
路の出力にスイッチング素子を接続し、その負荷として
二次巻線を有するトランスを接続し、前記二次巻線に出
力される交流電圧を整流及び平滑して得た直流電圧の状
態を電圧検出回路によって検出し、その検出値を前記ス
イッチング回路へフォトカプラを介してフィードバック
させることにより前記二次巻線の出力電圧を制御するス
イッチング電源装置において、前記電圧検出回路は、前
記フォトカプラの発光部、ベースとエミッタ間さらにベ
ースとコレクタ間を内蔵抵抗で接続したベースバイアス
抵抗を内蔵し、エミッタ−コレクタ間電圧が負の温度特
性を有するバイアス抵抗内蔵型の半導体素子、抵抗、及
び降伏状態で正の温度特性を有するツェナーダイオード
の各々の直列接続から成り、当該直列接続される素子の
うち、前記ツェナーダイオードがGND側で、前記バイ
アス抵抗内蔵型の半導体素子が電源側に配置されること
を特徴とする。
部、受動的に構成したトランジスタ、抵抗、及びツェナ
ーダイオードの直列接続から構成され、その構成部品に
例えばトランジスタなどの半導体素子を用いてあって
も、動作時に増幅作用を示す構成にはしていない。した
がって、増幅に伴う位相遅れは生ぜず、位相補償用の回
路(部品)を必要とせず、かつバイアス抵抗内蔵型のト
ランジスタを用いた為に部品点数を低減でき、コストダ
ウンが可能になる。
にコンデンサを接続することによって、出力電圧のリプ
ル電圧の立ち上がり部に同期して発光部にパルス状の電
流を流すことができ、その信号伝達時間を大幅に短縮で
きるため、急激で大きな負荷変動に追従できる様にな
り、装置の小型化及びローコスト化を図ることができ
る。
する。
ング電源装置の一実施例を示す回路図である。
PWM(パルス幅変調)制御回路2が接続され、その出
力端にはスイッチング素子3(以下、パワーFETとし
て説明する)のゲートが接続されている。また、PWM
制御回路2とアース間にはフォトカプラ4の受光部4a
が接続されている。更に、スイッチング素子3のドレイ
ンと直流電源1のプラス側との間には、トランス5の一
次巻線が接続されている。このトランス5の二次巻線に
は平滑回路6、電圧検出回路7、負荷8(ここでは抵抗
負荷を例示)の各々が順次接続されている。
では半波整流を示しているが、ブリッジダイオードを用
いた全波整流でもよい)6aと平滑コンデンサ6bから
構成されている。また、電圧検出回路7は、フォトカプ
ラ4の発光部4b(PC1 )、バイアス抵抗内蔵型のト
ランジスタ7a(Q1 ) 、抵抗7b(R1 )、ツェナー
ダイオード7c(ZD1 )の各々の直列接続により構成
されている。
装置の動作について説明する。
回路2に電源供給が行われると、PWM制御回路2が動
作を開始し、その出力信号によってスイッチング素子3
がスイッチング動作を開始し、これによってトランス5
の一次巻線には一定周期の矩形波電流が流れる。スイッ
チング素子3がオンの期間にはトランス5に通電が行わ
れてエネルギーが蓄積され、スイッチング素子3のオフ
の期間には蓄積されたエネルギーがトランス5の二次巻
線に回生される。二次巻線に発生した電圧は平滑回路6
によって整流ならびに平滑され、これによる直流電圧が
負荷8に印加される。
o)は電圧検出回路7によって検出され、Voが設定電
圧よりも高い場合には発光部4bの電流を増加させ、低
い場合には発光部4bの電流を減少させる。発光部4b
は、その電流変化に応じた発光をし、この光はフォトカ
プラ4の受光部4aの受光量の変化となって現れる。P
WM制御回路2では、受光部4aによる光−電変換値を
フィードバック信号として用い、出力電圧Voと設定値
との偏差±δVが零になるようにスイッチング素子3を
制御する。
(1)式で表すことができる。
圧、 Vq1 :トランジスタ7aのコレクタ〜エミッタ間電
圧、 Vr1 :回路に流れる電流による抵抗7bの電圧降
下、 Vzd1 :ツェナーダイオード7cのツェナー電圧。
のVpc1 及びVq1 は負の温度特性を有している。ま
た、ツェナーダイオード7cのVzd1 は、ツェナー電
圧に応じて正、負いずれの温度特性を有するものもあ
る。
は、主にツェナーダイオード7cのツェナー電圧によっ
て決定され、出力電圧が約8V以上ではツェナーダイオ
ード7cの温度係数が大きな正の値になり、環境温度に
対し電圧変動の大きな電源装置になる。このため、エミ
ッタ〜コレクタ間電圧Vq1 の負の温度係数と発光部4
bの発光ダイオードの順電圧Vpc1 負の温度係数によ
ってツェナーダイオード7cの大きな正温度係数を相殺
することにより温度補償を行えば、環境温度変化に対す
る出力電圧の安定化が可能になる。
D1 )、フォトカプラ4の発光部4b(PC1 )、トラ
ンジスタ7a(Q1 ) 、抵抗7b(R1 )の各々につい
て、温度係数に基づく電圧関係を式で表せば次のように
なる。
の電圧Vzd1 は、 Vzd1 =Vz+γZ・(t−25) ・・・ (2) ただし、Vz:素子温度25℃のツェナー電圧、 γZ:ツェナーダイオードの温度係数、 t :実際動作時の素子温度(環境温度+素子の温度上
昇)。
Vpc1 は、 Vpc1 =Vpc+γpc・(t−25) ・・・ (3) ただし、Vpc:素子温度25℃におけるPC1 の発光
ダイオードの順電圧、 γpc:PC1 の発光ダイオードの順電圧の温度係数。
含む) (iii)トランジスタ7a(Q1 ) の電圧Vq1 は、 Vq1 =Vq+γq・(t−25) ・・・ (4) ただし、Vq:素子温度25℃におけるQ1 のコレクタ
〜エミッタ間電圧、 γq:Q1 のコレクタ〜エミッタ間電圧の温度係数。
R1 の電圧降下、 γr:R1 の電圧降下の温度係数。
による電圧降下を含む) 以上の各式で表される温度係数部分の合計が0に近いほ
ど、環境温度変化に対して安定な電源装置となる。温度
係数部分の合計は下記の式で表される。
を変えればよく、具体的にはトランジスタ7aのベース
バイアス抵抗を調整すればよい。
型を用いたが、これに限定されるものではなく、図2に
示す様に、NPN型のトランジスタを用いることも可能
である。
ング電源装置の他の実施例の主要部の構成を示す回路図
である。なお、図3においては、図1と同一であるもの
には同一引用数字を用いたので、重複する説明は省略す
る。
に対し、フォトカプラ4の発光部4b(PC1 )の出側
(コールドエンド)とアース間にコンデンサ(C1 )9
を接続したところに特徴がある。コンデンサ9は、図4
に示す様に、出力電圧Voに含まれるリプル電圧(スイ
ッチング動作の際に発生する)の立ち上がり部分で発光
部4b(PC1 )にパルス状の電流を流すように機能す
る。この電流によって発光部4bはスイッチング動作に
同期してパルス状の光信号を発信する。一般にフォトカ
プラ4の信号伝達時間は、電流が大きいほど短くなる特
徴があり、本実施例のようにパルス状に動作させること
によって、伝達時間を非常に短くすることができる。こ
のように、伝達時間が短くなることにより、出力電圧V
oの負荷変動による誤差信号をタイムリーに一次側のP
WM制御回路2に伝達することが可能になる。
ため、パルス状の電流も比例して増加し、負荷増加で発
光部4bの電流が増加するため、出力電圧Voを低くす
る方向に制御される。この場合、発光部4bからトラン
ジスタ7a→抵抗7b→ツェナーダイオード7cに流れ
る電流が減少し、発光部4bの平均電流が減少するた
め、出力電圧Voは電圧設定値に対して安定に制御され
る。
が減少すると、パルス状の電流も減少するが、発光部4
bからトランジスタ7a→抵抗7b→ツェナーダイオー
ド7cに流れる電流が増加し、発光部4bの平均電流が
増加することにより、出力電圧Voは設定電圧値に対し
安定に制御される。
低減できる本発明の作用効果について説明する。
場合、変動した直後からパルス状電流が増大し、出力電
圧の上昇を防止するように動作する。この詳細につい
て、図5を参照して説明すると、それまで重い負荷であ
ったのが時間t1 で軽くなると、この時点からリプル電
圧が増大する。すると発光部4bに流れるパルス状電流
が増大し、前記したようにPWM制御回路2は出力電圧
Voを低くする方向に制御を実行する。
負荷状態から急激に重い負荷状態に変わると、変動した
直後からパルス状電流が減少(又は消滅)し、更に、ト
ランジスタ7a→抵抗7b→ツェナーダイオード7cに
流れる電流も減少するため、PWM制御回路2の応答時
間で出力電圧が回復する。
変動に対する出力電圧Voの追従を早くすることができ
る。
タ7aにバイアス抵抗内蔵型を用いたが、本発明はこれ
に限定されるものではなく、バイアス抵抗を外付けにし
てもよい。また、複数の部品が直列接続された部分にお
いては、その接続順が図1〜図3に示した回路に限定さ
れるものではなく、どのような順番にしてもよい。ま
た、トランジスタに代えて、ICやFETなどを使用す
ることもできる。
で、次に記載する効果を奏する。
ス抵抗内蔵型半導体素子を、抵抗値の変化の原因のツェ
ナーダイオードより電源側に直列接続すると、温度など
でツェナーダイオードの抵抗値が変化したとしても、バ
イアス内蔵型半導体素子の抵抗値がそれを打ち消す方向
に変化する。すなわち、温度上昇によりGND側に配置
されたツェナーダイオードの抵抗値が上昇すると、上記
半導体素子のベース電位も上昇するため、半導体素子の
抵抗値が下がり、直列接続された素子全体の抵抗値の変
化が打ち消される。
を示す回路図である。
圧検出回路の構成例を示す回路図である。
例の主要部の構成を示す回路図である。
を示す電流波形図である。
場合のフォトカプラの動作を示す電流波形図である。
場合のフォトカプラの動作を示す電流波形図である。
回路を示す回路図である。
Claims (3)
- 【請求項1】 直流電源に接続されるスイッチング回路
の出力にスイッチング素子を接続し、その負荷として二
次巻線を有するトランスを接続し、前記二次巻線に出力
される交流電圧を整流及び平滑して得た直流電圧の状態
を電圧検出回路によって検出し、その検出値を前記スイ
ッチング回路へフォトカプラを介してフィードバックさ
せることにより前記二次巻線の出力電圧を制御するスイ
ッチング電源装置において、前記電圧検出回路は、前記
フォトカプラの発光部、ベースとエミッタ間さらにベー
スとコレクタ間を内蔵抵抗で接続したベースバイアス抵
抗を内蔵し、エミッタ−コレクタ間電圧が負の温度特性
を有するバイアス抵抗内蔵型の半導体素子、抵抗、及び
降伏状態で正の温度特性を有するツェナーダイオードの
各々の直列接続から成り、当該直列接続される素子のう
ち、前記ツェナーダイオードがGND側で、前記バイア
ス抵抗内蔵型の半導体素子が電源側に配置されることを
特徴とするスイッチング電源装置。 - 【請求項2】 前記バイアス抵抗内蔵型の半導体素子
は、トランジスタ、及びFETのいずれかからなること
を特徴とする請求項1記載のスイッチング電源装置。 - 【請求項3】 前記バイアス抵抗内蔵型の半導体素子
は、GND側の電位が上がると内部抵抗値が上昇し、G
ND側の電位が下がると内部抵抗値も下がることを特徴
とする請求項1記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21401794A JP3255805B2 (ja) | 1994-09-07 | 1994-09-07 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21401794A JP3255805B2 (ja) | 1994-09-07 | 1994-09-07 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0880037A JPH0880037A (ja) | 1996-03-22 |
JP3255805B2 true JP3255805B2 (ja) | 2002-02-12 |
Family
ID=16648900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21401794A Expired - Fee Related JP3255805B2 (ja) | 1994-09-07 | 1994-09-07 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3255805B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7535735B2 (en) * | 2004-09-13 | 2009-05-19 | Power Integrations, Inc. | Compensation for parameter variations in a feedback circuit |
KR100648696B1 (ko) | 2005-04-14 | 2006-11-23 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 전원 공급 장치 |
JP4329739B2 (ja) | 2005-07-15 | 2009-09-09 | パナソニック電工株式会社 | 静電霧化装置 |
US7791222B2 (en) | 2007-06-15 | 2010-09-07 | Samsung Electronics Co., Ltd. | Multi-output power supply device |
-
1994
- 1994-09-07 JP JP21401794A patent/JP3255805B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0880037A (ja) | 1996-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7307390B2 (en) | Primary side constant output voltage controller | |
US7388764B2 (en) | Primary side constant output current controller | |
US7969753B2 (en) | Maintaining a constant output voltage by sampling and holding a voltage across an auxiliary winding | |
US6366068B1 (en) | Switching power supply with overcurrent protection and method | |
AU721812B2 (en) | Hybrid regulator | |
US7561452B2 (en) | Transformer-isolated flyback converters and methods for regulating output current thereof | |
EP0582814B1 (en) | Dropout recovery circuit | |
JP3961505B2 (ja) | 電圧検出回路、電源装置及び半導体装置 | |
US4293902A (en) | Transformerless fast current limiter with symetry correction for a switched-mode power supply | |
EP0582813A2 (en) | Critically continuous boost converter | |
TW202026791A (zh) | 基於功率變換器中的負載條件的電壓補償系統和方法 | |
JP3255805B2 (ja) | スイッチング電源装置 | |
JP2885099B2 (ja) | 電源制御安定化回路 | |
US5973936A (en) | Current-voltage regulator | |
JPH07177737A (ja) | 安定化直流電源装置 | |
JP2984466B2 (ja) | リンギングチョ−クコンバ−タ | |
JP3391201B2 (ja) | Dc−dcコンバータ | |
JP2004129340A (ja) | 電源装置及び電子部品 | |
JPH07303372A (ja) | 絶縁型スイッチング電源 | |
US20020130707A1 (en) | Voltage reference with improved current efficiency | |
JPH0654525A (ja) | Dc/dcコンバータ | |
JPH0522990Y2 (ja) | ||
SU1273895A1 (ru) | Стабилизированный источник электропитани | |
JP2003315378A (ja) | 電流検出器 | |
JPS62281758A (ja) | Dc−dcコンバ−タ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071130 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |