KR101643762B1

KR101643762B1 - 역률 보상 회로 및 역률보상 회로의 구동 방법

Info

Publication number: KR101643762B1
Application number: KR1020090103640A
Authority: KR
Inventors: 박영배; 문상철; 김병헌
Original assignee: 페어차일드코리아반도체 주식회사
Priority date: 2009-10-29
Filing date: 2009-10-29
Publication date: 2016-08-11
Also published as: US8379423B2; KR20110046926A; US20110102950A1

Abstract

본 발명은 역률 보상 회로 및 그 구동 방법에 관한 것이다.

역률 보상 회로는 입력 전압을 전달받아 출력 전력을 공급하는 인덕터, 인덕더터에 연결되어, 인덕터에 흐르는 인덕터 전류를 제어하는 전력 스위치, 인덕터와 소정의 권선비로 커플링 되어 있는 보조 인덕터, 및 전력 스위치의 스위칭 동작을 제어하여 상기 출력 전력을 제어하고, 상기 출력 전력의 출력 전압의 과전압 여부를 판단하는 역률 보상 제어부를 포함한다. 역률 보상 제어부는, 전력 스위치가 온 상태인 기간동안 보조 인덕터의 양단 전압인 보조 전압이 부전압이 되지 않게끔 소정의 클램핑 전압으로 유지시키는 클램핑 전류를 이용하여 입력 전압의 피크에 대응하는 입력 피크 전압을 생성하고, 전력 스위치의 듀티에 대응하는 듀티 전압을 생성하며, 입력 피크 전압 및 듀티 전압을 비교한 결과에 따라 상기 출력 전압이 과전압인지 판단한다.

역률 보상, 듀티

Description

역률 보상 회로 및 역률보상 회로의 구동 방법{POWER FACTOR CORRECTION CIRCUIT AND DRIVING METHOD THEREOF}

본 발명은 역률 보상 회로 및 역률 보상 회로의 구동 방법에 관한 것이다.

전형적인 역률 보상 회로의 제어 회로(이하, 역률 보상 제어 회로)는 출력 전압에 대응하는 피드백 전압을 입력 받고, 피드백 전압에 따라 출력 전압을 제어하여, 출력 전압이 일정하도록 제어한다.

그러나 역률 보상 제어 회로의 제어 응답(control response)이 매우 늦어 출력 전압이 과전압이 될 수 있다. 이를 방지하기 위해 역률 보상 제어 회로는 피드백 전압이 소정 전압 이상이 되면 출력 전압을 과전압으로 판단하는 과전압 보호 (over-voltage protection) 기능을 포함한다. 이 때, 역률 보상 제어 회로에 적합한 전압 범위로 피드백 전압을 조절하기 위해 저항 소자를 사용하여 출력 전압을 분배한다. 전압 분배는 저항 소자를 사용하므로, 저항에서 발생하는 소비 전력을 줄이기 위해 매우 큰 저항을 사용한다. 이 때, 저항 소자가 손상을 받아 저항 값이 변동되거나, 저항 소자가 파손되어 끊어지면, 피드백 전압은 출력 전압에 대응하지 않으며, 실제 출력 전압과 역률 보상 회로 제어 회로에 전달되는 출력 전압에 관한 정보 사이에 큰 오차가 발생한다. 또한, 역률 보상 회로의 출력단에 연결되어 출력 전압이 저장되는 벌크 커패시터는 매우 큰 커패시턴스를 가진다. 만약, 과전압이 되어 벌크 커패시터가 손상되는 경우 커패시터가 폭발하여 큰 소음을 발생시킬 수 있다. 이는 사용자 관점에서 매우 큰 결점이 된다.

이를 방지하기 위해 추가적으로 출력단에 저항 소자를 연결하여 과전압을 방지하는 방식을 사용하는 경우도 있다. 그러나 이는 소비 전력 증가 및 별도의 부품 값으로 생산 단가가 상승의 원인이 된다.

본 발명은 위에서 언급한 문제점을 해결하기 위해, 저항 소자를 이용한 출력전압 감지 없이 출력 전압의 과전압을 감지할 수 있는 역률 보상 회로 및 역률 보상 회로의 구동 방법을 제공하는 것이다.

본 발명의 한 특징에 다른 역률 보상 회로는 인덕터, 전력 스위치, 보조 인덕터, 및 역률 보상 제어부를 포함한다. 상기 인덕터는 입력 전압을 전달받아, 출력 전력을 공급하고, 상기 전력 스위치는 상기 인덕터에 연결되어, 상기 인덕터에 흐르는 인덕터 전류를 제어한다. 상기 보조 인덕터는 상기 인덕터와 소정의 권선비로 커플링 되어 있고, 상기 역률 보상 제어부는 상기 전력 스위치의 스위칭 동작을 제어하여 상기 출력 전력을 제어하고, 상기 출력 전력의 출력 전압의 과전압 여부를 판단하는 역률 보상 제어부를 포함한다. 상기 역률 보상 제어부는, 상기 보조 인덕터의 양단 전압인 보조 전압에 대응하는 영 전류 검출 전압을 소정의 클램핑 전압으로 유지시키는 클램핑 전류를 이용하여 상기 입력 전압의 피크에 대응하는 입력 피크 전압을 생성하고, 상기 전력 스위치의 듀티에 대응하는 듀티 전압을 생성하며, 상기 입력 피크 전압 및 상기 듀티 전압을 비교한 결과에 따라 상기 출력 전압이 과전압인지 판단하는 과전압 보호부를 포함한다. 상기 역률 보상 제어부는, 상기 전력 스위치가 온 상태인 기간 동안의 클램핑 전류를 이용하여 상기 입력 피크 전압을 생성한다.

본 발명의 한 특징에 따른 상기 과전압 보호부는, 상기 클램핑 전류에 대응하는 입력 검출 전압을 생성하고, 상기 입력 검출 전압의 피크를 상기 입력 검출 전압의 주기 단위로 샘플링 및 홀딩하며, 홀딩된 피크 전압을 소정 게인에 따라 조절하여 상기 입력 피크 전압을 생성하는 입력 피크 전압 생성부; 상기 듀티를 제어하는 소정의 제어 신호를 입력받고, 상기 제어 신호에 따라증감하는 듀티 가변 전압을 생성하며, 상기 듀티 가변 전압의 피크를 샘필링 및 홀딩하여, 홀딩된 전압을 상기 듀티 전압으로 생성하는 듀티 전압 생성부; 및 상기 입력 피크 전압이 입력되는 제1 입력단 및 상기 듀티 전압이 입력되는제2 입력단을 포함하고, 상기 입력 피크 전압 및 상기 듀티 전압을 비교한 결과에 따라 과전압 보호 신호를 생성하는 보호 비교기를 포함한다. 상기 입력 피크 전압 생성부는, 상기 클램핑 전류를 검출하는 전류 검출부; 상기 검출된 전류를 복사하여 복사 전류를 생성하는 전류 복사부; 상기 복사 전류가 흘러 상기 입력 검출 전압이 발생하는 저항; 상기 입력 검출 전압의 피크를 상기 입력 검출 전압의 주기 단위로 샘플링 및 홀딩하여 상기 피크 전 압을 생성하는 입력 피크 샘플/홀더; 및 상기 피크 전압을 상기 게인에 따라 조절하여 입력 피크 전압을 생성하는 피크 조절부를 포함한다. 상기 게인은 상기 입력 전압이 피크일 때의 입력 검출 전압과 상기 출력 전압이 과전압 판단의 기준 전압일 때 듀티 전압의 비로 결정된다.

본 발명의 한 특징에 따른 상기 듀티 전압 생성부는, 듀티 커패시터를 포함하고, 상기 전력 스위치를 턴 온 시키는 제어 신호에 따라 상기 듀티 커패시터를 방전시키고, 상기 전력 스위치를 턴 오프 시키는 제어 신호에 따라 상기 듀티 커패시터를 충전시켜 상기 듀티 가변 전압을 생성하는 듀티 가변 전압 생성부 및 상기 듀티 가변 전압의 피크를 상기 제어 신호의 주기 단위로 샘플링 및 홀딩하여 상기 듀티 전압을 생성하는 듀티 샘플/홀더를 포함한다. 상기 듀티 가변 전압 생성부는, 상기 듀티 커패시터의 일단에 일단이 연결되어 있는 제1 저항; 상기 제1 저항의 타단에 일단이 연결되어 있고, 타단에 소정의 기준 전압이 공급되는 듀티 충전 스위치; 상기 듀티 커패시터의 일단에 일단이 연결되어 있는 제2 저항; 상기 제2 저항의 타단에 일단이 연결되어 있고, 타단이 접지되어 있는 듀티 방전 스위치; 상기 제어 신호가 입력되고, 상기 제어 신호를 반전시켜 출력하는 인버터; 및 상기 듀티 커패시터의 일단에 일단이 연결되어 있고, 타단에 상기 기준 전압이 입력되는 리셋 스위치를 포함하며, 상기 듀티 방전 스위치는 상기 제어 신호에 따라 스위칭 동작하고, 상기 듀티 충전 스위치는 상기 반전된 제어 신호에 따라 스위칭 동작한다.

본 발명의 한 특징에 따른 상기 역률 보상 제어부는, 상기 영 전류 검출 전압이 소정의 기준 전압 이하이면, 상기 전력 스위치를 턴 온 시키고, 상기 출력 전 압에 대응하는 오차 증폭 신호와 상기 전력 스위치가 턴 온되어 있는 동안 일정한 기울기로 증가하는 램프 신호를 비교하여 비교 결과에 따라 상기 전력 스위치를 턴 오프 시키는 PWM 제어부를 더 포함한다. 상기 PWM 제어부는, 상기 오차 증폭 신호와 상기 램프 신호를 비교하여 비교 결과에 따라 비교 결과 신호를 생성하는 PWM 비교기; 상기 비교 결과 신호 및 상기 과전압 보호 신호에 따라 오프 제어 신호를 생성하는 논리 연산부; 상기 영 전류 검출 전압과 상기 기준 전압 이하이면 온 제어 신호를 생성하는 온 제어부; 상기 온 제어 신호 및 오프 제어 신호를 각각 입력받는 셋단 및 리셋 단을 포함하고, 상기 온 제어 신호에 따라 상기 전력 스위치를 턴 온 시키는 제1 레벨의 게이트 구동부 제어 신호 및 상기 오프 제어 신호에 따라 상기 전력 스위치를 턴 오프 시키는 제2 레벨의 게이트 구동부 제어 신호를 생성하는 PWM 플립플롭; 및 상기 게이트 구동부 제어 신호에 따라 상기 전력 스위치를 스위칭시키는 게이트 제어 신호를 생성하는 게이트 구동부를 포함한다. 상기 듀티 전압 생성부는, 상기 게이트 제어 신호 대신 상기 온 제어 신호, 상기 오프 제어 신호 및 상기 게이트 구동부 제어 신호 중 어느 하나를 전달받아 듀티 가변 전압을 생성한다. 상기 논리 연산부는, 상기 과전압 보호 신호를 반전시킨 신호 및 상기 비교 결과 신호를 입력받고 OR 연산을 수행하여 상기 오프 제어 신호를 생성한다.

본 발명의 한 특징에 따른 상기 역률 보상 제어부는, 소정의 오차 기준 전압과 상기 출력 전압을 저항 분배한 분배 전압의 차를 증폭하여 상기 오차 증폭 신호를 생성하는 오차 증폭부를 더 포함한다.

본 발명의 한 특징에 따른 상기 역률 보상 회로는, 상기 일정한 전류를 생성 하는 정전류원; 상기 정전류원에 일단이 연결되어 있는 충전 스위치; 상기 충전 스위치의 타단에 일단이 연결되어 있고, 타단은 접지되어 있는 커패시터; 및 상기 커패시터에 병렬 연결되어 있는 방전 스위치를 포함하는 램프 신호 생성부를 더 포함하고, 상기 충전 스위치는 상기 전력 스위치가 턴 온 되어 있는 기간동안 턴 온되고, 상기 방전 스위치는 상기 전력 스위치가 턴 오프 되어 있는 기간 동안 턴 오프 되어 있으며, 상기 램프 신호는 상기 커패시터의 일단의 전압인 역률 보상 회로.

본 발명의 한 특징에 따른 상기 역률 보상 제어부는, 상기 영 전류 검출 전압이 입력되는 에미터, 바이어스 전압이 인가되는 콜렉터를 포함하는 트랜지스터; 상기 트랜지스터의 베이스와 접지 사이에 적어도 하나의 다이오드를 포함하는 직렬 다이오드 열; 및 상기 직렬 다이오드 열에 정전류를 공급하는 정전류원을 포함하는 클램핑부를 더 포함하고, 상기 클램핑 전류를 상기 트랜지스터에 흐르는 전류이다. 상기 직렬 다이오드 열은 상기 클램핑 전압에 따라 결정되는 개수의 다이오드를 포함한다. 상기 과전압 보호부는, 상기 클램핑 전류에 대응하는 입력 검출 전압을 생성하고, 상기 입력 검출 전압의 피크를 상기 입력 검출 전압의 주기 단위로 샘플링 및 홀딩하며, 홀딩된 피크 전압을 소정 게인에 따라 조절하여 상기 입력 피크 전압을 생성하는 입력 피크 전압 생성부; 상기 듀티를 제어하는 소정의 제어 신호를 입력받고, 상기 제어 신호에 따라증감하는 듀티 가변 전압을 생성하며, 상기 듀티 가변 전압의 피크를 샘필링 및 홀딩하여, 홀딩된 전압을 상기 듀티 전압으로 생성하는 듀티 전압 생성부; 및 상기 입력 피크 전압이 입력되는 제1 입력단 및 상기 듀티 전압이 입력되는제2 입력단을 포함하고, 상기 입력 피크 전압 및 상기 듀티 전 압을 비교한 결과에 따라 과전압 보호 신호를 생성하는 보호 비교기를 포함한다.

본 발명의 다륵 특징에 따른 구동 방법에 따라 동작하는 역률 보상 회로는, 입력 전압을 전달받아 출력 전력을 공급하는 인덕터, 상기 인더터에 연결되어 상기 인더터에 흐르는 인덕터 전류를 제어하는 전력 스위치, 및 상기 인덕터와 소정의 권선비로 커플링 되어 있는 보조 인덕터를 포함한다. 상기 역률 보상 회로의 구동 방법은 상기 보조 인덕터의 양단 전압인 보조 전압에 대응하는 영 전류 검출 전압을 소정의 클램핑 전압으로 유지시키는 클램핑 전류를 검출하는 단계; 상기 검출된 클램핑 전류를 이용하여 상기 입력 전압의 피크에 대응하는 입력 피크 전압을 생성하는 단계; 상기 전력 스위치의 듀티에 대응하는 듀티 전압을 생성하는 단계; 및 상기 입력 피크 전압 및 상기 듀티 전압을 비교한 결과에 따라 상기 출력 전압이 과전압인지 판단하는 단계를 포함한다. 상기 클램핑 전류를 검출하는 단계는 상기 전력 스위치가 온 상태인 기간 동안 수행된다.

상기 입력 피크 전압을 생성하는 단계는, 상기 클램핑 전류에 대응하는 입력 검출 전압을 생성하는 단계; 상기 입력 검출 전압의 피크를 상기 입력 검출 전압의 주기 단위로 샘플링 및 홀딩하는 단계; 및 상기 홀딩된 피크 전압을 소정 게인에 따라 조절하여 상기 입력 피크 전압을 생성하는 단계를 포함한다. 상기 게인은 상기 입력 전압이 피크일 때의 입력 검출 전압과 상기 출력 전압이 과전압 판단의 기준 전압일 때 듀티 전압의 비로 결정된다.

상기 듀티 전압을 생성하는 단계는, 상기 듀티를 제어하는 소정의 제어 신호를 입력받고, 상기 제어 신호에 따라증 감하는 듀티 가변 전압을 생성하는 단계; 및 상기 듀티 가변 전압의 피크를 샘필링 및 홀딩하여, 홀딩된 전압을 상기 듀티 전압으로 생성하는 단계를 포함한다.

본 발명에 따르면 출력 전압의 직접적인 감지 없이 과전압 여부를 판단할 수 있는 역률 보상 회로 및 그 구동 방법을 제공한다. 출력 전압을 저항 소자를 이용하여 감지하는 종래에 비해 소비 전력이 감소한다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도 1은 본 발명의 실시 예에 따른 역률 보상 회로(1)를 나타낸 도면이다.

도 1에 도시된 바와 같이, 역률 보상 회로(1)는 역률 보상 제어부(2), 전력 스위치(switch)(11), 브릿지 다이오드(bridge diode)(12), 다이오드(D1), 커패시터(C1), 인덕터(L1), 보조 인덕터(L2) 및 분배 저항(R1, R2)를 포함한다. 본 발명의 실시 예에 따른 전력 스위치(11)는 NMOSFET(n-channel metal oxide semiconductor filed effect transistor)으로 구성되어 있다. 전력 스위치(11)의 드레인 및 소스 전극 사이에는 바디 다이오드(BD)가 형성되어 있다. 전력 스위치(11)에 흐르는 전류를 이하, "드레인 전류(Ids)"라 한다.

브릿지 다이오드(12)는 4 개의 다이오드(도시하지 않음)로 구성되며, 입력 교류 전원(AC)을 전파 정류하여, 입력 전압(Vin)을 생성한다.

인덕터(L1)의 일단에는 입력 전압(Vin)이 공급되고, 인덕터(L1)의 타단은 다이오드(D1)의 애노드 전극에 연결되어 있다. 브릿지 다이오드(12)에서 바라본 입력전류(Iin)는 전력 스위치(11)의 스위칭 동작에 따라 증감하는 인덕터 전류(IL)의 평균 값으로 전파 정류된 사인파이다. 전력 스위치(11)의 드레인 전극은 다이오드(D1)의 애노드 전극 및 인덕터(L1)의 타단에 연결되어 있다.

인덕터(L1)는 입력 전압(Vin)을 전달받고 출력 전력을 생성한다. 전력 스위치(11)의 스위칭 동작에 의해 인덕터(L1)에 흐르는 인덕터 전류(IL)가 제어된다. 인덕터 전류는 삼각파 형태의 파형으로, 증감을 반복하는데, 전력 스위치(11)가 턴 온되어 있는 기간 동안 증가하고, 전력 스위치(11)가 턴 오프되어 있는 기간 동안 감소한다. 구체적으로, 전력 스위치(11)가 턴 온되어 있는 기간 동안, 인덕터 전류(IL)가 증가하면서, 인덕터(L1)는 에너지를 저장한다. 전력 스위치(11)가 턴 오프되어 있는 기간 동안, 인덕터 전류(IL)는 다이오드(D1)를 통해 흐르면서, 인덕 터(L1)에 저장된 에너지가 역률 보상 회로(1)의 출력단으로 전달된다. 전력 스위치(11)가 턴 오프되고 다이오드(D1)가 도통되면, 인덕터 전류(IL)는 역률 보상 회로(1)의 출력단에 연결된 부하로 흐르고, 커패시터(C1)를 충전시킨다. 역률 보상 회로(1)의 출력단에 연결된 부하가 증가할 수록, 부하에 공급되는 인덕터 전류(IL)가 증가하므로, 커패시터(C1)로 흐르는 전류가 상대적으로 감소하여, 출력 전압(Vout)이 상대적으로 감소한다. 반대로 부하가 감소하면, 부하에 공급되는 인덕터 전류(IL)가 감소하므로, 커패시터(C1)로 흐르는 전류가 상대적으로 증가하여, 출력 전압(Vout)이 상대적으로 증가한다.

전력 스위치(11)가 턴 온 되면, 다이오드(D1)가 차단되며, 인덕터 전류(IL)는 전력 스위치(11)를 통해 흐른다. 역률 보상 제어부(2)는 출력 전압(Vout)을 분배 저항(R1, R2)의 저항비(R2/(R1+R2))에 따라 분배된 분배 전압(Vd)을 이용해 오차 증폭 신호(Vcon)를 생성하고, 오차 증폭 신호(Vcon)와 소정의 주기를 가지는 램프 신호(Vramp)를 비교하여 전력 스위치(11)의 턴 오프 시점을 결정하다. 전력 스위치(11)의 턴 온 시점은 보조 인덕터(L2)의 전압(이하, 보조 전압(Vaux)이라 함.)에 대응하는 영전류 검출 전압(Vzcd)에 따라 결정된다. 보조 인덕터(L2)는 인덕터(L1)과 소정의 권선비(보조 인덕터(L2)의 권선수/인덕터(L1)의 권선수)를 가지고 커플링 되어 있다. 인덕터(L1)의 양단 전압에 권선비를 곱한 전압이 보조 인덕터(L2)의 양단 전압이고, 인덕터 전류(IL)을 권선비로 나눈 전류가 보조 인덕터(L2)에 흐른다. 보조 인덕터(L2)는 역률 보상 제어 회로(2)에 전원 전압을 공급하거나, 인덕터 전류(IL)가 0이 되는 지점을검출하기 위해 사용된다.

본 발명은 출력 전압(Vout)의 과전압 여부를 판단하기 위해 보조 전압(Vaux)을 이용해 입력 전압(Vin)의 피크 정보를 검출한다. 그리고 본 발명은 입력 전압(Vin)의 피크와 듀티 정보를 이용해 출력 전압(Vout)의 과전압 여부를 판단한다. 보조 전압(Vaux)은 전력 스위치(11)의 도통 상태, 입력 전압(Vin), 출력 전압(Vout) 및 권선비에 따라 다른 전압을 가진다.

도 2a는 입력 전압(Vin) 및 출력 전압(Vout)의 파형을 나타낸 도면이다.

도 2b는 입력 전압(Vin)이 피크인 시점을 포함하는 제1 기간(P11) 동안 보조 전압(Vaux)의 파형을나타낸 도면이다. 도 2c는 입력 전압(Vin)이 접지 전압에 근접한 제2 기간(P12) 동안 보조 전압(Vaux)의 파형을 나타낸 도면이다.

보조 전압(Vaux)은 입력 전압(Vin), 출력 전압(Vout) 및 인덕터(L1)와 보조 인덕터(L2)간의 권선비(Naux/Nin)를 이용하여 수학식 1 및 2와 같이 나타낼 수 있다. 수학식 1은 전력 스위치(11)가 턴 오프 되었을 때의 보조 전압(Vaux)이고, 수학식 2는 전력 스위치(11)가 턴 온되었을 때의 보조 전압(Vaux)을 나타낸다.

Vaux=(Naux/Nin)(Vout-Vin)

Vaux=-(Naux/Nin)Vin

도 2b 및 도 2c에 도시된 바와 같이, 전력 스위치(11)가 턴 온되어 있는 기간(PON1, PON2)동안 보조 전압(Vaux)은 음의 전압이고, 전력 스위치(11)가 턴 오프 되어 있는 기간(POFF1, POFF2)동안 보조 전압(Vaux)은 양의 전압이다. 전력 스위 치(11)가 턴 온되어 있는 경우 입력 전압(Vin)이 클수록 보조 전압(Vaux)의 절대치가 증가한다.

역률 보상 제어 회로(2)는 연결단자(CT1)를 통해 영전류 검출 전압(Vzcd)을입력 받는다. 역률 보상 제어 회로(2)를 구현한 실제 IC에 음의 전압이 입력되는 것은 바람직하지 않다. 음의 전압은 IC에 스트레스를 주는 것이 일반적이다. 본 발명의 실시 예에서는 이를 방지하기 위해 보조 전압(Vaux)이 음 전압인 경우, 보조 전압(Vaux)을 소정의 양의 전압인 클램핑 전압(Vclamp)으로 증가시킨다. 따라서 실제 영 전류 검출 전압(zero current detection voltage)(Vzcd)의 최저 전압은 클램핑 전압(Vclamp)이다. 본 발명의 실시 예에서는 영 전류 검출 전압(Vzcd)을 클램핑 전압(Vclamp)으로 상승시키기 위해서 저항(R2)으로 전류를 공급한다. 보조 전압(Vaux)이 음 전압일 때, 그 절대치가 클수록 보다 많은 전류가 필요하다. 앞서 언급한 바와 같이, 보조 전압(Vaux)의 절대치는 입력 전압(Vin)에 비례하므로, 입력 전압(Vin)이 높을수록 전력 스위치(11)가 턴 온 되어 있는 기간 중 영 전류 검출 전압(Vzcd)을 클램핑 전압(Vclamp)까지 상승시키기 위해 큰 전류가 필요하다. 이에 대한 구체적인 설명은 도 3을 참조하여 후술한다.

본 발명의 실시 예는 경계 전도 모드 역률 보상 회로이므로, 전력 스위치(11)가 턴 오프되고 인덕터 전류(IL)가 0이 되면, 인덕터(L1)와 전력 스위치(11)의 기생 커패시터(도시하지 않음) 간에 공진이 발생한다. 그러면 인덕터(L1)의 전압이 싸인파 형태로 감소하고, 보조 전압(Vaux)이 감소하며, 영 전류 검출 전압(Vzcd) 역시 감소한다. 영 전류 검출 전압(Vzcd)이 감소하기 시작하면, 역률 보 상 제어부(2)는 인덕터 전류(IL)가 0이 된 것을 감지하고, 소정의 지연 기간 뒤에 전력 스위치(11)를 턴 온 시킨다. 구체적으로 영전류 검출 전압(Vzcd)이 감소하기 시작하여 소정의 온 기준 전압까지 감소하면, 전력 스위치(11)를 턴 온 시킨다. 이하, 역률 보상 제어부(2)에 대해서 자세히 설명한다.

역률 보상 제어부(2)는 램프 신호 생성부(21), 과전압 보호부(22), PWM 제어부(23), 오차 증폭부(24) 및 클램핑부(25)를 포함한다.

오차 증폭부(24)는 기준 전압원(VER)의 오차 기준 전압(EVR)과 분배 전압(Vd)의 차를 증폭하여 오차 증폭 신호(Vcon)를 생성한다. 커패시터(C3)는 오차 증폭부(24)의 출력단에 연결되어 있다. 오차 증폭 신호(Vcon)는 커패시터(C3)를 통해 소정의 이득으로 증폭되고 소정 기간 지연 되어 제어 보상된다. 오차 증폭부(24)는 연결단자(CT4)를 통해 분배 전압(Vd)이 입력되는 반전 단자(-) 및 소정의 오차 기준 전압(VER)이 입력되는 비반전 단자(+)를 포함한다. 커패시터(C3)는 연결단자(CT3)를 통해 오차 증폭부(24)의 출력 단에 연결되어 있으며, 역률 보상 제어부(2)의 외부에 위치한다.

램프 신호 생성부(21)는 전력 스위치(11)가 턴 온되어 있는 기간 동안 소정의 기울기를 가지며 증가하는 램프 신호(Vramp)를 생성한다. 램프 신호 생성부(21)는 정전류원(211), 방전 스위치(212), 충전 스위치(213) 및 커패시터(C2)를 포함한다. 정전류원(211)의 일단에는 충전 스위치(213)의 일단이 연결되어 있고, 충전 스위치(213)의 타단은 방전 스위치(212) 및 커패시터(C2)의 일단에 연결되어 있다. 방전 스위치(212) 및 커패시터(C2)는 병렬 연결되어 있고, 방전 스위치(212) 및 커 패시터(C2)의 타단은 접지되어 있다. 전력 스위치(11)가 턴 온 되어 있는 기간 동안 스위칭 신호(RS2)에 의해 충전 스위치(213)가 턴 온되고, 스위칭 신호(RS1)에 의해 스위치(212)가 턴 오프 된다. 그러면, 정전류원(211)의 전류는 커패시터(C2)를 충전 시켜, 램프 신호(Vramp)는 정전류원(211)의 전류에 따르는 기울기로 증가한다. 전력 스위치(11)가 턴 오프 되어 있는 기간 동안 스위칭 신호(RS2)에 의해 충전 스위치(213)가 턴 오프되고, 스위칭 신호(RS1)에 의해 스위치(212)가 턴 온 된다. 그러면, 정전류원(211)의 전류는 차단되고, 커패시터(C2)는 방전되어, 램프 신호(Vramp)는 빠르게 방전된후 접지 전압이 된다.

PWM 제어부(23)는 영 전류 검출 전압(Vzcd), 램프 신호(Vramp) 및 오차 증복 신호(Vcon)를 이용하여 전력 스위치(11)의 스위칭 동작을 제어하기 위한 게이트 제어 신호(Vgs)를 생성한다. PWM 제어부(23)는 PWM 비교기(231), OR 게이트(232), 온 제어부(233), PWM 플립플롭(234), 게이트 구동부(235) 및 인버터(236)를 포함한다.

PWM 비교기(231)는 램프 신호(Vramp)와 오차 증폭 신호(Vcon)를 비교하여 비교 결과 신호(CC)를 생성한다. PWM 비교기(231)는 램프 신호(Vramp)가 입력되는 비반전 단자(+) 및 오차 증폭 신호(Vcon)가 입력되는 반전 단자(-)를 포함한다. PWM 비교기(231)는 램프 신호(Vramp)가 오차 증폭 신호(Vcon) 이상이면 하이 레벨의 비교 결과 신호(CC)를 생성하고, 램프 신호(Vramp)가 오차 증폭 신호(Vcon)보다 작으면 로우 레벨의 비교 결과 신호(CC)를 생성한다. 따라서 상승하던 램프 신호(Vramp)가 오차 증폭 신호(Vcon)에 도달하면, 그 시점에 하이 레벨의 비교 결과 신호(CC)가 출력된다.

인버터(236)는 과전압 보호 신호(OVP)를 입력받고, 반전시켜 반전 과전압 보호 신호(/OVP)를 생성한다.

OR 게이트(232)는 반전 과전압 보호 신호(/OVP)와 비교 결과 신호(CC)를 입력 받고 두 신호 중 어느 하나가 하이 레벨이면 하이 레벨의 오프 제어 신호(FC)를 출력한다. 오프 제어 신호(FC)가 하이 레벨이면 전력 스위치(11)를 턴 오프시키는 게이트 제어 신호(Vgs)가 생성된다.

온 제어부(233)는 영 전류 검출 전압(Vzcd)이 온 기준 전압 이하가 되면, 전력 스위치(11)를 턴 온 시키기 위한 온 제어 신호(NC)를 생성한다. 온 제어 신호 생성부(232)는 전력 스위치(11)가 턴 오프된 후 감소하던 영 전압 검출 전압(Vzcd)온 기준 전압 이하가 되는 온 제어 시점에 동기되어 하이 레벨의 펄스를 가지는 온 제어 신호(NC)를 생성한다.

PWM 플립플롭(234)은 온 제어 신호(NC) 및 오프 제어 신호(FC)에 따라 전력스위치(11)의 스위칭 동작을 제어하기 위한 게이트 구동부 제어 신호(VC)를 생성한다. PWM 플립플롭(234)은 온 제어 신호(NC)가 입력되는 셋단(S) 및 오프 제어 신호(FC)가 입력되는 리셋단(R)을 포함한다. PWM 플립플롭(234)은 셋단(S)에 하이 레벨의 신호가 입력되면, 하이 레벨의 게이트 구동부 제어 신호(VC)를 출력단(Q)을 통해 출력한다. PWM 플립플롭(234)은 리셋단(R)에 하이 레벨의 신호가 입력되면, 로우 레벨의 게이트 구동부 제어 신호(VC)를 출력단(Q)를 통해 출력한다. 셋단(S) 및 리셋단(R)에 입력되는 신호가 모두 로우 레벨이면, PWM 플립플롭(233)은 현재 게이트 구동부 제어 신호(VC)를 그대로 유지한다.

게이트 구동부(234)는 게이트 구동부 제어 신호(VC)에 따라 전력 스위치(11)를 스위칭 시키는 게이트 신호(Vgs)를 생성한다. 게이트 구동부(234)는 하이 레벨의 게이트 구동부 제어 신호(VC)가 입력되면, 전력 스위치(11)를 턴 온 시킬 수 있는 하이 레벨의 게이트 신호(Vgs)를 생성하고, 로우 레벨의 게이트 구동부 제어 신호(VC)가 입력되면, 전력 스위치(11)를 턴 오프 시킬 수 있는 로우 레벨의 게이트 신호(Vgs)를 생성한다.

이하, 도 3을 참조하여 본 발명의 실시 예에 따른 클램핑부(25) 및 과전압 보호부(22)를 설명한다. 도 3은 본 발명의 실시 예에 따른 클램핑부(25) 및 과전압 보호부(22)를 나타낸 도면이다.

클램핑부(25)는 영 전압 검출 전압(Vzcd)이 음의 전압이면 클램핑 전압(Vclamp)으로 상승시킨다. 구체적으로 클램핑부(25)는 정전류원(251), BJT(bipolar junction transisot)(252), 직렬 연결되어 있는 다이오드(D2, D3), 및 제너 다이오드(ZD)를 포함한다. 정전류원(251)은 바이어스 전압(Vbias)을 이용하여 일정한 전류를 생성하고, 다이오드(D2) 및 다이오드(D3)에 일정한 전류가 흐르게 한다. BJT(252)의 콜렉터에는 바이어스 전압(Vbias)이 공급되고, 베이스는 다이오드(D2)의 애노드 전극에 연결되어 있다. BJT(252)의 에미터는 연결단자(CT1)에 연결되어 있어 영 전류 검출 전압(Vzcd)이 에미터에 공급된다. 제너 다이오드(ZD)의 캐소드 전극은 연결단자(CT1)에 연결되어 있고, 애노드 전극은 접지되어 있다.

BJT(252)의 베이스와 에미터간의 전압차가 문턱 전압 이상이면, BJT(252)는 턴 온 된다. 다이오드(D2) 및 다이오드(D3)는 접지와 BJT(252)의 베이스 사이에 직 렬 연결되어 있고, 다이오드(D2) 및 다이오드(D3) 각각의 문턱 전압에 의해 베이스의 전압은 두 다이오드(D2, D3) 각각의 문턱 전압 합이 된다. 예를 들어 다이오드(D2, D3)의 문턱 전압을 0.7V라고 가정하면, 베이스 전압은 1.4V이고, 에미터 전압이 0.7V이하가 되면 BJT(252)가 턴 온 된다. BJT(252)가 턴 온되어 클램핑 전류(IS)가 보조 인덕터(L2)로 흐르면 저항(R2)과 클램핑 전류(IS)에 의해 에미터 전압은 상승한다. 에미터 전압이 0.7V보다 크면BJT(252)가 턴 오프 되어 클램핑 전류(IS)는 흐르지 않는다. 이와 같은 방식으로 보조 전압(Vaux)이 음의 전압이 되더라도, 클램핑부(25)에 의해 역률 보상 제어 회로(2)에 실제 입력되는 영전류 검출 전압(Vzcd)은 클램핑 전압(Vclamp), 즉 0.7V로 일정하게 유지된다. 0.7V는 설명의 편의를 위해 설정된 값으로, 설계에 따라 변경될 수 있다. 직렬 연결되어 있는 다이오드(D2, D3)의 개수는 클램핑 전압(Vclamp)에 따라 결정되며, 적어도 하나의 다이오드로 구성된 직렬 다이오드 열(string)이 BJT(252)의 베이스에 연결되어 있다.

클램핑 전류(IS)는 아래 수학식 3과 같이 계산된다. 권선비(Naux/Nvin)에 입력 전압(Vin)의 곱한 값은 보조 전압(Vaux)의 절대값이다.

IS=((Naux/Nin)Vin + Vclaimp)/R2≒(Naux/Nin)Vin/R2≒┃Vaux┃/R2

실제 클램핑 전압(Vclamp)은 보조 전압(Vaux)의 절대값에 비해 매우 작은 값으로 무시할 수 있다. 수학식 3에 나타난 바와 같이, 영 전류 검출 전압(Vzcd)을 클램핑 전압(Vclamp)으로 유지하기 위해 BJT(252)에 흐르는 전류는 보조 전압(Vaux)의 절대치에 따라 결정된다. 즉, 보조 전압(Vaux)이 음으로 더 낮은 전압 일수록, BJT(252)의 에미터 전압이 더 낮아져 클램핑 전류(IS)가 더 증가한다. 결과적으로 입력 전압(Vin)이 클수록 클램핑 전류(IS)는 증가한다. 따라서, 클램핑 전류(IS)를 알면 따라서 입력 전압(Vin)을 알 수 있다.

과전압 보호부(22)는 클램핑 전류(IS) 및 듀티 정보를 이용하여 출력 전압(Vout)의 과전압 여부를 판단한다. 과전압 보호부(22)는 입력 전압(Vin)의 피크에 대응하는 입력 피크 전압(Vin_pk)을 생성하고, 듀티 정보에 대응하는 듀티 전압(Vduty)를 생성하며, 두 신호를 비교하여 비교 결과에 따라 출력 전압(Vout)의 과전압 여부를 판단한다. 본 발명의 실시 예에 따른 과전압 보호부(22)는 듀티 정보를 얻기 위해 게이트 제어 신호(Vgs)를 입력 받고 있으나, 본 발명이 이에 한정되는 것은 아니다. 게이트 제어 신호(Vgs)이외에 비교 결과 신호(CC), 오프 제어 신호(FC), 온 제어 신호(NC) 및 게이트 구동부 제어 신호(VC) 중 어느 하나를 이용할 수 있다.

구체적으로, 과전압 보호부(22)는 입력 피크 전압 생성부(220), 듀티 전압 생성부(225) 및 보호 비교기(229)를 포함한다. 입력 피크 전압 생성부(220)는 클랭핑 전류(IS)를 검출하고, 검출된 전류를 이용하여 입력 검출 전압(VIND)을 생성하고, 입력 검출 전압(VIND)의 피크를 샘플링 및 홀딩하여 입력 전압(Vin)의 피크에 대응하는 입력 피크 전압(Vin_pk)을 생성한다. 듀티 전압 생성부(225)는 듀티 정보를 포함하는 게이트 제어 신호(Vgs)를 입력받고, 게이트 제어 신호(Vgs)에 따라 증감하는 듀티 가변 전압(DVV)을 생성하며, 듀티 가변 전압(DVV)의 피크를 샘플링 및 홀딩하여 듀티에 대응하는 전압 레벨을 가지는 듀티 전압(Vduty)을 생성한다. 입력 전압(Vin)이 피크일 때, 듀티가 가장 낮다. 본 발명에 따른 역률 보상 회로에서는 전력 스위치(11)가 온 상태 기간이 거의 일정하게 유지된다. 입력 교류 전원(AC) 한 주기 내에서는 본 발명에 따른 역률 보상 회로에서는 오차 증폭 신호(Vcon)의 출력 전압에 대한 반응시간이 매우 늦으므로 적어도 입력 교류 전원(AC)의 한 주기 동안 오차 증폭 신호(Vcon)가 일정하고, 일정한 상승기울기를 가지는 램프 신호(Vramp)와 오차 증폭 신호(Vcon)을 비교하여 전력 스위치(11)의 턴 오프 시점을 결정한다. 따라서 전력 스위치(11)가 온 상태인 기간이 일정하게 유지된다. 전력 스위치(11)가 오프 상태인 기간의 경우 인덕터(L1)의 양단 전압에 따라 결정되고, 전력 스위치(11)가 오프 상태일 때, 인덕터(L1)의 양단 전압은 출력 전압에서 입려 전압을 뺀 전압(Vout-Vin)이다. 출력 전압(Vout)은 일정하게 제어되므로, 입력 전압(Vin)이 피크일 때, 인덕터 양단 전압이 가장 낮다. 이 때, 인덕터 전류(IL)의 하강 기울기가 가장 작고, 전력 스위치(11)의 오프 상태 기간이 가장 길다. 듀티는 전력 스위치(11)의 온 상태 기간과 오프 상태 기간의 비율이고, 입력전압(이 피크일 때 오프 상태 기간이 가장 길어지고온 상태 기간은 일정하게 유지되므로, 입력 전압(Vin)이 피크일 때, 듀티가 가장 낮다. 본 발명의 실시 예에 따른 과전압 보호부(22)는 듀티가 가장 낮을 때 듀티 가변 전압(DVV)이 피크가 되도록 제어한다. 따라서 듀티 가변 전압(DVV)은 (1-듀티)에 따라 증감한다. 구체적인 설명은 후술한다.

입력 전압 피크 생성부(220)는 전류 검출부(221), 입력 피크 샘플/홀더(222), 피크 조절부(223), 전류 복사부(224), 저항(R3) 및 커패시터(C4)를 포함 한다.

전류 검출부(221)는 클램핑 전류(IS)를 검출하여, 검출된 전류를 전류 복사부(224)로 전달한다.

전류 복사부(224)는 검출된 전류를 복사하여 복사 전류(IM)를 생성한다. 저항(R3)의 일단은 전류 복사부(224)의 출력단에 연결되어 있고, 복사 전류(IM)는 저항(R3)에 흐르며, 저항(R3)의 일단의 전압이 입력 검출 전압(VIND)이 된다. 커패시터(C4)는 저대역 통과 필터로서 저항(R3)에 병렬 연결되어 입력 검출 전압(VIND)의 노이즈를 제거한다.

입력 피크 샘플/홀더(222)는 입력 검출 전압(VIND)의 피크를 입력 검출 전압(VIND)의 주기 단위로 샘플링 및 홀딩(sampling & holding)하여 피크 전압(VPK)을 생성한다. 입력 피크 샘플/홀더(222)는 입력 검출 전압(VIND)의 한 주기 동안의 피크를 샘플링하고, 다음 주기의 피크가 샘플링되기 전까지 샘플링 된 피크 전압(VPK)을 홀딩한다.

도 4는 입력 검출 전압(VIND)과 피크 전압(VPK)간의 관계를 나타낸 도면이다. 도 4에서 피크 전압(VPK)은 굵은 실선으로 입력 검출 전압(VIND)은 얇은 실선으로 표시하였다.

본 발명의 실시 예에서는 전력 스위치(11)가 온 상태일 때, 보조 전압이 클램핑 전압보다 작고, 전력 스위치(11)가 오프 상태일 때, 보조 전압이 클램핑 전압보다 크다.

전력 스위치(11)가 온 상태인 기간 동안 복사 전류(IM)가 흐르므로 입력 검 출 전압(VIND)은 증가한다. 전력 스위치(11)가 오프 상태인 기간 동안 복사 전류(IM)는 흐르지 않으므로 입력 검출 전압(VIND)은 감소한다. 따라서 입력 검출 전압(VIND)은 전력 스위치(11)의 스위칭 주기와 동일한 주기를 가진다.

도 4에서 소정의 기준 전압(VZ)은 입력 검출 전압(VIND이 접지 전압이 되는 지점을 검출하기 위한 전압으로서 접지 전압에매우 가까운 전압이다. 입력 검출 전압(VIND)은 입력 전압(Vin)에 동기되어 발생하므로, 시점 T1, T2, T3 및 T4는 입력 전압(Vin)이 영 교차하는 시점이다.

도 4에 도시된 바와 같이, 입력 피크 샘플/홀더(222)는 입력 검출 전압(VIND)이 기준 전압(VZ)까지 감소하는 시점 T1부터 시점 T2 사이의 기간 동안, 샘플링 된 전압 중 가장 높은 피크 전압(VP1)을 시점 T2 이후부터 홀드한다. 마찬가지로, 입력 피크 샘플/홀더(222)는 시점 T2 부터 시점 T3 사이의 기간 동안 샘플링 된 전압 중 가장 높은 피크 전압(VP2)을 시점 T3 이후부터 홀드한다.

구체적으로, 입력 피크 샘플/홀더(222)는 입력 검출 전압(VIND)이 기준 전압(VZ)보다 큰 전압에서 같아지는 두 시점을 한 주기로 판단한다. 즉, 입력 피크 샘플/홀더(222)는 시점 T1부터 다음 시점 T2까지의 기간을 한 주기로 판단하고, 주기 P21 동안 가장 높은 전압(VP1)을 샘플링하고, 다음 주기 P22동안 전압(VP1)을 피크 전압(VPK)으로 홀딩한다. 이와 같은 방식으로 주기 P22 동안의 가장 높은 전압(VP2)은 다음 주기 P23의 피크 전압(VPK)이 된다.

피크 조절부(223)는 소정의 게인에 따라 피크 전압(VPK)을 조절하여 입력 피크 전압(Vin_pk)을 생성한다. 피크 조절부(223)의 게인은 입력 전압(Vin)의 피크 에 대응하는 피크 전압(VPK)과 출력 전압(Vout)이 과전압 판단의 기준 전압일 때 듀티 전압(Vduty)의 비로 결정된다. 과전압 판단의 기준 전압이란 출력 전압(Vout)이 이 기준 전압 이상이면, 출력 전압(Vout)은 과전압으로 판단되고, 과전압 판단의 기준 전압은 이하 과전압 기준 전압으로 명한다. 구체적으로, 입력 전압(Vin)이 피크일 때, 클램핑 전류(IS) 역시 피크가 되며, 입력 검출 전압(VIND)도 피크가 된다. 게인 생성에 대한 구체적인 예는 듀티 정보 신호 생성부(225)의 설명 다음에 후술한다.

듀티 전압 생성부(225)는 듀티 샘플/홀더(226) 및 듀티 가변 전압 생성부(227)를 포함한다. 듀티 가변 전압 생성부(227)는 게이트 제어 신호(Vgs)에 따라 듀티 가변 전압(DVV)을 생성한다. 듀티 가변 전압 생성부(227)는 인버터(228), 리셋 스위치(S1), 듀티 충전 스위치(S2), 듀티 방전 스위치(S3), 두 개의 저항(R4, R5) 및 듀티 커패시터(C5)를 포함한다. 인버터(228)는 게이트 제어 신호(Vgs)가 입력되는 입력단 및 듀티 충전 스위치(S2)의 스위칭 동작을 제어하는 신호를 출력하는 출력단을 포함하고 있으며, 게이트 제어 신호(Vgs)를 반전시켜 출력한다. 듀티 충전 스위치(S2)는 듀티 기준 전압(Vref)이 입력되는 일단 및 저항(R4)의 일단에 연결되어 있는 타단을 포함한다. 저항(R4)의 타단은 저항(R5)의 일단에 연결되어 있고, 저항(R5)의 타단은 듀티 방전 스위치(S3)의 일단에 연결되어 있다. 듀티 방전 스위치(S3)의 타단은 접지되어 있으며, 게이트 제어 신호(Vgs)에 따라 스위칭 동작한다. 리셋 스위치(S3)는 저항(R4)의 타단, 저항(R5)의 일단 및 듀티 커패시터(C5)의 일단에 일단이 연결되고, 타단에는 듀티 기준 전압(Vref)이 인가된다. 커 패시터(C5)의 타단은 접지되어 있으며, 듀티 커패시터(C5)의 일단 전압이 듀티 가변 전압(DVV)이 된다. 구체적으로 듀티 충전 스위치는(S2)는 로우 레벨의 게이트 제어 신호에 의해 턴 온되고, 듀티 방전 스위치(S3)는 하이 레벨의 게이트 제어 신호에 의해 턴 온 된다.

따라서 게이트 제어 신호(Vgs)가 하이 레벨, 즉 전력 스위치(11)가 온 상태인 동안, 듀티 방전 스위치(S3)는 온 상태이며, 듀티 커패시터(C5)는 방전된다. 그러면 듀티 가변 전압(DVV)은 감소한다. 게이트 제어 신호(Vgs)가 로우 레벨, 즉 전력 스위치(11)가 오프 상태인 동안, 듀티 충전 스위치(S32)는 온 상태이며, 듀티 커패시터(C5)는 충전된다. 그러면 듀티 가변 전압(DVV)은 증가한다. 리셋 스위치(S1)는 리셋 신호(RS)에 의해 스위칭 동작하고, 리셋 스위치(S1)가 턴 온 되면, 듀티 가변 전압(DVV)은 기준 전압(Vref)이 된다. 리셋 신호(RS)는 역률 보상 제어부(2)가 정상적으로 동작하기 위해 필요한 전원 전압이 일정전압 이하로 떨어져서역률 보상 제어부(2)가 동작하지 않을 때 스위치(S1)를 턴 온 시키는 레벨이 된다.

듀티 샘플/홀더(226)는 듀티 가변 전압(DVV)의 피크를 듀티 가변 전압(DVV)의 주기 단위로 구분하여, 현재 주기의 듀티 가변 전압(DVV)의 피크를 샘플링하여, 다음 주기 동안 홀딩하여 듀티 전압(Vduty)를 생성한다. 그 방식은 도 4에 설명된 방식과 동일한다. 리셋 신호(RS)에 의해 스위치(S1)가 턴 온되면, 듀티 샘플/홀더(226)는 기준 전압(Vref)을 듀티 전압(Vduty)으로 출력하고, 기준 전압(Vref)은 입력 피크 전압(Vin_pk)보다 항상 높은 값을 가지므로, 과전압 보호 신호(OVP)는 하이 레벨로 유지된다.

보호 비교기(229)는 듀티 전압(Vduty)이 입력되는 비반전 단자(+) 및 입력 피크 전압(Vin_pk)이 입력되는 반전 단자(-)를 포함하며, 듀티 전압(Vduty)이 입력 피크 전압(Vin_pk)보다 큰 전압이면 하이 레벨의 신호를 출력하고, 듀티 전압(Vduty)이 입력 피크 전압(Vin_pk)이하일 때,로우 레벨의 신호를 출력한다. 본 발명의 실시 예에 따른 과전압 보호 신호(OVP)는 과전압 상태일 때 로우 레벨이고, 정상 전압 상태일 때 하이 레벨이다.

이하, 본 발명의 실시 예에 따른 과전압 보호부(22)의 피크 조절부(223)에서 게인을 설정하는 방법을 설명한다.

이하, 설명의 편의를 위해 인덕터(L1)와 보조 인덕터(L2)의 권선비(Naux/Nin)는 1/10, 저항(R2)은 80KΩ, 저항(R3)은 63KΩ, 기준 전압(Vref)은 4V,전류 복사부(224)는 전류 검출부(221)에서 검출된 전류를 1/10로 복사하는 것으로 설정한다. 그리고 역률 보상 회로(1)에 입력되는 교류 전압은 265Vac이고, 출력 전압(Vout)은 390Vdc인 것으로 가정한다. 입력 교류 전압이 265Vac이면, 입력 전압(Vin)의 피크는 265√2이다.

클램핑 전류(IS)는 수학식 3과 같이 계산되므로, 클램핑 전류의 피크(IS_pk)는 입력 전압(Vin)이 피크 값을 가질 때이다. 이는 아래 수학식 4와 같이 계산된다.

그러면, 전류 복사부(224)로부터 출력되는 복사 전류(IM)은 47.72uA이고, 이 복사 전류(IM)가 저항(R3)에 흐르면 입력 검출 전압(VIND)은 3V가 된다. 이는 입력 검출 전압(VIND)의 피크로, 피크 전압(VPK)은 3V가 된다.

게이트 제어 신호(Vgs)가 로우 레벨일 때, 듀티 가변 전압(DVV)이 증가하므로, 듀티 가변 전압(DVV)은 기준 전압(Vref)과 (1-듀티)의 곱에 따라 결정된다. (1-듀티)는 입력 전압(Vin)을 출력 전압(Vout)으로 나눈 값에 따라 결정되므로, 듀티 가변 전압(DVV)은 아래 수학식 5와 같이 계산된다.

DVV= Vref(1-듀티)=Vref(Vin/Vout)

그러면, 듀티 가변 전압(DVV)은 듀티 기준 전압(Vref)에 (1-듀티)를 곱한 값이고, (1-듀티)는 입력 전압(Vin)을 출력 전압(Vout)으로 나눈 값이며, 출력 전압(Vout)은 정상 상태에서 일정하게 제어된다. 따라서, 듀티 가변 전압(DVV)의 피크가 듀티 전압(Vduty)이고, 듀티 가변 전압(DVV)은 입력 전압(Vin)이 피크일 때 피크가 되므로, 듀티 전압(Vduty)은 3.84V가 된다.

수학식 5에서 알수 있듯이 출력 전압(Vout)이 증가할수록, 듀티 전압(Vduty)이 감소한다. 따라서 과전압이 발생하면 듀티 전압(Vduty)이 감소한다. 본 발명의 실시 예에서는 이와 같은 듀티 전압(Vduty)과 출력 전압(Vout) 및 입력 전압(Vin)간의 관계를 이용한다. 따라서 피크 조절부(223)의 게인은 출력 전압(Vout)이 과전압 기준 전압일 때, 입력 피크 전압(Vin_pk)이 듀티 전압(Vduty)과 같은 전압이 되도록 피크 전압(VPK)을 조절하는 값으로 설정된다.

만약, 과전압 기준 전압을 450Vdc라고 설정하면, 듀티 전압(Vduty)은 3.33V가 된다. 피크 전압(VPK)은 3V로 계산되었으므로, 피크 조절부(223)의 게인은 1.11(3.33/3)으로 설정하면 된다. 또한, 과전압 기준 전압을 500Vdc라고 설정하면, 듀티 전압(Vduty)은 3V가 되고, 피크 조절부(223)의 게인은 1(3/3)으로 설정하면 된다. 즉, 과전압 기준 전압을 얼마로 설정하느냐에 따라 피크 조절부(223)의 게인을 적절히 조절한다.

이와 같이, 본 발명의 실시 예에 따른 과전압 보호부(22)는 입력 전압(Vin)의 피크에 대응하는 입력 피크 전압(Vin_pk) 및 듀티에 대응하는 듀티 전압(Vduty)을 이용한다. 듀티는 입력 전압과 출력 전압(Vout)에 따라 결정되고, 입력 전압 및 듀티에 대응하는 듀티 전압(Vduty)을 알 수 있으므로, 출력 전압(Vout)을 추정할 수 있다. 따라서 본 발명의 실시 예에 따른 역률 보상 회로 및 그 구동 방법은 출력 전압(Vout)의 과전압 여부를 판단하기 위해 출력 전압(Vout)의 직접적인 검출이 필요없다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

도 3은 본 발명의 실시 예에 따른 클램핑부(25) 및 과전압 보호부(22)를 나타낸 도면이다.

도 4는 입력 검출 전압(VIND)과 피크 전압(VPK)간의 관계를 나타낸 도면이다.

Claims

입력 전압을 전달받아, 출력 전력을 공급하는 인덕터;

상기 인덕터에 연결되어, 상기 인덕터에 흐르는 인덕터 전류를 제어하는 전력 스위치;

상기 인덕터와 소정의 권선비로 커플링 되어 있는 보조 인덕터; 및

상기 전력 스위치의 스위칭 동작을 제어하여 상기 출력 전력을 제어하고, 상기 출력 전력의 출력 전압의 과전압 여부를 판단하는 역률 보상 제어부를 포함하고,

상기 역률 보상 제어부는,

상기 보조 인덕터의 양단 전압인 보조 전압에 대응하는 영 전류 검출 전압을 소정의 클램핑 전압으로 유지시키는 클램핑 전류를 이용하여 상기 입력 전압의 피크에 대응하는 입력 피크 전압을 생성하고, 상기 전력 스위치의 듀티에 대응하는 듀티 전압을 생성하며, 상기 입력 피크 전압 및 상기 듀티 전압을 비교한 결과에 따라 상기 출력 전압이 과전압인지 판단하는 과전압 보호부를 포함하는 역률 보상 회로.
제1항에 있어서,

상기 역률 보상 제어부는,

상기 전력 스위치가 온 상태인 기간 동안의 클램핑 전류를 이용하여 상기 입 력 피크 전압을 생성하는 역률 보상 회로.
제2항에 있어서,

상기 과전압 보호부는,

상기 클램핑 전류에 대응하는 입력 검출 전압을 생성하고, 상기 입력 검출 전압의 피크를 상기 입력 검출 전압의 주기 단위로 샘플링 및 홀딩하며, 홀딩된 피크 전압을 소정 게인에 따라 조절하여 상기 입력 피크 전압을 생성하는 입력 피크 전압 생성부;

상기 듀티를 제어하는 소정의 제어 신호를 입력받고, 상기 제어 신호에 따라증감하는 듀티 가변 전압을 생성하며, 상기 듀티 가변 전압의 피크를 샘필링 및 홀딩하여, 홀딩된 전압을 상기 듀티 전압으로 생성하는 듀티 전압 생성부; 및

상기 입력 피크 전압이 입력되는 제1 입력단 및 상기 듀티 전압이 입력되는제2 입력단을 포함하고, 상기 입력 피크 전압 및 상기 듀티 전압을 비교한 결과에 따라 과전압 보호 신호를 생성하는 보호 비교기를 포함하는 역률 보상 회로.
제3항에 있어서,

상기 입력 피크 전압 생성부는,

상기 클램핑 전류를 검출하는 전류 검출부;

상기 검출된 전류를 복사하여 복사 전류를 생성하는 전류 복사부;

상기 복사 전류가 흘러 상기 입력 검출 전압이 발생하는 저항;

상기 입력 검출 전압의 피크를 상기 입력 검출 전압의 주기 단위로 샘플링 및 홀딩하여 상기 피크 전압을 생성하는 입력 피크 샘플/홀더; 및

상기 피크 전압을 상기 게인에 따라 조절하여 입력 피크 전압을 생성하는 피크 조절부를 포함하는 역률 보상 회로.
제4항에 있어서,

상기 게인은 상기 입력 전압이 피크일 때의 입력 검출 전압과 상기 출력 전압이 과전압 판단의 기준 전압일 때 듀티 전압의 비로 결정되는 역률 보상 회로.
제3항에 있어서,

상기 듀티 전압 생성부는,

듀티 커패시터를 포함하고, 상기 전력 스위치를 턴 온 시키는 제어 신호에 따라 상기 듀티 커패시터를 방전시키고, 상기 전력 스위치를 턴 오프 시키는 제어 신호에 따라 상기 듀티 커패시터를 충전시켜 상기 듀티 가변 전압을 생성하는 듀티 가변 전압 생성부 및

상기 듀티 가변 전압의 피크를 상기 제어 신호의 주기 단위로 샘플링 및 홀딩하여 상기 듀티 전압을 생성하는 듀티 샘플/홀더를 포함하는 역률 보상 회로.
제6항에 있어서,

상기 듀티 가변 전압 생성부는,

상기 듀티 커패시터의 일단에 일단이 연결되어 있는 제1 저항;

상기 제1 저항의 타단에 일단이 연결되어 있고, 타단에 소정의 기준 전압이 공급되는 듀티 충전 스위치;

상기 듀티 커패시터의 일단에 일단이 연결되어 있는 제2 저항;

상기 제2 저항의 타단에 일단이 연결되어 있고, 타단이 접지되어 있는 듀티 방전 스위치;

상기 제어 신호가 입력되고, 상기 제어 신호를 반전시켜 출력하는 인버터; 및

상기 듀티 커패시터의 일단에 일단이 연결되어 있고, 타단에 상기 기준 전압이 입력되는 리셋 스위치를 포함하며,

상기 듀티 방전 스위치는 상기 제어 신호에 따라 스위칭 동작하고, 상기 듀티 충전 스위치는 상기 반전된 제어 신호에 따라 스위칭 동작하는 역률 보상 회로.
제3항에 있어서,

상기 역률 보상 제어부는,

상기 영 전류 검출 전압이 소정의 기준 전압 이하이면, 상기 전력 스위치를 턴 온 시키고, 상기 출력 전압에 대응하는 오차 증폭 신호와 상기 전력 스위치가 턴 온되어 있는 동안 일정한 기울기로 증가하는 램프 신호를 비교하여 비교 결과에 따라 상기 전력 스위치를 턴 오프 시키는 PWM 제어부를 더 포함하는 역률 보상 회로.
제8항에 있어서,

상기 PWM 제어부는,

상기 오차 증폭 신호와 상기 램프 신호를 비교하여 비교 결과에 따라 비교 결과 신호를 생성하는 PWM 비교기;

상기 비교 결과 신호 및 상기 과전압 보호 신호에 따라 오프 제어 신호를 생성하는 논리 연산부;

상기 영 전류 검출 전압이 상기 기준 전압 이하이면 온 제어 신호를 생성하는 온 제어부;

상기 온 제어 신호 및 오프 제어 신호를 각각 입력받는 셋단 및 리셋 단을 포함하고, 상기 온 제어 신호에 따라 상기 전력 스위치를 턴 온 시키는 제1 레벨의 게이트 구동부 제어 신호 및 상기 오프 제어 신호에 따라 상기 전력 스위치를 턴 오프 시키는 제2 레벨의 게이트 구동부 제어 신호를 생성하는 PWM 플립플롭; 및

상기 게이트 구동부 제어 신호에 따라 상기 전력 스위치를 스위칭 시키는 게이트 제어 신호를 생성하는 게이트 구동부를 포함하는 역률 보상 회로.
제9항에 있어서,

상기 듀티 전압 생성부는,

상기 게이트 제어 신호 대신 상기 온 제어 신호, 상기 오프 제어 신호 및 상기 게이트 구동부 제어 신호 중 어느 하나를 전달받아 듀티 가변 전압을 생성하는 역률 보상 회로.
제10항에 있어서,

상기 논리 연산부는,

상기 과전압 보호 신호를 반전시킨 신호 및 상기 비교 결과 신호를 입력받고 OR 연산을 수행하여 상기 오프 제어 신호를 생성하는 역률 보상 회로.
제8항에 있어서,

상기 역률 보상 제어부는,

소정의 오차 기준 전압과 상기 출력 전압을 저항 분배한 분배 전압의 차를 증폭하여 상기 오차 증폭 신호를 생성하는 오차 증폭부를 더 포함하는 역률 보상 회로.
제8항에 있어서,

일정한 전류를 생성하는 정전류원;

상기 정전류원에 일단이 연결되어 있는 충전 스위치;

상기 충전 스위치의 타단에 일단이 연결되어 있고, 타단은 접지되어 있는 커패시터; 및

상기 커패시터에 병렬 연결되어 있는 방전 스위치를 포함하는 램프 신호 생성부를 더 포함하고,

상기 충전 스위치는 상기 전력 스위치가 턴 온 되어 있는 기간동안 턴 온되고, 상기 방전 스위치는 상기 전력 스위치가 턴 오프 되어 있는 기간 동안 턴 오프 되어 있으며, 상기 램프 신호는 상기 커패시터의 일단의 전압인 역률 보상 회로.
제1항에 있어서,

상기 역률 보상 제어부는,

상기 영 전류 검출 전압이 입력되는 에미터, 바이어스 전압이 인가되는 콜렉터를 포함하는 트랜지스터;

상기 트랜지스터의 베이스와 접지 사이에 적어도 하나의 다이오드를 포함하는 직렬 다이오드 열; 및

상기 직렬 다이오드 열에 정전류를 공급하는 정전류원을 포함하는 클램핑부를 더 포함하고,

상기 클램핑 전류를 상기 트랜지스터에 흐르는 전류인 역률 보상 회로.
제14항에 있어서,

상기 직렬 다이오드 열은 상기 클램핑 전압에 따라 결정되는 개수의 다이오드를 포함하는 역률 보상 회로.
제14항에 있어서,

상기 과전압 보호부는,

상기 클램핑 전류에 대응하는 입력 검출 전압을 생성하고, 상기 입력 검출 전압의 피크를 상기 입력 검출 전압의 주기 단위로 샘플링 및 홀딩하며, 홀딩된 피크 전압을 소정 게인에 따라 조절하여 상기 입력 피크 전압을 생성하는 입력 피크 전압 생성부;

상기 듀티를 제어하는 소정의 제어 신호를 입력받고, 상기 제어 신호에 따라증감하는 듀티 가변 전압을 생성하며, 상기 듀티 가변 전압의 피크를 샘필링 및 홀딩하여, 홀딩된 전압을 상기 듀티 전압으로 생성하는 듀티 전압 생성부; 및

상기 입력 피크 전압이 입력되는 제1 입력단 및 상기 듀티 전압이 입력되는제2 입력단을 포함하고, 상기 입력 피크 전압 및 상기 듀티 전압을 비교한 결과에 따라 과전압 보호 신호를 생성하는 보호 비교기를 포함하는 역률 보상 회로.
입력 전압을 전달받아, 출력 전력을 공급하는 인덕터, 상기 인덕터에 연결되어 상기 인덕터에 흐르는 인덕터 전류를 제어하는 전력 스위치, 및 상기 인덕터와 소정의 권선비로 커플링 되어 있는 보조 인덕터를 포함하는 역률 보상 회로의 구동 방법에 있어서,

상기 보조 인덕터의 양단 전압인 보조 전압에 대응하는 영 전류 검출 전압을 소정의 클램핑 전압으로 유지시키는 클램핑 전류를 검출하는 단계;

상기 검출된 클램핑 전류를 이용하여 상기 입력 전압의 피크에 대응하는 입력 피크 전압을 생성하는 단계;

상기 전력 스위치의 듀티에 대응하는 듀티 전압을 생성하는 단계; 및

상기 입력 피크 전압 및 상기 듀티 전압을 비교한 결과에 따라 출력 전압이 과전압인지 판단하는 단계를 포함하는 역률 보상 회로의 구동 방법.
제17항에 있어서,

상기 클램핑 전류를 검출하는 단계는 상기 전력 스위치가 온 상태인 기간 동안 수행되는 역률 보상 회로의 구동 방법.
제18항에 있어서,

상기 입력 피크 전압을 생성하는 단계는,

상기 클램핑 전류에 대응하는 입력 검출 전압을 생성하는 단계;

상기 입력 검출 전압의 피크를 상기 입력 검출 전압의 주기 단위로 샘플링 및 홀딩하는 단계; 및

상기 홀딩된 피크 전압을 소정 게인에 따라 조절하여 상기 입력 피크 전압을 생성하는 단계를 포함하는 역률 보상 회로의 구동 방법.
제19항에 있어서,

상기 게인은 상기 입력 전압이 피크일 때의 입력 검출 전압과 상기 출력 전압이 과전압 판단의 기준 전압일 때 듀티 전압의 비로 결정되는 역률 보상 회로의 구동 방법.
제18항에 있어서,

상기 듀티 전압을 생성하는 단계는,

상기 듀티를 제어하는 소정의 제어 신호를 입력받고, 상기 제어 신호에 따라증감하는 듀티 가변 전압을 생성하는 단계 및

상기 듀티 가변 전압의 피크를 샘필링 및 홀딩하여, 홀딩된 전압을 상기 듀티 전압으로 생성하는 단계를 포함하는 역률 보상 회로의 구동 방법.