JP4949659B2 - 駆動回路のテスト方法及び表示装置の駆動回路 - Google Patents
駆動回路のテスト方法及び表示装置の駆動回路 Download PDFInfo
- Publication number
- JP4949659B2 JP4949659B2 JP2005254483A JP2005254483A JP4949659B2 JP 4949659 B2 JP4949659 B2 JP 4949659B2 JP 2005254483 A JP2005254483 A JP 2005254483A JP 2005254483 A JP2005254483 A JP 2005254483A JP 4949659 B2 JP4949659 B2 JP 4949659B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- output
- gradation
- voltage
- gradation voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010998 test method Methods 0.000 title claims description 17
- 238000012360 testing method Methods 0.000 claims description 106
- 238000005259 measurement Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000001276 controlling effect Effects 0.000 claims 1
- 230000001105 regulatory effect Effects 0.000 claims 1
- 230000005856 abnormality Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 125000003345 AMP group Chemical group 0.000 description 1
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 1
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 1
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 1
- 229910004444 SUB1 Inorganic materials 0.000 description 1
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 1
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 1
- 229920006227 ethylene-grafted-maleic anhydride Polymers 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 101150018075 sel-2 gene Proteins 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S345/00—Computer graphics processing and selective visual display systems
- Y10S345/904—Display with fail/safe testing feature
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Description
ISEL_ON=(VOUT−Vγ1)/(RON_SEL1+RON_SEL2+RON_TESTSW)
2 シフトレジスタ
3 データレジスタ
4 データラッチ
5 レベルシフタ
6 D/Aコンバータ
7 出力アンプ部
7a AMP
7b オフスイッチ
11 階調電圧選択回路
12 階調電圧生成部
20,20a テストスイッチ
30a,30b,30c 測定回路
311〜318(31k) DC電源
321〜328(32k),33a,33b リレースイッチ
34 電圧発生電流測定回路
35 電流発生電圧測定回路
Claims (3)
- 複数の階調電圧を生成する階調電圧生成部と、複数のトランジスタのオンオフを制御することで複数の階調電圧のうち1を選択する階調電圧選択回路とを含むD/Aコンバータと、
選択された階調電圧である前記D/Aコンバータの出力を増幅して表示装置に出力する増幅部と、
テストスイッチと、を有し、
前記D/Aコンバータの出力端子は、前記増幅部の入力端子と接続されるとともに、前記テストスイッチを介して、前記増幅部の出力端子と接続される、
表示装置の駆動回路のテスト方法であって、
前記D/Aコンバータの出力端子と前記増幅部の出力端子との間に設けられた前記テストスイッチに、テスト信号を供給して、前記D/Aコンバータの出力端子と前記増幅部の出力端子とを導通させるテストモードとし、
2以上の多段に接続された複数の前記トランジスタを有し、初段の前記トランジスタが前記階調電圧生成部に接続され、最後段の前記トランジスタが前記D/Aコンバータの出力端子に接続される前記階調電圧選択回路において、入力された制御信号に基づいて、前記階調電圧選択回路の各段の前記トランジスタを選択的にオンすることで、前記初段から前記最後段までの間で直列に接続された2以上のオン状態の前記トランジスタから構成される電流経路を生成し、
前記D/Aコンバータの入力端子を、階調電圧を生成するための電圧を供給する第1の測定装置に接続し、前記電流経路に流れる電流を測定することで前記D/Aコンバータのテストを実行するものであり、
前記増幅部の前記出力端子に第1の電圧を供給し、
前記階調電圧生成部が、前記第1の測定装置から供給される電圧に基づき生成した第2の電圧を、前記階調電圧選択回路に供給することで、前記第1の電圧と前記第2の電圧の電位差に応じた電流を前記電流経路に流し、
前記テストスイッチを介して、前記電流経路に流れる電流値を測定することで、前記階調電圧選択回路を構成する前記トランジスタのオン抵抗を測定する駆動回路のテスト方法。 - 前記テストモード時には、前記増幅部を構成するアンプ部の出力端子と前記増幅部の前記出力端子との間に設けられたオフスイッチをオフにすることで当該増幅部の出力をハイインピーダンスにする
ことを特徴とする請求項1記載の駆動回路のテスト方法。 - 階調電圧を生成するための電圧を供給する第1の測定装置により前記D/Aコンバータの階調電圧生成部にて複数の階調電圧を生成させ、
所定の階調電圧を選択出力させるための第2の測定装置により、前記D/Aコンバータの前記階調電圧選択回路にて前記階調電圧生成部が生成した複数の階調電圧から所定の階調電圧を選択出力させ、
前記増幅部の前記出力端子に接続された第3の測定装置により、前記階調電圧選択回路にて選択出力される階調電圧に基づき前記階調電圧選択回路の動作をテストする
ことを特徴とする請求項1又は2記載の駆動回路のテスト方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005254483A JP4949659B2 (ja) | 2005-09-02 | 2005-09-02 | 駆動回路のテスト方法及び表示装置の駆動回路 |
US11/512,351 US7859268B2 (en) | 2005-09-02 | 2006-08-30 | Method of testing driving circuit and driving circuit for display device |
CNB2006101266972A CN100550115C (zh) | 2005-09-02 | 2006-09-01 | 测试驱动电路的方法以及用于显示装置的驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005254483A JP4949659B2 (ja) | 2005-09-02 | 2005-09-02 | 駆動回路のテスト方法及び表示装置の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007065538A JP2007065538A (ja) | 2007-03-15 |
JP4949659B2 true JP4949659B2 (ja) | 2012-06-13 |
Family
ID=37817598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005254483A Expired - Fee Related JP4949659B2 (ja) | 2005-09-02 | 2005-09-02 | 駆動回路のテスト方法及び表示装置の駆動回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7859268B2 (ja) |
JP (1) | JP4949659B2 (ja) |
CN (1) | CN100550115C (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008102344A (ja) * | 2006-10-19 | 2008-05-01 | Nec Electronics Corp | 表示装置の駆動回路およびそのテスト方法 |
JP2008242164A (ja) * | 2007-03-28 | 2008-10-09 | Nec Electronics Corp | 表示装置の駆動回路およびそのテスト方法 |
JP2008281992A (ja) * | 2007-04-11 | 2008-11-20 | Nec Electronics Corp | 表示装置の駆動回路 |
JP4953948B2 (ja) * | 2007-07-09 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | 表示装置のデータドライバ、そのテスト方法及びプローブカード |
TWI406216B (zh) * | 2008-09-02 | 2013-08-21 | Himax Tech Ltd | 電壓寫入裝置及電壓寫入方法 |
JP2011197203A (ja) * | 2010-03-18 | 2011-10-06 | Renesas Electronics Corp | ドライバ及び表示装置 |
TW201229983A (en) * | 2011-01-03 | 2012-07-16 | Novatek Microelectronics Corp | Test circuit of source driver |
TW201234328A (en) * | 2011-02-11 | 2012-08-16 | Novatek Microelectronics Corp | Display driving circuit and operation method applicable thereto |
CN102651185A (zh) * | 2011-02-23 | 2012-08-29 | 联咏科技股份有限公司 | 显示驱动电路与其操作方法 |
TW201243358A (en) * | 2011-04-29 | 2012-11-01 | Novatek Microelectronics Corp | Digital-to-analog converter circuit with rapid built-in self-test and test method |
CN103592542B (zh) * | 2013-11-07 | 2016-04-27 | 中国电子科技集团公司第四十一研究所 | 一种基于开关矩阵的信号分析接口智能化匹配方法 |
CN108053786B (zh) * | 2018-02-07 | 2021-05-18 | 京东方科技集团股份有限公司 | 数据驱动模组及其失效检测方法、显示装置 |
CN110192240B (zh) * | 2019-01-03 | 2022-07-29 | 京东方科技集团股份有限公司 | 信号保护电路、其驱动方法及设备 |
US11462142B2 (en) * | 2020-12-14 | 2022-10-04 | Beijing Eswin Computing Technology Co., Ltd. | Slew rate boosting circuit, source driver chip and display device |
TWI830532B (zh) * | 2022-12-08 | 2024-01-21 | 友達光電股份有限公司 | 顯示面板及顯示裝置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4888548A (en) * | 1988-03-31 | 1989-12-19 | Hewlett-Packard Company | Programmatically generated in-circuit test of digital to analog converters |
US5481471A (en) * | 1992-12-18 | 1996-01-02 | Hughes Aircraft Company | Mixed signal integrated circuit architecture and test methodology |
JPH09116434A (ja) * | 1995-10-19 | 1997-05-02 | Toshiba Microelectron Corp | デジタル・アナログ変換回路 |
JP3082682B2 (ja) * | 1996-10-18 | 2000-08-28 | 日本電気株式会社 | D/a変換器の試験回路とこれを備えるマイクロコンピュータ |
JP3063690B2 (ja) * | 1997-07-31 | 2000-07-12 | 日本電気株式会社 | 半導体集積回路 |
JP2000165244A (ja) * | 1998-11-27 | 2000-06-16 | Sharp Corp | 半導体集積回路装置 |
JP3405333B2 (ja) * | 1999-10-21 | 2003-05-12 | セイコーエプソン株式会社 | 電圧供給装置並びにそれを用いた半導体装置、電気光学装置及び電子機器 |
JP3617621B2 (ja) * | 2000-09-29 | 2005-02-09 | シャープ株式会社 | 半導体集積回路の検査装置及びその検査方法 |
DE10100569A1 (de) | 2001-01-09 | 2002-07-11 | Koninkl Philips Electronics Nv | Treiberschaltung für Anzeigevorrichtung |
JP2003280615A (ja) * | 2002-01-16 | 2003-10-02 | Sharp Corp | 階調表示基準電圧発生回路およびそれを用いた液晶表示装置 |
JP4467877B2 (ja) * | 2002-11-08 | 2010-05-26 | 富士通マイクロエレクトロニクス株式会社 | 表示装置の駆動方法、及び表示装置の駆動回路 |
KR100608106B1 (ko) * | 2003-11-20 | 2006-08-02 | 삼성전자주식회사 | 소스 라인 리페어 기능을 갖는 액정표시장치 및 소스 라인리페어 방법 |
-
2005
- 2005-09-02 JP JP2005254483A patent/JP4949659B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-30 US US11/512,351 patent/US7859268B2/en not_active Expired - Fee Related
- 2006-09-01 CN CNB2006101266972A patent/CN100550115C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100550115C (zh) | 2009-10-14 |
JP2007065538A (ja) | 2007-03-15 |
US20070067693A1 (en) | 2007-03-22 |
CN1924988A (zh) | 2007-03-07 |
US7859268B2 (en) | 2010-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4949659B2 (ja) | 駆動回路のテスト方法及び表示装置の駆動回路 | |
US8026889B2 (en) | Drive circuit of display device and method of testing the same | |
US6972755B2 (en) | Driver circuit for a display device | |
CN110767130B (zh) | 短路检测装置、短路检测电路和显示装置 | |
US20100271406A1 (en) | Display driver and method of testing the same | |
JP4018014B2 (ja) | 半導体装置およびその試験方法 | |
JP2008180616A (ja) | 半導体デバイスのテスト補助回路およびテスト方法 | |
US20080238905A1 (en) | Driver circuit of display unit separating amplifier and output terminal in response to test signal and method of controlling the same | |
JP2012233966A (ja) | 表示装置の駆動回路及びそのテスト制御方法 | |
JP2012220238A (ja) | 半導体装置及びその検査方法 | |
US20070132702A1 (en) | Display driving integrated circuit and method for determining wire configuration of the same | |
JP2011038849A (ja) | 半導体集積回路 | |
JP3186688B2 (ja) | 集積回路装置 | |
JP2009205000A (ja) | 駆動回路および該駆動回路を備えた表示装置 | |
JP4320733B2 (ja) | 半導体試験装置 | |
US20110001509A1 (en) | Semiconductor integrated circuit device and method for testing the same | |
JP2000165244A (ja) | 半導体集積回路装置 | |
JP3553509B2 (ja) | 半導体集積回路及びその検査方法 | |
JP4166718B2 (ja) | 半導体集積回路の検査方法 | |
JP2006317398A (ja) | 半導体集積回路および半導体集積回路を搭載した製品のテスト方法 | |
JP2010256175A (ja) | 半導体集積回路装置の、検査装置および検査方法 | |
JP2007333536A (ja) | 差動信号出力回路のdc特性テスト回路 | |
JP6328899B2 (ja) | 抵抗アレイ回路、電流生成回路、電流制御型発振回路、fll回路および抵抗アレイのテスト方法 | |
JP5003955B2 (ja) | Icテスタ | |
JP2000111616A (ja) | 論理回路のテスト方法および論理回路のテスト装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120308 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |