図1は、本発明の一実施の形態に係る、半導体集積回路装置の検査装置の概略を示すブロック図である。
まず、半導体集積回路装置IC2は、半導体集積回路装置IC1(図8参照)と同様の構成を有しているものであり、入力端子504、n個の分配回路505、n個のDA変換器506、および、n個の出力端子503を備える。上述したとおり、本明細書において、文字「n」は、2以上の自然数である。
入力端子504は、1段目st1の分配回路505に接続されている。
文字「m」を、1以上n未満の、任意の1つの自然数とすると、m段目stmの分配回路505は、m段目stmのDA変換器506の入力端に接続されている。m段目stmのDA変換器506の出力端は、m段目stmの出力端子503に接続されている。また、m段目stmの分配回路505は、m+1段目st(m+1)の分配回路505に接続されている。
n段目stnの分配回路505は、n段目stnのDA変換器506の入力端に接続されている。n段目stnのDA変換器506の出力端は、n段目stnの出力端子503に接続されている。
半導体集積回路装置IC2外部からの指示を示すデジタル信号は、入力端子504から、半導体集積回路装置IC2内部に入力される。該デジタル信号は、入力端子504からまず、1段目st1の分配回路505に供給される。なお、該デジタル信号が1段目st1の分配回路505に供給される時刻は、時刻t1としている。その後、該デジタル信号は、m段目stmの分配回路505から、m+1段目st(m+1)の分配回路505に順次供給される。なお、該デジタル信号がm段目stmの分配回路505に供給される時刻は、時刻tmとしているが、時刻tmは、1以上n未満の自然数であるmが大きい程、後の時刻となる。該デジタル信号は、時刻tmより後の時刻tnにおいて、n−1段目st(n−1)の分配回路505から、n段目stnの分配回路505に供給される。
時刻tnにおいて、半導体集積回路装置IC2外部からの指示を示す上記デジタル信号が、n段目stnの分配回路505に供給された後、時刻t(n+1)において、該デジタル信号は、各分配回路505から一斉に出力される。各分配回路505から出力された該デジタル信号はそれぞれ、該各分配回路505に各々接続されたDA変換器506に供給される。
各DA変換器506は、入力された半導体集積回路装置IC2外部からの指示を示す上記デジタル信号を、アナログ電圧に変換するDA変換が行われる。該DA変換により生成された各アナログ電圧は、時刻t(n+1)より後の時刻t(n+2)において、各DA変換器506の出力端に各々設けられた各出力端子503からそれぞれ出力される。
検査対象となる、半導体集積回路装置IC2の具体例としては例えば、液晶表示装置の駆動装置、複数個のDA変換器(各DA変換器506に対応)、1個の装置もしくは回路ブロックに複数個の電圧出力増幅器が備えられた他の半導体集積回路装置が挙げられるが、設けられたn個の出力端子の各々からn種類のアナログ電圧を出力可能な半導体集積回路装置であれば、特に限定されない。
従来は、図9および図11に示すとおり、各出力端子104からそれぞれ出力されたアナログ電圧に対して、出力端子104の個数に略比例した規模の、電圧計(図9に示すAD変換器201参照)または測定電圧値の演算器(図11に示す演算器405参照)を使用して、全ての該アナログ電圧を検査(良否の判定等)することで、半導体集積回路装置の検査(良否の判定等)を行っていた。もしくは、図10に示すとおり、電圧計または測定電圧値の演算器の規模増大を抑制するために、スキャナ(切替器)300を用いて、全ての該アナログ電圧を適宜切り替えて検査する、低速の半導体集積回路装置の検査を行っていた。
一方、本発明は、全ての上記アナログ電圧のうち、ピーク値(最大値または最小値)を有しているアナログ電圧のみを選択して、選択した該アナログ電圧のみに対して検査を行うことで、半導体集積回路装置の検査を行うものである。該選択は、半導体集積回路装置のn個の出力端子の各々からアナログ電圧が一斉出力されてから、これらの各アナログ電圧がAD変換器に入力されるまでの間に行う。これにより、本発明に係る検査装置および検査方法では、AD変換器の個数を減少させることが可能となる。またこれにより、本発明に係る検査装置および検査方法では、少数のアナログ電圧を検査するだけでよいので、高速の半導体集積回路装置の検査を行うことが可能となる。
図1に示す検査装置は、本発明に係る選択回路である、n−1個のアナログ電圧比較選択回路501を備えている(便宜上、8個の出力端子503に対する、7個のアナログ電圧比較選択回路501のみ図示している)。
アナログ電圧比較選択回路501の各々は、2個の入力端6061および6062と、1個の出力端605と、を有している。
各出力端子503、および、各アナログ電圧比較選択回路501の出力端605は、それぞれ異なる、各アナログ電圧比較選択回路501のいずれか1個の、入力端6061または6062に接続されている。各アナログ電圧比較選択回路501に設けられた入力端6061および6062にはそれぞれ、互いに異なる、各出力端子503、および、各アナログ電圧比較選択回路501の出力端605のうち、いずれか1個が必ず接続されているが、同一のアナログ電圧比較選択回路501に設けられた出力端605が接続されていることがない。
各出力端子503、および、各アナログ電圧比較選択回路501を、上記の要領により接続すると、ある1個のアナログ電圧比較選択回路501の出力端605は、他のアナログ電圧比較選択回路501に接続することができなくなる。該接続することができなくなる、ある1個のアナログ電圧比較選択回路501の出力端605には、ピーク電圧出力端子502が設けられている。
n−1個のアナログ電圧比較選択回路501の各々は、入力端6061と入力端6062とにそれぞれ入力された各アナログ電圧を比較して、電圧値が大きいアナログ電圧、または、電圧値が小さいアナログ電圧、のみを出力端605から出力する回路である。但し、各アナログ電圧比較選択回路501において、電圧値が大きいアナログ電圧と、電圧値が小さいアナログ電圧と、のどちらを出力するのかについては、全てのアナログ電圧比較選択回路501で統一されている。つまり、n−1個のアナログ電圧比較選択回路501は、n個の出力端子503の各々から出力される、n種類のアナログ電圧から、電圧値が最も大きいアナログ電圧、または、電圧値が最も小さいアナログ電圧を、トーナメント方式により選択して、選択した該アナログ電圧のみを、ピーク電圧出力端子502に供給する回路であると解釈することができる。
図2は、アナログ電圧比較選択回路501の、具体的な回路構成を示す図である。
図2に示すアナログ電圧比較選択回路501は、コンパレータ601、比較選択回路602、互いに極性の異なる2個のスイッチ6031および6032、選択信号入力端子604、出力端605、および、入力端6061および6062を備える構成である。比較選択回路602は、コンパレータ6021、および、排他的論理和回路6022を備える。スイッチ6031および6032はそれぞれ、nチャネル型のMOS(Metal Oxide Semiconductor)トランジスタ609、および、pチャネル型のMOSトランジスタ610(以下、それぞれ「トランジスタ609」「トランジスタ610」と称する)を備える。
入力端6061は、コンパレータ601の一方の入力端、および、スイッチ6031のトランジスタ609および610の各ソース端子に接続されている。入力端6062は、コンパレータ601の他方の入力端、および、スイッチ6032のトランジスタ609および610の各ソース端子に接続されている。コンパレータ601の出力端は、比較選択回路602の、コンパレータ6021の一方の入力端に接続されている。コンパレータ6021の他方の入力端は、判定基準電圧入力用抵抗である抵抗607および608が互いに直列接続されたノードに接続されている。コンパレータ6021の出力端は、比較選択回路602の、排他的論理和回路6022の一方の入力端に接続されている。排他的論理和回路6022の他方の入力端は、選択信号入力端子604に接続されている。排他的論理和回路6022の出力端は、スイッチ6031および6032の各々の、トランジスタ609および610の各ゲート端子に接続されている。スイッチ6031および6032の各々の、トランジスタ609および610の各ドレイン端子は、互いに接続されており、該接続されたノードからは、出力端605が引き出されている。
入力端6061に入力されたアナログ信号はコンパレータ601の一方の入力端に、入力端6062に入力されたアナログ信号はコンパレータ601の他方の入力端に、それぞれ入力される。コンパレータ601は、入力されたこれらの各アナログ信号の大小を比較し、該比較した結果を示す信号を、比較選択回路602のコンパレータ6021に出力する。
コンパレータ601が出力する、上記比較した結果を示す信号の形態は、例えば高レベルおよび低レベルからなるロジック信号が挙げられる。具体的に、該ロジック信号は、一例として、入力端6061に入力されたアナログ信号が入力端6062に入力されたアナログ信号よりも、大きい場合に高レベルの信号が、小さい場合に低レベルの信号が、コンパレータ601からそれぞれ出力されればよい。
コンパレータ601による比較結果を示す信号はコンパレータ6021の一方の入力端に、コンパレータ6021の他方の入力端には所定の判定基準電圧が、それぞれ入力される。コンパレータ6021は、入力されたこれらの各信号の大小を比較し、該比較した結果を示す信号を、比較選択回路602の排他的論理和回路6022に出力する。
コンパレータ601と同じく、コンパレータ6021が出力する、上記比較した結果を示す信号の形態は、例えばロジック信号が挙げられる。具体的に、該ロジック信号は、一例として、コンパレータ601による比較結果を示す信号が判定基準電圧よりも、大きい場合に高レベルの信号が、小さい場合に低レベルの信号が、コンパレータ6021からそれぞれ出力されればよい。
コンパレータ6021による比較結果を示す信号は排他的論理和回路6022の一方の入力端に、排他的論理和回路6022の他方の入力端には選択信号入力端子604からの大小選択信号が、それぞれ入力される。排他的論理和回路6022は、入力されたこれらの各信号の排他的論理和を示す信号を、スイッチ6031および6032の各々の、トランジスタ609および610の各ゲート端子に供給する。トランジスタ609および610は、排他的論理和を示す上記信号に応じて、導通および非導通を切り替える。
ここで、スイッチ6031および6032は、互いに極性が異なっているため、互いに同じ排他的論理和回路6022からの信号が入力されると、一方が導通し他方が非導通となる。具体的に、排他的論理和回路6022が出力する信号は、入力端6061からのアナログ信号を出力端605から出力すべき場合において、スイッチ6031を導通させると共にスイッチ6032を非導通とさせる信号となっている。また、排他的論理和回路6022が出力する信号は、入力端6062からのアナログ信号を出力端605から出力すべき場合において、スイッチ6032を導通させると共にスイッチ6031を非導通とさせる信号となっている。
排他的論理和回路6022は、選択信号入力端子604からの大小選択信号により、入力端6061および6062に入力された各アナログ電圧のうち、電圧値が大きいアナログ電圧を出力端605から出力すべくスイッチ6031および6032の導通および非導通を制御するのか、電圧値が小さいアナログ電圧を出力端605から出力すべくスイッチ6031および6032の導通および非導通を制御するのかが予め設定されている。大小選択信号として、比較選択回路602の電源電圧Vcc(高レベルの信号)が、他方の入力端に入力されると、排他的論理和回路6022は、電圧値が大きいアナログ電圧を出力端605から出力するようにスイッチ6031および6032の導通および非導通を制御する。一方、他方の入力端が接地されており大小選択信号が接地電位(低レベルの信号)である場合、排他的論理和回路6022は、電圧値が小さいアナログ電圧を出力端605から出力するようにスイッチ6031および6032の導通および非導通を制御する。そして、大小選択信号による上記の設定に基づいて、比較選択回路602は、コンパレータ601からの上記比較した結果を示す信号に応じて、スイッチ6031および6032のいずれか一方のみを導通させるように動作する。
これにより、アナログ電圧比較選択回路501は、入力端6061および6062の各々に入力されたアナログ電圧のうち、電圧値が大きいアナログ電圧と、電圧値が小さいアナログ電圧と、のいずれか一方のみを、出力端605から出力することが可能となる。そして、n−1個のアナログ電圧比較選択回路501を用いて、上述したトーナメント方式により、n種類のアナログ電圧から、電圧値が最も大きいアナログ電圧、または、電圧値が最も小さいアナログ電圧を選択して、選択した該アナログ電圧のみを、ピーク電圧出力端子502に供給することで、n−1個のアナログ電圧比較選択回路501は、本発明に係る選択回路として機能させることができる。
n個の出力端子503の各々から、n種類の各アナログ電圧が出力されるのと同時に、ピーク電圧出力端子502には、n種類の各アナログ電圧のうち、電圧値が最も大きいアナログ電圧、または、電圧値が最も小さいアナログ電圧が印加される。
そして、ピーク電圧出力端子502には、AD変換器902および演算器903(図12参照)が、この順に接続されている。AD変換器902は、ピーク電圧出力端子502に印加されたアナログ電圧をAD変換してデジタル値として出力する。演算器903は、該デジタル値が規定の電圧範囲内に収まっているか否かを判定することにより、半導体集積回路装置IC2の検査(良否判定)を実施する。
図1に示す検査装置は、電圧値が最も大きいアナログ電圧、または、電圧値が最も小さいアナログ電圧、を出力する構成であるため、アナログ電圧値を測定するためのAD変換器を1個にすることが可能となる。
上記検査装置を用いた検査ではまず、n種類の各アナログ電圧の出力状態(アナログ電圧値等)が安定した後、電圧値が大きいアナログ電圧を出力するように、上述したとおりに動作が制御された、n−1個のアナログ電圧比較選択回路501に、各アナログ電圧を通過させることで、電圧値が最も大きいアナログ電圧を選択し、選択した該アナログ電圧のみを測定する。続いて、上記検査装置を用いた検査では、各アナログ電圧比較選択回路501の動作を、電圧値が小さいアナログ電圧を出力するように制御し、各アナログ電圧比較選択回路501に、各アナログ電圧を通過させることで、電圧値が最も小さいアナログ電圧を選択し、選択した該アナログ電圧のみを測定する。これにより、上記検査装置を用いた検査では、1個のAD変換器を用いて、n種類のアナログ電圧のうち、ピーク値を有しているアナログ電圧を検査することが可能となる。
図3は、本発明の別の実施の形態に係る、半導体集積回路装置の検査装置の概略を示すブロック図である。また、図13は、図3に示す検査装置における、比較結果処理回路704の具体的な構成を示すブロック図である。
図3に示す検査装置は、半導体集積回路装置IC2の検査装置として、本発明に係る選択回路である、スイッチSWa1〜SWanおよびSWb1〜SWbnを備えたマトリクススイッチ回路701、コンパレータ703、および、比較結果処理回路704を備えている。図3に示すマトリクススイッチ回路701では、説明の便宜上、8個の出力端子503に対応する、16個のスイッチのみを図示している。
マトリクススイッチ回路701は、各スイッチSWa1〜SWanが或る1列を構成するように、各スイッチSWb1〜SWbnが別の1列を構成するように、それぞれ設けられている、2列のスイッチ群である。また、マトリクススイッチ回路701は、各スイッチSWa1およびSWb1が或る1行を構成するように、各スイッチSWa2およびSWb2が別の1行を構成するように、・・・、各スイッチSWanおよびSWbnが他の1行を構成するように、それぞれ設けられている、n行のスイッチ群である。
1段目st1の出力端子503には、スイッチSWa1およびSWb1の各一端が、2段目st2の出力端子503には、スイッチSWa2およびSWb2の各一端が、・・・、n段目stnの出力端子503には、スイッチSWanおよびSWbnの各一端が、それぞれ接続されている。
各スイッチSWa1〜SWanの他端は、いずれも、コンパレータ703の他方の入力端と、ピーク電圧出力端子707と、に接続されている。各スイッチSWb1〜SWbnの他端は、いずれも、コンパレータ703の一方の入力端と、ピーク電圧出力端子708と、に接続されている。
各スイッチSWa1〜SWanおよびSWb1〜SWbnはいずれも、自身の一端と他端との、導通および非道通が切り替えられる、一般的なスイッチ回路である。
比較結果処理回路704は、図13に示すとおり、DA変換器711a1〜711anおよび711b1〜711bn、ラッチ回路712a1〜712anおよび712b1〜712bn、トーナメント・アルゴリズム発生回路713、極性決定回路(最大電圧/最小電圧選択回路)714、および、ラッチ回路715を備える構成である。
コンパレータ703の出力端は、極性決定回路714に接続されている。
極性決定回路714は、選択切替信号入力端子710およびラッチ回路715に接続されている。ラッチ回路715は、トーナメント・アルゴリズム発生回路713に接続されている。トーナメント・アルゴリズム発生回路713は、リセット信号入力端子705、クロック入力端子706、ピーク電圧出力端子情報出力端子709、および、各ラッチ回路712a1〜712anおよび712b1〜712bnの一端に接続されている。各ラッチ回路712a1〜712anおよび712b1〜712bnの他端は、リセット信号入力端子705に接続されている。
ラッチ回路712a1の出力端はDA変換器711a1の入力端に、ラッチ回路712a2の出力端はDA変換器711a2の入力端に、・・・、ラッチ回路712anの出力端はDA変換器711anの入力端に、それぞれ接続されている。ラッチ回路712b1の出力端はDA変換器711b1の入力端に、ラッチ回路712b2の出力端はDA変換器711b2の入力端に、・・・、ラッチ回路712bnの出力端はDA変換器711bnの入力端に、それぞれ接続されている。
DA変換器711a1の出力端はスイッチSWa1に、DA変換器711a2の出力端はスイッチSWa2に、・・・、DA変換器711anの出力端はスイッチSWanに、それぞれ接続されている。DA変換器711b1の出力端はスイッチSWb1に、DA変換器711b2の出力端はスイッチSWb2に、・・・、DA変換器711bnの出力端はスイッチSWbnに、それぞれ接続されている。
DA変換器711a1〜711anおよび711b1〜711bnは、各々接続されたスイッチSWa1〜SWanおよびSWb1〜SWbnに対して切替信号を供給し、各スイッチSWa1〜SWanおよびSWb1〜SWbnは、供給された該切替信号に応じて、導通および非道通が切り替えられる。
トーナメント・アルゴリズム発生回路713は例えば、FPGA(Field Programmable Gate Array)等により、アルゴリズムまたはプログラムを、ハードウェアとして構成した回路である。
リセット信号入力端子705は、図示しない集積回路試験装置(テスタ)のパタン発生器に同期したリセット信号(ドライブ信号)の入力端子である。
クロック入力端子706は、検査装置外部からの動作クロックの入力端子である。
ピーク電圧出力端子情報出力端子709は、ピーク電圧出力端子707および708に供給すべきアナログ電圧を出力する出力端子503を特定(選択)するために必要となる各種情報を、上記パタン発生器に同期した図示しないコンパレータの入力端子に出力するための出力端子である。なお、該各種情報のうち、特に、スイッチSWa1〜SWanおよびSWb1〜SWbnの各々が、導通しているか非導通であるかを示すシリアルデータは、ピーク電圧出力端子情報出力端子709から上記集積回路試験装置に供給される。該集積回路試験装置は、周知のシリアルデータ解析機能または解析プログラムを使用して該シリアルデータを解析することにより、n個の出力端子503のうちピーク電圧出力端子707または708にアナログ電圧を供給している出力端子503を特定(選択)することが可能となる。
選択切替信号入力端子710は、各アナログ電圧のうち、電圧値が最も大きいアナログ電圧と、電圧値が最も小さいアナログ電圧と、のどちらを選択するのかを決定するための、選択切替信号を、上記パタン発生器から極性決定回路714に供給するための入力端子である。
図14は、図3および図13に示す上記検査装置での処理の流れを示すフローチャートである。
図3および図13に示す検査装置における、一連の処理が開始される(ステップS1)と、半導体集積回路装置IC2の各出力端子503からアナログ信号が一斉出力された後に、すなわち時刻t(n+2)より後の時刻に、トーナメント・アルゴリズム発生回路713には、動作クロックが供給される(ステップS2)。続いて、ラッチ回路712a1〜712anおよび712b1〜712bnと、トーナメント・アルゴリズム発生回路713と、には、リセット信号が供給される(ステップS3)。
供給されたリセット信号に応じて、ラッチ回路712a1〜712anおよび712b1〜712bn、および、トーナメント・アルゴリズム発生回路713は、マトリクススイッチ回路701の各スイッチを、初期状態とする(ステップS4)。
ステップS4において、トーナメント・アルゴリズム発生回路713は、リセット信号が供給されると、該リセット信号が供給されたラッチ回路712a1〜712anおよび712b1〜712bnのうち、ラッチ回路712b1および712a2の出力を高レベル(以下「1」と称する)とし、他の出力を低レベル(以下「0」と称する)とするように、ラッチ回路712a1〜712anおよび712b1〜712bnの出力制御を行う。
これにより、ステップS4に示す、上記初期状態では、ラッチ回路712b1からのデジタル信号である「1」の信号を、DA変換器711b1でDA変換して得られたアナログ信号が、スイッチSWb1に供給され、スイッチSWb1が該アナログ信号に応じて導通される。また、該初期状態では、ラッチ回路712a2からのデジタル信号である「1」の信号を、DA変換器711a2でDA変換して得られたアナログ信号が、スイッチSWa2に供給され、スイッチSWa2が該アナログ信号に応じて導通される。一方、該初期状態において、マトリクススイッチ回路701の他(スイッチSWb1およびSWa2以外)のスイッチは、ラッチ回路712a1〜712anおよび712b1〜712bnの対応するいずれかからのデジタル信号である「0」の信号が、該スイッチの各々に接続されたDA変換器711a1〜711anおよび711b1〜711bnの対応するいずれかでDA変換されて得られたアナログ信号に応じて、非導通とされる。
以下、スイッチSWa1〜SWanおよびSWb1〜SWbnは、ラッチ回路712a1〜712anおよび712b1〜712bnの対応するいずれかからの「1」または「0」の信号が、該スイッチSWa1〜SWanおよびSWb1〜SWbnの各々に接続されたDA変換器711a1〜711anおよび711b1〜711bnの対応するいずれかでDA変換されて得られたアナログ信号に応じて、適宜切り替えられる。該アナログ信号が「1」のデジタル信号から生成されている場合、このアナログ信号が供給されたスイッチSWa1〜SWanおよびSWb1〜SWbnのいずれかは、導通される。該アナログ信号が「0」のデジタル信号から生成されている場合、このアナログ信号が供給されたスイッチSWa1〜SWanおよびSWb1〜SWbnのいずれかは、非導通とされる。さらに、導通および非導通の切替制御は、トーナメント・アルゴリズム発生回路713により行う。
その後、トーナメント・アルゴリズム発生回路713は、動作クロックのカウント値が予め指定された値、すなわちnになっているか否かを確認する(ステップS5)。
動作クロックのカウント値が予め指定された値になっていない(ステップS5の結果がNOである)場合、コンパレータ703は、他方の入力端に入力されたスイッチSWakからのアナログ電圧値と、一方の入力端に入力されたスイッチSWblからのアナログ電圧値と、を比較する(ステップS6)。
なお、「スイッチSWak」に付された文字「k」、および、「スイッチSWbl」に付された文字「l」はいずれも、1以上n未満の、任意の1つの自然数であるものとする。そして、「スイッチSWak」とは、「k」が示す自然数の値に対応して決定される、直前のステップS5完了時点で導通されている、スイッチSWa1〜SWanのいずれかである。また、「スイッチSWbl」とは、「l」が示す自然数の値に対応して決定される、直前のステップS5完了時点で導通されている、スイッチSWb1〜SWbnのいずれかである。
スイッチSWblからのアナログ電圧値が、スイッチSWakからのアナログ電圧値よりも大きい場合、コンパレータ703の出力は「1」となる。コンパレータ703から出力された「1」の信号は、極性決定回路714に入力される。
ここで、図14に示すフローチャートでは、具体例として、極性決定回路714が予め、選択切替信号により、n種類の各アナログ電圧のうち、電圧値が最も大きいアナログ電圧を選択する極性に設定されている場合を示している。この場合、極性決定回路714は、「1」の信号が入力されると「1」の信号を、「0」の信号が入力されると「0」の信号を、ラッチ回路715に出力する。
つまり、スイッチSWblからのアナログ電圧値が、スイッチSWakからのアナログ電圧値よりも大きい場合、極性決定回路714は、「1」の信号をラッチ回路715に供給する。ラッチ回路715は、極性決定回路714からの「1」の信号を、トーナメント・アルゴリズム発生回路713に出力する。
ラッチ回路715から「1」の信号が入力されると、トーナメント・アルゴリズム発生回路713は、この「1」の信号を一比較結果として保持する(ステップS71)。
続いて、トーナメント・アルゴリズム発生回路713は、出力するアナログ電圧値が大きい方であるスイッチSWblをHOLD(導通を維持)し、出力するアナログ電圧値が小さい方であるスイッチSWakを非導通とする。さらに、トーナメント・アルゴリズム発生回路713は、自然数「k」の値が自然数「l」の値以上である場合に、スイッチSWa(k+1)を導通させ、自然数「k」の値が自然数「l」の値未満である場合に、スイッチSWa(l+1)を導通させる(ステップS81)。
スイッチSWblからのアナログ電圧値が、スイッチSWakからのアナログ電圧値よりも小さい場合、コンパレータ703の出力は「0」となる。コンパレータ703から出力された「0」の信号は、極性決定回路714に入力される。
この場合、極性決定回路714は、「0」の信号をラッチ回路715に供給する。ラッチ回路715は、極性決定回路714からの「0」の信号を、トーナメント・アルゴリズム発生回路713に出力する。
ラッチ回路715から「0」の信号が入力されると、トーナメント・アルゴリズム発生回路713は、この「0」の信号を別の比較結果として保持する(ステップS72)。
続いて、トーナメント・アルゴリズム発生回路713は、出力するアナログ電圧値が大きい方であるスイッチSWakをHOLDし、出力するアナログ電圧値が小さい方であるスイッチSWblを非導通とする。さらに、トーナメント・アルゴリズム発生回路713は、自然数「k」の値が自然数「l」の値以上である場合に、スイッチSWb(k+1)を導通させ、自然数「k」の値が自然数「l」の値未満である場合に、スイッチSWb(l+1)を導通させる(ステップS82)。
なお、スイッチSWblからのアナログ電圧値が、スイッチSWakからのアナログ電圧値と等しい場合は、ステップS71とステップS81とのいずれに進んでもよい。
その後、トーナメント・アルゴリズム発生回路713は、動作クロックのカウント値が予め指定された値になっているか否かを再び確認する(ステップS5)。動作クロックのカウント値が予め指定された値になっていない間においては、ステップS6、および、ステップS71およびS81とステップS72およびS82とのいずれか、に示す動作を行う。
動作クロックのカウント値が予め指定された値になっている(ステップS5の結果がYESである)場合、トーナメント・アルゴリズム発生回路713は、直前の、ステップS6、および、ステップS71およびS81とステップS72およびS82とのいずれか、に示す動作により得られる比較結果に基づく、スイッチSWa1〜SWanのいずれか1つと、スイッチSWb1〜SWbnのいずれか1つと、の導通を保持する(ステップS9)。
続いて、トーナメント・アルゴリズム発生回路713は、導通しているスイッチSWa1〜SWanのいずれか1つ(スイッチSWa)からのアナログ電圧値と、導通しているスイッチSWb1〜SWbnのいずれか1つ(スイッチSWb)からのアナログ電圧値と、を比較する(ステップS10)。
スイッチSWbからのアナログ電圧値が、スイッチSWaからのアナログ電圧値よりも大きい場合は、スイッチSWbからのアナログ電圧を、ピーク電圧出力端子708に供給する(ステップS111)。スイッチSWbからのアナログ電圧値が、スイッチSWaからのアナログ電圧値よりも小さい場合は、スイッチSWaからのアナログ電圧を、ピーク電圧出力端子707に供給する(ステップS112)。
なお、スイッチSWbからのアナログ電圧値が、スイッチSWaからのアナログ電圧値と等しい場合は、ステップS111とステップS112とのいずれに進んでもよい。
これにより、ピーク電圧出力端子707または708には、電圧値が最も大きいアナログ電圧を出力している、スイッチSWaまたはSWbからのアナログ電圧が供給される。ここで、該スイッチSWaまたはSWbの一端にはそれぞれ対応する出力端子503が接続されており、スイッチSWaおよびSWbへのアナログ電圧はそれぞれ、この対応する出力端子503から供給されている。つまり、ピーク電圧出力端子707または708に供給されるアナログ電圧は、n個の出力端子503から各々出力されたn種類のアナログ電圧のうち、電圧値が最も大きいアナログ電圧となっていると理解できる。
トーナメント・アルゴリズム発生回路713は、上記集積回路試験装置に、上記シリアルデータを供給する(ステップS12)。該集積回路試験装置は、周知のシリアルデータ解析機能または解析プログラムを使用して、供給された該シリアルデータを解析することにより、n個の出力端子503のうちピーク電圧出力端子707(ステップS112時)または708(ステップS111時)にアナログ電圧を供給している出力端子503を特定(選択)する(ステップS13)。
さらに、図13に示す検査装置では、上記シリアルデータを記憶し、さらに、ステップS13の後に、選択切替信号により、比較結果処理回路704の極性決定回路714を、n種類の各アナログ電圧のうち、電圧値が最も小さいアナログ電圧を選択する極性(「1」の信号が入力されると「0」の信号を、「0」の信号が入力されると「1」の信号を、ラッチ回路715に出力する)に設定する。続いて、ステップS6からステップS71またはS72に進む場合における条件、および、ステップS10からステップS111またはS112に進む場合における条件は、図14に示すフローチャートに対して反対とし、それ以外は図14に示すフローチャートと同様の処理を行う。これにより、ピーク電圧出力端子707または708には、n個の出力端子503から各々出力されたn種類のアナログ電圧のうち、電圧値が最も小さいアナログ電圧を供給することができると共に、上記集積回路試験装置には、上記シリアルデータを供給することができる。
なお、一連の処理の結果、電圧値が最も大きいアナログ電圧と電圧値が最も小さいアナログ電圧とは、ピーク電圧出力端子707および708の、互いに異なる一方に供給される。
そして、詳細については後述するが、ピーク電圧出力端子707および708には、各々に、AD変換器902(図6参照)が接続されている。このAD変換器902はそれぞれ、対応するピーク電圧出力端子707および708に印加されたアナログ電圧値を測定し、該アナログ電圧値が規定の電圧範囲内に収まっているか否かを判定することにより、半導体集積回路装置IC2の検査(良否判定)を実施する。
図4は、半導体集積回路装置から出力される各アナログ電圧の全てを、直接検査する場合における、半導体集積回路装置およびその検査装置の概略構成を示すブロック図である。
半導体集積回路装置IC3は、半導体集積回路装置IC1(図8参照)およびIC2(図1参照)と同様の構成を有しているものであり、ここでは一例として、端子「1」〜「10」の、10個の出力端子を有しているものとする。当然ながら、半導体集積回路装置IC3の出力端子の個数は10個に限定されるものでなく、2個以上であれば特に限定されない。
端子「1」〜「10」の各々には、対応する10個のAD変換器801の入力端が接続されている。各AD変換器801の出力端は、演算器802に接続されている。
AD変換器801は、接続された端子「1」〜「10」のいずれかからのアナログ電圧が入力されると、該アナログ電圧をデジタル信号(デジタル値)に変換して出力するものであり、該アナログ電圧の電圧値に応じたデジタル値を出力することから、電圧計としての機能をさらに果たしている。なお、厳密に述べると、図4に示すAD変換器801は、前段の周知のAD変換器(AD変換回路)に加え、該AD変換器が出力したデジタル値を記憶するための、後段の記憶装置をさらに備えている。
演算器802は、各AD変換器801からのデジタル値に基づいて、端子「1」〜「10」の各々から出力された、10種類のアナログ電圧の検査を実施することで、半導体集積回路装置IC3の検査(合否判定)を実施する。演算器802の具体的な構成は、周知慣用技術で実現可能なものであるため、詳細な説明について省略する。
図5(a)は、半導体集積回路装置IC3の、端子「1」〜「10」の各々から出力された、10種類のアナログ電圧の全てにおける、出力先の端子番号(横軸)に対するアナログ電圧値(縦軸)の関係の一例を示すグラフである。
図5(b)〜(d)は、図5(a)のグラフに示す関係を有している各アナログ電圧を全て検査することで、半導体集積回路装置IC3の検査を実施する流れを示すグラフである。図5(b)〜(d)に示すグラフも、出力先の端子番号(横軸)に対するアナログ電圧値(縦軸)の関係を示すものである。
半導体集積回路装置IC3の、端子「1」〜「10」の各々から出力された、10種類のアナログ電圧(図5(a)参照)は、各々対応するAD変換器801にて、デジタル値に変換されて、演算器802に供給される。
演算器802では、まず、各AD変換器801からのデジタル値に基づいて、端子「1」〜「10」の各々から出力された各アナログ電圧のうち、電圧値が最大となる端子「9」からのアナログ電圧、および、電圧値が最小となる端子「8」からのアナログ電圧を抽出する、すなわち、最小および最大アナログ電圧のソートを実施する(図5(b)の特に「8」および「9」参照)。
続いて演算器802では、抽出しなかった、端子「1」〜「7」および「10」からの各アナログ電圧をAD変換して得られた各デジタル値を除外する(図5(c)参照)。
続いて演算器802では、抽出した、端子「8」および「9」からの各アナログ電圧の電圧値が、規定されている範囲内である、Pass_areaに収まっているか否かを検査して、各アナログ電圧の合否判定を実施する(図5(d)参照)。
なお、図5(d)に示すグラフにおいて、Pass_areaは、アナログ電圧の電圧値における、VL(Pass_area下限)〜VH(Pass_area上限)としている。
端子「9」からのアナログ電圧は、Pass_areaに収まっているため、異常が認められない(合格である)。一方、端子「8」からのアナログ電圧は、Pass_areaに収まっていないため、異常が認められる(不合格である)。
図4に示す検査装置、および、図5(a)〜(d)に係る検査方法によれば、半導体集積回路装置IC3の出力端子の個数と同数の、AD変換器801が必要であるため、コスト面で不利である。また、同検査装置および検査方法によれば、演算器802における処理工程が多いため、検査の高速化が困難であり、かつ、演算器802の大型化および複雑化、およびこれらに伴う検査の高コスト化を引き起こすこととなる。
図6は、半導体集積回路装置から出力される各アナログ電圧のうち、電圧値が最大となるアナログ電圧、および、電圧値が最小となるアナログ電圧、の少なくとも一方のみを検査する場合における、半導体集積回路装置およびその検査装置の概略構成を示すブロック図である。
半導体集積回路装置IC3の、端子「1」〜「10」には、選択回路901が接続されている。選択回路901には、2個のAD変換器902の入力端が接続されている。各AD変換器902の出力端は、演算器903に接続されている。
選択回路901としては、好ましくは、図3および図13に示す選択回路(スイッチSWa1〜SWanおよびSWb1〜SWbnを備えたマトリクススイッチ回路701、コンパレータ703、および、比較結果処理回路704)、または、該選択回路と同様の機能を有する回路が利用される。選択回路901としての、図3および図13に示す該選択回路は、スイッチSWa1〜SWa10およびSWb1〜SWb10(便宜上図示はしない)が、半導体集積回路装置IC3の、対応する端子「1」〜「10」に、それぞれ接続され、ピーク電圧出力端子707および708が、各AD変換器902の入力端に、それぞれ接続される。
AD変換器902は、図4に示すAD変換器801と実質同一の構成であるため、詳細な説明を省略する。
演算器903は、各AD変換器902からのデジタル値に基づいて、端子「1」〜「10」の各々から出力された、10種類のアナログ電圧のうち、選択回路901により選択されたいずれか2種類のアナログ電圧の検査を実施することで、半導体集積回路装置IC3の検査(合否判定)を実施する。演算器903の具体的な構成はやはり、周知慣用技術で実現可能なものであるため、詳細な説明について省略する。
なお、選択回路901として、図1に示す選択回路(アナログ電圧比較選択回路501)、または、該選択回路と同様の機能を有する回路が利用される場合には、AD変換器902を1個だけ使用して、ピーク電圧出力端子502が、1個のAD変換器902に接続される構成とすればよい(図12参照)。
図7(a)は、図5(a)と同じく、半導体集積回路装置IC3の、端子「1」〜「10」の各々から出力された、10種類のアナログ電圧の全てにおける、出力先の端子番号(横軸)に対するアナログ電圧値(縦軸)の関係の一例を示すグラフである。
図7(b)〜(e)は、図7(a)のグラフに示す関係を有している各アナログ電圧のうち、選択回路901により選択されたアナログ電圧のみを検査することで、半導体集積回路装置IC3の検査を実施する流れを示すグラフである。図7(b)〜(e)に示すグラフも、出力先の端子番号(横軸)に対するアナログ電圧値(縦軸)の関係を示すものである。
半導体集積回路装置IC3の、端子「1」〜「10」の各々から出力された、10種類のアナログ電圧(図7(a)参照)は、選択回路901により、電圧値が最大となる端子「9」からのアナログ電圧(図7(b)参照)、および、電圧値が最小となる端子「8」からのアナログ電圧(図7(c)参照)の、少なくとも一方のみが選択(抽出)される。
選択回路901により選択された、端子「9」からのアナログ電圧は一方のAD変換器902に、端子「8」からのアナログ電圧は他方のAD変換器902に、それぞれ供給されて、AD変換によりデジタル値に変換されて、これらの各デジタル値は、演算器903に供給される。
演算器903では、一方のAD変換器902からのデジタル値に基づいて、端子「9」からのアナログ電圧が、Pass_areaに収まっているか否かを検査して、端子「9」からのアナログ電圧の合否判定を実施する(図7(d)参照)。端子「9」からのアナログ電圧は、Pass_areaに収まっているため、異常が認められない(合格である)。
また、演算器903では、他方のAD変換器902からのデジタル値に基づいて、端子「8」からのアナログ電圧が、Pass_areaに収まっているか否かを検査して、端子「8」からのアナログ電圧の合否判定を実施する(図7(e)参照)。端子「8」からのアナログ電圧は、Pass_areaに収まっていないため、異常が認められる(不合格である)。
なお、選択回路901としての、図1に示す該選択回路は、ピーク電圧出力端子502という1個の、ピーク値を有しているアナログ電圧の出力端子を有しているため、図7(b)および(d)に示す、電圧値が最大となる端子からのアナログ電圧を用いた検査と、図7(c)および(e)に示す、電圧値が最小となる端子からのアナログ電圧を用いた検査とを、それぞれ異なるタイミングで行うこととなる。一方、選択回路901としての、図3および図13に示す該選択回路は、ピーク電圧出力端子707および708という2個の端子を有しているため、これらの検査を同時に行うことができる。
図6に示す検査装置、および、図7(a)〜(e)に係る検査方法によれば、AD変換器の個数が減少できるため、コスト面で有利である。また、同検査装置および検査方法によれば、演算器903における処理工程を少なくできるため検査の高速化を図ることが可能であり、かつ、演算器903の大型化および複雑化、およびこれらに伴う検査の高コスト化の抑制を図ることが可能となる。
つまり、図6に示す検査装置、および、図7(a)〜(e)に係る検査方法によれば、10種類のアナログ電圧から、2種類のアナログ電圧を選択して、選択した2種類のアナログ電圧のみを検査するため、半導体集積回路装置IC3の出力端子の個数増加に対する、検査対象(測定対象)となるアナログ電圧の種類数の増加を、抑制することができる。このため、検査対象となるアナログ電圧を、AD変換器902によりAD変換して得られるデジタル値を取り扱うこととなる、デジタル回路である演算器903の、物理的な大型化、および、必要となる記憶容量の増大は、抑制することができる。
また、特に、図1に示す検査装置では、アナログ電圧の選択は、アナログ電圧のみを取り扱う比較的安価な選択回路901により実施するため、上述した演算器903の大型化の抑制も相まって、大きな検査の低コスト化を図ることが可能となる。
さらに、図6に示す検査装置、および、図7(a)〜(e)に係る検査方法によれば、半導体集積回路装置IC3の検査に際して、アナログ電圧の測定対象の数は減少させることができるため、検査の高速化を図ることが可能となる。
以上より、図6に示す検査装置、および、図7(a)〜(e)に係る検査方法によれば、検査装置におけるデジタル回路の小型化と検査の低コスト化および高速化とを図ることが可能であるため、複数の半導体集積回路装置を同時に検査する検査技術の実現を困難とする原因となる各問題を克服することが可能であり、当該検査技術の実現に好適である。
本発明に係る選択回路はいずれも、互いに同一の時刻に各出力端子から一斉に出力されるアナログ電圧に対して、各アナログ電圧の選択を実施するものであり、ある特定の時刻における各アナログ電圧から、例えば、電圧値が最大および/または最小となるアナログ電圧(所定の電圧特性を有するアナログ電圧)を選択するものである。
ここで、本実施の形態において、例えば検査対象となる半導体集積回路装置が、液晶表示装置の駆動装置である場合、該駆動装置に設けられた各出力端子からのアナログ電圧は、階調電圧に対応する。階調電圧は経過時間に応じて電圧値が変動する一方、同一の時刻において駆動装置の各出力端子から出力される階調電圧は理想的に、互いに同一の電圧値となる。
上記階調電圧を用いて、上記駆動装置の検査を実施する、本発明に係る検査装置および検査方法によれば、任意の時刻において各出力端子から一斉に出力されるアナログ電圧から、所定の電圧特性を有するアナログ電圧を適宜選択して、選択したアナログ電圧のみに基づいて、駆動装置の検査を実施することができる。一斉に出力される各アナログ電圧値の大小比較を実施するための構成としては、図1、図3、および図13に示す各選択回路のように、周知のコンパレータを用いた電圧比較を実施する簡単な構成で充分である。また、同検査装置および検査方法によれば、経過時間に応じて階調電圧値が変動して、所定の電圧特性を有するアナログ電圧を出力する出力端子が変更されたとしても、該変更後の時刻において、上述した各アナログ電圧値の大小比較を改めて実施することで、所定の電圧特性を有するアナログ電圧を改めて選択することができる。
本実施の形態では、選択回路が、1種類または2種類のアナログ電圧(電圧値が最大および/または最小となるアナログ電圧)を選択する構成であるが、選択するアナログ電圧の種類数は、この1種類または2種類に限定されない。すなわち、本発明に係る選択回路は、n種類のアナログ電圧から、所定の電圧特性を有する、1種類以上n種類未満の該アナログ電圧を選択する構成でさえあれば、選択するアナログ電圧の種類数が特に限定されない。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。