JPH0863337A

JPH0863337A - 数値比較選択回路

Info

Publication number: JPH0863337A
Application number: JP19965094A
Authority: JP
Inventors: Takeshi Inoue; 武志井上; Tadashi Nakamura; 正中村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-08-24
Filing date: 1994-08-24
Publication date: 1996-03-08

Abstract

(57)【要約】【目的】本発明は入力値の数が増加しても極力小規模
で、かつ高速に比較選択動作を行うことができるを目的
とする。【構成】複数の入力値の中から最大値及び最小値の何れ
かを比較選択によって検出する数値比較選択回路におい
て、比較手段１００によって、複数の入力値Ａ〜Ｄの
内、２者の大小関係を求める比較を全ての組み合わせで
行い、その組み合わせ数に対応した数の比較結果を出力
し、複数の入力値Ａ〜Ｄの各々を示す選択信号Ａ〜Ｄを
出力する第１変換手段２３で、比較結果から、他の全て
の入力値（例えばＡ〜Ｃ）よりも大か小かの何れかであ
る入力値Ｄを検出し、この検出された入力値Ｄに対応す
る選択信号Ｄを他の選択信号と異なるレベルに変化させ
るように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は３種類以上の数値の中か
ら最大値又は最小値のものを検出する数値比較選択回路
に関する。

【０００２】この数値比較選択回路は、情報伝達におけ
る誤り訂正の最尤復号や、符号間干渉等化の最尤判定を
行う際に有力であるビタビアルゴリズムを実現するため
の構成要素の内、ＡＣＳ(Add Compare Select)部や最小
メトリックノード検出部に用いられ、高符号化率（Ｒ＝
１／２以上）畳み込み符号等、状態遷移するパスが３本
以上の時やノード数が３ステート以上の時に効果を発揮
するものである。

【０００３】近年、符号理論と変復調技術を融合した符
号化変調方式が、無線通信分野でも実用化されている。
この中で高符号化率畳み込み符号／ビタビ復号を取り入
れた方式が符号化利得の面で有利とされており、高効率
で高信頼な伝送のためには復号器の高速動作が必須であ
る。

【０００４】これに対して直交パーシャルレスポンス方
式も検討されており、前記等化器の高速動作も必須であ
る。またその他の３種類以上の数値比較選択全般におい
て高速動作を可能とする数値比較選択回路が要望されて
いる。

【０００５】

【従来の技術】図１０に従来例による数値比較選択回路
を示し、その説明を行う。この図に示す数値比較選択回
路は、４種類の入力値Ａ，Ｂ，Ｃ，Ｄをトーナメントで
比較することによって、その最大値又は最小値のものを
選択し、これを選択値として出力する回路であり、比較
器１，２，３と、選択器４，５，６，７とを具備して構
成されている。但し、入力値のＡは、例えば「１５０」
といった数値を示すものであり、他のＣ〜Ｄも各々それ
とは異なる数値を示すものである。ここではＡが「１５
０」、Ｂが「１６０」、Ｃが「１７０」、Ｄが「１８
０」を示すものであるとする。

【０００６】また選択ノードデータ（ＬＳＢ）及び（Ｍ
ＳＢ）は、入力値Ａ〜Ｄの各々が図示せぬどの系から送
られてきたものであるかを示すものである。例えば入力
値Ａは「００」で示される系から送られてきたものであ
り、入力値Ｂは「０１」で示される系、入力値Ｃは「１
０」で示される系、入力値Ｄは「１１」で示される系か
ら送られてきたものであるとする。

【０００７】最初に、数値比較選択回路が最大値を選択
する場合を説明する。この場合、各比較器１〜３は、そ
の入力端Ｉ１及びＩ２に入力される数値を比較し、「Ｉ
１への入力値＞Ｉ２への入力値」の際に出力端Ｏ１から
「Ｌ」レベルを出力し、「Ｉ１への入力値≦Ｉ２への入
力値」の際に「Ｈ」レベルを出力する。

【０００８】各選択器４〜７は、その選択端Ｓ１に
「Ｌ」レベルが供給された場合に、入力端Ｉ３に入力さ
れる数値を選択して出力端Ｏ２から出力し、「Ｈ」レベ
ルが供給された場合に、入力端Ｉ４に入力される数値を
選択して出力する。

【０００９】比較器１において、入力値ＡとＢとが比較
され、この結果Ａ≦Ｂであったとすると「Ｈ」レベルが
出力される。この「Ｈ」レベルは選択器４の選択端Ｓ１
及び選択器６の入力端Ｉ３に供給される。

【００１０】選択端Ｓ１に「Ｈ」レベルの供給された選
択器４は、入力端Ｉ４に供給される入力値Ｂを選択して
比較器３の入力端Ｉ１及び選択器７の入力端Ｉ３へ出力
する。

【００１１】一方、比較器２において、入力値ＣとＤと
が比較され、この結果Ｃ≦Ｄであったとすると「Ｈ」レ
ベルが出力される。この「Ｈ」レベルは選択器５の選択
端Ｓ１及び選択器６の入力端Ｉ４に供給される。

【００１２】選択端Ｓ１に「Ｈ」レベルの供給された選
択器５は、入力端Ｉ４に供給される入力値Ｄを選択して
比較器３の入力端Ｉ２及び選択器７の入力端Ｉ４へ出力
する。

【００１３】これによって、比較器３において、入力値
ＢとＤとが比較され、この結果Ｂ≦Ｄであったとすると
「Ｈ」レベルが出力される。この「Ｈ」レベルは選択器
６及び７の選択端Ｓ１に供給されると共に、ＭＳＢの選
択ノードデータとして出力される。

【００１４】選択端Ｓ１に「Ｈ」レベルの供給された選
択器６は、入力端Ｉ４に供給される「Ｈ」レベルをＬＳ
Ｂの選択ノードデータとして出力し、また選択器７は入
力値Ｄを選択し、この選択されたＤを最終的に得られる
選択値として出力する。

【００１５】この結果、入力値Ａ〜Ｄの内、最大値のも
のがＤであり、またそのＤは２桁の選択ノードデータ
「ＨＨ」、即ち「１１」の系から送られてきたものであ
ることが判断できる。

【００１６】次に、数値比較選択回路が最小値を選択す
る場合を説明する。この場合、各比較器１〜３は、その
入力端Ｉ１及びＩ２に入力される数値を比較し、前述し
た最大値選択の場合と逆に、「Ｉ１への入力値＞Ｉ２へ
の入力値」の際に出力端Ｏ１から「Ｈ」レベルを出力
し、「Ｉ１への入力値≦Ｉ２への入力値」の際に「Ｌ」
レベルを出力する。各選択器４〜７は最大値選択の場合
と同様である。

【００１７】比較器１において、入力値ＡとＢとが比較
され、この結果Ａ≦Ｂであったとすると「Ｌ」レベルが
出力され、選択器４の選択端Ｓ１及び選択器６の入力端
Ｉ３に供給される。

【００１８】選択端Ｓ１に「Ｌ」レベルの供給された選
択器４は、入力端Ｉ３に供給される入力値Ａを選択して
比較器３の入力端Ｉ１及び選択器７の入力端Ｉ３へ出力
する。

【００１９】一方、比較器２において、入力値ＣとＤと
が比較され、この結果Ｃ≦Ｄであったとすると「Ｌ」レ
ベルが出力され、選択器５の選択端Ｓ１及び選択器６の
入力端Ｉ４に供給される。

【００２０】選択端Ｓ１に「Ｌ」レベルの供給された選
択器５は、入力端Ｉ３に供給される入力値Ｃを選択して
比較器３の入力端Ｉ２及び選択器７の入力端Ｉ４へ出力
する。

【００２１】これによって、比較器３において、入力値
ＡとＣとが比較され、この結果Ａ≦Ｃであったとすると
「Ｌ」レベルが出力され、選択器６及び７の選択端Ｓ１
に供給されると共に、ＭＳＢの選択ノードデータとして
出力される。

【００２２】選択端Ｓ１に「Ｌ」レベルの供給された選
択器６は、入力端Ｉ３に供給される「Ｌ」レベルをＬＳ
Ｂの選択ノードデータとして出力し、また選択器７は入
力値Ａを選択し、この選択されたＡを最終的に得られる
選択値として出力する。

【００２３】この結果、入力値Ａ〜Ｄの内、最小値のも
のがＡであり、またそのＡは２桁の選択ノードデータ
「ＬＬ」、即ち「００」の系から送られてきたものであ
ることが判断できる。

【００２４】次に、図１１を参照して他の従来例である
数値比較選択回路の説明を行う。但し、この数値比較選
択回路は、プロセッサ等を用いた場合の回路構成であ
る。また、入力値Ａ〜Ｄ、選択値、及び選択ノードデー
タ（ＬＳＢ）及び（ＭＳＢ）は上述の図１０で説明した
ものと同様とする。

【００２５】図１１に示す数値比較選択回路は、最初に
２つの数値を比較し、この比較結果と次の数値を比較す
ることを繰り返して最終的に最大値又は最小値を求める
構成となっており、比較器９，１０，１１と、選択器１
２，１３，１４と、変換器１５とを具備して構成されて
いる。最大値と最小値を求める場合の構成は、上述した
ように比較器の出力レベル条件を逆にすればよいので、
ここでは最大値を求める説明のみを行う。

【００２６】この場合、各比較器９〜１１は、その入力
端Ｉ１及びＩ２に入力される数値を比較し、「Ｉ１への
入力値＞Ｉ２への入力値」の際に出力端Ｏ１から「Ｌ」
レベルを出力し、「Ｉ１への入力値≦Ｉ２への入力値」
の際に「Ｈ」レベルを出力する。

【００２７】各選択器１２〜１４は、その選択端Ｓ１に
「Ｌ」レベルが供給された場合に、入力端Ｉ３に入力さ
れる数値を選択して出力端Ｏ２から出力し、「Ｈ」レベ
ルが供給された場合に、入力端Ｉ４に入力される数値を
選択して出力する。

【００２８】また、変換器１５は、その入力端Ｉ７，Ｉ
６，Ｉ５の順に、「ＨＨＨ」が入力された場合、その出
力端Ｏ４，Ｏ３から「ＨＨ」、即ち選択ノードデータ
（ＭＳＢ）及び（ＬＳＢ）の順に「１１」が出力され、
「ＬＨＨ」が入力された場合、「１０」が出力され、
「ＬＬＨ」が入力された場合、「０１」が出力され、
「ＬＬＬ」が入力された場合、「００」が出力されるよ
うに機能する。

【００２９】比較器９において、入力値ＡとＢとが比較
され、この結果Ａ≦Ｂであったとすると「Ｈ」レベルが
出力される。この「Ｈ」レベルは選択器１２の選択端Ｓ
１及び変換器１５の入力端Ｉ５に供給される。

【００３０】選択端Ｓ１に「Ｈ」レベルの供給された選
択器４は、入力端Ｉ４に供給される入力値Ｂを選択して
比較器１０の入力端Ｉ１及び選択器１３の入力端Ｉ３へ
出力する。

【００３１】比較器１０において、入力値ＢとＣとが比
較され、この結果がＢ≦Ｃであったとすると「Ｈ」レベ
ルが出力される。この「Ｈ」レベルは選択器１３の選択
端Ｓ１及び変換器１５の入力端Ｉ６に供給される。

【００３２】選択端Ｓ１に「Ｈ」レベルの供給された選
択器１３は、入力端Ｉ４に供給される入力値Ｃを選択し
て比較器１１の入力端Ｉ１及び選択器１４の入力端Ｉ３
へ出力する。

【００３３】比較器１１において、入力値ＣとＤとが比
較され、この結果がＣ≦Ｄであったとすると「Ｈ」レベ
ルが出力される。この「Ｈ」レベルは選択器１３の選択
端Ｓ１及び変換器１５の入力端Ｉ７に供給される。

【００３４】選択端Ｓ１に「Ｈ」レベルの供給された選
択器１４は、入力端Ｉ４に供給される入力値Ｄを選択
し、この選択されたＤを最終的に得られる選択値として
出力する。

【００３５】また、変換器１５の３つの入力端には全て
「Ｈ」レベルが供給されているので、その出力選択ノー
ドデータＭＳＢ及びＬＳＢが「ＨＨ」、即ち「１１」と
なる。

【００３６】この結果、入力値Ａ〜Ｄの内、最大値のも
のがＤであり、またそのＤは「１１」の系から送られて
きたものであることが判断できる。ここで入力値の数Ｎ
（２以上）に対する比較選択の処理段数Ｐは、図１０に
示した回路構成の場合、Ｐ＝〔ｌｏｇ₂Ｎ〕 ∵
〔ｘ〕：ｘ以上の最小の整数。

【００３７】図１１に示した回路構成の場合、Ｐ＝Ｎ−
１。となる。

【００３８】

【発明が解決しようとする課題】ところで、上述した数
値比較選択回路においては、入力値が多くなるほどに比
較選択の処理段数が増加する。このため高速動作を行わ
せるためには対象となる入力値の数が増加するほど困難
となってしまう問題がある。

【００３９】また、ディジタル回路の場合にはフリップ
フロップ等の遅延素子を間に挿入してパイプライン動作
を行わせることによってクロック周波数を高速にするこ
とは可能であるが、このフリップフロップにより規模が
増大する等の問題がある。更に用途によってはパイプラ
イン動作は不可能である。

【００４０】本発明は、このような点に鑑みてなされた
ものであり、入力値の数が増加しても極力小規模で、か
つ高速に比較選択動作を行うことができる数値比較選択
回路を提供することを目的としている。

【００４１】

【課題を解決するための手段】図１に本発明の原理図を
示す。図中、１００は比較手段であり、複数の入力値Ａ
〜Ｄの内、２者の大小関係を求める比較を全ての組み合
わせで行い、その組み合わせ数に対応した数の比較結果
を出力するものである。

【００４２】２３は第１変換手段であり、複数の入力値
Ａ〜Ｄの各々を示す選択信号Ａ〜Ｄを出力するようにな
っており、比較手段１００から出力される比較結果よ
り、他の全ての入力値（例えばＡ〜Ｃ）よりも大か小か
の何れかである入力値Ｄを検出し、この検出された入力
値Ｄに対応する選択信号Ｄを他の選択信号Ａ〜Ｃと異な
るレベル（例えば「Ｈ」レベル）に変化させるものであ
る。

【００４３】

【作用】上述した本発明の数値比較選択回路によって例
えば最大値が求められる場合、まず比較手段１００によ
って、複数の入力値Ａ〜Ｄの内、２者の大小関係を求め
る比較が全ての組み合わせで行われ、その比較結果が出
力される。例えば、入力値ＣとＤの比較が行われ、この
結果、入力値Ｄが大きければ「Ｈ」レベルの比較結果が
出力される。他の入力値の組み合わせについても同様に
行われる。

【００４４】次に、第１変換手段２３によって、例えば
入力値Ｄが他の全ての入力値Ａ〜Ｃよりも大きいことが
判定され場合、その入力値Ｄに対応する選択信号Ｄが
「Ｈ」レベルとされる。これは入力値Ｄと他の入力値Ａ
〜Ｃとの比較結果のレベルが判定されることによって行
われる。

【００４５】この結果、選択信号Ｄのみが「Ｈ」レベル
となっているので、そのことから入力値Ｄが最大値であ
ることが分かる。入力値が多くても比較手段は１段で済
むので高速に比較処理を行うことができる。

【００４６】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図２は本発明の第１実施例による数値比較
選択回路のブロック構成図である。

【００４７】図２に示す数値比較選択回路は、４種類の
入力値Ａ，Ｂ，Ｃ，Ｄを総当たりで比較することによっ
て、その最大値又は最小値のものを選択するものであ
り、比較器１７，１８，１９，２０，２１，２２と、変
換器２３とを具備して構成されている。但し、入力値の
Ａは、例えば「１５０」といった数値を示すものであ
り、他のＣ〜Ｄも各々それとは異なる数値を示すもので
ある。ここではＡが「１５０」、Ｂが「１６０」、Ｃが
「１７０」、Ｄが「１８０」を示すものであるとする。

【００４８】各比較器１７〜２２は、その入力端Ｉ１及
びＩ２に入力される数値を比較し、最大値のものを選択
する場合は、「Ｉ１への入力値＞Ｉ２への入力値」の際
に出力端Ｏ１から「Ｈ」レベルを出力し、「Ｉ１への入
力値≦Ｉ２への入力値」の際に「Ｌ」レベルを出力する
ようになっている。

【００４９】また最小値のものを選択する場合は、「Ｉ
１への入力値＞Ｉ２への入力値」の際に「Ｌ」レベルを
出力し、「Ｉ１への入力値≦Ｉ２への入力値」の際に
「Ｈ」レベルを出力するようになる。ここで、≦と＞と
を比較条件としているのは比較対象が等しいときに不定
とならないようにするためである。

【００５０】比較器１７の入力端Ｉ１には入力値ＡがＩ
２にはＢが入力され、比較器１８のＩ１にはＡがＩ２に
はＣが入力され、比較器１９のＩ１にはＡがＩ２にはＤ
が入力され、比較器２０のＩ１にはＢがＩ２にはＣが入
力され、比較器２１のＩ１にはＢがＩ２にはＤが入力さ
れ、比較器２２のＩ１にはＣがＩ２にはＤが入力される
ようになっている。

【００５１】変換器２３は図３に示すように、アンド回
路２５，２６，２７，２８を有して構成されている。但
し、アンド回路２６〜２８の入力側に示す○印は反転入
力端を示す。

【００５２】アンド回路２５の各入力端ｊ１，ｊ２，ｊ
３には、比較器１７，１８，１９の出力レベルが供給さ
れるようになっている。即ち、入力値Ａと他の各々の入
力値Ｂ，Ｃ，Ｄとの比較結果が供給されるようになって
いる。

【００５３】アンド回路２６の各入力端ｊ１，ｊ４，ｊ
５には、比較器１７，２０，２１の出力レベルが供給さ
れるようになっている。即ち、入力値Ｂと他の各々の入
力値Ａ，Ｃ，Ｄとの比較結果が供給されるようになって
いる。

【００５４】アンド回路２７の各入力端ｊ２，ｊ４，ｊ
６には、比較器１８，２０，２２の出力レベルが供給さ
れるようになっている。即ち、入力値Ｃと他の各々の入
力値Ａ，Ｂ，Ｄとの比較結果が供給されるようになって
いる。

【００５５】アンド回路２８の各入力端ｊ３，ｊ５，ｊ
６には、比較器１９，２１，２２の出力レベルが供給さ
れるようになっている。即ち、入力値Ｄと他の各々の入
力値Ａ，Ｂ，Ｃとの比較結果が供給されるようになって
いる。

【００５６】このような構成において、各入力値Ａ〜Ｄ
の最大値を選択する場合の動作を説明する。各入力値Ａ
〜Ｄが前述した数値の場合に、比較器１７において、入
力値ＡとＢとが比較され、この結果はＡ≦Ｂなので
「Ｌ」レベルが出力され、この「Ｌ」レベルが変換器２
３のアンド回路２５と２６の入力端ｊ１に供給される。

【００５７】比較器１８において、入力値ＡとＣとが比
較され、この結果はＡ≦Ｃなので「Ｌ」レベルが出力さ
れ、この「Ｌ」レベルがアンド回路２５と２７の入力端
ｊ２に供給される。

【００５８】比較器１９において、入力値ＡとＤとが比
較され、この結果はＡ≦Ｄなので「Ｌ」レベルが出力さ
れ、この「Ｌ」レベルがアンド回路２５と２８の入力端
ｊ３に供給される。

【００５９】比較器２０において、入力値ＢとＣとが比
較され、この結果はＢ≦Ｃなので「Ｌ」レベルが出力さ
れ、この「Ｌ」レベルがアンド回路２６と２７の入力端
ｊ４に供給される。

【００６０】比較器２１において、入力値ＢとＤとが比
較され、この結果はＢ≦Ｄなので「Ｌ」レベルが出力さ
れ、この「Ｌ」レベルがアンド回路２６と２８の入力端
ｊ５に供給される。

【００６１】比較器２２において、入力値ＣとＤとが比
較され、この結果はＣ≦Ｄなので「Ｌ」レベルが出力さ
れ、この「Ｌ」レベルがアンド回路２７と２８の入力端
ｊ６に供給される。

【００６２】以上の結果、アンド回路２８から出力され
る選択信号Ｄのみが「Ｈ」レベルとなり、最大値がＤで
あることが検出できる。次に、最小値を選択する場合の
動作を説明する。

【００６３】各入力値Ａ〜Ｄが前述した数値の場合に、
比較器１７において、入力値ＡとＢとが比較され、この
結果はＡ≦Ｂなので「Ｈ」レベルが出力され、アンド回
路２５と２６の入力端ｊ１に供給される。

【００６４】比較器１８において、入力値ＡとＣとが比
較され、この結果はＡ≦Ｃなので「Ｈ」レベルが出力さ
れ、この「Ｈ」レベルがアンド回路２５と２７の入力端
ｊ２に供給される。

【００６５】比較器１９において、入力値ＡとＤとが比
較され、この結果はＡ≦Ｄなので「Ｈ」レベルが出力さ
れ、この「Ｈ」レベルがアンド回路２５と２８の入力端
ｊ３に供給される。

【００６６】以上の結果より既に判断できるように、Ａ
は他のＢ〜Ｄよりも小さい値であり、アンド回路２５の
全ての入力端ｊ１〜ｊ３にその比較結果である「Ｈ」レ
ベルが供給されるので、選択信号Ａが「Ｈ」レベルとな
る。一方、他のアンド回路２６〜２８には、その反転入
力端ｊ１，ｊ２，ｊ３に「Ｈ」レベルが供給されるの
で、他の選択信号Ｂ〜Ｄは全て「Ｌ」レベルとなる。従
って、選択信号Ａが最小値であることが検出できる。

【００６７】つまり、上述した第１実施例構成において
は、最大値又は最小値の選択信号（例えばＡ）のみが
「Ｈ」レベルとなるように成されている。このような構
成にすることによって、比較選択処理を同時処理とする
ことができるので、規模はやや増大するものの処理遅延
は２種類の入力値を比較する場合とほぼ同等となる。

【００６８】また入力値の数Ｎが大きくなると、必要と
なる比較器の数はＮ×（Ｎ−１）／２と２次関数で増大
するので、従来例で説明したトーナメント型の構成と第
１実施例の総当たり型の構成を組み合わせることによっ
て処理速度と回路規模の最適化を図ることが可能であ
る。

【００６９】例えば、Ｎ＝９で、選択の処理段数Ｐ＝２
としたい場合に、３種類ずつの３組の入力値を第１実施
例方式を用いて、その出力にも３種類の第１実施例方式
で行うと、１組の３種総当たりに３×（３−１）／２よ
り比較器が３個必要であるから、合計１２個の比較器で
構成可能となる。

【００７０】これに対して、まずトーナメントで８種類
を４種に絞り、残りの１種と組み合わせた５種の総当た
りを行うと比較器が１０個必要で、合計１４個の比較器
が必要となり規模の点で不利となる。従って、ＮとＰに
よって有利な方を選択する必要がある。

【００７１】また、第１実施例の変換器２３において
は、４つの選択信号Ａ〜Ｄのうち１つが「Ｈ」レベルと
なる条件を満たせばよいので、３つの選択信号を同様に
生成して残りの１つはそのどれも「Ｈ」レベルでない理
論（ノア回路）を取る等、他の構成も考えられる。

【００７２】次に、第２実施例の数値比較選択回路を、
図４を参照して説明する。但し、図４に示す第２実施例
において図２に示した第１実施例の各部に対応する部分
には同一符号を付し、をの説明を省略する。

【００７３】図４に示す第２実施例が、第１実施例と異
なる点は、変換器３０が各比較器１７〜２２の比較結果
に応じて選択ノードデータ（ＬＳＢ）及び（ＭＳＢ）を
出力するようにした点にある。

【００７４】選択ノードデータ（ＬＳＢ）及び（ＭＳ
Ｂ）は、入力値Ａ〜Ｄの各々が図示せぬどの系から送ら
れてきたものであるかを示すものであり、ここでは入力
値Ａが「００」で示される系から送られてきたものであ
り、入力値Ｂが「０１」で示される系、入力値Ｃが「１
０」で示される系、入力値Ｄが「１１」で示される系か
ら送られてきたものであるとする。

【００７５】変換器２３は図５に示すように、アンド回
路３１，３２，３３，３４と、オア回路３５，３６とを
有して構成されている。但し、○印は反転入力端又は反
転出力端を示す。

【００７６】アンド回路３１の各入力端ｊ２，ｊ３に、
比較器１８，１９の出力レベルが供給され、アンド回路
３２の各入力端ｊ４，ｊ５に、比較器２０，２１の出力
レベルが供給され、アンド回路３３の各入力端ｊ１，ｊ
３に、比較器１７，１９の出力レベルが供給され、アン
ド回路３４の各入力端ｊ６，ｊ４に、比較器２２，２０
の出力レベルが供給されるようになっている。

【００７７】また、アンド回路３１と３２の出力レベル
がオア回路３５に供給され、アンド回路３３と３４の出
力レベルがオア回路３６に供給されるようになってい
る。オア回路３５からはＭＳＢの選択ノードデータＭが
出力され、オア回路３６からはＬＳＢの選択ノードデー
タＬが出力されるようになっている。

【００７８】このような構成において、各入力値Ａ〜Ｄ
の最大値を選択する場合の動作を説明する。第１実施例
で説明したように、比較器１７からは「Ｌ」レベルが出
力される。その「Ｌ」レベルは変換器３０のアンド回路
３３の入力端ｊ１に供給される。

【００７９】比較器１８からは「Ｌ」レベルが出力され
る。その「Ｌ」レベルはアンド回路３１の入力端ｊ２に
供給される。比較器１９からは「Ｌ」レベルが出力され
る。その「Ｌ」レベルはアンド回路３１と３３の入力端
ｊ３に供給される。

【００８０】比較器２０からは「Ｌ」レベルが出力され
る。その「Ｌ」レベルはアンド回路３２と３４の入力端
ｊ４に供給される。比較器２１からは「Ｌ」レベルが出
力される。その「Ｌ」レベルはアンド回路３２の入力端
ｊ５に供給される。

【００８１】比較器２２からは「Ｌ」レベルが出力され
る。その「Ｌ」レベルはアンド回路３４の入力端ｊ６に
供給される。以上の結果、アンド回路３４の出力レベル
のみが「Ｌ」レベル、他は「Ｈ」レベルとなるので、オ
ア回路３５及び３６の出力レベル共に「Ｈ」レベルとな
る。即ち、Ｍが「１」、Ｌが「１」となる。これを符号
３７の表に当てはめると、入力値Ｄが最大値であること
が検出できる。

【００８２】次に、最小値を選択する場合の動作を説明
する。この場合、全ての比較器１７〜２２から「Ｈ」レ
ベルが出力される。この結果、全てのアンド回路３１〜
３４の出力レベルが「Ｌ」レベルとなり、双方のオア回
路３５，３６の出力レベルが「Ｌ」レベルとなる。

【００８３】即ち、Ｍが「０」、Ｌが「０」となる。こ
れを符号３７の表に当てはめると、入力値Ａが最小値で
あることが検出できる。また、変換器３０の他の構成と
して、第１実施例構成における各選択信号Ａ〜Ｄをエン
コーダで２進化することによって選択ノードデータを得
る等、が考えられる。以上説明した第２実施例において
も第１実施例同様の効果が得られる。

【００８４】次に、第３実施例を図６を参照して説明す
る。但し、図６に示す第３実施例において図２に示した
第１実施例の各部に対応する部分には同一符号を付し、
をの説明を省略する。

【００８５】図６に示す第３実施例が、第１実施例と異
なる点は、第１実施例構成に加え、最大値又は最小値で
ある入力値（Ａ〜Ｄの何れか）を選択値として出力する
ようにした点にある。

【００８６】即ち、各選択信号Ａ〜Ｄが一端に入力さ
れ、入力値Ａ〜Ｄが他端に入力されるアンド回路３９，
４０，４１，４２と、各アンド回路３９〜４２の出力値
が入力されることによって選択値を出力するオア回路４
３とを設けて構成した点にある。

【００８７】各選択信号Ａ〜Ｄはその内の１つだけが
「Ｈ」レベルとなるので、その「Ｈ」レベルが供給され
たアンド回路（例えば３９）が入力値Ａを通過させる。
この通過した入力値Ａがオア回路４３を介して選択値と
して出力される。但し、この場合、入力値Ａ〜Ｄは２進
数であるとする。

【００８８】選択値を得る回路としては、選択信号Ａ〜
Ｄが負極性であればオア−アンド型のものが構成しやす
い。正極性であれば、アナログスイッチ回路等を用いて
アンド回路を構成し、ワイアードオア接続することでも
構成できる。

【００８９】このような構成の第３実施例によれば、第
１実施例同様の効果が得れるほか、選択された入力値そ
のものを検出することもできる。次に、第４実施例を図
７を参照して説明する。但し、図７に示す第４実施例に
おいて図４に示した第２実施例の各部に対応する部分に
は同一符号を付し、をの説明を省略する。

【００９０】図７に示す第４実施例が、第２実施例と異
なる点は、第２実施例構成に加え、最大値又は最小値で
ある入力値（Ａ〜Ｄの何れか）を、選択ノードデータＭ
及びＬに応じて選択値として出力する選択器４５を設け
た点にある。

【００９１】選択器４５は、選択ノードデータＭ，Ｌが
「００」であれば入力値Ａを選択値として出力し、「０
１」であれば入力値Ｂを、「１０」であれば入力値Ｃ
を、「１１」であれば入力値Ｄを出力するようになって
いる。但し、この場合、入力値Ａ〜Ｄは２進数であると
する。

【００９２】このような構成の第４実施例によれば、第
２実施例同様の効果が得れるほか、選択された入力値そ
のものを検出することもできる。次に、第５実施例を図
８を参照して説明する。但し、図８に示す第５実施例に
おいて図２に示した第１実施例の各部に対応する部分に
は同一符号を付し、をの説明を省略する。

【００９３】図８に示す第５実施例が、第１実施例と異
なる点は、第１実施例構成に加え、最大値又は最小値で
ある入力値（Ａ〜Ｄの何れか）を選択値として出力する
ようにした点にある。

【００９４】その選択値を得るためにアンド回路４７，
４８，４９，５０と、オア回路５１とを設けた。各アン
ド回路４７〜５０は、図３に示したと同様に各比較器１
７〜２２の出力レベルが供給される３入力タイプのアン
ド回路２５〜２８に、各入力値Ａ〜Ｄが供給されるよう
に入力端を追加した４入力タイプのものである。

【００９５】即ち、アンド回路４７〜５０は、各選択信
号Ａ〜Ｄの１つだけを「Ｈ」レベルとする各比較器１７
〜２２の出力レベルに応じて、入力値Ａ〜Ｄを通過させ
るものである。

【００９６】例えば、選択信号Ａを「Ｈ」レベルとする
比較器１７〜２２の出力レベルが各アンド回路４７〜５
０に供給されると、アンド回路４７のみが入力値を通過
させる状態となり、これによって通過した入力値Ａがオ
ア回路５１を介して選択値として出力される。

【００９７】このような構成の第５実施例によれば、第
１実施例同様の効果が得れるほか、選択された入力値そ
のものを検出することもできる。また、第３実施例でも
第１実施例効果以外に入力値を検出できるようにした
が、第５実施例では第３実施例よりも論理段数が１段減
少されているので、その分、処理速度を速くすることが
できる。

【００９８】次に、第６実施例を図９を参照して説明す
る。但し、図９に示す第６実施例において図４に示した
第２実施例及び図８に示した第５実施例の各部に対応す
る部分には同一符号を付し、をの説明を省略する。

【００９９】図９に示す第６実施例は、図４に示した第
２実施例構成に、図８に示した第５実施例構成における
アンド回路４７〜５０及びオア回路５１を追加して構成
したものである。

【０１００】このような構成の第６実施例においては、
最大値又は最小値である入力値（Ａ〜Ｄの何れか）をそ
のまま選択値として得ることができ、且つその選択値が
どの系から送られてきたかを示す選択ノードデータＭ，
Ｌを得ることができる。この効果は図７に示した第４実
施例構成と同じであるが、第４実施例構成よりも選択値
を得るための論理段数が１段減少されているので、その
分、処理速度を速くすることができる。

【０１０１】

【発明の効果】以上説明したように、本発明の数値比較
選択回路によれば、入力値の数が増加しても極力小規模
で、かつ高速に比較選択動作を行うことができる効果が
ある。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の第１実施例による数値比較選択回路の
ブロック構成図である。

【図３】図２に示す変換器のブロック構成図である。

【図４】本発明の第２実施例による数値比較選択回路の
ブロック構成図である。

【図５】図４に示す変換器のブロック構成図である。

【図６】本発明の第３実施例による数値比較選択回路の
ブロック構成図である。

【図７】本発明の第４実施例による数値比較選択回路の
ブロック構成図である。

【図８】本発明の第５実施例による数値比較選択回路の
ブロック構成図である。

【図９】本発明の第６実施例による数値比較選択回路の
ブロック構成図である。

【図１０】従来例による数値比較選択回路のブロック構
成図である。

【図１１】他の従来例による数値比較選択回路のブロッ
ク構成図である。

【符号の説明】

２３第１変換手段１００比較手段Ａ〜Ｄ入力値、及び入力値に対応する選択信号

Claims

【特許請求の範囲】

【請求項１】複数の入力値の中から最大値及び最小値
の何れかを比較選択によって検出する数値比較選択回路
において、前記複数の入力値の内、２者の大小関係を求める比較を
全ての組み合わせで行い、その組み合わせ数に対応した
数の比較結果を出力する比較手段と、前記複数の入力値の各々を示す選択信号を出力するよう
になっており、前記比較結果から、他の全ての入力値よ
りも大か小かの何れかである入力値を検出し、この検出
された入力値に対応する選択信号を他の選択信号と異な
るレベルに変化させる第１変換手段とを具備したことを
特徴とする数値比較選択回路。
【請求項２】複数の入力値の中から最大値及び最小値
の何れかを比較選択によって検出する数値比較選択回路
において、前記複数の入力値の内、２者の大小関係を求める比較を
全ての組み合わせで行い、その組み合わせ数に対応した
数の比較結果を出力する比較手段と、前記比較結果から、他の全ての入力値よりも大か小かの
何れかである入力値を検出し、この検出された入力値を
示す符号を出力する第２変換手段とを具備したことを特
徴とする数値比較選択回路。
【請求項３】前記第１変換手段から出力される前記複
数の入力値の各々を示す選択信号の内、他と異なるレベ
ルの選択信号に対応する入力値を選択する第１選択手段
を設けたことを特徴とする請求項１記載の数値比較選択
回路。
【請求項４】前記複数の入力値の中から、前記第２変
換手段から出力される符号に対応する入力値を選択する
第１選択手段を設けたことを特徴とする請求項２記載の
数値比較選択回路。
【請求項５】前記比較手段から出力される比較結果の
内、前記選択信号を他と異なるレベルに変化させる比較
結果に応じて、前記複数の入力値の中から他と異なるレ
ベルの選択信号に対応する入力値を選択する第３選択手
段を設けたことを特徴とする請求項１記載の数値比較選
択回路。
【請求項６】前記比較手段から出力される比較結果の
内、前記第２変換手段から出力される符号を得るための
比較結果に応じて、前記複数の入力値の中から該符号に
対応する入力値を選択する第４選択手段を設けたことを
特徴とする請求項２記載の数値比較選択回路。