JP3987153B2 - マンハッタンあるいはハミングメトリックスキームに基づくビタビデコーダのための信号のデコード - Google Patents
マンハッタンあるいはハミングメトリックスキームに基づくビタビデコーダのための信号のデコード Download PDFInfo
- Publication number
- JP3987153B2 JP3987153B2 JP08543797A JP8543797A JP3987153B2 JP 3987153 B2 JP3987153 B2 JP 3987153B2 JP 08543797 A JP08543797 A JP 08543797A JP 8543797 A JP8543797 A JP 8543797A JP 3987153 B2 JP3987153 B2 JP 3987153B2
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- decoder
- metric
- complement
- viterbi decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000295 complement effect Effects 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 23
- 230000001186 cumulative effect Effects 0.000 claims description 3
- 230000004154 complement system Effects 0.000 description 14
- 229910002056 binary alloy Inorganic materials 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 8
- 230000007704 transition Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000007476 Maximum Likelihood Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Artificial Intelligence (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般的には、特定のメトリック計算を採用するように設計されたビタビデコーダ（「ビテルビデコーダ」という。以下、同じ。）の、その入力の所に提供される、あるいは、その出力の所に要求される、通常はそのメトリックスキームとはコンパティブルでない記数法にて表現された信号との互換性に関する。より詳細には、マンハッタンメトリックスキームあるいはハミングメトリックスキームのいずれかを採用する複数のビテルビデコーダに対して使用される同値のソフトシンボルデコード信号を得るための方法に関する。
【０００２】
【従来の技術】
デジタルシステムは、量子化されたデータを伝送する。二進法においては、量子化されたデータは、０か１のいずれかによって表される。デジタル信号の伝送に際して、様々なソースからのノイズによって送信される信号が不正化され、この結果として、受信される信号が、送信された信号と、必ずしも、一致しなくなることがある。ノイズを補償し、検出をより正確にするために、通常、エラー訂正技法が使用される。
【０００３】
送信された信号の検出における精度を向上させるための一つの方法は、信号を、送信の前に、たたみこみ符号化する方法である。この方法においては、ソース信号を送信する代わりに、符号化された信号が送信される。たたみこみエンコーダは、各ソース信号のビットあるいはセットのビットに対して、二進論理計算に従って所定の数のビットを生成することによって、ソース信号に冗長を加える。エンコーダによって生成されるビットの数は、ソース信号からエンコーダに入力されるビットの数より多くなる。結果として、各ソース信号ビットを識別するための情報が、１ビット以上で送信されることとなる。こうして、受信機は、ソース信号ビットのみが送信された場合に提供される機会よりも、ソース信号ビットを正確に検出するためのより多くの機会を持つこととなる。たたみこみエンコーダの使用に関しては、Peyton Z.Peebles、Jr.、Digital Communication System、pp.87-102 (Prentice Hall 1987)においてより詳細に説明されているのでこれを参照されたい。
【０００４】
エラー訂正技法においては、受信機内に、ビテルビアルゴリズムが、ビテルビデコーダとして使用される。ビテルビデコーダは、ある時点において受信される各信号に対して、ソース信号を表す有限数の状態が存在することを前提とする。各信号の受信とともに、ビテルビデコーダは、一つ前の時点において受信された信号を反映する有限数の可能な現在の状態から、有限数の可能な次の状態への遷移を追跡する。ソース信号が、送信の前に、最初に、たたみこみ符号化されている場合は、ビテルビデコーダは、その符号化スキームを使用して、現在の状態から次の状態への各遷移に対して、受信された信号の可能な表現を生成する。一般的に、受信された信号は、デコーダに、一つあるいは複数のビットからなるシンボルとして提供される。受信されるシンボルセットに対応するソース信号のサイズは、コード速度におおきく依存する。こうして、ソース信号の１ビットが２ビットとして送信される二分の一速度エンコーダの場合は、一つのシンボルセットは、２ビットから構成され、対応するソース信号は、１ビットから構成される。
【０００５】
こうして、セットの送信されるデジタル信号は、状態遷移の一つあるいは複数の可能なシーケンスとして表される。各遷移は、ブランチと呼ばれ、シーケンスのブランチによって経路が形成される。各ブランチは、送信されたデジタル信号の可能な表現を表すために、ある特定のブランチの、ビテルビ（デコーダ）によって生成された信号と、それと対応する時点において実際に受信された信号との間の差に等しいエラー値を計算および評価することが可能である。このエラーは、ブランチメトリックと呼ばれる。このブランチメトリックは、ある時点における特定の状態が、対応するソース信号を正確に表すか否かを決定するために使用される。各状態の精度は、その状態に至るまでのそれより前の時点の状態のシーケンスに依存するために、各状態に、あるエラー、つまり、その状態に至るまでのシーケンスのブランチメトリックの総和に等しい累積コスト値が関連づけられる。同様に、全てのデジタル信号が受信され、経路が完結した後に、各経路に、累積コストが関連づけられ、最小のエラーを持つ経路が、ソース信号ビットのシーケンスを表すものとして選択される。
【０００６】
ビテルビデコーダは、通常、受信機内において、２度、使用（実現）される。第一のビテルビデコーダは、受信された信号から送信された複数のビットを決定するために使用される。この第一のビテルビデコーダは、通常、等化器と呼ばれる。第二のビテルビデコーダは、ソース信号を送信されたビットから符号化スキームに基づいて決定するために使用される。第二のビテルビデコーダの性能の向上が、第一のビテルビデコーダを、ソフトシンボル出力を提供するソフト判定デコーダとした場合に見込まれる。前に説明のビテルビデコーダは、各受信されたシンボルセットを、１あるいは０のソースビット、つまり、ハードビットとして翻訳するが、一方、ソフト判定ビテルビデコーダは、これに加えて、このハードビットの信頼性の指標も得る。例えば、０．９の値を持つ受信された信号は、ハード１に量子化される可能性が高く、実際に、０．９が、１として送信された可能性も非常に高い。同様に、０．１の値は、ハード０として量子化される可能性が高く、ここでも、この量子化が、正しい可能性は高い。ただし、受信された信号が０．５の場合は、その信号が、０あるいは１として送信されたという信頼性のレベルは、非常に低い。
【０００７】
ソフトシンボル判定を得るための一つの方法が１９９５年１２月付けでBlakerに付与され、本出願と譲受人を同一とする“Soft-Symbol Decoding”という名称の合衆国特許第5,471,500号において詳細に説明されているためにこれを参照されたい。この方法は、特定のブランチと関連するデコードされたハードビットを、そのブランチメトリックと連結するプロセスを含み、こうして結合された信号は、ソフトシンボルデコード信号と呼ばれる。ハードビットは、単に、可能な代替からの最良の選択を示し、一方、ブランチメトリックあるいは累積コスト差は、選択されたハードビットと、受信されたデジタル信号との間のエラーの程度を示す。ソフトシンボルは、従って、選択されたハードビットの信頼性の尺度を提供する。
【０００８】
ブランチメトリックを計算するための二つの一般的なメトリックスキームとして、“マンハッタン”メトリックスキームと、“ハミング”メトリックスキームがある。マンハッタンメトリックスキームにおいては、デジタル信号は、通常、無符号二進法によって表される。こうして、無符号二進法においては、論理０は、８桁を使用した場合、００００ ００００として表現される。同様に、論理１は、１１１１ １１１１として表現される。あるブランチのブランチメトリックは、各受信されたデジタル信号と、ビテルビデコーダによって内部的に計算された、ブランチと対応するデジタル信号との間の差の絶対値を取ることによって計算される。マンハッタンブランチメトリックスキームの場合は、最小のエラーは、極値の、典型的には、最小の、ブランチメトリックによって示される。従って、マンハッタンブランチメトリック用に設計されたビテルビデコーダは、最尤経路として、全ての可能な経路のうちの、最小のコストを持つ経路を選択することとなる。
【０００９】
ハミングブランチメトリックスキームにおいては、デジタル信号は、通常、符号付き補数システムを使用して表現される。符号付き補数（システム）においては、数の符号は、最上位の桁によって示される。通常は、０は、正の値を示し、１は、負の値を示すが、ただし、この逆を使用することも可能である。残りの桁は、正しく補数が取られた場合、規模を示す。先頭に０を持つ数の規模は、その数が無符号二進形式にて表現された場合と、同一となる。例えば、０１１０は、無符号二進形式においては、６に等しく、０が正の値を示す符号付き補数形式においては、＋６に等しい。第二の数と同一の規模を持つが、ただし、反対の符号を持つ数は、第二の数の補数によって表現される。例えば、−６は、０１１０、つまり、＋６の補数によって表現される。一つの符号付き補数システムが、１の補数システムとして知られているが、これは、全ての０を１に変更し、全ての１を０に変更するプロセスを伴う。こうして、−６は、１の補数形式においては、１００１として示される。もう一つの符号付き補数システムが、２の補数システムとして知られているが、この場合は、１を１の補数に加えることのみが要求される。こうして、−６は、２の補数形式においては、１０１０として示される。ハミングメトリックは、通常、２の補数を伴う。補数と、補数システムにおける数の数学的演算の説明については、M.Morris Mano、Computer Engineering:Hardware Design、pp.11-17 (Prentice Hall 1988)において見ることができるためにこれを参照されたい。
【００１０】
ハミング１と呼ばれるハミングメトリックスキームの一つの実現においては、論理１が、正の１に、そして、論理０が、負の１に、マッピングされ、結果として、８桁を用いた２の補数システムでは、論理１は、０１１１ １１１１によって表され、一方、論理０は、１０００ ００００によって表される。代替としてのハミング２ブランチメトリックスキームにおいては、論理１が負の１に、そして、論理０が正の１にマッピングされ、結果として、論理１は、１０００ ００００によって示され、論理０は、０１１１ １１１１によって示される。上に説明されたように、これら２つのハミングメトリックスキームは、互いに、２の補数である。
【００１１】
マンハッタンメトリックスキームに基づくデコーダとは対比的に、ハミングメトリックスキーム用に設計されたビテルビデコーダは、全ての可能な経路に関して最高の正あるいは負のコストを持つ経路を選択する。この理由は、ハミングブランチメトリックの計算に起因する。マンハッタン距離の計算においては各受信されたデジタル信号とビテルビデコーダによって内部的に計算された対応するデジタル信号との間の差の絶対値が計算されたが、これに対して、ハミングブランチメトリックの計算においては、この信号の規模の符号も考慮される。符号付き補数システムにおける数の数学的演算に詳しい人であれば、ハミングブランチメトリックの計算における最小エラーは、最大ブランチメトリックによって示されることを簡単に理解できるものである。
【００１２】
上に述べたように、マンハッタンメトリックスキーム用に設計されたビテルビデコーダは、典型的には、最小コストである経路を選択する。ただし、最小コストである経路は、デコードされるべき信号が無符号二進コードの場合にのみ、最良の経路を表す。つまり、無符号二進法の場合は、受信された信号の値が０に近ければ近いほど、その信号が０として送信された可能性が高くなる。同様にして、受信された信号の値が１に近ければ近いほど、その信号が１として送信された可能性が高くなる。いずれの場合も、受信された信号と、送信されたと推定される尤もらしい信号ビットとの間の差の値は、受信された信号と、送信されと推定される信号の他の可能な表現との間の差の値よりも小さくなる。こうために、マンハッタンメトリックスキームに基づくビテルビデコーダは、無符号二進法にて表現された入力信号とのみコンパティブルである。同様にして、ソフト判定ビテルビデコーダは、無符号二進法にて表現されたソフトシンボルデコード出力を与える。
【００１３】
これとは対照的に、ハミングブランチメトリックスキーム用に設計されたビテルビデコーダは、典型的には、最大の正あるいは負のコストを持つ経路を選択する。尤もらしい経路を正しく選択するためには、このビテルデコーダによって受信される信号は、符号付き補数システム、好ましくは、２の補数であることが要求される。
【００１４】
あるデジタル信号が２の補数によって表され、ある桁数、例えば、８桁に制限された場合、論理１は、あるレンジの離散値によって表され、各値は、異なる程度の信頼性を示すこととなる。論理０もまた異なる程度の信頼性を示すあるレンジの離散値によって表される。論理１に対する信頼性の特定の程度は、論理０に対する信頼性の同一の程度を示す値の２の補数によって示される。
【００１５】
例えば、論理１が正の値、つまり、先頭の０に、そして、論理０が負の値、つまり、先頭の１に、マッピングされるハミング２における８桁数においては、最低の信頼性を持つ１は、００００ ００００によって示され、最低の信頼性を持つの０は、１１１１ １１１１によって示される。一方、最高の信頼性を持つ１は、０１１１ １１１１によって示され、最高の信頼性を持つ０は、１０００ ００００によって示される。論理１が負の値にマッピングされ、論理０が正の値にマッピングされるハミング１の場合は、最低の信頼性を持つ１は、１１１１ １１１１によって示され、最低の信頼性を持つ０は、００００ ００００によって示される。
利発な読者は、論理１および０の両端の信頼性のレベルを表す数は、実際には互いに１の補数となるが、論理１および０に対する信頼性の中間レベルは２の補数によって表されることを理解できるものである。
【００１６】
【発明が解決しようとする課題】
あるアプリケーションのある箇所、例えば、デコーダ内の等化器が、マンハッタンあるいはハミングのいずれかのブランチメトリックスキームを採用し、一方、同一のアプリケーションの別の箇所、例えば、第二の段のビテルビデコーダが異なるブランチメトリックスキームを採用するような信号処理アプリケーションにおいては、問題が生じる。
【００１７】
より詳細には、幾つかのアプリケーションは、信号を２の補数にて表すように設計されている。結果として、メトリックを計算あるいは認識することを要求される任意の要素、例えば、ビテルビデコーダは、これをハミングメトリックスキームにて遂行することを要求される。無符号二進法にて信号を表すように設計されたアプリケーションについても同様なことが言える。伝統的には、これら二つのシステムは、それら自身の記数法に対して専用に設計された要素を必要とする。換言すれば、第一のシステムに対してはハミングメトリックスキームが、そして、第二のシステムに対しては、マンハッタンメトリックスキームが要求される。これは、両方の要素が同一のタスクに対して要求される場合は、非効率である。さらに、マンハッタンメトリックスキーム用に設計された要素が、ハミングメトリックスキーム用に設計された同一の要素より優れた性能を示す場合や、この逆の場合もある。従って、伝統的にはハミング要素を要求するアプリケーションであっても、マンハッタン要素を使用できることが望ましい。
【００１８】
【課題を解決するための手段】
従って、本発明は、ある要素の設計では受信することができない（コンパティブルでない）第一の記数法によって表されたデジタル信号を、その要素にコンパティブルな第二の記数法に変換するための方法および装置を提供する。本発明は、特に、この要素がビテルビデコーダである場合に有効である。マンハッタンメトリックスキーム用に設計されたビテルビデコーダが符号付き補数システムにて表されたデジタル信号を受信した場合、この信号の記数形式が、まず最初に、無符号二進法に変換され、その後、デコーダに入力される。同様に、マンハッタンメトリックスキーム用に設計されたビテルビデコーダに提供された無符号二進形式にて表された信号は、最初に、符号付き補数形式に変換された後に、デコーダに入力される。
【００１９】
本発明はまた第一のビテルビデコーダのソフトシンボル出力の第一の記数法を、このソフトシンボル出力を、そのメトリックスキームが第二の数記法とはコンパティブルであるが第二の数記法とはコンパティブルでない第二ビテルビのデコーダに提供する前に、第二の記数法に変換することを可能にする。入力信号の適切な数記法による表現および出力信号の適切な変換によって、マンハッタンメトリックスキームに基づくデコーダおよびハミングメトリックスキームに基づくデコーダの両方に対して、同値のソフトシンボルデコード出力が提供される。デコーダがマンハッタンメトリックスキームを採用する場合は、無符号二進法によって表されたソフトシンボルは、そのソフトシンボルデコード出力の絶対値を取ることによって得られ、一方、符号付き補数によって表された同値のソフトシンボルは、そのソフトシンボルデコード出力の絶対値を符号付き補数システムに変換することによって得られる。デコーダがハミングメトリックスキームを採用する場合は、ソフトシンボルデコード出力は、符号付き補数によって表され、一方、無符号二進法にて表されたソフトシンボル出力は、そのソフトシンボルデコード出力の絶対値を取ることによって得られる。
【００２０】
本発明はまたデジタル信号をある記数法から別の記数法に変換するためのシステムを提供する。記数法がそのメトリックスキームとコンパティブルであることを要求されるビテルビデコーダの場合は、このシステムは、ビテルビデコーダとその入力の所の信号変換機の組合せから構成される。デコーダの出力、特に、ソフトシンボル出力の記数法が、後の処理に対して要求される記数法と異なる場合は、この信号変換機を、デコーダの出力の所でも、組み合わせて使用することができる。
【００２１】
【発明の実施の形態】
本発明は、以下に説明されるように、通信システム内において、例えば、地上から衛星への通信、および、セルラ電話と基地局との間のデジタルセルラ電話通信において、有益な用途を持つ。図１には、送信機（１０）と受信機（１１）とから構成されるトランシーバが示される。受信機（１１）は、図示されるように、受信機内において通常に見られる幾つかの要素を含む。最尤シーケンス推定等化器（“ＭＬＳＥ”）（１１２）、デクリプション／デインターリーブ／リオーダ回路（１１５）およびビテルビデコーダ（１１６）は、全て、入力を受信し、出力を無符号二進形式にて提供するように設計されている。ＭＬＳＥ（１１１）、デクリプション／デインターリーブ／リオーダ回路（１１４）およびビテルビデコーダ（１１７）は、全て、入力を受信し、出力を２の補数形式にて提供する。また、ビテルビデコーダ（１１６）は、マンハッタンメトリックスキ ーム用に設計されており、ビテルビデコーダ（１１７）は、ハミングメトリックスキーム用に設計されている。図１に示されるように、信号フォーマット変換機（１１３）は、デジタル信号を、無符号二進法あるいは符号付き補数システムのいずれかで受信し、このデジタル信号の記数法を、一方の記数法から他方の記数法に変換する能力を持つ。表１には、これら二つの記数法の間の関係が、マンハッタンメトリックスキームおよびハミングメトリックスキームに対して示されているが、表１においては、これら数は、１６進法にて示される。
【００２２】
【表１】
【００２３】
信号フォーマット変換機（１１３）は、ビテルビデコーダの入力の所ばかりでなく、出力の所にも実現（使用）することができる。例えば、２の補数にて表されたデジタル信号を、マンハッタンメトリックスキーム用に設計されたビテルビデコーダ（１１６）に入力することが要求される場合は、信号フォーマット変換機（１１３）をビテルビデコーダ（１１６）への入力の所に挿入し、この信号を２の補数システムに変換することができる。同様に、ハミングメトリックスキーム用に設計されたビテルビデコーダ（１１７）への入力の所に挿入された信号フォーマット変換機（１１３）は、ビテルビデコーダ（１１７）が、無符号二進法にて表された入力デジタル信号を扱えるようにする。
【００２４】
あるビテルビデコーダが与えられた場合、その出力は、そのデコーダのメトリックシステムとコンパティブルな記数法にて与えられる。この出力を、異なる記数法による入力を要求する別の要素に提供したい場合、例えば、等化器（１１１）の出力を、ビテルビデコーダ（１１６）に提供したい場合、この信号の変換のために、信号フォーマット変換機（１１３）を等化器（１１１）の出力の所で使用（実現）することもできる。
【００２５】
一般的には、信号フォーマット変換機（１１３）は、入りデジタル信号を第一の記数法から第二の記数法に変換するように設計される。こうして変換されたデジタル信号を、第一の記数法とはコンパティブルではないが、第二の記数法とはコンパティブルな任意のデバイスあるいはソフトウエア動作にパスすることができる。
【００２６】
当業者においては、本発明の信号フォーマット変換機は、ソフトウエアで実現することも、ハードウエアにて実現することも可能であることに理解できるものである。本発明の信号フォーマット変換機は、大規模集積回路（“ＶＬＳＩ”）技術を使用して集積回路上に製造するのに適する。
【００２７】
上に説明されたように、信号フォーマット変換機（１１３）は、ハード判定ビテルビデコーダとも、ソフト判定ビテルビデコーダとも使用することができる。この実現は、ハミングメトリックスキームとマンハッタンメトリックスキームとが互いにある関係を保つという前提に基づくが、この関係を利用して同値（性）が設定（計算）され、これによって、マンハッタンメトリックスキームに基づくデコーダを、２の補数を採用する受信機内で使用すること、あるいは、この逆が可能にされる。
【００２８】
表２には、マンハッタンメトリックスキームと、二つのハミングメトリックスキーム、つまり、ハミング１とハミング２、との間の一例としての関係が、各ビットが２ビットとして送信される従来の２分の一速度エンコーダの特定のケースに対して示される。こうして、４つの状態によって、ビテルビアルゴリズムの状態空間：０、０；０、１；１、０；および１、１が定義される。換言すれば、受信されたペア、ｒ０およびｒ１は、これら４つのペアの一つとして送信される。当業者においては、本発明は、特定のコード速度に限定されるものではなく、この一例としての二分の一のコード速度は、単に、説明の目的で使用されていることを容易に理解できるものである。
【００２９】
各受信された信号に対して、ビテルビデコーダは、おのおのの現在の状態から次の状態への各可能な遷移に対して２ビット（“ダイビット”）を生成する。各生成されたダイビットに対する各メトリックスキームに対する等式が、ブランチメトリックの計算を表す。
【表２】
【００３０】
表２に示されるブランチメトリックの計算を説明するために、ｒ０＝０１１０、ｒ１＝１０１０である場合を考える。無符号二進法で表された場合は、ｒ０の値は、１０を基数とする表記法においては６であり、ｒ１は、１０を基数とする表記法においては、１０である。ダイビット０、０に対するマンハッタンメトリックを計算するためには、最初に、各ビットを、４桁の二進数、つまり、００００および００００に変換することが必要である。各生成されたビットが、次に、対応する受信されたシンボルから引かれる。こうして、ｒ０マイナス０は、０となる。同様に、ｒ１マイナス０は、ｒ１となる。従って、表２に反映されるように、ダイビット０、０に対応するマンハッタンメトリック距離は、ｒ０＋ｒ１となる。
【００３１】
行ｃ２においては、生成された第二のビットが１であり、これが１１１１として表されるが、マンハッタンメトリックは、次のように計算される。つまり、
引算
【数１】
は、１をその２の補数と置換することによって、
【数２】
なる加法演算に変換することができる。このメトリックは、総和１０１１の２の補数に等しく、これは、０１０１である。０１０１は、また、ｒ１の１の補数である。１の補数は、単に、個々の０を１に変換し、個々の１を０に変換することによって得られる。ｒ１の１の補数は、ｒ１を横断する線（つまりｒ１）によって示される。
【００３２】
上に示されたように、マンハッタンメトリックは、受信されたシンボルセットと生成されたビットの間の差と関係がある。これとは対照的に、ハミングメトリックは、確率と関係するが、これは、受信されたシンボルセットに、それと対応する生成されたビットを掛けることによって得られる。前述のように、ハミングメトリックスキームにおいては、０および１は、正および負の値にマッピングされることに注意する。従って、表２に示されるように、０が正の値にマッピングされるハミング１においては、それぞれ、ｒ０およびｒ１に０を掛けた値は、ｒ０およびｒ１に等しくなり、一方、それぞれ、ｒ０およびｒ１に１を掛けた値は、−ｒ０および−ｒ１に等しくなる。
【００３３】
同様に、ハミング２の場合は、生成されたビットに、それらの対応する受信されたシンボルが掛けられる。０は負の値にマッピングされ、ｒ０およびｒ１に０を掛けた値は、それぞれ、−ｒ０および−ｒ１に等しくなり、一方、ｒ０およびｒ１に１を掛けた値は、それぞれ、ｒ０およびｒ１に等しくなる。
【００３４】
ブランチメトリックの計算を、異なるメトリックスキームについて一通り説明したので、これら３つのスキームに対するメトリックを、任意の二つの状態間のメトリックの差を取って、関連づけることについて考える。表３から、二つの状態間のメトリックの差の絶対値は、これら３つのメトリックのおのおについて同一であることがわかる。第一の数と第二の数との間の減法は、第二の数をその補数と置き換えることによって加法に変えることができることに注意する。こうして、ｒ１−ｒ１は、ｒ１＋ｒ１に等しくなり、これは、２ｒ１に等しくなる。
【００３５】
【表３】
【００３６】
ソフト判定ビテルビデコーダは、そのソフトシンボル出力に対して、累積コスト差、換言すれば、二つの経路間の差を使用する。こうして、ビテルビデコーダの入力の所で適当な記数法を使用し、このデコーダ出力の絶対値を取ることによって、本発明を使用して、特定のデコーダのメトリックスキームおよび受信された信号の初期の記数法とは無関係に、有効なソフトシンボルデコード出力を得ることが可能である。デコーダがマンハッタンメトリックを採用するように設計されている場合は、ビテルビデコーダの出力は、無符号二進法にて表されることとなる。将来の処理のためにハミングメトリックが必要とされる場合は、本発明の信号フォーマット変換機を使用して、このソフトシンボルデコード出力の絶対値を、２の補数形式、あるいは任意の符号付き補数形式に簡単に変換することができる。
【００３７】
同様に、ビテルビデコーダのソフトシンボルデコード出力が、ハミングメトリック用に設計されている場合は、この出力は、受信されたシンボルの記数法と無関係に、符号付き補数システムにて表されることとなる。将来の処理のために無符号記数法が必要とされる場合は、本発明の信号フォーマット変換機を使用して、このソフトシンボルを簡単に無符号記数法に変換することができる。いずれの場合も、このソフトシンボルは、デコードされた信号の信頼性を正確に反映する。
【００３８】
図２には、解説の目的で、５つの異なる格子経路が示されるが、これは、表４の式に従ってダイビットを内部的に生成するビテルビデコーダの状態遷移を表す。
【表４】
【００３９】
遷移とダイビットとの間のこれらの関係は、たたみこみエンコーダのスキームに基づく。この例においては、各信号ソースビットに対して送信される２ビットを生成するための多項式は、ｇ（０）＝１＋Ｄ1およびｇ（１）＝１＋Ｄ1＋Ｄ2である。
この例に対しては、受信された信号は、表５に示されるような値となった。
【表５】
【００４０】
ここで、これら値は、８個の数字の列を回避するために、１６進法にて書かれていることに注意する。各遷移に対するブランチメトリックおよび各状態での累積コストが、各経路に対して、表６、７、および８に、それぞれ、マンハッタン、ハミング１、およびハミング２の場合について示される。
【００４１】
【表６】
【００４２】
【表７】
【００４３】
【表８】
【００４４】
次に、表９の説明に移るが、任意の２つの経路間のコスト差の絶対値は、結果的には、使用されるメトリックスキームおよび対応する記数法とは無関係に、同一となることが簡単に理解できる。例えば、経路２と経路４との間の累積コスト差は、それぞれ、マンハッタン、ハミング１、およびハミング２メトリックスキームに対して、７６５、−７６８および−７６２である。より近い同値性を、ハミングブランチメトリックの計算における減算の際に、２の補数ではなく、被減数の１の補数を取ることによって実現することもできる。こうして、累積コスト差の絶対値に基づくソフトシンボルは、ビテルビデコーダのメトリックスキーム設計によっては、影響されないことがわかる。
【００４５】
【表９】
【００４６】
上の説明は、単に、本発明の原理を解説するためのものであり、当業者においては、ここには具体的に説明あるいは示されなかったが、本発明の原理を具現する様々な修正を考案することが可能であり、これらも本発明の精神および範囲に入るものと考慮されるべきである。
【図面の簡単な説明】
【図１】本発明の一つの実現を図解する受信機の一部分を示す図である。
【図２】ビテルビデコーダの５つの任意の格子経路を示す図である。
【符号の説明】
１０ 送信機
１１ 受信機
１１１，１１２ 最尤シーケンス推定等化器
１１３ 信号フォーマット変換機
１１４，１１５ デクリプション／デインターリーブ／リオーダ回路
１１６，１１７ ビデルビデコーダ
【発明の属する技術分野】
本発明は、一般的には、特定のメトリック計算を採用するように設計されたビタビデコーダ（「ビテルビデコーダ」という。以下、同じ。）の、その入力の所に提供される、あるいは、その出力の所に要求される、通常はそのメトリックスキームとはコンパティブルでない記数法にて表現された信号との互換性に関する。より詳細には、マンハッタンメトリックスキームあるいはハミングメトリックスキームのいずれかを採用する複数のビテルビデコーダに対して使用される同値のソフトシンボルデコード信号を得るための方法に関する。
【０００２】
【従来の技術】
デジタルシステムは、量子化されたデータを伝送する。二進法においては、量子化されたデータは、０か１のいずれかによって表される。デジタル信号の伝送に際して、様々なソースからのノイズによって送信される信号が不正化され、この結果として、受信される信号が、送信された信号と、必ずしも、一致しなくなることがある。ノイズを補償し、検出をより正確にするために、通常、エラー訂正技法が使用される。
【０００３】
送信された信号の検出における精度を向上させるための一つの方法は、信号を、送信の前に、たたみこみ符号化する方法である。この方法においては、ソース信号を送信する代わりに、符号化された信号が送信される。たたみこみエンコーダは、各ソース信号のビットあるいはセットのビットに対して、二進論理計算に従って所定の数のビットを生成することによって、ソース信号に冗長を加える。エンコーダによって生成されるビットの数は、ソース信号からエンコーダに入力されるビットの数より多くなる。結果として、各ソース信号ビットを識別するための情報が、１ビット以上で送信されることとなる。こうして、受信機は、ソース信号ビットのみが送信された場合に提供される機会よりも、ソース信号ビットを正確に検出するためのより多くの機会を持つこととなる。たたみこみエンコーダの使用に関しては、Peyton Z.Peebles、Jr.、Digital Communication System、pp.87-102 (Prentice Hall 1987)においてより詳細に説明されているのでこれを参照されたい。
【０００４】
エラー訂正技法においては、受信機内に、ビテルビアルゴリズムが、ビテルビデコーダとして使用される。ビテルビデコーダは、ある時点において受信される各信号に対して、ソース信号を表す有限数の状態が存在することを前提とする。各信号の受信とともに、ビテルビデコーダは、一つ前の時点において受信された信号を反映する有限数の可能な現在の状態から、有限数の可能な次の状態への遷移を追跡する。ソース信号が、送信の前に、最初に、たたみこみ符号化されている場合は、ビテルビデコーダは、その符号化スキームを使用して、現在の状態から次の状態への各遷移に対して、受信された信号の可能な表現を生成する。一般的に、受信された信号は、デコーダに、一つあるいは複数のビットからなるシンボルとして提供される。受信されるシンボルセットに対応するソース信号のサイズは、コード速度におおきく依存する。こうして、ソース信号の１ビットが２ビットとして送信される二分の一速度エンコーダの場合は、一つのシンボルセットは、２ビットから構成され、対応するソース信号は、１ビットから構成される。
【０００５】
こうして、セットの送信されるデジタル信号は、状態遷移の一つあるいは複数の可能なシーケンスとして表される。各遷移は、ブランチと呼ばれ、シーケンスのブランチによって経路が形成される。各ブランチは、送信されたデジタル信号の可能な表現を表すために、ある特定のブランチの、ビテルビ（デコーダ）によって生成された信号と、それと対応する時点において実際に受信された信号との間の差に等しいエラー値を計算および評価することが可能である。このエラーは、ブランチメトリックと呼ばれる。このブランチメトリックは、ある時点における特定の状態が、対応するソース信号を正確に表すか否かを決定するために使用される。各状態の精度は、その状態に至るまでのそれより前の時点の状態のシーケンスに依存するために、各状態に、あるエラー、つまり、その状態に至るまでのシーケンスのブランチメトリックの総和に等しい累積コスト値が関連づけられる。同様に、全てのデジタル信号が受信され、経路が完結した後に、各経路に、累積コストが関連づけられ、最小のエラーを持つ経路が、ソース信号ビットのシーケンスを表すものとして選択される。
【０００６】
ビテルビデコーダは、通常、受信機内において、２度、使用（実現）される。第一のビテルビデコーダは、受信された信号から送信された複数のビットを決定するために使用される。この第一のビテルビデコーダは、通常、等化器と呼ばれる。第二のビテルビデコーダは、ソース信号を送信されたビットから符号化スキームに基づいて決定するために使用される。第二のビテルビデコーダの性能の向上が、第一のビテルビデコーダを、ソフトシンボル出力を提供するソフト判定デコーダとした場合に見込まれる。前に説明のビテルビデコーダは、各受信されたシンボルセットを、１あるいは０のソースビット、つまり、ハードビットとして翻訳するが、一方、ソフト判定ビテルビデコーダは、これに加えて、このハードビットの信頼性の指標も得る。例えば、０．９の値を持つ受信された信号は、ハード１に量子化される可能性が高く、実際に、０．９が、１として送信された可能性も非常に高い。同様に、０．１の値は、ハード０として量子化される可能性が高く、ここでも、この量子化が、正しい可能性は高い。ただし、受信された信号が０．５の場合は、その信号が、０あるいは１として送信されたという信頼性のレベルは、非常に低い。
【０００７】
ソフトシンボル判定を得るための一つの方法が１９９５年１２月付けでBlakerに付与され、本出願と譲受人を同一とする“Soft-Symbol Decoding”という名称の合衆国特許第5,471,500号において詳細に説明されているためにこれを参照されたい。この方法は、特定のブランチと関連するデコードされたハードビットを、そのブランチメトリックと連結するプロセスを含み、こうして結合された信号は、ソフトシンボルデコード信号と呼ばれる。ハードビットは、単に、可能な代替からの最良の選択を示し、一方、ブランチメトリックあるいは累積コスト差は、選択されたハードビットと、受信されたデジタル信号との間のエラーの程度を示す。ソフトシンボルは、従って、選択されたハードビットの信頼性の尺度を提供する。
【０００８】
ブランチメトリックを計算するための二つの一般的なメトリックスキームとして、“マンハッタン”メトリックスキームと、“ハミング”メトリックスキームがある。マンハッタンメトリックスキームにおいては、デジタル信号は、通常、無符号二進法によって表される。こうして、無符号二進法においては、論理０は、８桁を使用した場合、００００ ００００として表現される。同様に、論理１は、１１１１ １１１１として表現される。あるブランチのブランチメトリックは、各受信されたデジタル信号と、ビテルビデコーダによって内部的に計算された、ブランチと対応するデジタル信号との間の差の絶対値を取ることによって計算される。マンハッタンブランチメトリックスキームの場合は、最小のエラーは、極値の、典型的には、最小の、ブランチメトリックによって示される。従って、マンハッタンブランチメトリック用に設計されたビテルビデコーダは、最尤経路として、全ての可能な経路のうちの、最小のコストを持つ経路を選択することとなる。
【０００９】
ハミングブランチメトリックスキームにおいては、デジタル信号は、通常、符号付き補数システムを使用して表現される。符号付き補数（システム）においては、数の符号は、最上位の桁によって示される。通常は、０は、正の値を示し、１は、負の値を示すが、ただし、この逆を使用することも可能である。残りの桁は、正しく補数が取られた場合、規模を示す。先頭に０を持つ数の規模は、その数が無符号二進形式にて表現された場合と、同一となる。例えば、０１１０は、無符号二進形式においては、６に等しく、０が正の値を示す符号付き補数形式においては、＋６に等しい。第二の数と同一の規模を持つが、ただし、反対の符号を持つ数は、第二の数の補数によって表現される。例えば、−６は、０１１０、つまり、＋６の補数によって表現される。一つの符号付き補数システムが、１の補数システムとして知られているが、これは、全ての０を１に変更し、全ての１を０に変更するプロセスを伴う。こうして、−６は、１の補数形式においては、１００１として示される。もう一つの符号付き補数システムが、２の補数システムとして知られているが、この場合は、１を１の補数に加えることのみが要求される。こうして、−６は、２の補数形式においては、１０１０として示される。ハミングメトリックは、通常、２の補数を伴う。補数と、補数システムにおける数の数学的演算の説明については、M.Morris Mano、Computer Engineering:Hardware Design、pp.11-17 (Prentice Hall 1988)において見ることができるためにこれを参照されたい。
【００１０】
ハミング１と呼ばれるハミングメトリックスキームの一つの実現においては、論理１が、正の１に、そして、論理０が、負の１に、マッピングされ、結果として、８桁を用いた２の補数システムでは、論理１は、０１１１ １１１１によって表され、一方、論理０は、１０００ ００００によって表される。代替としてのハミング２ブランチメトリックスキームにおいては、論理１が負の１に、そして、論理０が正の１にマッピングされ、結果として、論理１は、１０００ ００００によって示され、論理０は、０１１１ １１１１によって示される。上に説明されたように、これら２つのハミングメトリックスキームは、互いに、２の補数である。
【００１１】
マンハッタンメトリックスキームに基づくデコーダとは対比的に、ハミングメトリックスキーム用に設計されたビテルビデコーダは、全ての可能な経路に関して最高の正あるいは負のコストを持つ経路を選択する。この理由は、ハミングブランチメトリックの計算に起因する。マンハッタン距離の計算においては各受信されたデジタル信号とビテルビデコーダによって内部的に計算された対応するデジタル信号との間の差の絶対値が計算されたが、これに対して、ハミングブランチメトリックの計算においては、この信号の規模の符号も考慮される。符号付き補数システムにおける数の数学的演算に詳しい人であれば、ハミングブランチメトリックの計算における最小エラーは、最大ブランチメトリックによって示されることを簡単に理解できるものである。
【００１２】
上に述べたように、マンハッタンメトリックスキーム用に設計されたビテルビデコーダは、典型的には、最小コストである経路を選択する。ただし、最小コストである経路は、デコードされるべき信号が無符号二進コードの場合にのみ、最良の経路を表す。つまり、無符号二進法の場合は、受信された信号の値が０に近ければ近いほど、その信号が０として送信された可能性が高くなる。同様にして、受信された信号の値が１に近ければ近いほど、その信号が１として送信された可能性が高くなる。いずれの場合も、受信された信号と、送信されたと推定される尤もらしい信号ビットとの間の差の値は、受信された信号と、送信されと推定される信号の他の可能な表現との間の差の値よりも小さくなる。こうために、マンハッタンメトリックスキームに基づくビテルビデコーダは、無符号二進法にて表現された入力信号とのみコンパティブルである。同様にして、ソフト判定ビテルビデコーダは、無符号二進法にて表現されたソフトシンボルデコード出力を与える。
【００１３】
これとは対照的に、ハミングブランチメトリックスキーム用に設計されたビテルビデコーダは、典型的には、最大の正あるいは負のコストを持つ経路を選択する。尤もらしい経路を正しく選択するためには、このビテルデコーダによって受信される信号は、符号付き補数システム、好ましくは、２の補数であることが要求される。
【００１４】
あるデジタル信号が２の補数によって表され、ある桁数、例えば、８桁に制限された場合、論理１は、あるレンジの離散値によって表され、各値は、異なる程度の信頼性を示すこととなる。論理０もまた異なる程度の信頼性を示すあるレンジの離散値によって表される。論理１に対する信頼性の特定の程度は、論理０に対する信頼性の同一の程度を示す値の２の補数によって示される。
【００１５】
例えば、論理１が正の値、つまり、先頭の０に、そして、論理０が負の値、つまり、先頭の１に、マッピングされるハミング２における８桁数においては、最低の信頼性を持つ１は、００００ ００００によって示され、最低の信頼性を持つの０は、１１１１ １１１１によって示される。一方、最高の信頼性を持つ１は、０１１１ １１１１によって示され、最高の信頼性を持つ０は、１０００ ００００によって示される。論理１が負の値にマッピングされ、論理０が正の値にマッピングされるハミング１の場合は、最低の信頼性を持つ１は、１１１１ １１１１によって示され、最低の信頼性を持つ０は、００００ ００００によって示される。
利発な読者は、論理１および０の両端の信頼性のレベルを表す数は、実際には互いに１の補数となるが、論理１および０に対する信頼性の中間レベルは２の補数によって表されることを理解できるものである。
【００１６】
【発明が解決しようとする課題】
あるアプリケーションのある箇所、例えば、デコーダ内の等化器が、マンハッタンあるいはハミングのいずれかのブランチメトリックスキームを採用し、一方、同一のアプリケーションの別の箇所、例えば、第二の段のビテルビデコーダが異なるブランチメトリックスキームを採用するような信号処理アプリケーションにおいては、問題が生じる。
【００１７】
より詳細には、幾つかのアプリケーションは、信号を２の補数にて表すように設計されている。結果として、メトリックを計算あるいは認識することを要求される任意の要素、例えば、ビテルビデコーダは、これをハミングメトリックスキームにて遂行することを要求される。無符号二進法にて信号を表すように設計されたアプリケーションについても同様なことが言える。伝統的には、これら二つのシステムは、それら自身の記数法に対して専用に設計された要素を必要とする。換言すれば、第一のシステムに対してはハミングメトリックスキームが、そして、第二のシステムに対しては、マンハッタンメトリックスキームが要求される。これは、両方の要素が同一のタスクに対して要求される場合は、非効率である。さらに、マンハッタンメトリックスキーム用に設計された要素が、ハミングメトリックスキーム用に設計された同一の要素より優れた性能を示す場合や、この逆の場合もある。従って、伝統的にはハミング要素を要求するアプリケーションであっても、マンハッタン要素を使用できることが望ましい。
【００１８】
【課題を解決するための手段】
従って、本発明は、ある要素の設計では受信することができない（コンパティブルでない）第一の記数法によって表されたデジタル信号を、その要素にコンパティブルな第二の記数法に変換するための方法および装置を提供する。本発明は、特に、この要素がビテルビデコーダである場合に有効である。マンハッタンメトリックスキーム用に設計されたビテルビデコーダが符号付き補数システムにて表されたデジタル信号を受信した場合、この信号の記数形式が、まず最初に、無符号二進法に変換され、その後、デコーダに入力される。同様に、マンハッタンメトリックスキーム用に設計されたビテルビデコーダに提供された無符号二進形式にて表された信号は、最初に、符号付き補数形式に変換された後に、デコーダに入力される。
【００１９】
本発明はまた第一のビテルビデコーダのソフトシンボル出力の第一の記数法を、このソフトシンボル出力を、そのメトリックスキームが第二の数記法とはコンパティブルであるが第二の数記法とはコンパティブルでない第二ビテルビのデコーダに提供する前に、第二の記数法に変換することを可能にする。入力信号の適切な数記法による表現および出力信号の適切な変換によって、マンハッタンメトリックスキームに基づくデコーダおよびハミングメトリックスキームに基づくデコーダの両方に対して、同値のソフトシンボルデコード出力が提供される。デコーダがマンハッタンメトリックスキームを採用する場合は、無符号二進法によって表されたソフトシンボルは、そのソフトシンボルデコード出力の絶対値を取ることによって得られ、一方、符号付き補数によって表された同値のソフトシンボルは、そのソフトシンボルデコード出力の絶対値を符号付き補数システムに変換することによって得られる。デコーダがハミングメトリックスキームを採用する場合は、ソフトシンボルデコード出力は、符号付き補数によって表され、一方、無符号二進法にて表されたソフトシンボル出力は、そのソフトシンボルデコード出力の絶対値を取ることによって得られる。
【００２０】
本発明はまたデジタル信号をある記数法から別の記数法に変換するためのシステムを提供する。記数法がそのメトリックスキームとコンパティブルであることを要求されるビテルビデコーダの場合は、このシステムは、ビテルビデコーダとその入力の所の信号変換機の組合せから構成される。デコーダの出力、特に、ソフトシンボル出力の記数法が、後の処理に対して要求される記数法と異なる場合は、この信号変換機を、デコーダの出力の所でも、組み合わせて使用することができる。
【００２１】
【発明の実施の形態】
本発明は、以下に説明されるように、通信システム内において、例えば、地上から衛星への通信、および、セルラ電話と基地局との間のデジタルセルラ電話通信において、有益な用途を持つ。図１には、送信機（１０）と受信機（１１）とから構成されるトランシーバが示される。受信機（１１）は、図示されるように、受信機内において通常に見られる幾つかの要素を含む。最尤シーケンス推定等化器（“ＭＬＳＥ”）（１１２）、デクリプション／デインターリーブ／リオーダ回路（１１５）およびビテルビデコーダ（１１６）は、全て、入力を受信し、出力を無符号二進形式にて提供するように設計されている。ＭＬＳＥ（１１１）、デクリプション／デインターリーブ／リオーダ回路（１１４）およびビテルビデコーダ（１１７）は、全て、入力を受信し、出力を２の補数形式にて提供する。また、ビテルビデコーダ（１１６）は、マンハッタンメトリックスキ ーム用に設計されており、ビテルビデコーダ（１１７）は、ハミングメトリックスキーム用に設計されている。図１に示されるように、信号フォーマット変換機（１１３）は、デジタル信号を、無符号二進法あるいは符号付き補数システムのいずれかで受信し、このデジタル信号の記数法を、一方の記数法から他方の記数法に変換する能力を持つ。表１には、これら二つの記数法の間の関係が、マンハッタンメトリックスキームおよびハミングメトリックスキームに対して示されているが、表１においては、これら数は、１６進法にて示される。
【００２２】
【表１】
信号フォーマット変換機（１１３）は、ビテルビデコーダの入力の所ばかりでなく、出力の所にも実現（使用）することができる。例えば、２の補数にて表されたデジタル信号を、マンハッタンメトリックスキーム用に設計されたビテルビデコーダ（１１６）に入力することが要求される場合は、信号フォーマット変換機（１１３）をビテルビデコーダ（１１６）への入力の所に挿入し、この信号を２の補数システムに変換することができる。同様に、ハミングメトリックスキーム用に設計されたビテルビデコーダ（１１７）への入力の所に挿入された信号フォーマット変換機（１１３）は、ビテルビデコーダ（１１７）が、無符号二進法にて表された入力デジタル信号を扱えるようにする。
【００２４】
あるビテルビデコーダが与えられた場合、その出力は、そのデコーダのメトリックシステムとコンパティブルな記数法にて与えられる。この出力を、異なる記数法による入力を要求する別の要素に提供したい場合、例えば、等化器（１１１）の出力を、ビテルビデコーダ（１１６）に提供したい場合、この信号の変換のために、信号フォーマット変換機（１１３）を等化器（１１１）の出力の所で使用（実現）することもできる。
【００２５】
一般的には、信号フォーマット変換機（１１３）は、入りデジタル信号を第一の記数法から第二の記数法に変換するように設計される。こうして変換されたデジタル信号を、第一の記数法とはコンパティブルではないが、第二の記数法とはコンパティブルな任意のデバイスあるいはソフトウエア動作にパスすることができる。
【００２６】
当業者においては、本発明の信号フォーマット変換機は、ソフトウエアで実現することも、ハードウエアにて実現することも可能であることに理解できるものである。本発明の信号フォーマット変換機は、大規模集積回路（“ＶＬＳＩ”）技術を使用して集積回路上に製造するのに適する。
【００２７】
上に説明されたように、信号フォーマット変換機（１１３）は、ハード判定ビテルビデコーダとも、ソフト判定ビテルビデコーダとも使用することができる。この実現は、ハミングメトリックスキームとマンハッタンメトリックスキームとが互いにある関係を保つという前提に基づくが、この関係を利用して同値（性）が設定（計算）され、これによって、マンハッタンメトリックスキームに基づくデコーダを、２の補数を採用する受信機内で使用すること、あるいは、この逆が可能にされる。
【００２８】
表２には、マンハッタンメトリックスキームと、二つのハミングメトリックスキーム、つまり、ハミング１とハミング２、との間の一例としての関係が、各ビットが２ビットとして送信される従来の２分の一速度エンコーダの特定のケースに対して示される。こうして、４つの状態によって、ビテルビアルゴリズムの状態空間：０、０；０、１；１、０；および１、１が定義される。換言すれば、受信されたペア、ｒ０およびｒ１は、これら４つのペアの一つとして送信される。当業者においては、本発明は、特定のコード速度に限定されるものではなく、この一例としての二分の一のコード速度は、単に、説明の目的で使用されていることを容易に理解できるものである。
【００２９】
各受信された信号に対して、ビテルビデコーダは、おのおのの現在の状態から次の状態への各可能な遷移に対して２ビット（“ダイビット”）を生成する。各生成されたダイビットに対する各メトリックスキームに対する等式が、ブランチメトリックの計算を表す。
【表２】
表２に示されるブランチメトリックの計算を説明するために、ｒ０＝０１１０、ｒ１＝１０１０である場合を考える。無符号二進法で表された場合は、ｒ０の値は、１０を基数とする表記法においては６であり、ｒ１は、１０を基数とする表記法においては、１０である。ダイビット０、０に対するマンハッタンメトリックを計算するためには、最初に、各ビットを、４桁の二進数、つまり、００００および００００に変換することが必要である。各生成されたビットが、次に、対応する受信されたシンボルから引かれる。こうして、ｒ０マイナス０は、０となる。同様に、ｒ１マイナス０は、ｒ１となる。従って、表２に反映されるように、ダイビット０、０に対応するマンハッタンメトリック距離は、ｒ０＋ｒ１となる。
【００３１】
行ｃ２においては、生成された第二のビットが１であり、これが１１１１として表されるが、マンハッタンメトリックは、次のように計算される。つまり、
引算
【数１】
【数２】
【００３２】
上に示されたように、マンハッタンメトリックは、受信されたシンボルセットと生成されたビットの間の差と関係がある。これとは対照的に、ハミングメトリックは、確率と関係するが、これは、受信されたシンボルセットに、それと対応する生成されたビットを掛けることによって得られる。前述のように、ハミングメトリックスキームにおいては、０および１は、正および負の値にマッピングされることに注意する。従って、表２に示されるように、０が正の値にマッピングされるハミング１においては、それぞれ、ｒ０およびｒ１に０を掛けた値は、ｒ０およびｒ１に等しくなり、一方、それぞれ、ｒ０およびｒ１に１を掛けた値は、−ｒ０および−ｒ１に等しくなる。
【００３３】
同様に、ハミング２の場合は、生成されたビットに、それらの対応する受信されたシンボルが掛けられる。０は負の値にマッピングされ、ｒ０およびｒ１に０を掛けた値は、それぞれ、−ｒ０および−ｒ１に等しくなり、一方、ｒ０およびｒ１に１を掛けた値は、それぞれ、ｒ０およびｒ１に等しくなる。
【００３４】
ブランチメトリックの計算を、異なるメトリックスキームについて一通り説明したので、これら３つのスキームに対するメトリックを、任意の二つの状態間のメトリックの差を取って、関連づけることについて考える。表３から、二つの状態間のメトリックの差の絶対値は、これら３つのメトリックのおのおについて同一であることがわかる。第一の数と第二の数との間の減法は、第二の数をその補数と置き換えることによって加法に変えることができることに注意する。こうして、ｒ１−ｒ１は、ｒ１＋ｒ１に等しくなり、これは、２ｒ１に等しくなる。
【００３５】
【表３】
ソフト判定ビテルビデコーダは、そのソフトシンボル出力に対して、累積コスト差、換言すれば、二つの経路間の差を使用する。こうして、ビテルビデコーダの入力の所で適当な記数法を使用し、このデコーダ出力の絶対値を取ることによって、本発明を使用して、特定のデコーダのメトリックスキームおよび受信された信号の初期の記数法とは無関係に、有効なソフトシンボルデコード出力を得ることが可能である。デコーダがマンハッタンメトリックを採用するように設計されている場合は、ビテルビデコーダの出力は、無符号二進法にて表されることとなる。将来の処理のためにハミングメトリックが必要とされる場合は、本発明の信号フォーマット変換機を使用して、このソフトシンボルデコード出力の絶対値を、２の補数形式、あるいは任意の符号付き補数形式に簡単に変換することができる。
【００３７】
同様に、ビテルビデコーダのソフトシンボルデコード出力が、ハミングメトリック用に設計されている場合は、この出力は、受信されたシンボルの記数法と無関係に、符号付き補数システムにて表されることとなる。将来の処理のために無符号記数法が必要とされる場合は、本発明の信号フォーマット変換機を使用して、このソフトシンボルを簡単に無符号記数法に変換することができる。いずれの場合も、このソフトシンボルは、デコードされた信号の信頼性を正確に反映する。
【００３８】
図２には、解説の目的で、５つの異なる格子経路が示されるが、これは、表４の式に従ってダイビットを内部的に生成するビテルビデコーダの状態遷移を表す。
【表４】
遷移とダイビットとの間のこれらの関係は、たたみこみエンコーダのスキームに基づく。この例においては、各信号ソースビットに対して送信される２ビットを生成するための多項式は、ｇ（０）＝１＋Ｄ1およびｇ（１）＝１＋Ｄ1＋Ｄ2である。
この例に対しては、受信された信号は、表５に示されるような値となった。
【表５】
ここで、これら値は、８個の数字の列を回避するために、１６進法にて書かれていることに注意する。各遷移に対するブランチメトリックおよび各状態での累積コストが、各経路に対して、表６、７、および８に、それぞれ、マンハッタン、ハミング１、およびハミング２の場合について示される。
【００４１】
【表６】
【表７】
【表８】
次に、表９の説明に移るが、任意の２つの経路間のコスト差の絶対値は、結果的には、使用されるメトリックスキームおよび対応する記数法とは無関係に、同一となることが簡単に理解できる。例えば、経路２と経路４との間の累積コスト差は、それぞれ、マンハッタン、ハミング１、およびハミング２メトリックスキームに対して、７６５、−７６８および−７６２である。より近い同値性を、ハミングブランチメトリックの計算における減算の際に、２の補数ではなく、被減数の１の補数を取ることによって実現することもできる。こうして、累積コスト差の絶対値に基づくソフトシンボルは、ビテルビデコーダのメトリックスキーム設計によっては、影響されないことがわかる。
【００４５】
【表９】
上の説明は、単に、本発明の原理を解説するためのものであり、当業者においては、ここには具体的に説明あるいは示されなかったが、本発明の原理を具現する様々な修正を考案することが可能であり、これらも本発明の精神および範囲に入るものと考慮されるべきである。
【図面の簡単な説明】
【図１】本発明の一つの実現を図解する受信機の一部分を示す図である。
【図２】ビテルビデコーダの５つの任意の格子経路を示す図である。
【符号の説明】
１０ 送信機
１１ 受信機
１１１，１１２ 最尤シーケンス推定等化器
１１３ 信号フォーマット変換機
１１４，１１５ デクリプション／デインターリーブ／リオーダ回路
１１６，１１７ ビデルビデコーダ
Claims (10)
- ２つ以上の異なる記数法のうちのいずれかで表現された情報を搬送する受信したディジタル信号をソフト判定ビデルビ・デコーダにてデコードする方法であって、該デコーダは、該ディジタル信号を特定の記数法で表現することを要求するメトリックスキームに基づいて該受信したディジタル信号をデコードするものである、該方法において、
該ディジタル信号を受信するステップと、
該デコーダが要求する該特定の記数法に前記の受信したディジタル信号を変換するステップと、
デコードされた情報を提供するために、該変換された記数法で表現された情報を該デコーダを通る単一の経路内でデコードするステップとを含み、
前記変換するステップにおける該特定の記数法は、該メトリックスキームがマンハッタンメトリックスキームであり、そして該受信したディジタル信号が符号付きニ進法で表現されているとき、無符号ニ進法であり、そして
前記変換するステップにおける該特定の記数法は、該メトリックスキームがハミングメトリックスキームであり、そして該受信したディジタル信号が無符号ニ進法で表現されているとき、符号付きニ進法である、デコードする方法。 - 前記の符号付き二進法が、符号付き補数法であることを特徴とする請求項１の方法。
- 前記の符号付き補数法が、２の補数であることを特徴とする請求項２の方法。
- 前記の符号付き補数法が、１の補数であることを特徴とする請求項２の方法。
- ソフト判定ビタビデコーダが、その出力の所に、累積コスト差に等しいソフトシンボルを提供し、前記のデコードのステップが前記の累積コスト差を得るステップを含むことを特徴とする請求項１の方法。
- 前記のデコードのステップが、前記の累積コスト差の符号付き補数を計算するステップを含むことを特徴とする請求項５の方法。
- 前記のデコードのステップが、前記の累積コスト差の絶対値を得るステップおよび前記の累積コスト差の絶対値を無符号二進数に変換するステップを含むことを特徴とする請求項５の方法。
- 複数の異なる記数法のうちの１つで表現された情報を搬送するディジタル信号をソフト判定ビテルビ・デコーダを使用してデコードする装置であって、該デコーダは、該ディジタル信号を特定の記数法で表現することを要求するメトリックスキームに基づいて該ディジタル信号をデコードするものである、該装置において、
該ディジタル信号を受信する受信器と、
前記の受信されたディジタル信号を前記特定の記数法に変換する信号フォーマット変換機と、
該特定の記数法で表現された該変換されたディジタル信号の情報を該デコーダを通る単一の経路内でデコードして、デコードされた情報を提供するソフト判定ビレルビ・デコーダとを含み、
前記変換するステップにおける該特定の記数法は、該メトリックスキームがマンハッタンメトリックスキームであり、そして該受信したディジタル信号が符号付きニ進法で表現されているとき、無符号ニ進法であり、そして
前記変換するステップにおける該特定の記数法は、該メトリックスキームがハミングメトリックスキームであり、そして該受信したディジタル信号が無符号ニ進法で表現されているとき、符号付きニ進法である、デコードする装置。 - 集積回路として製造されることを特徴とする請求項８の装置。
- 前記のソフト判定ビタビデコーダが、その出力の所に、累積コスト差に等しいソフトシンボルを提供し、前記のソフト判定ビテルビ・デコーダが、前記の累積コスト差の絶対値を得るための手段を含むことを特徴とする請求項８の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/628,073 US6041086A (en) | 1996-04-04 | 1996-04-04 | Signal decoding for either Manhattan or Hamming metric based Viterbi decoders |
| US08/628073 | 1996-04-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1075186A JPH1075186A (ja) | 1998-03-17 |
| JP3987153B2 true JP3987153B2 (ja) | 2007-10-03 |
Family
ID=24517345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08543797A Expired - Fee Related JP3987153B2 (ja) | 1996-04-04 | 1997-04-04 | マンハッタンあるいはハミングメトリックスキームに基づくビタビデコーダのための信号のデコード |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6041086A (ja) |
| EP (1) | EP0800279A3 (ja) |
| JP (1) | JP3987153B2 (ja) |
| KR (1) | KR100275605B1 (ja) |
| TW (1) | TW368781B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6343103B1 (en) * | 1999-09-03 | 2002-01-29 | Agere Systems Guardian Corp. | Methods and apparatus for representation of branch metrics in a communication system decoder |
| US20060076418A1 (en) * | 2002-11-21 | 2006-04-13 | Koninlijke Philips Electronics N.V. | Electronic memory component or memory module, and method of operating same |
| RU2530282C1 (ru) * | 2013-06-14 | 2014-10-10 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Декодирующее устройство кода хэмминга |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60212048A (ja) * | 1984-04-06 | 1985-10-24 | Nec Corp | 符号修正型切替方式 |
| JPS6370632A (ja) * | 1986-09-11 | 1988-03-30 | Nec Corp | 回線切替方式 |
| US5230003A (en) * | 1991-02-08 | 1993-07-20 | Ericsson-Ge Mobile Communications Holding, Inc. | Decoding system for distinguishing different types of convolutionally-encoded signals |
| JP2683665B2 (ja) * | 1991-11-27 | 1997-12-03 | 日本電気株式会社 | 最尤系列推定装置 |
| US5408502A (en) * | 1992-07-13 | 1995-04-18 | General Instrument Corporation | Apparatus and method for communicating digital data using trellis coded QAM with punctured convolutional codes |
| US5454014A (en) * | 1993-11-16 | 1995-09-26 | At&T Corp. | Digital signal processor |
| US5619539A (en) * | 1994-02-28 | 1997-04-08 | International Business Machines Corporation | Data detection methods and apparatus for a direct access storage device |
| US5471500A (en) * | 1994-03-08 | 1995-11-28 | At&T Ipm Corp. | Soft symbol decoding |
| JP2605641B2 (ja) * | 1994-11-14 | 1997-04-30 | 日本電気株式会社 | 可変ビットレート判別方法及び装置 |
-
1996
- 1996-04-04 US US08/628,073 patent/US6041086A/en not_active Expired - Lifetime
-
1997
- 1997-02-18 TW TW086101901A patent/TW368781B/zh not_active IP Right Cessation
- 1997-03-25 EP EP97302019A patent/EP0800279A3/en not_active Ceased
- 1997-04-04 KR KR1019970012553A patent/KR100275605B1/ko not_active IP Right Cessation
- 1997-04-04 JP JP08543797A patent/JP3987153B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0800279A2 (en) | 1997-10-08 |
| JPH1075186A (ja) | 1998-03-17 |
| KR970072832A (ko) | 1997-11-07 |
| US6041086A (en) | 2000-03-21 |
| KR100275605B1 (ko) | 2000-12-15 |
| TW368781B (en) | 1999-09-01 |
| EP0800279A3 (en) | 2000-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471500A (en) | Soft symbol decoding | |
| US5537444A (en) | Extended list output and soft symbol output viterbi algorithms | |
| US5469452A (en) | Viterbi decoder bit efficient chainback memory method and decoder incorporating same | |
| EP0237186A2 (en) | Decoding of lattices and codes | |
| KR100227094B1 (ko) | 큰 제약조건 길이를 갖는 소프트 결정 비터비 디코딩의 방법 및 회로 | |
| KR20000029992A (ko) | 에러비를최소화하기위해소프트정보출력을이용하는디코더 | |
| JPH09121172A (ja) | データ伝送装置 | |
| JP2001036417A (ja) | 誤り訂正符号化装置、方法及び媒体、並びに誤り訂正符号復号装置、方法及び媒体 | |
| JPH05335972A (ja) | ビタビ復号器 | |
| KR100779782B1 (ko) | 비터비 디코더 용 고속 ａｃｓ 유닛 | |
| JP2005045727A (ja) | ビタビ復号器 | |
| JPS60180222A (ja) | 符号誤り訂正装置 | |
| JP2008118327A (ja) | ビタビ復号方法 | |
| JP3987153B2 (ja) | マンハッタンあるいはハミングメトリックスキームに基づくビタビデコーダのための信号のデコード | |
| KR20040044589A (ko) | 다수결 논리를 이용한 ｒｍ 부호의 연판정 복호 방법 및그 장치 | |
| US6769090B1 (en) | Unified technique for multi-rate trellis coding and decoding | |
| US7062000B1 (en) | Viterbi decoder | |
| Nuha et al. | Binary Data Correction Simulation Using Convolutional Code on Additive White Gaussian Noise Channel | |
| JP4116554B2 (ja) | 無線通信のためのターボ復号方法および装置 | |
| JPH03154521A (ja) | 軟判定復号情報出力機能付ビタビ復号器 | |
| JP3628311B2 (ja) | ビタビ復号装置、通信システム及びビタビ復号方法 | |
| JP2003283341A (ja) | 線形ブロック符号に従って符号化されたデータを訂正するための装置 | |
| US6411663B1 (en) | Convolutional coder and viterbi decoder | |
| CN117155742A (zh) | 信号处理方法、装置、设备、系统及介质 | |
| JP2751798B2 (ja) | ビタビ復号器の復号後誤り率推定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040405 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061024 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070410 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070618 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070712 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |