JPH09121172A - データ伝送装置 - Google Patents

データ伝送装置

Info

Publication number
JPH09121172A
JPH09121172A JP7277783A JP27778395A JPH09121172A JP H09121172 A JPH09121172 A JP H09121172A JP 7277783 A JP7277783 A JP 7277783A JP 27778395 A JP27778395 A JP 27778395A JP H09121172 A JPH09121172 A JP H09121172A
Authority
JP
Japan
Prior art keywords
path
metric
transmission
soft decision
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7277783A
Other languages
English (en)
Other versions
JP3674111B2 (ja
Inventor
Takayuki Nagai
孝幸 永易
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP27778395A priority Critical patent/JP3674111B2/ja
Priority to US08/653,279 priority patent/US5844946A/en
Priority to EP96109130A priority patent/EP0771079A3/en
Priority to CA002180311A priority patent/CA2180311C/en
Publication of JPH09121172A publication Critical patent/JPH09121172A/ja
Application granted granted Critical
Publication of JP3674111B2 publication Critical patent/JP3674111B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes

Abstract

(57)【要約】 【課題】 適切な軟判定値を得ることにより、ビタビ復
号器における誤り率を小さくする。 【解決手段】 生起する可能性のある連続した送信系列
の長さＶを、伝送路のメモリ長Ｌよりも大きくとる（Ｖ
＞Ｌ）。Ｖの送信系列データの組み合わせに対応するス
テートそれぞれについて枝メトリック作成回路１３を２
Ｎ（Ｎ＝２V ）個、また、加算比較選択手段（ＡＣＳ手
段）をＮ個設けることにより、軟判定値の精度を高め
る。さらに、軟判定値作成回路１６は、パスメトリック
でなく、生き残りパスメトリックに基づき処理を行う。
このことによりディジタル信号処理プロセッサは容易に
処理を行うことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、自動車電話等に
おけるディジタルデータ伝送に用いるデータ伝送装置に
関するものであり、特に軟判定装置を備えるものに関す
る。
【０００２】
【従来の技術】ディジタルデータ伝送に用いるデータ伝
送装置は、通常、伝送路において生じたデータの誤りを
訂正する誤り訂正機能を有する。この訂正のために用い
られる符号には、通報と符号語とが逐次的に対応する畳
み込み符号がある。この畳み込み符号を復号するための
手段としてもっとも良く用いられるのがビタビ復号であ
る。
【０００３】ビタビ復号とは、畳み込み符号のもつ繰り
返し構造を利用して最尤復号を効率的に実行する復号法
である。詳しくは後述するが、符号器の状態と入力符号
とから定まる状態遷移図（トレリス線図と呼ばれる）に
おいて、ハミング距離が小さい方のパスを選択すること
により途中の誤りを訂正し正しく復号することが可能で
ある。このとき、ハミング距離を形成する際に、復合器
の入力データを０か１かの２値で判定する方法と、復合
器の入力データを２値ではなく多値にする方法とがあ
る。前者を硬判定、後者を軟判定という。軟判定は、硬
判定の場合よりも伝送上の情報の信頼性がより反映され
るという特徴を有する。
【０００４】従来の軟判定装置を備えるデータ転送装置
を説明する前に、技術的な理解のためにまず技術的背景
について説明し、その後、従来技術について説明する。
【０００５】（技術的背景１） ＦＩＲフィルタ ＦＩＲフィルタは有限インパルス応答（Finite Impulse
Response ）フィルタの略で、インパルス応答が有限時
間に終了するフィルタである。図３１にＦＩＲフィルタ
の構成を示す。ＦＩＲフィルタは、遅延要素（同図の、
遅延１、遅延２、・・・、遅延Ｌ）により入力される信
号に順次遅延を与えるとともに、乗算器（同図のＭＵＬ
Ｔ ０、・・・、ＭＵＬＴ Ｌ）によりタップ係数ｃ
0 ，・・・，ｃL を乗算した後、加算器（同図のＳＵ
Ｍ）によりこれら複数の乗算結果を加算するものであ
る。遅延要素の遅延量は、通常、一定値である。
【０００６】（技術的背景２） 符号間干渉（ＩＳＩ）
を有する伝送路モデル 図３２にＩＳＩを有する伝送路のモデルを示す。本モデ
ルは伝送路特性をＦＩＲフィルタで表現したものであ
る。本モデルにおいて、受信信号は、送信された信号を
直接受信した先行信号と反射等により遅延して受信され
た遅延信号との合成信号である。同図において、各遅延
信号の時間差は遅延回路ＤＥＬＡＹ（シフトレジスタ）
によって与えられる。先行信号は、乗算器ＭＵＬＴ０に
より送信信号Ｉn とタップ係数ｃ0,n とを乗算すること
により得られる。ここで、下付きのｎは時刻を意味す
る。遅延信号は、乗算器ＭＵＬＴ１〜Ｌにより遅延され
た送信信号Ｉn-1 〜Ｉn-L とタップ係数ｃ1,n 〜ｃL,n
とをそれぞれ乗算することにより得られる。そして、乗
算器ＭＵＬＴ０〜Ｌの出力は加算器ＳＵＭにより合成さ
れる。更に、加算器ＡＤＤにより加算器ＳＵＭが出力す
る合成波に雑音Ｗn が加算されて受信信号ｒn として出
力される。
【０００７】ＩＳＩが存在しない場合には、受信信号ｒ
n は次式で表現される。 ｒn ＝ｃ0,n Ｉn ＋ｗn (1) この場合、ｃ0,n が既知で、雑音が小さければ、ｒn か
らＩn を容易に推定できる。
【０００８】しかし、図３２のモデルによれば、伝送路
に対して｛Ｉn ｝なる送信系列を送信した場合、この送
信系列は、伝送路で加法的白色ガウス雑音（ＡＷＧＮ）
ｗnばかりでなくＩＳＩを受ける。したがって、受信信
号ｒn は時刻ｎだけではなく、それより過去のＩn を含
む。このときの受信信号ｒn は次式で表現される。 ｒn ＝ Σ ｃi,n Ｉn-i ＋ｗn (2) ここで、総和Σはｉ＝０，・・・，Ｌについてとり、Ｌ
はＩＳＩが影響を与える時間長（伝送路メモリ長）を示
す。
【０００９】図３２の伝送路モデルでは、時刻ｎから時
刻（ｎ−Ｌ）まで送信系列が含まれることになる。とこ
ろで、ｒn からＩn を推定するときに、最尤系列推定が
しばしば用いられる。
【００１０】（技術的背景３） ビタビアルゴリズムを
用いた最尤系列推定 G.D.Forney,Jr 著の“Maxmum-likelihood sequence est
imation of digital sequence in presence of intersy
mbol interference ”（IEEE Trans. Information Theo
ry, vol.IT-18, pp.363-378, May 1972 ）に示されたビ
タビアルゴリズムを用いた最尤系列推定の説明を順次行
う。
【００１１】ビタビアルゴリズムとは、畳み込み符号の
復号法として最も良く用いられるものである。畳み込み
符号の簡単な例として、情報１ビットの入力で２ビット
の畳み込み符号を出力する場合を考える。１ビットの入
力から２ビットの出力を得ることになるので、この畳み
込み符号の符号化率は１／２になる。この例では、２つ
前の入力が決まるとその次に入力されるデータの０、１
による出力はすべて規則性を持っている。すなわち、符
号化装置に１ビットが入力されるとき、すでに保持され
ている２ビット分のデータによって状態（ステート）が
決まり、このステートごとに次の入力ビットによる符号
の状態が決まることになる。
【００１２】図３２のＩＳＩを有する伝送路モデルによ
れば、受信信号は現在の送信信号だけでなく過去の送信
信号によっても決定される。したがって、現在の送信信
号を推定するためには過去の送信信号も考慮する必要が
ある。
【００１３】この過去の送信信号の組み合わせによって
構成される送信系列の候補がステートに相当する。遅延
回路が１シンボル周期（Ｌ＝１）であれば、ステート
は、ステート［０］とステート［１］の２種類であり、
遅延回路が２シンボル周期（Ｌ＝２）であれば、ステー
トはステート［０，０］、ステート［１，０］、ステー
ト［０，１］、ステート［１，１］の４種類である。こ
のように、ステートは送信系列の組み合わせで表現され
る。
【００１４】ところで、復調アルゴリズムであるビタビ
アルゴリズムのメモリ長をＶとすると、時刻ｎにおける
ステートＳn 及び時刻ｎ−１におけるステートＳn-1 は
それぞれ（３）、（４）式で表現できる。 Ｓn ＝［Ｉn-v+1 ，Ｉn-V+2 ，・・・，Ｉn ］ (3) Ｓn-1 ＝［Ｉn-V ，Ｉn-V+1 ，・・・，Ｉn-1 ］ (4)
【００１５】ただし、これ以降表記を簡単にするため、
ステートＳn を単にＩn-V+1 Ｉn-V+ 2 ・・・Ｉn と表わ
すことがある。例えば、ステート［０，１］は０１と表
現される。ここで、２つのステートＳn 、Ｓn-1 のうち
Ｉn-v+1 からＩn-1 のＶ−１個の送信系列は同一値とな
る性質を利用して図３３のトレリス図が作成できる。ト
レリス図とは、符号器の状態と入力符号とから定まる状
態遷移図である。
【００１６】図３３において、送信信号の候補の数Ｕが
Ｕ＝２であって、信号が０と１の２値をとる場合、ステ
ート個数ＭはＭ＝ＵV ＝２2 ＝４となる。すなわち、本
例はＩn を０，１としＶ＝２としたので、Ｓn は００、
１０、０１、１１の４ステートでトレリスが構成され
る。これらのステートを仮にＡ，Ｂ，Ｃ，Ｄとする。
【００１７】図３３において、縦方向は上から順にステ
ートＡ，Ｂ，Ｃ，Ｄを、横方向は左から順に時刻ｎ−
１，ｎ，ｎ＋１，ｎ＋２，ｎ＋３，ｎ＋４を示す。ま
た、各ステート（白丸）から次の時刻の２つのステート
にそれぞれ線が引かれているが、この線分は時刻変化に
伴うステートの変化を示す。たとえば、ステートＡから
はステートＡ及びＢに対して２本の線が引かれる。ステ
ートＡからステートＡへの線は入力データが０の場合を
示し、データ入力前とデータ入力後とでステートが同じ
００であることを示す。ステートＡからステートＢへの
線は入力データが１の場合を示し、データ入力前のステ
ート００からステート１０に変化することを意味する。
【００１８】このトレリスにおける線分Ｓn-1 ／Ｓn は
枝と呼ばれる。この枝は、送信系列Ｉn-V 〜Ｉn により
一意的に決定される。これを（５）式のように表現す
る。 Ｓn-1 ／Ｓn ＝［Ｉn-V ，Ｉn-V+1 ，・・・，Ｉn ］ (5)
【００１９】なお、ステートの表記と同様に表記を簡単
にするため、枝Ｓn-1 ／Ｓn を単にＩn-V Ｉn-V+1 ・・
・Ｉn と表わすことがある。例えば、枝［１，０，１］
を１０１のように表現する。
【００２０】ところで、Ｖ＝Ｌと設定した場合、すなわ
ち、ＩＳＩが影響を与える時間長（伝送路メモリ長）と
ビタビアルゴリズムのメモリ長とが等しい場合、（２）
式で示されるｒn の推定値（レプリカ）ｈn は、（６）
式に示すように一意的に推定される。 ｈn ＝ Σ ｇi,n Ｉn-i (6) ここで、ｃｉ，ｎの推定値をそれぞれｇｉ，ｎとした。
また、総和Σはｉ＝０，・・・，Ｌについてとる。
【００２１】また、トレリスにおいて、互いに接続され
た折れ線ＳV ＳV+1 ・・・Ｓn はパスと呼ばれる。この
パスは一意的に枝ＳV ／ＳV+1 、ＳV+1 ／ＳV+2 、・・
・、Ｓn-1 ／Ｓn を決定するとともに、Ｉ0 からＩn の
送信系列を決定する。図３４に、図３３のトレリスを用
いて、送信系列［Ｉn-2 ，Ｉn-1 ，・・・，Ｉn+4 ］＝
［１，０，１，１，０，０，１］に対応するパスＳn-1
Ｓn ・・・Ｓn+4 を示す。太線はパスであり、太い白抜
きの丸はパスの通るステート、ステートとステートを結
ぶ太線はパスによって決定される枝である。なお説明の
都合上、図３４のステートＢとＣとは、図３３の場合と
逆になっている。また、図３５に図３４のパスに沿った
ステート及び枝の遷移を示す。
【００２２】図３５からわかるように、送信系列のデー
タは２つづつ順次シフトしていく。たとえば、送信系列
の最初の２つのデータ１、０が入力されると時刻ｎ−１
のステートは０１になる。これがステートＳn-1 であ
る。次にデータ１が入力されると時刻ｎのステートは１
０になる。これがステートＳn である。以下同様にデー
タ１００１が入力されると、時刻ｎ＋１，・・・，ｎ＋
４のステートＳn+1 、・・・、Ｓn+4 は、１１、０１、
００、１０である。以上のように、送信系列［Ｉn-2 ，
Ｉn-1 ，・・・，Ｉn+4 ］に１対１に対応してパスが決
定される。
【００２３】逆に、パスが決定できれば送信系列を特定
することができる。受信信号からパスを推定するため
に、各枝において推定がなされる。これには枝メトリッ
クが用いられる。枝メトリックとは、受信信号ｒn と、
各枝によって決定される送信系列の候補Ｉn 及び推定値
ｇi,n によって再生された受信信号のレプリカｈn との
２乗誤差のことである。この２乗誤差は、ステートから
次のステートへの遷移の確からしさ、すなわち枝の生起
する確からしさを表している。
【００２４】枝Ｓn-1 ／Ｓn により決定されるＩn-V か
らＩn の送信系列の候補値Ｉn-i からｒn のレプリカｈ
n ［Ｓn-1 ／Ｓn ］を以下のように作成できる。 ｈn ［Ｓn-1 ／Ｓn ］＝ Σ ｇi,n Ｉn-i (7) ただし、総和Σはｉ＝０，・・・，Ｌについてとる。
【００２５】実際の受信信号ｒn と枝［Ｓn-1 ／Ｓn ］
により決定されるレプリカｈn ［Ｓn-1 ／Ｓn ］の２乗
誤差、すなわち枝メトリックＥn ［Ｓn-1 ／Ｓn ］は以
下のように表現できる。 Ｅn ［Ｓn-1 ／Ｓn ］＝｛ＡＢＳ（ｒn −ｈn ［Ｓn-1 ／Ｓn ］）｝2 (8) ただし、ＡＢＳ（）はユークリッド空間におけるベクト
ルの長さを意味する。(8) 式では、点ｒn と点ｈn ［Ｓ
n-1 ／Ｓn ］との距離の２乗を示す。つまり、枝［Ｓ
n-1 ／Ｓn ］により一意的に枝メトリックＥn ［Ｓn-1
／Ｓn］が決定される。
【００２６】また、パスに沿って一意に決定される枝に
ついての枝メトリックの全ての合計累積２乗誤差のこと
をパスメトリックと呼ぶ。各ステートにおいて、Ｕ個
（図３３ではＵ＝２）のパスがあるが、これらパスの中
でパスメトリックが最小のパスを生き残りパスと呼ぶ。
各ステート毎に生き残りパスが存在する。
【００２７】この生き残りパスを求めるための処理がＡ
ＣＳ処理である。ＡＣＳとはAdd-Compare-Select（加算
・比較・選択）の略である。加算処理とは、（９）式に
示す１時刻過去のステートＳn-1 に対応した生き残りパ
スメトリックＦn-1 ［Ｓn-1 ］と枝メトリックＥn ［Ｓ
n-1 ／Ｓn ］を加算する操作である。 Ｆn ［Ｓn-1 ／Ｓn ］＝Ｅn ［Ｓn-1 ／Ｓn ］＋Ｆn-1 ［Ｓn-1 ］ (9) ここで、Ｆn ［Ｓn ］はステートＳn に対応する生き残
りパスメトリックを表わし、Ｆn ［Ｓn-1 ／Ｓn ］は枝
Ｓn-1 ／Ｓn に対応するパスメトリックである。
【００２８】比較処理とは、各ステートに対して作成さ
れるＵ個のパスメトリックを比較する操作である。最尤
系列推定全体としては、Ｍ個のステートにＵ個の枝が存
在するため（Ｍ・ Ｕ）個のパスメトリックが作成され
る。選択処理とは、各ステートにおいて比較処理の結果
からパスメトリックの最も小さいものを選択し、選択し
たパスメトリックに対応する系列を現時刻の生き残りパ
スとして選択する操作である。
【００２９】以上がビタビアルゴリズムを用いた最尤系
列推定の説明である。このように、G.D.Forneyにより示
された最尤系列推定は、シンボルレートの受信信号を入
力し、各ステートに対して逐次ＡＣＳ処理を行う。全て
の入力信号系列を入力した後、最終的に残った生き残り
パスの中で最小のパスメトリックを有するパスを最尤パ
スとし、この最尤パスによって決定される唯一の系列
（最尤系列）が送信した系列として判定される。
【００３０】（技術的背景４） 軟判定 軟判定について説明する。符号化の一種に畳込み符号化
があり、畳込み符号の最適復号法にはビタビアルゴリズ
ムが用いられる。このビタビアルゴリズムの入力には、
０または１というような２値量子化したデータ（硬判定
値という）でなく、信頼度も含んだ例えば０. ２や０.
９等というデータ（軟判定値という）を入力した方が良
好な誤り率特性を示す。それゆえ、畳込み符号の復号に
は軟判定値を用いた場合、誤り率特性を改善することが
できる。しかし、上述の最尤系列推定では軟判定値を計
算することができないので、軟判定値の計算に最大事後
確率推定が利用されることが多い。
【００３１】L.R.Bahl, 他著の“Optimal decoding of
linear codes for minimizing symbol error rate ”
（IEEE Trans. Information Theory, vol.IT-20, pp.28
4-287,March 1974 ）に示された最大事後確率推定の説
明を行う。
【００３２】送信信号は０，１の２値をとるとする。Ｉ
ＳＩを有した受信信号から送信信号の推定値Ｉn-V+1 が
１である確率を計算するには、上述のトレリスにおい
て、送信系列によって決定するパスがステートＳn の中
でＩn-V+1 ＝１となるステートのどれかを通る確率を計
算すればよい。すなわち、Ｉn-V+1 ＝１となる確率Ｐ
［Ｉn-V+1 ＝１］を以下のように表現できる。 Ｐ［Ｉn-V+1 ＝１］＝ Σ Ｐ［Ｓn ］ (10) ここで、Ｐ［Ｓn ］は送信系列によって決定するパスが
ステートＳn を通る確率であり、Ｐ［Ｓn ］はトレリス
図において時刻ｎより過去のステート遷移の確率に依存
する前方確率Ｐf ［Ｓn ］と、時刻ｎより未来のステー
ト遷移の確率に依存する後方確率Ｐb ［Ｓn ］の積とし
て表わすことができる。また、総和ΣはＩn-V+1 ＝１の
ときにとりうるすべてのステートＳn についてとる。
【００３３】まず、前方処理について説明する。前方処
理は上述の前方確率Ｐf ［Ｓn ］を計算する処理であ
る。いま、Ｓn に繋がる枝の生起確率ＰE ［Ｓ0 n-1 ／
Ｓn ］及びＰE ［Ｓ1 n-1 ／Ｓn ］と、一時刻過去のス
テートＳ0 n-1 、Ｓ1 n-1 の前方確率Ｐf ［Ｓ0
n-1 ］、Ｐf ［Ｓ1 n-1 ］がわかっている場合、ステー
トＳnの前方確率Ｐf ［Ｓn ］は（１１）式によって計
算できる。 Ｐf ［Ｓn ］＝Ｐf ［Ｓ0 n-1 ］・ＰE ［Ｓ0 n-1 ／Ｓn ］ ＋Ｐf ［Ｓ1 n-1 ］・ＰE ［Ｓ1 n-1 ／Ｓn ］ (11)
【００３４】したがって、（１１）式に基づいて生起確
率が既知である始点からの各時刻における全てのステー
トの前方確率を逐次計算することができる。なお、枝の
生起確率については後で説明する。
【００３５】同様に、Ｓn に繋がる枝の生起確率ＰE
［Ｓn ／Ｓ0 n+1 ］及びＰE ［Ｓn ／Ｓ1 n+1 ］と、一
時刻未来のステートＳ0 n+1 、Ｓ1 n+1 の後方確率Ｐb
［Ｓ0 n+1 ］、Ｐb ［Ｓ1 n+1 ］がわかっている場合、
ステートＳn の後方確率Ｐb ［Ｓn ］は（１２）式によ
って計算できる。 Ｐb ［Ｓn ］＝Ｐb ［Ｓ0 n+1 ］・ＰE ［Ｓn ／Ｓ0 n+1 ］ ＋Ｐb ［Ｓ1 n+1 ］・ＰE ［Ｓn ／Ｓ1 n+1 ］ (12)
【００３６】したがって、（１２）式に基づいて生起確
率が既知である終端から各時刻における全てのステート
の後方確率を逐次計算することができる。よって、各時
刻ｎにおける確率Ｐ［Ｉn-V+1 ＝１］は（１３）式を用
いて計算できる。 Ｐ［Ｉn-V+1 ＝１］＝ Σ Ｐf ［Ｓn ］・Ｐb ［Ｓn ］ (13) ここで、総和ΣはＩn-V+1 ＝１のときにとりうるすべて
のステートＳn についてとる。確率Ｐ［Ｉn-V+1 ＝１］
が０. ５以上の場合はＩn-V+1 ＝１であると、また、
０. ５より小さい場合はＩn-V+1 ＝０と推定することが
できる。
【００３７】以上が最大事後確率推定の説明である。こ
の事後確率に基づき、（１４）式によって軟判定値ｙ
n-V+1 を計算することができる。 ｙn-V+1 ＝ｌｏｇ（Ｐ［Ｉn-V+1 ＝１］／Ｐ［Ｉn-V+1 ＝０］） (14) ここで、Ｐ［Ｉn-V+1 ＝０］はＩn-V+1 ＝０となる確率
であり、Ｐ［Ｉn-V+1＝１］と同様の計算によって求め
ることができる。
【００３８】軟判定値ｙn-V+1 が０以上の場合、Ｉ
n-V+1 ＝１であると、０より小さい場合、Ｉn-V+1 ＝０
とそれぞれ判定される。これは硬判定である。このとき
のｙn-V+ 1 の絶対値はその信頼度を表わす。
【００３９】次に、枝の生起確率について説明する。上
述の伝送路モデルにおいて、枝の生起確率は（１５）式
のように表わすことができる。 ＰE ［Ｓn-1 ／Ｓ n］＝｛１／（２π）1/2 σ｝ ・ｅｘｐ（−Ｅn ［Ｓn-1 ／Ｓn ］／２σ2 ） (15) ここで、Ｅn ［Ｓn-1 ／Ｓn ］は（８）式の枝メトリッ
クであり、σ2 は雑音電力を表わす。
【００４０】さらに、σ2 が一定の場合、 Ａ＝｛１／（２π）1/2 σ｝・ｅｘｐ（１／２σ2 ） (16) と置くことにより（１５）式は（１７）式のように書き
換えることができる。 ＰE ［Ｓn-1 ／Ｓ n］＝Ａ・ｅｘｐ（−Ｅn ［Ｓn-1 ／Ｓn ］） (17)
【００４１】ところで、軟判定値は、（１４）式に示す
ようにＰ［Ｉn-V+1 ＝１］とＰ［Ｉn-V+1 ＝０の比に依
存するので、σ2 が一定の場合はＡ＝１として（１８）
式のように定義しても、軟判定値は影響を受けない。 ＰE ［Ｓn-1 ／Ｓ n］＝ｅｘｐ（−Ｅn ［Ｓn-1 ／Ｓn ］） (18)
【００４２】次に、枝メトリックによる軟判定値の計算
について説明する。各確率Ｐ［Ｉn-V+1 ＝１］、Ｐf
［Ｓn ］、Ｐb ［Ｓn ］を（１９）〜（２１）式のよう
にメトリックで表現する。 Ｐ［Ｉn-V+1 ＝１］＝ｅｘｐ（−ｐ［Ｉn-V+1 ＝１］） (19) Ｐf ［Ｓn ］＝ｅｘｐ（−ｐf ［Ｓn ］） (20) Ｐb ［Ｓn ］＝ｅｘｐ（−ｐb ［Ｓn ］） (21)
【００４３】すると、（１１）〜（１４）式は（２２）
〜（２５）式のように書き換えることができる。 Ｐf ［Ｓn ］＝−ｌｏｇ｛ｅｘｐ（−ｐf ［Ｓ0 n-1］−Ｅn ［Ｓ0 n-1／Ｓn ］） ＋ｅｘｐ（−ｐf ［Ｓ1 n-1］−Ｅn ［Ｓ1 n-1／Ｓn ］）｝ (22) Ｐb ［Ｓn ］＝−ｌｏｇ｛ｅｘｐ（−ｐb ［Ｓ0 n+1］−Ｅn+1 ［Ｓn ／Ｓ0 n+1]) ＋ｅｘｐ（−ｐb ［Ｓ1 n+1］−Ｅn+1 ［Ｓn ／Ｓ1 n+1］）｝ (23) Ｐ［Ｉn-V+1 ＝１］＝ Σ ｅｘｐ（−ｐf ［Ｓn ］−ｐb ［Ｓn ］） (24) ｙn-V+1 ＝ｐ［Ｉn-V+1 ＝０］−ｐ［Ｉn-V+1 ＝１］ (25)
【００４４】このように、枝メトリックより軟判定値を
計算する場合、対数・指数演算を頻繁に行うとともに、
大規模なメモリが必要となるため、実時間での処理が困
難である。そこで、（２２）〜（２５）式を簡略化し
て、軟判定装置に適用している。
【００４５】（従来の軟判定装置を備えるデータ転送装
置の説明）次に従来の軟判定装置の一例について説明す
る。図３６はデータ伝送装置に用いられた従来の軟判定
装置のブロック図である。この例は特開平３−９６１７
号に記載された軟判定装置である。
【００４６】図３６において、１１は受信信号入力端
子、３６２は伝送路の特性ｇi,n を推定して出力する伝
送路特性推定回路、３６３−１〜３６３−（２Ｍ）は受
信信号及び伝送路の特性に基づき枝メトリックＥn ［Ｓ
n-1 ／Ｓn ］をそれぞれ求める枝メトリック作成回路、
３６４−１〜３６４−Ｍは２つの枝メトリック作成回路
に基づきＡＣＳ処理を行うＡＣＳ回路（ｉ＝１，２，・
・・，Ｍとしたとき、ＡＣＳ回路３６４−ｉと枝メトリ
ック作成回路３６３−（２ｉ−１）及び（２ｉ）とが対
応する）、３６５はＡＣＳ回路３６４−１〜Ｍと接続さ
れた共有メモリ、３６６−１，３６６−２はＡＣＳ回路
３６４−１〜Ｍの出力に基づき最小のパスを選択する最
小値選択回路、３６７は最小値選択回路３６６−１の出
力から最小値選択回路３６６−２の出力を減算する減算
回路、１７はこの軟判定装置の出力端である軟判定値出
力端子である。
【００４７】枝メトリック作成回路３６３−１〜２Ｍは
いずれも同じ構成を持つ。枝メトリック回路３６３−ｉ
は、ＦＩＲフィルタ３６３１−ｉ、メモリ３６３２−
ｉ、減算回路３６３３−ｉ、２乗回路３６３４−ｉから
構成される。枝メトリック作成回路３６３は、前述の
(6) 式に対応する処理を行う。
【００４８】ＡＣＳ回路３６４−１〜Ｍはいずれも同じ
構成をもつ。図３７はＡＣＳ回路３６４の内部を示すブ
ロック図である。ＡＣＳ回路３６４−ｉは、枝メトリッ
ク入力端子３６４１ａ−ｉ，３６４１ｂ−ｉ、１時刻過
去の生き残りパスメトリック入力端子３６４２ａ−ｉ，
３６４２ｂ−ｉ、加算回路３６４３ａ−ｉ，３６４３ｂ
−ｉ、比較・ 選択回路３６４４−ｉ、パスメトリック出
力端子３６４５ａ−ｉ，３６４５ｂ−ｉ、現時刻の生き
残りパスメトリック出力端子３６４６−ｉから構成され
る。
【００４９】従来の軟判定装置の動作について図３６を
用いて説明する。送信信号は０、１の２値をとり、Ｍ
（＝２V ）をステート数とし、Ｖ＝Ｌである。まず、枝
メトリック作成回路３６３−１の動作を説明する。ＦＩ
Ｒフィルタ３６３１は、メモリ３６３２から出力される
枝に対応した送信系列の候補と伝送路特性推定回路３６
２で推定された伝送路特性（タップ係数）を受けて、
(6) 式に基づき受信信号のレプリカ（推定値）を出力す
る。減算回路３６３３は、受信信号とＦＩＲフィルタ３
６３１から出力されるレプリカを受けて、受信信号とレ
プリカの差を出力する。２乗回路３６３４は、減算回路
３６３３の出力を２乗して、この値を枝メトリックとし
て出力する。以上の動作は(8) 式に対応する。枝メトリ
ック作成回路３６３−２〜３６３−（２Ｍ）も同様に動
作して、各枝に対応した枝メトリックを出力する。
【００５０】Ｍ個のＡＣＳ回路３６４−１〜３６４−Ｍ
は一時刻過去及び現時刻の生き残りパスメトリックを共
有メモリ３６５によって共有しており、これらパスメト
リックは互いにアクセス可能である。ＡＣＳ回路３６４
−１〜３６４−Ｍは、各ＡＣＳ回路３６４−１〜３６４
−Ｍに対応したステートに繋がる２つの枝に対応した２
系統の枝メトリック作成回路３６３−１〜３６３−（２
Ｍ）から出力される枝メトリックと、その２つの枝によ
って結ばれる１時刻過去のステートに対応し共有メモリ
３６５より出力される一時刻過去の生き残りパスメトリ
ックをそれぞれ受けて、(9) 式に基づきＡＣＳ処理を行
うとともに、さらにＡＣＳ処理の加算処理を行い各枝に
対応したパスメトリックと現時刻の生き残りパスメトリ
ックを出力する。
【００５１】ここで、ＡＣＳ回路３６４−１の動作を図
３７を用いてさらに詳細に説明する。加算回路３６４３
ａ，３６４３ｂは、枝メトリック入力端子３６４１ａ，
３６４１ｂに入力された枝メトリックと、１時刻過去の
生き残りパスメトリック入力端子３６４２ａ，３６４２
ｂに入力された１時刻過去の生き残りパスメトリックを
それぞれ加算し、その結果をパスメトリック出力端子３
６４５ａ，３６４５ｂから出力する。比較・ 選択回路３
６４４は、加算回路３６４３ａ，３６４３ｂが出力する
パスメトリックを入力し、その中で値の小さい方を現時
刻の生き残りパスメトリックとして、現時刻の生き残り
パスメトリック出力端子３６４６から出力する。
【００５２】共有メモリ３６５はＡＣＳ回路３６４−１
〜３６４−Ｍの出力を受けて、現時刻の生き残りパスメ
トリックを一時刻過去の生き残りパスメトリックとす
る。このようにして、共有メモリ３６５の内容は更新さ
れる。
【００５３】最小値選択回路３６６−１は、枝により決
定される送信系列の最も過去の送信信号が０である枝に
対応したＭ個のパスメトリックを受けて、その最小値を
出力する。最小値選択回路３６６−２は、枝により決定
される送信系列の最も過去の送信信号が１である枝に対
応したＭ個のパスメトリックを受けて、その最小値を出
力する。減算回路３６７は最小値選択回路３６６−１よ
り出力される最小値から最小値選択回路３６６−２より
出力される最小値を減算した結果を、軟判定値として出
力する。
【００５４】以上の動作を図３８に示すトレリスによっ
て具体的に説明する。ここで、Ｌ＝Ｖ＝２、Ｍ＝２V ＝
４とし、送信信号Ｉn の軟判定値を計算する。ＦＩＲフ
ィルタ３６３１−１は、メモリ３６３２−１から出力さ
れる枝に対応した送信系列の候補［Ｉn ，Ｉn+1 ，Ｉ
n+2 ］＝［０，０，０］と伝送路特性推定回路３６２で
推定された伝送路特性ｇ0 ，ｇ1 ，ｇ2 を入力し、受信
信号のレプリカｈn+2 ［０００］を計算する。 ｈn+2 ［０００］＝ｇ0 Ｉn ＋ｇ1 Ｉn+1 ＋ｇ2 Ｉn+2 (26)
【００５５】減算回路３６３３−１は、受信信号ｒn+2
とＦＩＲフィルタ３５１から出力されるレプリカｈn+2
［０００］を受けて、受信信号とレプリカの差ｒn+2 −
ｈn+ 2 ［０００］を計算する。２乗回路３６３４−１
は、ｒn+2 −ｈn+2 ［０００］の２乗して、この値を枝
メトリックＥn+2 ［０００］として出力する。 Ｅn+2 ［０００］＝｛ＡＢＳ（ｒn+2 −ｈn+2 ［０００］）｝2 (27)
【００５６】以上は枝メトリック作成回路３６３−１の
動作である。他の枝メトリック作成回路３６３−２〜３
６３−８も同様に動作して各枝１００、０１０、・・
・、１１１に対する枝メトリックＥn+2 ［１００］、Ｅ
n+2 ［０１０］、・・・、Ｅn+ 2 ［１１１］を出力す
る。
【００５７】ＡＣＳ回路３６４−１は、ＡＣＳ回路３６
４−１に対応したステート００に繋がる２系統の枝００
０、１００に対応する枝メトリック作成回路３６３−
１、３６３−２から出力される枝メトリックＥn+2 ［０
００］、Ｅn+2 ［１００］と一時刻過去の生き残りパス
メトリックＦn+1 ［０００］、Ｆn+1 ［１００］をそれ
ぞれ入力し、加算処理によって次の枝０００、１００に
対応したパスメトリックを得る。 Ｆn+2 ［０００］＝Ｅn+2 ［０００］＋Ｆn+1 ［００］ (28) Ｆn+2 ［１００］＝Ｅn+2 ［１００］＋Ｆn+1 ［１０］ (29)
【００５８】パスメトリックＦn+2 ［０００］、Ｆn+2
［１００］は最小値選択回路３６６−１、３６６−２に
出力される。さらに、ＡＣＳ回路内の比較・ 選択回路３
６４４によってこれら２つパスメトリックの中の小さい
方がステート００に対応する現時刻の生き残りパスメト
リックＦn+2 ［００］として共有メモリ３６５に出力さ
れる。ＡＣＳ回路３６４−２〜３６４−４も同様に動作
して、ステート１０、０１、１１に対応した現時刻の生
き残りパスメトリックＦn+2 ［１０］、Ｆn+2［０
１］、Ｆn+2 ［１１］が共有メモリ３６５に出力され
る。
【００５９】最小値選択回路３６６−１は、ＡＣＳ回路
３６４−１〜３６４−４から出力されるパスメトリック
の中でＩn ＝０となるパスメトリックＦn+2 ［００
０］、Ｆn+2 ［０１０］、Ｆn+2 ［００１］、Ｆn+2
［０１１］を受けて、それらの中で最小のパスメトリッ
クを出力する。最小値選択回路３６６−２は、ＡＣＳ回
路３６４−１〜３６４−４から出力されるパスメトリッ
クの中でＩn ＝１となるパスメトリックＦn+2 ［１０
０］、Ｆn+2 ［１１０］、Ｆn+2 ［１０１］、Ｆn+2
［１１１］を受けて、その中で最小のパスメトリックを
出力する。減算回路３６７は最小値選択回路３６６−１
より出力される最小値から最小値選択回路３６６−２よ
り出力される最小値を減算し、その結果を軟判定値とし
て出力する。
【００６０】本従来例は、上述の最大事後確率推定に基
づいた軟判定値の計算（（２２）〜（２５）式）を次の
ように簡略化したものである。 Ｐf ［Ｓn ］＝ｍｉｎ｛（ｐf ［Ｓ0 n-1］＋Ｅn ［Ｓ0 n-1／Ｓn ］）， （ｐf ［Ｓ1 n-1］＋Ｅn ［Ｓ1 n-1／Ｓn ］）｝ (30) Ｐ［Ｉn-V ＝１］＝ ｍｉｎ｛ｐf ［Ｓn ］｝ (31) ただしＳn はＩn-V ＝１のときのもの。 ｙn-V ＝ｐ［Ｉn-V+1 ＝０］−ｐ［Ｉn-V+1 ＝１］ (32)
【００６１】ただし、ｐf ［Ｓn ］と（ｐf ［Ｓn-1 ］
＋Ｅn ［Ｓn-1 ／Ｓn ］）はＦn ［Ｓn ］、Ｆn ［Ｓ
n-1 ／Ｓn ］にそれぞれ対応する。なお、本従来例は軟
判定値ｙn を求めるように記述してあるが、（３０）〜
（３２）式は枝メトリックＥn［Ｓn-1 ／Ｓn ］を基準
にし、Ｅn ［Ｓn-1 ／Ｓn ］より計算される軟判定値ｙ
n-V を求めるように記述してある。また、本従来例の処
理は図３８のトレリス図に示すように、時刻（ｎ＋２）
の全てのステートＳn+2 に参入する全てのパスの中から
Ｉn ＝０及びＩn ＝１である最小のパスをそれぞれ選択
し、これら２つのパスのパスメトリックＦn+2 ［Ｓ
n+2 ］の差を軟判定値としている。このように、本従来
例は簡略化することにより、最尤系列推定と同程度の処
理で軟判定値を計算できる。
【００６２】
【発明が解決しようとする課題】しかし、上記従来例に
おいて、対数・ 指数演算を比較・ 選択処理に置き換え、
かつ、トレリスのメモリ長Ｖと推定伝送路のメモリ長Ｌ
を同じ値にして、始点から終端までの全系列より計算さ
れる確率情報を、始点から時刻（ｎ＋Ｌ）までの部分系
列より計算する。そのため軟判定値に誤差が生じる。こ
の誤差のため、本従来例の軟判定装置により出力される
軟判定値を利用して、ビタビ復号を行った場合、データ
の誤り率が悪くなる。なお、以下ではビタビ復号したデ
ータの誤り率が良くなるような軟判定値を、精度の高い
軟判定値と表現する。
【００６３】また、枝メトリックの計算におけるタップ
係数は、雑音などに起因する推定誤差が含まれ、タップ
数に応じてこの誤差が加算されることになる。よって、
本従来例は推定伝送路のメモリ長が固定であるため、伝
送路特性のメモリ長が変化するような伝送路において、
伝送路特性のメモリ長が小さくなった場合、不要なタッ
プのために精度の高い軟判定値を得ることができない。
【００６４】また、伝送路特性が時間とともに変動する
場合、本従来例は推定伝送路特性がその変動に追従でき
ないので、時変伝送路において精度の高い軟判定値を得
ることができない。
【００６５】また、本従来例はＡＣＳ処理の途中結果で
あるパスメトリックによって軟判定値を計算するため、
枝メトリックの計算とＡＣＳ処理を一括して高速計算で
きるようなＤＳＰにおいて、回路規模が大きくなってし
まうという問題がある。
【００６６】以上のように、従来の軟判定装置には、受
信した系列の部分系列から軟判定値を計算するため、精
度の高い軟判定値を得ることができないこと、さらに、
推定伝送路特性のメモリ長及びタップ係数が時間変化す
るような伝送路において軟判定値の精度がさらに悪くな
ること、また、枝メトリックの計算とＡＣＳ処理を専用
ハードウェアで一括して高速計算できるようなＤＳＰに
おいて、回路規模が大きくなってしまうという問題があ
った。
【００６７】この発明は上記のような問題点を解決する
ためになされたもので、精度の高い軟判定値を得ること
ができる、さらに、推定伝送路特性のメモリ長及びタッ
プ係数が時間変化するような伝送路においても精度の高
い軟判定値を得ることができる、また、枝メトリックの
計算とＡＣＳ処理を専用ハードウェアで一括して高速計
算できるようなＤＳＰにおいて回路規模を小さくできる
などの性能を向上したデータ伝送装置を提供することを
目的とする。
【００６８】
【課題を解決するための手段】請求項１に係るデータ伝
送装置は、伝送路を介して符号化された信号を受信し、
受信信号の状態をステートに対応させ、上記受信信号の
受信に伴うひとつのステートから次のステートへの遷移
をその遷移の指数である枝メトリックに対応させ、上記
符号を逐次受信したときの上記遷移の経路であるパスに
ついて上記枝メトリックに基づき上記パスの指数である
パスメトリックを算出し、上記パスメトリックに基づき
上記パスのうちの一部を生き残りパスとして選択するこ
とにより伝送された信号を軟判定し、この結果を用いて
復号するデータ伝送装置において、上記生き残りパスに
対応する生き残りパスメトリックを上記枝メトリックに
基づき上記ステートごとに算出するとともに、上記生き
残りパスに対応する信号の送信系列中の最も過去の送信
信号に基づき上記生き残りパスメトリックを分類し、こ
の分類された生き残りパスメトリックに基づき軟判定値
を算出する軟判定装置と、軟判定値に基づき復号を行う
復号回路とを備えたものである。
【００６９】請求項２に係るデータ伝送装置は、上記軟
判定装置に、伝送路を介して受信した受信信号に基づき
上記伝送路のメモリ長Ｌ及び伝送路特性を推定する伝送
路特性推定手段と、連続したＶ（Ｖ≧Ｌ）個の送信信号
の組み合わせと上記ステートとを対応させるとともに、
上記受信信号及び上記伝送路特性推定手段の推定伝送路
特性に基づき上記ステートに繋がる枝それぞれの上記枝
メトリックを上記ステートごとに算出する枝メトリック
作成手段と、上記枝メトリック作成手段により出力され
る上記枝メトリック及び１時刻過去の生き残りパスメト
リックを受け、送信系列の候補として上記生き残りパス
のパスメトリックを上記ステートごとに算出し、上記生
き残りパスメトリックとして出力する加算比較選択手段
と、上記生き残りパスメトリックを記憶し、上記加算比
較選択手段が次の処理をするときに上記１時刻過去の生
き残りパスメトリックとして記憶内容を出力するメモリ
と、上記加算比較選択手段が出力する上記ステートごと
の上記生き残りパスメトリックを受け、上記生き残りパ
スメトリックから、その送信信号中の最も過去の候補が
第１の符号であるものを選択するとともに、これら選択
された上記生き残りパスメトリックのうちの最小のもの
を出力する第１の最小値選択手段と、上記加算比較選択
手段が出力する上記ステートごとの上記生き残りパスメ
トリックを受け、上記生き残りパスメトリックから、そ
の送信信号中の最も過去の候補が第２の符号であるもの
を選択するとともに、これら選択された上記生き残りパ
スメトリックのうちの最小のものを出力する第２の最小
値選択手段と、上記第１及び第２の最小値選択出力手段
によりそれぞれ選択された最小生き残りパスメトリック
に基づき軟判定値を出力する軟判定値作成手段とを備え
たものである。
【００７０】上記枝メトリック手段は、たとえば、次式
に基づいて上記枝メトリックを算出する。 Ｅn ［Ｓn-1 ／Ｓn ］ ＝［ＡＢＳ｛ｒn −（ｇ0 Ｉn ＋ｇ1 Ｉn-1 ＋ｇ2 Ｉn-2 ）｝］2 ただし、Ｅn ［Ｓn-1 ／Ｓn ］は枝メトリック、ｒn は
受信信号、ｇ0 〜ｇ2は推定伝送路特性、Ｉn 〜Ｉn-2
は各枝メトリック作成回路が保有している送信信号の候
補である。
【００７１】上記加算比較選択手段は、たとえば、パス
メトリックＦn ［Ｓ0 n-1 ／Ｓn ］及びＦn ［Ｓ1 n-1
／Ｓn ］のうちの小さいほうを生き残りパスメトリック
としして選択し出力する。パスメトリックは次式に基づ
いて算出される。 Ｆn ［Ｓ0 n-1 ／Ｓn ］＝Ｅn ［Ｓ0 n-1 ／Ｓn ］＋Ｆn-1 ［Ｓ0 n-1 ］ Ｆn ［Ｓ1 n-1 ／Ｓn ］＝Ｅn ［Ｓ1 n-1 ／Ｓn ］＋Ｆn-1 ［Ｓ1 n-1 ］ ただし、Ｅn ［Ｓ0 n-1 ／Ｓn ］、Ｅn ［Ｓ1 n-1 ／Ｓ
n ］は枝メトリック、Ｆn-1 ［Ｓ0 n-1 ］、Ｆn-1 ［Ｓ
1 n-1 ］は１時刻過去の生き残りパスメトリックであ
る。また、Ｓ0 n-1 ／Ｓn はステートＳn につながる
「０」の枝、Ｓ1 n- 1 ／Ｓn はステートＳn につながる
「１」の枝を意味する。
【００７２】上記軟判定値作成手段は、たとえば、次式
に基づいて上記軟判定値を算出する。 ｙn-3 ＝ｍｉｎ0 （Ｆn ［Ｓn ］）−ｍｉｎ1 （Ｆn
［Ｓn ］） ただし、ｙn-3 は軟判定値、ｍｉｎ0 （Ｆn ［Ｓn ］）
は第１の最小値選択手段の出力、ｍｉｎ1 （Ｆn ［Ｓ
n ］）は第２の最小値選択手段の出力である。
【００７３】請求項３に係るデータ伝送装置は、上記加
算比較選択手段を、上記生き残りパスメトリックととも
に、対応する生き残りパスを出力するように構成し、上
記加算比較選択手段により出力される上記生き残りパス
及びこれらのパスメトリックを受け、硬判定値を算出す
る硬判定値作成手段を備えたものである。
【００７４】請求項４に係るデータ伝送装置は、伝送路
を介して符号化された信号を受信し、受信信号の状態を
ステートに対応させ、上記受信信号の受信に伴うひとつ
のステートから次のステートへの遷移をその遷移の指数
である枝メトリックに対応させ、上記符号を逐次受信し
たときの上記遷移の経路であるパスについて上記枝メト
リックに基づき上記パスの指数であるパスメトリックを
算出し、上記パスメトリックに基づき上記パスのうちの
一部を生き残りパスとして選択することにより伝送され
た信号を軟判定し、この結果を用いて復号するデータ伝
送装置において、上記ステートに対応する受信信号の長
さを伝送路のメモリ長よりも長くして上記ステートの数
を増やし、上記パスメトリックを上記ステートごとに算
出するとともに、上記パスに対応する信号の送信系列中
の最も過去の送信信号に基づき上記パスメトリックを分
類し、この分類されたパスメトリックに基づき軟判定値
を算出する軟判定装置と、軟判定値に基づき復号を行う
復号回路とを備えたものである。
【００７５】請求項５に係るデータ伝送装置は、上記軟
判定装置に、伝送路を介して受信した受信信号に基づき
上記伝送路のメモリ長Ｌ及び伝送路特性を推定する伝送
路特性推定手段と、連続したＶ（Ｖ＞Ｌ）個の送信信号
の組み合わせと上記ステートとを対応させるとともに、
上記受信信号及び上記伝送路特性推定手段の推定伝送路
特性に基づき上記ステートに繋がる枝それぞれの上記枝
メトリックを上記ステートごとに算出する枝メトリック
作成手段と、上記枝メトリック作成手段により出力され
る上記枝メトリック及び１時刻過去の生き残りパスメト
リックを受け、送信系列の候補として上記生き残りパス
のパスメトリック及び各ステートに繋がる枝を含むパス
のパスメトリックを出力する加算比較選択手段と、上記
生き残りパスメトリックを記憶し、上記加算比較選択手
段が次の処理をするときに上記１時刻過去の生き残りパ
スメトリックとして記憶内容を出力するメモリと、上記
加算比較選択手段が出力する上記ステートごとの上記パ
スメトリックを受け、上記パスメトリックから、その送
信信号中の最も過去の候補が第１の符号であるものを選
択するとともに、これら選択された上記パスメトリック
のうちの最小のものを出力する第１の最小値選択手段
と、上記加算比較選択手段が出力する上記ステートごと
の上記パスメトリックを受け、上記パスメトリックか
ら、その送信信号中の最も過去の候補が第２の符号であ
るものを選択するとともに、これら選択された上記パス
メトリックのうちの最小のものを出力する第２の最小値
選択手段と、上記第１及び第２の最小値選択出力手段に
よりそれぞれ選択された最小生き残りパスメトリックに
基づき軟判定値を出力する軟判定値作成手段とを備えた
ものである。
【００７６】上記枝メトリック手段は、たとえば、次式
に基づいて上記枝メトリックを算出する。 Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］ ＝［ＡＢＳ｛ｒn −（ｇ0 Ｉn ＋ｇ1 Ｉn-1 ＋ｇ2 Ｉn-2 ）｝］2 ただし、Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］は枝メトリッ
ク、ｒn は受信信号、ｇ0 〜ｇ2 は推定伝送路特性、Ｉ
n 〜Ｉn-2 は各枝メトリック作成回路が保有している送
信信号の候補である。また、Ｘは任意の送信信号を意味
している。
【００７７】上記加算比較選択手段は、たとえば、パス
メトリックＦn ［Ｓ0 n-1 ／Ｓn ］及びＦn ［Ｓ1 n-1
／Ｓn ］のうちの小さいほうを生き残りパスメトリック
としして選択し出力する。パスメトリックは次式に基づ
いて算出される。 Ｆn ［Ｓ0 n-1／Ｓn ］＝Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］＋Ｆn-1 ［Ｓ0 n-1］ Ｆn ［Ｓ1 n-1／Ｓn ］＝Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］＋Ｆn-1 ［Ｓ1 n-1］ ただし、Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］は枝メトリッ
ク、Ｆn-1 ［Ｓ0 n-1 ］、Ｆn-1 ［Ｓ1 n-1 ］は１時刻
過去の生き残りパスメトリックである。また、Ｓ0 n-1
／Ｓn はステートＳn につながる「０」の枝、Ｓ1 n-1
／Ｓn はステートＳn につながる「１」の枝を意味す
る。
【００７８】上記軟判定値作成手段は、たとえば、次式
に基づいて上記軟判定値を算出する。 ｙn-4 ＝ｍｉｎ0 （Ｆn ［Ｓn-1 ／Ｓn ］）−ｍｉｎ1
（Ｆn ［Ｓn-1 ／Ｓn ］） ただし、ｙn-4 は軟判定値、ｍｉｎ0 （Ｆn ［Ｓn-1 ／
Ｓn ］）は第１の最小値選択手段の出力、ｍｉｎ1 （Ｆ
n ［Ｓn-1 ／Ｓn ］）は第２の最小値選択手段の出力で
ある。
【００７９】請求項６に係るデータ伝送装置は、上記加
算比較選択手段を、上記生き残りパスメトリック及び各
ステートに繋がる枝を含むパスのパスメトリックととも
に、対応する生き残りパスを出力するように構成し、さ
らに、上記加算比較選択手段により出力される上記生き
残りパス及びこれらのパスメトリックを受け、硬判定値
を算出する硬判定値作成手段を備えたものである。
【００８０】請求項７に係るデータ伝送装置は、さら
に、上記伝送路特性推定手段により出力される推定伝送
路特性に基づき上記伝送路のメモリ長Ｌ及び上記ステー
トを構成する送信信号の個数Ｖを求めるメモリ長推定手
段を備え、上記枝メトリック作成手段を、上記メモリ長
推定手段の出力に基づき上記枝メトリックを算出するよ
うに構成したものである。
【００８１】請求項８に係るデータ伝送装置は、上記メ
モリ長推定手段を、上記推定伝送路特性に基づき信号電
力及び各符号間干渉成分を計算し、この信号電力と各符
号間干渉成分に基づいて上記推定伝送路特性を修正し、
この修正後の推定伝送路特性を上記メモリ長Ｌ及び上記
送信信号の個数Ｖとともに上記枝メトリック作成手段に
出力するように構成したものである。
【００８２】請求項９に係るデータ伝送装置は、さら
に、上記受信信号及び上記伝送路特性推定手段により出
力される推定伝送路特性に基づき推定誤差電力を算出す
る誤差電力推定手段を備え、上記軟判定値作成手段を、
上記推定誤差電力に基づき軟判定値を補正するように構
成したものである。
【００８３】請求項１０に係るデータ伝送装置は、さら
に、上記受信信号及び上記伝送路特性推定手段により出
力される推定伝送路特性に基づき推定誤差電力を算出す
る誤差電力推定手段と、上記誤差電力推定手段により出
力される推定誤差電力及び上記推定伝送路特性に基づき
計算される各符号間干渉成分に基づいて上記メモリ長Ｌ
及び上記送信信号の個数Ｖを求めるメモリ長推定手段と
を備えたものである。
【００８４】請求項１１に係るデータ伝送装置は、さら
に、上記受信信号と上記軟判定値とに基づき上記推定伝
送路特性を逐次更新し、更新した推定伝送路特性を上記
枝メトリック作成回路に出力する伝送路特性更新手段を
備えたものである。
【００８５】
【発明の実施の形態】
発明の実施の形態１．この発明の実施の形態１について
説明する。本発明の実施の形態において、送信信号は０
または１の２値をとる。なお、図において同一の符号を
付した構成要素は、同一または相当のものである。
【００８６】この発明の実施の形態１ついて説明する。
図１は、発明の実施の形態１に係るデータ伝送装置の一
例を示すブロック図である。同図において、２０１は受
信信号入力端子、２０２は受信信号を増幅する増幅回
路、２０３は増幅された受信信号をアナログ量からディ
ジタル量に変換するＡ／Ｄ変換器、２０４はこの発明に
かかる軟判定装置、２０５は求められた軟判定値を増幅
回路２０２の出力で除算することにより補正を行う除算
回路、２０６は補正された軟判定値を規則的に並べ換え
るデインターリーブ回路、２０７は並べ換えられた軟判
定値を受けて復号処理を行うビタビ復号回路、２０８は
復号データ出力端子である。
【００８７】次に、図１の軟判定装置を含むデータ伝送
装置の動作について説明する。図１の装置はデータの受
信処理を行うものである。増幅回路２０２は、Ａ／Ｄ変
換回路２０３の入力レベルが適切な範囲になるように、
受信信号を増幅量βｎで増幅する。Ａ／Ｄ変換回路２０
３は増幅された受信信号をアナログ信号からディジタル
信号に変換する。
【００８８】軟判定装置２０４は、ディジタル信号に変
換された受信信号から軟判定値を計算する。軟判定装置
２０４が、本発明の特徴をなす部分である。この詳細に
ついては後述する。除算回路２０５は、軟判定装置２０
４より出力される軟判定値を、増幅回路２０２より出力
される増幅量βｎで割り、軟判定値を補正する。デイン
ターリーブ回路２０６は、除算回路２０５より出力され
る補正された軟判定値を規則的に並びかえる。ビタビ復
号回路２０７は、並びかえられた軟判定値を入力し、そ
の復号結果を出力する。
【００８９】受信信号の信号電力は変化するが雑音電力
が一定であるような伝送路において、受信機は受信信号
が一定レベルに保たれるように増幅量βで受信信号を増
幅する。すると雑音電力が変化するから、この変化を考
慮して軟判定値を補正する必要がある。
【００９０】ここで、増幅回路２０２の入力レベルにお
ける雑音電力をσ2 とする。増幅後の雑音電力は（βn
・ σ2 ）となる。そこで、（βn ・ σ2 ）で軟判定値を
正規化、すなわち軟判定値を増幅後の雑音電力（βn ・
σ2 ）で割ることにより、増幅回路２０２における雑音
電力の変化を吸収することができる。あるいは、軟判定
値はその相対値にしか意味が無いので、σ2 ＝１とおい
て、増幅量βn で軟判定値を割るだけでもよい。
【００９１】図１の装置によれば、軟判定装置２０２の
出力を増幅回路２０２の増幅量βnで割ることにより、
受信信号の信号電力が変化し、雑音電力が一定であるよ
うな伝送路においても、精度の高い軟判定値を得ること
ができる。
【００９２】図２は、図１の軟判定装置の内部構成を示
すブロック図である。図２において、１１は受信信号入
力端子、１２は伝送路の特性ｇi,n を推定して出力する
伝送路特性推定回路、１３−１〜１３−（２Ｎ）はメモ
リ長Ｖとしたトレリス図において２Ｎ（ここでＮ＝２
V 、Ｖ≧Ｌ）個の枝それぞれに対応して設けられ、受信
信号及び伝送路の特性に基づき枝メトリックＥn ［Ｓ
n-1 ／Ｓn］をそれぞれ求める枝メトリック作成回路、
１４−１〜１４−Ｎはメモリ長Ｖとしたトレリス図にお
いてＮ（＝２V ）個のステートそれぞれに対応して設け
られ、２つの枝メトリック作成回路に基づきＡＣＳ処理
を行うＡＣＳ回路（ｉ＝１，２，・・・，Ｎとしたとき
ＡＣＳ回路１４−ｉと枝メトリック作成回路１３−（２
ｉ−１）及び（２ｉ）とが対応する）、１５はＡＣＳ回
路１４−１〜１４−Ｎと接続された共有メモリ、１６は
ＡＣＳ回路１４−１〜１４−Ｎが出力するパスメトリッ
クＦn ［Ｓn-1 ／Ｓn ］に基づき軟判定値を作成する軟
判定値作成回路、１７は軟判定値出力端子である。
【００９３】ここで、Ｎはステート数、ＬはＩＳＩが影
響を与える時間長（伝送路メモリ長）、Ｖはビタビアル
ゴリズムのメモリ長である。
【００９４】枝メトリック作成回路１３−１〜１３−
（２Ｎ）はいずれも同じ構成を持つ。図３は枝メトリッ
ク作成回路１３−１の詳細なブロック図である。同図に
おいて、２１は推定伝送路特性入力端子、２２−１〜２
２−（Ｌ＋１）は推定伝送路特性ｇi,n と送信系列Ｉn
とをそれぞれ乗算する乗算回路、２３は送信系列Ｉn を
記憶するメモリ、２４は乗算回路２２−１〜２２−（Ｌ
＋１）の出力の総和を求める加算回路、２５は受信信号
ｒn から加算回路２４の出力を減算する減算回路、２６
は減算回路２５の出力の２乗値を求める２乗回路、２７
は枝メトリック出力端子である。
【００９５】ＡＣＳ回路１４−１〜１４−Ｎはいずれも
同じ構成を持つ。図４はＡＣＳ回路１４−１の詳細なブ
ロック図である。同図において、３１−１、３１−２は
枝メトリック入力端子、３２−１、３２−２は１時刻過
去の生き残りパスメトリックの入力端子、３３−１、３
３−２は枝メトリックと１時刻過去の生き残りパスメト
リックとを加算してパスメトリックを求める加算回路、
３４はパスメトリックのうちで小さな方を選択して生き
残りパスメトリックとして出力する比較・ 選択回路、３
５は生き残りパスメトリック出力端子である。
【００９６】図５は軟判定値作成回路１６の詳細なブロ
ック図である。同図において、４１−１〜４１−（Ｎ／
２）及び４２−１〜４２−（Ｎ／２）は生き残りパスメ
トリック入力端子、４３−１、４３−２は入力された生
き残りパスメトリックから最小のものを選択する最小値
選択回路、４４は減算回路である。
【００９７】ここで、生き残りパスメトリック入力端子
４１−１〜４１−（Ｎ／２）に入力される生き残りパス
メトリックは、送信系列の候補の組み合わせであるステ
ートのうちでもっとも過去のシンボルにあたるもの（正
確に言えば長さＶである部分送信系列のうちのもっとも
過去のシンボル）が「１」のものである。また、生き残
りパスメトリック入力端子４２−１〜４２−（Ｎ／２）
に入力される生き残りパスメトリックは、ステートのう
ちでもっとも過去のシンボルにあたるものが「０」のも
のである。このような対応関係に基づき、ＡＣＳ回路１
４−１〜１４−Ｎと軟判定値作成回路１６とは接続され
ている。
【００９８】次に軟判定装置の動作について説明する。
まず、装置全体の動作の概要を述べ、次に動作の詳細を
述べる。受信信号は、伝送路特性推定を行うことを目的
としたトレーニング信号と、情報を伝送することを目的
とした情報信号とから構成され、トレーニング信号は軟
判定装置側で既知であるとする。これ以降、受信信号の
情報信号部分を受信信号と呼び、受信信号のトレーニン
グ信号部分をトレーニング信号と呼ぶ。
【００９９】伝送路特性推定回路１２は、トレーニング
信号とトレーニング信号の既知情報に基づいて伝送路特
性を推定し、ｇi,n を出力する。２Ｎ個の枝メトリック
作成回路１３−１〜１３−（２Ｎ）は、受信信号ｒn と
伝送路特性推定回路が出力する推定伝送路特性ｇi,n を
受けて、メモリ２３に記憶された各枝に対応した送信系
列Ｉn に基づいて枝メトリックＥn ［Ｓn-1 ／Ｓn ］を
出力する。
【０１００】ＡＣＳ回路１４−１は、ＡＣＳ回路１４−
１に対応するステートに繋がる２つの枝に対応した２系
統の枝メトリック作成回路が出力する枝メトリックと、
その２つの枝によって結ばれる１時刻過去のステートに
対応して共有メモリ１５より出力される１時刻過去の生
き残りパスメトリックＦn-1 ［Ｓn-1 ］を受けてＡＣＳ
処理を行い、現時刻の生き残りパスメトリックＦn ［Ｓ
n ］を出力する。他のＡＣＳ回路１４−２〜１４−Ｎも
同様に動作する。共有メモリ１５は、ＡＣＳ回路１４−
１〜１４−Ｎが出力する現時刻の生き残りパスメトリッ
クを受けて１時刻過去の生き残りパスメトリックを更新
する。軟判定値作成回路１６はＡＣＳ回路１４−１〜１
４−Ｎが出力する現時刻の生き残りパスメトリックＦn
［Ｓn ］を受けて軟判定値を計算し、軟判定値出力端子
１７から軟判定値を出力する。
【０１０１】枝メトリック作成回路１３−１の動作につ
いて図３を用いて説明する。乗算回路２２−１〜２２−
（Ｌ＋１）は、推定伝送路特性入力端子２１より入力し
た推定伝送路特性ｇi,n （タップ数（Ｌ＋１）個のＦＩ
Ｒフィルタのタップ係数）と、メモリ２３に記憶されて
いる枝メトリック作成回路１３−１に対応した枝によっ
て決定される送信系列の候補の一部、すなわち枝によっ
て決定される（Ｖ＋１）シンボルの送信信号の中で最も
新しい（Ｌ＋１）シンボルの送信信号との積をそれぞれ
計算する。加算回路２４は、乗算回路２２−１〜２２−
（Ｌ＋１）から出力される（Ｌ＋１）個の乗算結果を入
力し、その総和を計算する。減算回路２５は、加算回路
２４から出力される総和と受信信号の差を計算する。２
乗回路２６は、減算回路２５から出力される差の２乗を
計算し、その結果を枝メトリックとして枝メトリック出
力端子２７から出力する。
【０１０２】ＡＣＳ回路１４−１の動作について図４を
用いて説明する。枝メトリック入力端子３１−１、３１
−２は、ＡＣＳ回路１４−１に対応するステートに繋が
る２つの枝に対応した枝メトリック作成回路１３−１、
１３−２より出力される枝メトリックが入力する。生き
残りパスメトリック入力端子３２−１、３２−２は、Ａ
ＣＳ回路１４−１に対応するステートに繋がる２つの枝
によって結ばれる１時刻過去のステートに対応した生き
残りパスメトリックを共有メモリ１５から受ける。加算
回路３３−１、３３−２は、枝メトリック入力端子３１
−１、３１−２より入力される枝メトリックと生き残り
パスメトリック入力端子３２−１、３２−２より入力さ
れる生き残りパスメトリックの和をそれぞれ計算する。
比較・ 選択回路３４は、加算回路３３−１、３３−２か
ら出力される和を入力し、２つの和を比較して小さい方
を現時刻の生き残りパスメトリックとして、生き残りパ
スメトリック出力端子３５から出力する。
【０１０３】軟判定値作成回路１６の動作について図５
を用いて説明する。生き残りパスメトリック入力端子４
１−１〜４１−（Ｎ／２）は、ステートを構成する最も
過去の送信信号が０であるステートに対応したＡＣＳ回
路１４から出力される生き残りパスメトリックを受け
る。一方、生き残りパスメトリック入力端子４２−１〜
４２−（Ｎ／２）は、ステートを構成する最も過去の送
信信号が１であるステートに対応したＡＣＳ回路１４か
ら出力される生き残りパスを受ける。最小値選択回路４
３−１は、生き残りパスメトリック入力端子４１−１〜
４１−（Ｎ／２）からの生き残りパスメトリックを受け
て、それらの中で最小の生き残りパスメトリックを選択
して出力する。最小値選択回路４３−２は、生き残りパ
スメトリック入力端子４２−１〜４２−（Ｎ／２）から
の生き残りパスメトリックを受けて、それらの中で最小
の生き残りパスメトリックを選択して出力する。減算回
路４４は最小値選択回路４３−１の出力と最小値選択回
路４３−２の出力の差を計算し、この結果を軟判定値と
して軟判定値出力端子１５から出力する。
【０１０４】次に、発明の実施の形態１の具体的な動作
について図６を用いて説明する。Ｌ＝２、Ｖ＝４、Ｎ＝
２V ＝１６とする。枝メトリック作成回路１３−１〜１
３−３２はそれぞれ枝Ｓn-1 ／Ｓn に対応して設けられ
ている。これら枝メトリック作成回路１３は、受信信号
ｒn 、推定伝送路特性ｇ0 、ｇ1 、ｇ2 及び、各枝メト
リック作成回路１３が保有している送信信号の候補Ｉ
n-2 、Ｉn-1 、Ｉn に基づいて、（５０）式によって枝
メトリックを計算する。 Ｅn ［Ｓn-1 ／Ｓn ］ ＝［ＡＢＳ｛ｒn −（ｇ0 Ｉn ＋ｇ1 Ｉn-1 ＋ｇ2 Ｉn-2 ）｝］2 (50) ただし、Ｉn-2 、Ｉn-1 、Ｉn は、枝Ｓn-1 ／Ｓn によ
って決定される送信信号の候補Ｉn-4 、Ｉn-3 、Ｉ
n-2 、Ｉn-1 、Ｉn の中の３シンボルである。これらは
時刻ｎに依らず各枝メトリック作成回路で常に固定した
値である。また、ＡＢＳは絶対値記号である。
【０１０５】なお、推定伝送路特性ｇ0 、ｇ1 、ｇ2 が
変化しない場合、推定伝送路特性ｇ0 、ｇ1 、ｇ2 と送
信信号の候補Ｉ2 ［Ｓn-1 ／Ｓn ］、Ｉ3 ［Ｓn-1 ／Ｓ
n ］、Ｉ4 ［Ｓn-1 ／Ｓn ］より計算されるレプリカ、
すなわち（５０）式の｛｝内は常に一定である。この場
合、レプリカの値をメモリに記憶しておき、枝メトリッ
ク作成回路１３を推定伝送路特性が更新されたときだけ
レプリカを更新するように構成することもできる。
【０１０６】次にＡＣＳ作成回路１４−１〜１４−１６
はそれぞれステートＳn に対応して設けられている。具
体的な対応関係は、たとえば図６に基づく。ＡＣＳ作成
回路１４は、ステートＳn に繋がる枝Ｓ0 n-1 ／Ｓn 及
び枝Ｓ1 n-1 ／Ｓn にそれぞれ対応する枝メトリック作
成回路１３の出力、すなわち枝メトリックＥn ［Ｓ0 n-1
／Ｓn ］及び枝メトリックＥn ［Ｓ1 n-1 ／Ｓn ］を
受ける。また、ＡＣＳ作成回路１４は、共有メモリ１５
の出力する１時刻過去のステートＳ0 n-1 及びＳ1 n-1
にそれぞれ対応する生き残りパスメトリックＦn-1 ［Ｓ
0 n-1 ］及びＦn-1 ［Ｓ1 n-1 ］を受ける。ＡＣＳ作成
回路１４は、これら入力に基づき（５１）、（５２）式
に示す加算処理を行い、現時刻のパスメトリックを計算
する。 Ｆn ［Ｓ0 n-1 ／Ｓn ］＝Ｅn ［Ｓ0 n-1 ／Ｓn ］＋Ｆn-1 ［Ｓ0 n-1 ］ (51) Ｆn ［Ｓ1 n-1 ／Ｓn ］＝Ｅn ［Ｓ1 n-1 ／Ｓn ］＋Ｆn-1 ［Ｓ1 n-1 ］ (52)
【０１０７】そして、ＡＣＳ回路１４は、上記（５
１）、（５２）式により得られたパスメトリックＦn
［Ｓ0 n-1 ／Ｓn ］とＦn ［Ｓ1 n-1 ／Ｓn ］とを比較
して、小さい方をステートＳn に対応する現時刻の生き
残りパスメトリックＦn ［Ｓn ］として出力する。
【０１０８】例えば、ステート１０１１に対応するＡＣ
Ｓ回路は、枝０１０１１と枝１１０１１に対応する枝メ
トリックＥn ［０１０１１］、Ｅn ［１１０１１］と、
１時刻過去のステート０１０１とステート１１０１に対
応する生き残りパスメトリックＦn-1 ［０１０１］とＦ
n-1 ［１１０１］を受けて、枝０１０１１と枝１１０１
１に対応するパスメトリックを（５３）、（５４）式に
よって計算する。 Ｆn ［０１０１１］＝Ｅn ［０１０１１］＋Ｆn-1 ［０１０１］ (51) Ｆn ［１１０１１］＝Ｅn ［１１０１１］＋Ｆn-1 ［１１０１］ (52)
【０１０９】さらに、ＡＣＳ回路はパスメトリックＦn
［０１０１１］とＦn ［１１０１１］を比較し、小さい
方をステート１０１１に対応する生き残りパスメトリッ
クＦn ［１０１１］として出力する。
【０１１０】軟判定値作成回路１６は、ＡＣＳ回路１４
−１〜１４−１６から出力される生き残りパスメトリッ
クを受けて、（５５）式によって軟判定値ｙn-3 を計算
する。 ｙn-3 ＝ｍｉｎ（Ｆn ［Ｓn ］）−ｍｉｎ（Ｆn ［Ｓn ］） (55) ここで、第１項は、ステートＳn によって決定される送
信系列Ｉn-3 、Ｉn-2、Ｉn-1 、Ｉn の中で最も過去の
送信信号Ｉn-3 ＝０となるステートに対応する生き残り
パスメトリックの中で最小の生き残りパスメトリックを
計算している。この送信系列Ｉn-3 〜Ｉn の数はＶ＝２
L に対応する。また、第２項は、Ｉn-3 ＝１となるステ
ートに対応する生き残りパスメトリックの中で最小の生
き残りパスメトリックを計算している。
【０１１１】図６は、発明の実施の形態１（Ｌ＝２、Ｖ
＝４、Ｎ＝２V ＝１６）によって、送信信号Ｉn の軟判
定値ｙn を計算する場合の例を示したトレリス図であ
る。パスＡは、Ｉn ＝０となるステートＳn+3 に対応し
た生き残りパスメトリックの中で値が最小になる生き残
りパスメトリックを有するパスである。パスＢは、Ｉn
＝１となるステートＳn+3 に対応した生き残りパスメト
リックの中で値が最小になる生き残りパスメトリックを
有するパスである。軟判定値はパスＡとパスＢのパスメ
トリック差として計算される。
【０１１２】図７は、理解を容易にするために、図６の
パスＡとパスＢによって決定される送信系列と同じ送信
系列を構成するパスを、Ｖ＝２とした場合のトレリス図
に示したものである。図８は、図７との比較のために、
従来例（Ｌ＝Ｖ＝２、Ｍ＝２V ＝４）によって送信信号
Ｉn の軟判定値ｙn を計算した場合の例をトレリス図に
示したものである。
【０１１３】従来例において、枝Ｓn+1 ／Ｓn+2 ＝００
０に対応するパスＣ（これは、結果的にステートＳn+2
＝００に対応する生き残りパスとなる）と枝Ｓn+1 ／Ｓ
n+2＝１１０に対応するパスＤ（結果的に、ステートＳ
n+2 ＝１０に対応する生き残りパスとなる）の差として
軟判定値ｙn が計算される。これに対して発明の実施の
形態１においては、さらに枝Ｓn+2 ／Ｓn+3 を用いて軟
判定値が計算されるので、従来例よりも精度の良い軟判
定値を計算することができる。
【０１１４】図８の従来例において単純にパスＣとパス
Ｄを延長するだけでは軟判定値の精度を高めることがで
きないことを、図９を用いて説明する。同図において、
ステートの上の数字は各ステートに対応する生き残りパ
スメトリックである。ただし、ステートＳn+3 の上下の
数字はステートＳn+3 につながる枝に対応するパスメト
リックである。
【０１１５】従来例（Ｖ＝Ｌ＝２）の場合パスＣとパス
Ｄのメトリック差によって軟判定値が計算され軟判定値
ｙn ＝１となる。しかし、ステートＳn+3 につながるパ
スを考えた場合、Ｉn ＝０となるパスの中で最小のパス
メトリックを有するものはパスＥ、Ｉn ＝１となるパス
の中で最小のパスメトリックを有するものはパスＦであ
り、パスＥ及びパスＦは両者ともパスＣとパスＤを延長
したパスとはならないことがわかる。ここで、パスＣと
パスＤを延長して軟判定値を計算するとｙn ＝−１とな
る。これに対して、発明の実施の形態１（Ｌ＝２、Ｖ＝
４）の場合パスＥとパスＦのメトリック差によって軟判
定値が計算され軟判定値ｙn ＝−２となる。
【０１１６】このように、トレリスのメモリ長Ｖを推定
伝送路特性のメモリ長Ｌより大きくすることによって、
従来例より精度の高い軟判定値が計算できる。従来は、
ＶをＬより大きくしてもなんら効果はないと考えられて
きた。しかし、この発明の実施の形態によれば、ただ単
に枝Ｓn+2 ／Ｓn+3 の情報が加味されるだけでなく、図
６のようにパスＡとパスＢが合流した場合、ステートＳ
n+3 以降のパスまで考慮して軟判定値を計算したことに
なるので、精度の向上が期待できる。
【０１１７】図７の例ではＳn+3 で合流しているが、さ
らに先のステートまで合流しない場合もある。しかし、
トレリスのメモリ長Ｖと推定伝送路特性のメモリ長Ｌの
差をある程度大きくすることによって、軟判定値の計算
に使われる２つのパスのほとんどは合流する。合流する
場合、送信系列の終端まで考慮して軟判定値を計算した
ことになる。
【０１１８】発明者はこの発明の効果を定量的に求め
た。図１０は、この軟判定装置を備えるデータ伝送装置
によりビタビ復号した後の誤り率（ＢＥＲ）を計算機シ
ミュレーションによって測定した結果を示す。
【０１１９】従来例（Ｌ＝Ｖ＝２）は、発明の実施の形
態１のＬ＝２，Ｖ＝３の場合と同じ誤り率である。この
場合、枝に対応したパスメトリックを利用するのと、ス
テートに対応した生き残りパスメトリックを用いるのと
で実質的な相違がないからである。しかし、発明の実施
の形態１においてＶ＝４、Ｖ＝５とＶを大きくするに従
い誤り率ＢＥＲは従来例よりも小さくなる。Ｖ＝５程度
にすると送信系列の終端まで考慮した場合と同程度の誤
り率となる。
【０１２０】図１０によれば、Ｃ／Ｎ＝３ｄＢのとき、
従来例のＢＥＲは約１×１０-2であるのに対し、Ｖ＝４
のＢＥＲは約５×１０-3、Ｖ＝５のＢＥＲは約４×１０
-3である。同じく、Ｃ／Ｎ＝５ｄＢのとき、従来例のＢ
ＥＲは約２×１０-4であるのに対し、Ｖ＝４のＢＥＲは
約１×１０-4、Ｖ＝５のＢＥＲは約２×１０-5である。
この発明におけるＢＥＲは従来例の半分以下である。
【０１２１】発明の実施の形態１はＡＣＳ処理の結果で
ある生き残りパスメトリック（ステートに対応する）に
よって軟判定値を計算する。これに対し、従来例はＡＣ
Ｓ処理の途中で結果であるパスメトリック（枝に対応す
る）によって軟判定値を計算する。発明の実施の形態１
は途中結果であるパスメトリックを記憶する必要も、演
算に用いる必要もない。このため発明の実施の形態１
は、枝メトリックの計算とＡＣＳ処理を一括して高速計
算できるようなＤＳＰ（ディジタル信号処理回路）にお
いて、従来よりも簡単に構成することができる。
【０１２２】さらに、発明の実施の形態１は送信信号の
取り得る数Ｕを２としたが、２より大きい場合について
も容易に拡張できる。取り得る値についても０と１では
なく、−１と１の組み合わせの方が実用的である。ま
た、枝メトリックとして受信信号とレプリカの２乗誤差
に−１をかけた値を枝メトリックとし、ＡＣＳ処理及び
軟判定値の計算において最小値を選択する代わりに最大
値を選択するようにして修正することもできる。
【０１２３】また、以上の説明において、ビタビ復号に
適用する場合を例にとり説明したが、ビタビ復号に限ら
ず軟判定復号アルゴリズム一般に適用できる。例えば、
代数的復号、最大事後確率復号、最尤復号、逐次復号に
も適用できる。また、発明の実施の形態１においてデイ
ンターリーブ回路がない場合も考えられる。さらに、雑
音電力の変動が無視できる場合、軟判定装置の出力を増
幅回路における増幅量によって補正する必要はない。
【０１２４】発明の実施の形態２．この発明の実施の形
態２について説明する。ただし、本発明の実施の形態は
送信信号が０または１の２値をとる場合の構成例であ
る。なお、図において上述した発明の実施の形態と同一
の符号を付した構成要素は、同一または相当のものであ
る。
【０１２５】図１１はこの発明の軟判定装置の発明の実
施の形態を示すブロック図である。同図において、１１
は受信信号入力端子、１２は伝送路特性推定回路、１３
−１〜１３−（２Ｎ）はメモリ長Ｖ（Ｎ＝２V 、Ｖ≧
Ｌ）としたトレリス図において２Ｎ個の枝それぞれに対
応して設けられる枝メトリック作成回路、１４−１〜１
４−Ｎはメモリ長Ｖとしたトレリス図においてＮ（＝２
V ）個のステートそれぞれに対応して設けられるＡＣＳ
回路、１５は共有メモリ、１６は軟判定値作成回路、１
７は軟判定値出力端子である。
【０１２６】また、１０１は枝メトリック作成回路１３
が必要とする伝送路特性を伝送路特性推定回路１２か、
推定伝送路特性更新回路１０２から供給するかを選択し
て供給する切り替えスイッチ、１０２は軟判定値作成回
路１６の出力に基づき推定伝送路特性を更新する推定伝
送路特性更新回路である。
【０１２７】次に、発明の実施の形態２の軟判定装置の
動作について図１１を用いて説明する。ただし、受信信
号は、伝送路特性推定を行うことを目的としたトレーニ
ング信号と、情報を伝送することを目的とした情報信号
とから構成され、トレーニング信号は軟判定装置側で既
知であるとする。これ以降、受信信号の情報信号部分を
受信信号と呼び、受信信号のトレーニング信号部分をト
レーニング信号と呼ぶ。
【０１２８】伝送路特性推定回路１２は、トレーニング
信号とトレーニング信号の既知情報に基づいて伝送路特
性を推定する。切り替えスイッチ１０１は、受信信号に
対する軟判定値に対応して推定伝送路特性回路１０２が
推定伝送路特性を更新している期間中、その更新された
推定伝送路特性が枝メトリック作成回路１３−１〜１３
−（２Ｎ）に入力されるように切り替え動作を行う。
【０１２９】推定伝送路特性更新回路１０２は、伝送路
特性推定回路１２からの推定伝送路特性、受信信号入力
端子１１からの受信信号、及び、軟判定値作成回路１６
からの軟判定値を受けて、推定伝送路特性をＬＭＳ（Le
ast Mean Square ）アルゴリズムに基づいて推定伝送路
特性を計算して更新する。そして、更新した結果を枝メ
トリック作成回路１３−１〜１３−（２Ｎ）に出力す
る。
【０１３０】推定伝送路特性の更新は次のように行われ
る。ここで、推定伝送路特性更新回路１０２の出力する
推定伝送路特性をｇ0,n 、ｇ1,n 、・・・、ｇL,n と表
わす。下付きのｎは時刻を表わす。
【０１３１】軟判定値ｙn は、その値から硬判定値ｘn
に変換される。この硬判定値ｘn と受信信号ｒn 、１時
刻前の推定伝送路特性ｇ0,n-1 、ｇ1,n-1 、・・・、ｇ
L,n- 1 によって、（５６）式のアルゴリズム（ＬＭＳア
ルゴリズム）で推定伝送路特性を更新する。 ｇi,n ＝ｇi,n-1 ＋α（ｒn −Σ ｇj,n-1 ・ｘn-j ） (56) ただし、ｉ＝０，・・・，Ｌ である。総和Σはｊ＝０
からＬまでとる。ここで、αは更新アルゴリズムのステ
ップサイズである。この更新アルゴリズムにおけるｇの
初期値は、伝送路特性推定回路１２が出力する推定伝送
路特性をそのまま用いる。
【０１３２】枝メトリック作成回路１３−１〜１３−
（２Ｎ）、ＡＣＳ回路１４−１〜１４−Ｎ、共有メモリ
１５、軟判定値作成回路１６は発明の実施の形態１と同
様に動作する。
【０１３３】発明の実施の形態２は、発明の実施の形態
１同様にトレリスのメモリ長Ｖを推定伝送路のメモリ長
Ｌよりも大きくとることにより従来例よりも精度の高い
軟判定値を得ることができる。さらに、伝送路特性が高
速に変動する場合、発明の実施の形態２は推定伝送路特
性を逐次更新することによって、従来例よりも精度の高
い軟判定値を計算できる。
【０１３４】また、発明の実施の形態２では１シンボル
ごとに推定伝送路特性を更新していたが、数シンボルご
とに推定伝送路特性更新することによって処理量を減ら
すことができる。さらに、推定伝送路更新回路内の推定
伝送路特性は１シンボルごとに更新し、枝メトリック作
成回路に出力する推定伝送路特性だけを数シンボルごと
に更新することによって、推定伝送路を更新するために
増える処理量を少なくすることができる。
【０１３５】また、発明の実施の形態２では推定伝送路
特性の更新にＬＭＳアルゴリズムを用いたが他のアルゴ
リズムで更新することもできる。また、発明の実施の形
態２はＡＣＳ処理の結果である生き残りパスメトリック
（ステートに対応する）によってを軟判定値を計算する
が、従来例はＡＣＳ処理の途中で結果であるパスメトリ
ック（枝に対応する）によってを軟判定値を計算する。
このため発明の実施の形態２は、枝メトリックの計算と
ＡＣＳ処理を一括して高速計算できるようなＤＳＰにお
いて、従来例よりも簡単に構成することができる。
【０１３６】さらに、発明の実施の形態２は送信信号の
取り得る数Ｕを２としたが、２より大きい場合について
も容易に拡張でき、取り得る値についても０と１ではな
く−１と１の組み合わせの方が実用的である。また、枝
メトリックとして受信信号とレプリカの２乗誤差に−１
をかけた値を枝メトリックとし、ＡＣＳ処理及び軟判定
値の計算において最小値を選択する代わりに最大値を選
択するようにして修正することもできる。
【０１３７】発明の実施の形態３ この発明の実施の形態３について説明する。ただし、本
発明の実施の形態は送信信号が０または１の２値をとる
場合の構成例である。なお、図において上述した発明の
実施の形態と同一の符号を付した構成要素は、同一また
は相当のものである。
【０１３８】図１２は、この発明の軟判定装置の発明の
実施の形態を示すブロック図である。同図において、１
１は受信信号入力端子、１２は伝送路特性推定回路、１
１３−１〜１１３−（２Ｍ）は（２Ｍ）個（Ｍ＝２L ）
の枝メトリック作成回路、１１４−１〜１１４−Ｎはメ
モリ長Ｖとしたトレリス図においてＮ（＝２V ）個のス
テートそれぞれに対応して設けられるＡＣＳ回路、１５
は共有メモリ、１１６は軟判定値作成回路、１７は軟判
定値出力端子である。
【０１３９】図１３は、図１１におけるＡＣＳ回路１１
４−１の詳細なブロック図である。同図において、１２
１は枝メトリック入力端子、１２２−１、１２２−２は
１時刻過去の生き残りパスメトリック入力端子、１２３
−１、１２３−２は加算回路、１２４は比較・ 選択回
路、１２５は生き残りパスメトリック出力端子、１２６
−１、１２６−２はパスメトリック出力端子である。
【０１４０】図１４は、図１１における軟判定値作成回
路１１６の詳細なブロックである。同図において、１３
１−１〜１３１−Ｎ及び１３２−１〜１３２−Ｎはパス
メトリック入力端子、１３３−１、１３３−２は最小値
選択回路、１３４は減算回路である。
【０１４１】次に、発明の実施の形態３の軟判定装置の
動作について図１２を用いて説明する。ただし、受信信
号は、伝送路特性推定を行うことを目的としたトレーニ
ング信号と、情報を伝送することを目的とした情報信号
とから構成され、トレーニング信号は軟判定装置側で既
知であるとする。これ以降、受信信号の情報信号部分を
受信信号と呼び、受信信号のトレーニング信号部分をト
レーニング信号と呼ぶ。
【０１４２】まず、動作の概要について説明し、その後
に具体的処理内容について式を用いて説明する。
【０１４３】伝送路特性推定回路１２は、トレーニング
信号とトレーニング信号の既知情報に基づいて伝送路特
性を推定する。２Ｍ個の枝メトリック作成回路１１３−
１〜１１３−（２Ｍ）は、受信信号入力端子１１からの
受信信号と伝送路特性推定回路１２が出力する推定伝送
路特性を受けて、各枝に対応した送信系列の部分系列に
基づいて枝メトリックを出力する。
【０１４４】ＡＣＳ回路１１４−１は、ＡＣＳ回路１１
４−１に対応するステートに繋がる枝に対応する枝メト
リックを出力する枝メトリック作成回路１１３−１より
出力される枝メトリックと、ＡＣＳ回路１１４−１に対
応するステートに繋がる２つの枝によって結ばれる１時
刻過去のステートに対応して共有メモリ１５より出力さ
れる１時刻過去の生き残りパスメトリックを受けて、加
算処理によって計算されるパスメトリック、及び、ＡＣ
Ｓ処理によって計算される現時刻の生き残りパスメトリ
ックを出力する。他のＡＣＳ回路１４−２〜１４−Ｎも
同様に動作する。
【０１４５】共有メモリ１５はＡＣＳ回路１１４−１〜
１１４−Ｎが出力する現時刻の生き残りパスメトリック
を受けて、１時刻過去の生き残りパスメトリックを更新
する。
【０１４６】軟判定値作成回路１１６はＡＣＳ回路１１
４−１〜１１４−Ｎが出力するパスメトリックを受け
て、軟判定値を計算して、軟判定値出力端子１７から軟
判定値を出力する。
【０１４７】ＡＣＳ回路１１４−１の動作について図１
３を用いて説明する。枝メトリック入力端子１２１は、
ＡＣＳ回路１１４−１に対応するステートに繋がる２つ
の枝に対応した枝メトリックを出力する枝メトリック作
成回路１１３−１より枝メトリックを受ける。
【０１４８】生き残りパスメトリック入力端子１２２−
１、１２２−２は、ＡＣＳ回路１１４−１に対応するス
テートに繋がる２つの枝によって結ばれる１時刻過去の
ステートに対応した生き残りパスメトリックを共有メモ
リ１５から入力する。加算回路１２３−１、１２３−２
は、枝メトリック入力端子１２１より入力される枝メト
リックと生き残りパスメトリック入力端子１２２−１、
１２２−２より入力される生き残りパスメトリックの和
をそれぞれ計算する。
【０１４９】パスメトリック出力端子１２６−１、１２
６−２は、加算回路１２３−１、１２３−２から出力さ
れる和をそれぞれ出力する。比較・ 選択回路１２４は、
加算回路１２３−１、１２３−２から出力される和を受
けて、２つの和を比較する。そして、小さい方を現時刻
の生き残りパスメトリックとして、生き残りパスメトリ
ック出力端子１２５から出力する。
【０１５０】軟判定値作成回路１１６の動作について図
１４を用いて説明する。パスメトリック入力端子１３１
−１〜１３１−Ｎは、枝によって決定される送信系列の
最も過去の送信信号が０である枝に対応したパスメトリ
ックを受ける。一方、パスメトリック入力端子１３２−
１〜１３２−Ｎは、枝によって決定される送信系列の最
も過去の送信信号が１である枝に対応したパスメトリッ
クを受ける。
【０１５１】最小値選択回路１３３−１は、パスメトリ
ック入力端子１３１−１〜１３１−Ｎからのパスメトリ
ックを受けて、その中で最小のパスメトリックを選択し
て出力する。最小値選択回路１３３−２は、パスメトリ
ック入力端子１３２−１〜１３２−Ｎからのパスメトリ
ックを受けて、その中で最小のパスメトリックを選択し
て出力する。
【０１５２】減算回路１３４は最小値選択回路１３３−
１の出力から最小値選択回路１３３−２の出力を減算
し、この差を軟判定値として軟判定値出力端子１５から
出力する。
【０１５３】発明の実施の形態３の具体的な動作につい
て図１２を用いて説明する。なお、Ｌ＝２、Ｖ＝４、Ｍ
＝２L ＝４、Ｎ＝２V ＝１６とする。枝メトリック作成
回路１１３−１〜１１３−８は、枝Ｓn-1 ／Ｓn によっ
て決定される送信信号の候補Ｉn-4 、Ｉn-3 、Ｉn-2 、
Ｉn-1 、Ｉn の中の右（未来側）から３シンボルＩ
n-2 、Ｉn-1 、Ｉn の組み合わせに対応して設けられ
る。枝メトリック作成回路１１３は、受信信号ｒn 、推
定伝送路特性ｇ0 、ｇ1 、ｇ2 を受けて、各枝メトリッ
ク作成回路に対応した送信系列の候補Ｉn-2 、Ｉn-1、
Ｉn に基づいて、（５７）式によって枝メトリックを計
算する。 Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］ ＝［ＡＢＳ｛ｒn −（ｇ0 Ｉn ＋ｇ1 Ｉn-1 ＋ｇ2 Ｉn-2 ）｝］2 (57)
【０１５４】ここで、枝Ｓn-1 ／Ｓn ＝Ｉn-4 Ｉn-3 Ｉ
n-2 Ｉn-1 Ｉn という表現をしてきたが、（５７）式の
枝メトリックはＩn-4 、Ｉn-3 に依存することなく一意
的に決定できるので、ＸＸＩn-2 Ｉn-1 Ｉn と表現す
る。Ｘは任意の送信信号を意味している。
【０１５５】なお、推定伝送路特性ｇ0 、ｇ1 、ｇ2 が
変化しない場合、推定伝送路特性ｇ0 、ｇ1 、ｇ2 と送
信信号の候補Ｉn-2 Ｉn-1 Ｉn より計算されるレプリ
カ、すなわち（５７）式の（）内は常に一定なので、こ
の値をメモリに記憶しておき、推定伝送路特性が更新さ
れたときだけレプリカを更新するように構成することも
できる。
【０１５６】次に、ＡＣＳ作成回路１１４−１〜１１４
−１６はそれぞれステートＳn に対応して設けられてい
る。ＡＣＳ作成回路１１４−１〜１１４−１６は、ステ
ートＳn に繋がる枝Ｓ0 n-1 ／Ｓn 及び枝Ｓ1 n-1 ／Ｓ
n の両者に対応した枝メトリックを出力する枝メトリッ
ク作成回路１１３が出力する枝メトリックＥn ［ＸＸＩ
n-2 Ｉn-1 Ｉn ］と、共有メモリ１５が出力する１時刻
過去のステートＳ０ ｎ−１及びＳ１ ｎ−１にそれぞれ対
応した生き残りパスメトリックＦn ［Ｓ0 n-1］及びＦn
［Ｓ1 n-1］を受けて、（５８）、（５９）式に示す加算
処理によって現時刻のパスメトリックを計算する。 Ｆn ［Ｓ0 n-1／Ｓn ］＝Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］＋Ｆn-1 ［Ｓ0 n-1］ (58) Ｆn ［Ｓ1 n-1／Ｓn ］＝Ｅn ［ＸＸＩn-2 Ｉn-1 Ｉn ］＋Ｆn-1 ［Ｓ1 n-1］ (59)
【０１５７】そして、ＡＣＳ作成回路１１４−１〜１１
４−１６は、パスメトリックＦn ［Ｓ0 n-1／Ｓn ］とＦ
n ［Ｓ1 n-1／Ｓn ］をパスメトリック出力端子１２６−
１，１２６−２から出力するとともに、これら２つのパ
スメトリックを比較して小さい方をステートＳn に対応
する生き残りパスメトリックＦn ［Ｓn ］として出力す
る。
【０１５８】例えば、ステート１０１１に対応するＡＣ
Ｓ回路１１４は、枝メトリックＥn［ＸＸ０１１］と、
１時刻過去のステート０１０１とステート１１０１に対
応する生き残りパスメトリックＦn-1 ［０１０１］とＦ
n-1 ［１１０１］を入力し、枝０１０１１と枝１１０１
１に対応するパスメトリックを（６０）、（６１）式に
よって計算する。 Ｆn ［０１０１１］＝Ｅn ［ＸＸ０１１］＋Ｆn-1 ［０１０１］ (60) Ｆn ［１１０１１］＝Ｅn ［ＸＸ０１１］＋Ｆn-1 ［１１０１］ (61)
【０１５９】ＡＣＳ回路１１４はパスメトリックＦn
［０１０１１］とＦn ［１１０１１］を比較し、小さい
方をステート１０１１に対応する生き残りパスメトリッ
クＦn［１０１１］とする。
【０１６０】軟判定値作成回路１１６は、ＡＣＳ回路１
１４−１〜１１４−１６から出力されるパスメトリック
を受けて（６２）式によって軟判定値ｙn-4 を計算す
る。 ｙn-4 ＝ｍｉｎ（Ｆn ［Ｓn-1 ／Ｓn ］）−ｍｉｎ（Ｆn ［Ｓn-1 ／Ｓn ］） (62)
【０１６１】ここで、第１項は、枝Ｓn-1 ／Ｓn によっ
て決定される送信系列Ｉn-4 、Ｉn- 3 、Ｉn-2 、Ｉ
n-1 、Ｉn の中で最も過去の送信信号Ｉn-4 ＝０となる
ステートに対応するパスメトリックの中で最小のパスメ
トリックを計算している。第２項は、Ｉn-4 ＝１となる
ステートに対応するパスメトリックの中で最小のパスメ
トリックを計算している。
【０１６２】発明の実施の形態３は、発明の実施の形態
１同様にトレリスのメモリ長Ｖを推定伝送路のメモリ長
Ｌよりも大きくとることにより従来例よりも精度の高い
軟判定値を得ることができる。また、同じ値を出力する
枝メトリック作成回路を共有することにより、回路規模
の増加を抑えつつ、トレリスのメモリ長Ｖを拡大でき
る。
【０１６３】また、発明の実施の形態３は、発明の実施
の形態２のように推定伝送路特性を更新するようにし
て、伝送路特性の変動が激しい場合でも精度の高い軟判
定値を得ることができる。
【０１６４】さらに、発明の実施の形態３は送信信号の
取り得る数Ｕ＝２としたが、２より大きい場合について
も容易に拡張でき、取り得る値についても０と１ではな
く−１と１の組み合わせの方が実用的である。また、枝
メトリックとして受信信号とレプリカの２乗誤差に−１
をかけた値を枝メトリックとし、ＡＣＳ処理及び軟判定
値の計算において最小値を選択する代わりに最大値を選
択するようにして修正することもできる。
【０１６５】発明の実施の形態４ この発明の実施の形態４について説明する。ただし、本
発明の実施の形態は送信信号が０または１の２値をとる
場合の構成例である。なお、図において上述の発明の実
施の形態と同一の符号を付した構成要素は、同一または
相当のものである。
【０１６６】図１５はこの発明の実施の形態４を示すブ
ロック図である。同図において、１１は受信信号入力端
子、１２は伝送路特性推定回路、１４１は伝送路特性推
定回路１２による伝送路特性の推定値に基づき符号間干
渉（ＩＳＩ）を有する伝送路のメモリ長を推定するメモ
リ長推定回路、１４３−１〜１４３−（２Ｎ）はメモリ
長Ｖ（Ｎ＝２V 、Ｖ≧Ｌ）としたトレリス図において２
Ｎ個の枝それぞれに対応して設けられる枝メトリック作
成回路、１４−１〜１４−Ｎはメモリ長をＶとしたトレ
リス図においてＮ（＝２V ）個のステートそれぞれに対
応して設けられるＡＣＳ回路、１５は共有メモリ、１６
は軟判定値作成回路、１４４はメモリ長推定回路１４１
により制御され、メモリ長推定回路１４１の推定結果に
基づきＦＩＲフィルタのタップ係数のシフト量に対応し
て軟判定値を遅延させる遅延回路、１７は軟判定値出力
端子である。
【０１６７】図１６は、図１５におけるメモリ長推定回
路１４１の詳細なブロック図である。図１６において、
１５１は推定伝送路特性入力端子、１５２−１〜１５２
−（Ｌ＋１）は伝送路特性ｇi を２乗する２乗回路、１
５３は２乗回路１５２−１〜１５２−（Ｌ＋１）の出力
の総和を求める加算回路、１５６は加算回路１５３の出
力に対して定数αを乗算してしきい値Ｑを出力する乗算
回路、１５４−１〜１５４−（Ｌ＋１）は乗算回路１５
６の出力と２乗回路１５２−１〜１５２−（Ｌ＋１）の
出力とをそれぞれ比較する比較回路、１５５はしきい値
Ｑよりも大きい伝送路特性ｇi （正確にはｇi の２乗）
となるすべてのタップ係数ｇi が含まれるようにタップ
数を決定するとともに、タップ係数をシフトすることに
より補正を行う推定伝送路特性補正回路、１５７は推定
された伝送路特性の推定伝送路特性出力端子、１５８は
推定伝送路特性補正回路１５５のシフト量が遅延量とし
て出力するための判定値遅延量出力端子である。
【０１６８】図１７は、図１５における枝メトリック作
成回路１４３−１の詳細なブロック図である。図１７に
おいて、１１は受信信号入力端子、１６１は推定伝送路
特性入力端子、２２−１〜２２−（Ｌ＋１）は乗算回
路、２３はメモリ、１６２−１〜１６２−Ｌは乗算回路
２２−２〜２２−（Ｌ＋１）にそれぞれ設けられ、メモ
リ長推定回路１４１の出力に基づき乗算回路２２−２〜
２２−（Ｌ＋１）の出力をオン／オフする切り替えスイ
ッチ、２４は乗算回路２２−１及び切り替えスイッチ１
６２−１〜１６２−Ｌの出力の総和を求める加算回路、
２５は減算回路、２６は２乗回路、２７は枝メトリック
出力端子である。
【０１６９】次に、発明の実施の形態４の軟判定装置の
動作について図１５を用いて説明する。ただし、受信信
号は、伝送路特性を推定することを目的としたトレーニ
ング信号と、情報を伝送することを目的とした情報信号
とから構成され、トレーニング信号は軟判定装置側で既
知であるとする。これ以降、受信信号の情報信号部分を
受信信号と呼び、受信信号のトレーニング信号部分をト
レーニング信号と呼ぶ。
【０１７０】まず、動作の概要について説明し、その後
に具体的処理内容について式を用いて説明する。
【０１７１】伝送路特性推定回路１２は、トレーニング
信号とトレーニング信号の既知情報に基づいて伝送路特
性を推定する。メモリ長推定回路１４１は伝送路特性推
定回路１２より出力される伝送路特性に基づき伝送路の
推定メモリ長を推定し、伝送路の推定メモリ長と受信に
関する情報を含む推定伝送路特性と判定値の遅延量を出
力する。
【０１７２】（２Ｎ) 個の枝メトリック作成回路１４３
−１〜１４３−（２Ｎ）は、受信信号とメモリ長推定回
路１４１が出力する伝送路の推定メモリ長に関する情報
を含む推定伝送路特性を受けて、各枝に対応した送信系
列に基づいて枝メトリックを出力する。
【０１７３】ＡＣＳ回路１４−１は、ＡＣＳ回路１４−
１に対応するステートに繋がる２つの枝に対応した２系
統の枝メトリック作成回路が出力する枝メトリックと、
その２つの枝によって結ばれる１時刻過去のステートに
対応して共有メモリ１５より出力される１時刻過去の生
き残りパスメトリックをそれぞれ受けて、ＡＣＳ処理を
行い現時刻の生き残りパスメトリックを出力する。他の
ＡＣＳ回路１４−２〜１４−Ｎも同様に動作する。
【０１７４】共有メモリ１５はＡＣＳ回路１４−１〜１
４−Ｎが出力する現時刻の生き残りパスメトリックを入
力し、１時刻過去の生き残りパスメトリックを更新す
る。軟判定値作成回路１６はＡＣＳ回路１４−１〜１４
−Ｎが出力する現時刻の生き残りパスメトリックを入力
し、軟判定処理を行い、軟判定値を出力する。
【０１７５】遅延回路１４４は、メモリ長推定回路１４
１により出力される判定値の遅延量に基づき軟判定値作
成回路により出力される軟判定値を遅延させる。この遅
延された軟判定値は軟判定値出力端子１７から出力され
る。
【０１７６】メモリ長推定回路１４１の動作について図
１６を用いて説明する。２乗回路１５２−１〜１５２−
（Ｌ＋１）は、伝送路特性推定回路１２より出力される
各タップ係数（推定伝送路特性）の２乗を計算する。加
算回路１５３は、２乗回路１５２−１〜１５２−（Ｌ＋
１）より出力される値の総和を計算する。乗算回路１５
６は、加算回路１５３より出力される総和をα倍する。
比較回路１５４−１〜１５４−（Ｌ＋１）は、２乗回路
１５２−１〜１５２−（Ｌ＋１）より出力される値と乗
算回路１５６より出力される乗算結果とを比較する。
【０１７７】推定伝送路補正回路１５５は、推定伝送路
特性入力端子１５１から受けた推定伝送路特性と比較回
路１５４−１〜１５４−（Ｌ＋１）より出力される比較
結果に基づいて、推定伝送路特性の補正を行い、補正し
た結果（タップ係数及びタップ数に関する情報）を推定
伝送路特性出力端子１５６より出力する。
【０１７８】枝メトリック作成回路１４３−１の動作に
ついて図１８を用いて説明する。乗算回路２２−１〜２
２−（Ｌ＋１）は、推定伝送路特性入力端子１６１より
受けた推定伝送路特性（タップ係数）と、メモリ２３に
記憶されている枝メトリック作成回路１４３−１に対応
した枝によって決定される送信系列の候補の一部、すな
わち枝によって決定される（Ｖ＋１）シンボルの送信信
号の中で最も新しい（Ｌ＋１）シンボルの送信信号との
積をそれぞれ計算する。ただし、メモリ長推定回路１４
２より出力される推定伝送路特性（タップ数）によっ
て、切り替えスイッチ１６２−１〜１６２−Ｌが制御さ
れる。
【０１７９】加算回路２４は、切り替えスイッチ１６２
−１〜１６２−Ｌを経由して乗算回路２２−１〜２２−
（Ｌ＋１）から出力される乗算結果を受けて、その総和
を計算する。減算回路２５は、加算回路２４から出力さ
れる総和と受信信号入力端子１１から入力された受信信
号との差を計算する。２乗回路２６は、減算回路２５か
ら出力される差の２乗を計算し、その結果を枝メトリッ
クとして枝メトリック出力端子２７から出力する。
【０１８０】さらに、発明の実施の形態４の具体的な動
作について図１５〜１７を用いて説明する。なお、Ｖ＝
４、Ｌ＝３、Ｎ＝２V ＝１６とする。図１６において、
比較回路１５４−１〜１５４−４は、伝送路特性推定回
路１２が推定したタップ係数（推定伝送路特性）ｇ0 、
ｇ1 、ｇ2 、ｇ3 を受けて、下記の（６３）式のしきい
値Ｑとタップ係数ｇi の絶対値の２乗（ただしｉ＝０，
１，２，３）とをそれぞれ比較する。 Ｑ ＝ α［｛ＡＢＳ（ｇ0 ）｝2 ＋｛ＡＢＳ（ｇ1 ）｝2 ＋｛ＡＢＳ（ｇ2 ）｝2 ＋｛ＡＢＳ（ｇ3 ）｝2 ］ (63)
【０１８１】推定伝送路特性補正回路１５５は、｛ＡＢ
Ｓ（ｇi ）｝2 ＞Ｑとなるタップ係数ｇi が全て含まれ
るようにタップ数を決定し、｛ＡＢＳ（ｇ0 ）｝2 ≦Ｑ
とならないようにタップ係数をシフトさせる。このとき
のシフト量が判定値の遅延量となる。推定伝送路特性補
正回路１５５は、シフトしたタップ係数及び有効なタッ
プ数を推定伝送路特性として枝メトリック作成回路１４
３−１〜１４３−３２に対し出力するとともに、判定値
の遅延量を遅延回路１４４に対し出力する。
【０１８２】推定伝送路特性の補正の例を図１８に示
す。伝送路特性推定回路１２で推定されたタップ係数の
中でｇ1 とｇ3 が｛ＡＢＳ（ｇi ）｝2 ＞Ｑとなるの
で、ｇ1、ｇ2 及びｇ3 が有効なタップ係数である。
｛ＡＢＳ（ｇ0 ）｝2 ≦Ｑとならないように、ｇ1 、ｇ
2 及びｇ3 はそれぞれｇ'0、ｇ'1及びｇ'2にシフトされ
る。このときタップ係数は１シンボルだけシフトされた
ので、判定値の遅延量は１シンボルとなる。
【０１８３】枝メトリック作成回路１４３−１〜１４３
−３２はそれぞれ枝Ｓn-1 ／Ｓn に対応して設けられて
いる。これら枝メトリック作成回路１４３は、受信信号
ｒn、タップ係数ｇ'0、ｇ'1、ｇ'2、ｇ'3、及び有効タ
ップ数（Ｌa ＋１）を受けて、各枝メトリック作成回路
１４３が保有している送信信号の候補Ｉn-3 、Ｉn-2、
Ｉn-1 、Ｉn に基づいて、（６４）式によって枝メトリ
ックを計算する。 Ｅn ［Ｓn-1 ／Ｓn ］＝｛ＡＢＳ（ｒn −Σ ｇ'i・Ｉn-i ）｝2 (64) ただし、総和Σはｉ＝０，・・・，Ｌa についてとる。
【０１８４】ＡＣＳ回路１４−１〜１４−Ｎ、共有メモ
リ１５及び軟判定値作成回路は、上述の他の発明の実施
の形態の場合と同様に動作する。遅延回路１４４はメモ
リ長推定回路１４１におけるタップ係数のシフト量だけ
軟判定値ｙn を遅延させる。なお、枝メトリック作成回
路１４３が保有する送信信号の候補Ｉn-3 、Ｉn-2 、Ｉ
n-1 、Ｉn は、タップ係数のシフト量に応じてＩ
n-D-3 、Ｉn-D-2 、Ｉn-D-1 、Ｉn-D となるが、この系
列は時間に依らず一定なので、上述の説明においては、
時刻（ｎ−Ｄ）のところを時刻ｎとしている。
【０１８５】発明の実施の形態４の軟判定装置は、推定
伝送路特性のメモリ長Ｌを変化させることにより、実際
の伝送路のメモリ長が変化するような場合においても追
従することが可能であり、精度の高い軟判定値を得るこ
とができる。
【０１８６】なお、発明の実施の形態４において、メモ
リ長推定回路１４１は伝送路のメモリ長Ｌを推定した
が、同様にトレリスのメモリ長Ｖについても推定し、こ
の推定値に基づいて不要なＡＣＳ回路を停止させること
によって、装置の平均処理量を削減できる。また、発明
の実施の形態４の軟判定装置は、発明の実施の形態３の
ように伝送路の推定メモリ長に基づいて、同じ値を出力
する枝メトリック作成回路を停止させることによって、
装置の平均処理量が削減できる。
【０１８７】また、推定伝送路特性補正回路１５５にお
いて、｛ＡＢＳ（ｇ'i）｝2 ≦Ｑとなるタップ係数を強
制的にｇi ＝０とするように推定伝送路特性を補正する
こともできる。例えば、図２２の推定伝送路特性補正回
路の出力において、｛ＡＢＳ（ｇ'1）｝2 ≦Ｑとなるの
でｇ' 1 ＝０とする。また、推定伝送路特性補正回路１
５５において、有効でないタップ係数（｛ＡＢＳ
（ｇ'i）｝2 ≦Ｑとなるタップ係数）を０にすることに
より、枝メトリック作成回路１４３−１〜１４３−（２
Ｎ）の切り替えスイッチを省くことができる。
【０１８８】また、発明の実施の形態４の軟判定装置
は、発明の実施の形態２のように推定伝送路特性を逐次
更新するようにして、伝送路特性の変動が激しい場合で
もこれに追従可能とし、精度の高い軟判定値を得ること
ができる。さらに、発明の実施の形態４の軟判定装置は
送信信号の取り得る数Ｕを２としたが、２より大きい場
合についても容易に拡張でき、取り得る値についても０
と１ではなく−１と１の組み合わせの方が実用的であ
る。また、枝メトリックとして受信信号とそのレプリカ
の２乗誤差に−１をかけた値を枝メトリックとし、ＡＣ
Ｓ処理及び軟判定値の計算において最小値を選択する代
わりに最大値を選択するようにして修正することもでき
る。
【０１８９】発明の実施の形態５ この発明の実施の形態５について説明する。ただし、本
発明の実施の形態は送信信号が０または１の２値をとる
場合の構成例である。なお、図において上述の発明の実
施の形態と同一の符号を付した構成要素は、同一または
相当のものである。
【０１９０】図１９はこの発明の軟判定装置の発明の実
施の形態を示すブロック図である。図１９において、１
１は受信信号入力端子、１２は伝送路特性推定回路、１
４３−１〜１４３−（２Ｎ）はメモリ長Ｖ（Ｎ＝２V 、
Ｖ≧Ｌ）としたトレリス図において（２Ｎ）個の枝それ
ぞれに対応して設けられる枝メトリック作成回路、１７
１はメモリ長推定回路、１７２は伝送路特性推定回路１
２からの推定伝送路特性及び受信信号入力端子１１から
の受信信号に基づき誤差を推定し、推定誤差値をメモリ
長推定回路１７１及び軟判定値作成回路１７６に対し出
力する推定誤差検出回路、１７４−１〜１７４−Ｎはメ
モリ長Ｖとしたトレリス図においてＮ（＝２V ）個のス
テートそれぞれに対応して設けられるＡＣＳ回路、１７
５は共有メモリ、１７６は軟判定値作成回路、１４４は
遅延回路、１７は軟判定値出力端子、１７８は硬判定値
作成回路、１７９は硬判定値出力端子である。
【０１９１】図２０は、図１９におけるメモリ長推定回
路１７１の詳細なブロック図である。図２０において、
１５１は推定伝送路特性入力端子、１５２−１〜１５２
−（Ｌ＋１）は推定伝送路特性をそれぞれ２乗する２乗
回路、１５４−１〜１５４−（Ｌ＋１）は２乗回路１５
２−１〜１５２−（Ｌ＋１）の出力と乗算回路１５６の
出力とをそれぞれ比較する比較回路、１５５は比較回路
１５４−１〜１５４−（Ｌ＋１）の出力及び推定伝送路
特性に基づき伝送路を補正するための推定伝送路特性補
正回路、１５６は推定誤差電力入力端子１８１からの推
定誤差電力に対し定数αを乗算する乗算回路、１５７は
推定伝送路特性補正回路１５５に接続された推定伝送路
特性出力端子、１５８は推定伝送路特性補正回路１５５
に接続された判定値遅延量出力端子、１８１は推定誤差
検出回路１７２からの推定誤差電力を受ける推定誤差電
力入力端子である。
【０１９２】図２１は、図１９における軟判定値作成回
路１７６の詳細なブロック図である。図２１において、
４１−１〜４１−（Ｎ／２）及び４２−１〜４２−（Ｎ
／２）は生き残りパスメトリック入力端子、４３−１、
４３−２は最小値選択回路、４４は減算回路、１８１は
推定誤差電力入力端子、１９２は減算回路４４の出力を
端子１８１からの推定誤差電力値で除して軟判定値ｙn
を出力する除算回路、１９７は除算回路１９２に接続さ
れた判定値出力端子である。
【０１９３】次に発明の実施の形態５の軟判定装置の動
作について図１８を用いて説明する。ただし、受信信号
は、伝送路特性を推定することを目的としたトレーニン
グ信号と、情報を伝送することを目的とした情報信号と
から構成され、トレーニング信号は軟判定装置側で既知
であるとする。これ以降、受信信号の情報信号部分を受
信信号と呼び、受信信号のトレーニング信号部分をトレ
ーニング信号と呼ぶ。
【０１９４】伝送路特性推定回路１２は、トレーニング
信号とトレーニング信号の既知情報に基づいて伝送路特
性を推定する。推定誤差検出回路１７２は、受信信号と
伝送路特性推定回路１２より出力される推定伝送路特性
を受けて、推定誤差電力を推定し、その推定値を出力す
る。メモリ長推定回路１７１は、伝送路特性推定回路１
２が出力する伝送路特性と推定誤差検出回路１７２が出
力する推定誤差電力を受けて、伝送路のメモリ長を推定
するとともに、伝送路の推定メモリ長に関する情報を含
む推定伝送路特性と判定値の遅延量を出力する。
【０１９５】（２Ｎ) 個の枝メトリック作成回路１７３
−１〜１７３−（２Ｎ）は、それぞれ、受信信号とメモ
リ長推定回路１７１が出力する推定伝送路特性のメモリ
長に関する情報を含む推定伝送路特性を受けて、各枝に
対応した送信系列に基づいて枝メトリックを出力する。
ＡＣＳ回路１７４−１は、ＡＣＳ回路１７４−１に対応
するステートに繋がる２つの枝に対応した２系統の枝メ
トリック作成回路が出力する枝メトリックと、その２つ
の枝によって結ばれる１時刻過去のステートに対応し共
有メモリ１７５より出力される１時刻過去の生き残りパ
ス及び生き残りパスメトリックを受けて、ＡＣＳ処理を
行い現時刻の生き残りパス及び生き残りパスメトリック
を出力する。他のＡＣＳ回路１７４−２〜１７４−Ｎも
同様に動作する。
【０１９６】共有メモリ１７５は、ＡＣＳ回路１７４−
１〜１７４−Ｎが出力する現時刻の生き残りパス及び生
き残りパスメトリックを受けて、１時刻過去の生き残り
パス及び生き残りパスメトリックを更新する。軟判定値
作成回路１７６は、ＡＣＳ回路１７４−１〜１７４−Ｎ
が出力する現時刻の生き残りパスメトリックと推定誤差
検出回路１７２より出力される推定誤差電力を受けて、
軟判定値計算を行い、軟判定値を出力する。
【０１９７】遅延回路１４４は、メモリ長推定回路１７
１により出力される判定値の遅延量と軟判定値作成回路
１７６により出力される軟判定値を受けて、この軟判定
値を判定値の遅延量だけ遅延させた後、軟判定値出力端
子１７から出力する。硬判定値作成回路１７８は、ＡＣ
Ｓ回路１７４−１〜１７４−Ｎが出力する現時刻の生き
残りパス及び生き残りパスメトリックとメモリ長推定回
路１７１により出力される判定値の遅延量を受けて、こ
の判定値の遅延量を考慮して送信系列を推定しながら硬
判定値を硬判定値出力端子１７９より出力する。
【０１９８】メモリ長推定回路１７１の動作について図
２０を用いて説明する。２乗回路１５２−１〜１５２−
（Ｌ＋１）は、伝送路特性推定回路１２より出力される
各タップ係数（推定伝送路特性）の２乗を計算する。乗
算回路１５６は、推定誤差電力入力端子１８１より入力
された推定誤差電力をα倍する。
【０１９９】比較回路１５４−１〜１５４−（Ｌ＋１）
は、２乗回路１５２−１〜１５２−（Ｌ＋１）より出力
される値と乗算回路１５６より出力される乗算結果とを
比較する。推定伝送路補正回路１５５は、推定伝送路特
性入力端子１５１から入力された推定伝送路特性と比較
回路１５４−１〜１５４−（Ｌ＋１）より出力される比
較結果に基づいて、推定伝送路特性の補正を行い、補正
した結果（タップ係数及びタップ数に関する情報）を推
定伝送路特性出力端子１５７より出力する。
【０２００】軟判定値作成回路１７６の動作について図
２１を用いて説明する。生き残りパスメトリック入力端
子４１−１〜４１−（Ｎ／２）は、ステートを構成する
最も過去の送信信号が０であるステートに対応したＡＣ
Ｓ回路から出力される生き残りパスメトリックが入力さ
れる。一方、生き残りパスメトリック入力端子４２−１
〜４２−（Ｎ／２）は、ステートを構成する最も過去の
送信信号が１であるステートに対応したＡＣＳ回路から
出力される生き残りパスが入力される。
【０２０１】最小値選択回路４３−１は、生き残りパス
メトリック入力端子４１−１〜４１−（Ｎ／２）からの
生き残りパスメトリックを受けて、その中で最小の生き
残りパスメトリックを出力する。最小値選択回路４３−
２は、生き残りパスメトリック入力端子４２−１〜４２
−（Ｎ／２）からの生き残りパスメトリックを受けて、
その中で最小の生き残りパスメトリックを出力する。
【０２０２】減算回路４４は、最小値選択回路４３−１
の出力から最小値選択回路４３−２の出力を減算する。
除算回路１９２は、減算回路４４より出力される値を、
推定誤差電力入力端子１８１からの推定誤差電力で割る
とともに、この計算結果を軟判定値として軟判定値出力
端子１９７から出力する。
【０２０３】さらに、発明の実施の形態５の具体的な動
作について説明する。なお、Ｖ＝４、Ｌ＝３、Ｎ＝２V
＝１６とする。伝送路特性推定回路１２は、トレーニン
グ信号ｒ'nとトレーニング信号の既知情報Ｉ'nに基づい
てタップ係数（伝送路特性）ｇ0 、ｇ1 、ｇ2 、ｇ3 を
推定する。推定誤差検出回路１７２は、（６５）式によ
って推定誤差電力を計算する。 ｅ＝Σ｛ＡＢＳ（ｒ'n−Σ ｇi ・Ｉ'n-i）｝2 ／（Ｎtra −２） (65) ここで、かっこ内の総和Σはｉ＝０，・・・，３につい
てとる。かっこ外の総和Σはｊ＝３，・・・，Ｎtra に
ついてとる。なお、推定誤差電力ｅは実際の受信信号と
受信信号のレプリカとの平均誤差電力を表わす。
【０２０４】乗算回路１５６は推定誤差電力ｅをα倍
し、しきい値Ｑ（＝α・ ｅ）を計算する。比較回路１５
４−１〜１５４−４は、しきい値Ｑとｇi の絶対値の２
乗、すなわち｛ＡＢＳ（ｇi ）｝2 （ｉ＝０，１，２，
３）とをそれぞれ比較する。推定伝送路特性補正回路１
５５は、｛ＡＢＳ（ｇi ）｝2 ＞Ｑとなるタップ係数ｇ
i が全て含まれるようにタップ数を決定するとともに、
｛ＡＢＳ（ｇ0 ）｝2 ≦Ｑとならないようにタップ係数
をシフトさせる。このシフト量が受信信号の遅延量とな
る。推定伝送路特性補正回路１５５は、シフトしたタッ
プ係数、有効なタップ数及び受信信号の遅延量を推定伝
送路特性として枝メトリック作成回路１４３−１〜１４
３−３２に出力する。
【０２０５】硬判定値作成回路１７８は、ＡＣＳ回路１
７４−１〜１７４−１６から出力される生き残りパスと
生き残りパスメトリック、及びメモリ長推定回路１７１
により出力する推定値の遅延量を受けて、生き残りパス
メトリックが最大になる生き残りパスに沿った系列を送
信系列とし、判定値の遅延量だけ遅延した信号を硬判定
値として硬判定値出力端子１７９から出力する。
【０２０６】軟判定値作成回路１７６は、ＡＣＳ回路１
７４−１〜１７４−１６から出力される生き残りパスメ
トリックを入力し、（６６）式によって軟判定値ｙn-3
を計算する。 ｙn-3 ＝｛ｍｉｎ（Ｆn ［Ｓn ］）−ｍｉｎ（Ｆn ［Ｓn ］）｝／ｅ （６
６）
【０２０７】ここで、分子の第１項は、ステートＳｎ
によって決定される送信系列Ｉn-3 、Ｉn-2 、Ｉn-1 、
Ｉn の中で最も過去の送信信号Ｉn-3 ＝０となるステー
トに対応する生き残りパスメトリックの中で最小の生き
残りパスメトリックを計算している。分子の第２項は、
Ｉn-3 ＝１となるステートに対応する生き残りパスメト
リックの中で最小の生き残りパスメトリックを計算して
いる。
【０２０８】発明の実施の形態５の軟判定装置は、推定
誤差電力で軟判定値を正規化しているので、雑音電力が
変化するような場合においても、適切な軟判定値を求め
ることができ、精度の高い軟判定値を得ることができ
る。さらに、発明の実施の形態５の軟判定装置は、推定
伝送路特性のメモリ長Ｌを変化させることにより、実際
の伝送路のメモリ長が変化するような場合においても、
精度の高い軟判定値を得ることができる。
【０２０９】また、発明の実施の形態５の軟判定装置に
おいて、メモリ長推定回路１４１は推定伝送路特性のメ
モリ長Ｌを推定したが、トレリスのメモリ長Ｖについて
も推定し、この推定値に基づいて不要なＡＣＳ回路を停
止することによって、装置の平均処理量を削減できる。
さらに、発明の実施の形態５の軟判定装置は、発明の実
施の形態３のように伝送路の推定メモリ長に基づいて、
同じ値を出力する枝メトリック作成回路を停止すること
によって、装置の平均処理量が削減できる。
【０２１０】また、発明の実施の形態５の軟判定装置
は、発明の実施の形態２のように推定伝送路特性を逐次
更新するようにして、伝送路特性の変動が激しい場合で
も精度の高い軟判定値を得ることができる。さらに、発
明の実施の形態５の軟判定装置は送信信号の取り得る数
Ｕ＝２としたが、２より大きい場合についても容易に拡
張でき、取り得る値についても０と１ではなく−１と１
の組み合わせの方が実用的である。また、枝メトリック
として受信信号とレプリカの２乗誤差に−１をかけた値
を枝メトリックとし、ＡＣＳ処理及び軟判定値の計算に
おいて最小値を選択する代わりに最大値を選択するよう
にして修正することもできる。
【０２１１】軟判定値から計算した硬判定値は、最尤系
列推定によって判定した硬判定値より誤り率が悪くな
る。このため、畳込み符号化した信号と符号化しない信
号を組み合わせて送信するようなシステムにおいて、硬
判定値を軟判定した結果から計算すると符号化しない信
号の誤り率が悪くなる。発明の実施の形態５の軟判定装
置は、軟判定値の計算と同時に最尤系列推定に基づいた
硬判定を行うので、上述のシステムにおいて符号化しな
い信号の誤り率を改善することができる。
【０２１２】
【発明の効果】以上のように、請求項１または請求項２
の発明によれば、軟判定値をパスメトリックではなく、
生き残りパスメトリックに基づいて求めるので、各ステ
ートに対応する加算比較選択処理（ＡＣＳ処理）を同時
に行うことができる。ディジタル信号処理プロセッサ
（ＤＳＰ）を用いた場合、回路規模が小さくなる。
【０２１３】また、請求項３の発明によれば、僅かな回
路の追加により、軟判定値に加えて、軟判定値から計算
した硬判定した場合よりも誤り率特性の良い硬判定値を
得ることができる。
【０２１４】また、請求項４または請求項５の発明によ
れば、ステートに対応する受信符号の長さＶを伝送路の
メモリ長Ｌよりも長くしたので、精度の高い軟判定値を
得ることができる。
【０２１５】また、請求項６の発明によれば、僅かな回
路の追加により、軟判定値に加えて、軟判定値から計算
した硬判定した場合よりも誤り率特性の良い硬判定値を
得ることができる。
【０２１６】また、請求項７の発明によれば、メモリ長
推定手段の推定結果に基づき最適な推定伝送路のメモリ
長Ｌを選択して枝メトリックを算出するので、誤差の発
生を抑制できる。たとえば、枝メトリック作成手段をＦ
ＩＲフィルタで構成する場合、そのタップ数を必要最小
限とすることができる。したがって、タップが多すぎる
ことに起因する推定誤差を抑圧できる。これにより伝送
路のメモリ長が変化するような環境において精度の高い
軟判定値を得ることができる。
【０２１７】また、請求項８の発明によれば、伝送路特
性の変動に追随できるように推定伝送路特性が修正され
るので、伝送路特性が変化するような環境においても精
度の高い軟判定値を得ることができる。
【０２１８】また、請求項９の発明によれば、推定誤差
電力で軟判定値を修正するので、雑音電力が変動するよ
うな環境においても、精度の高い軟判定値を得ることが
できる。
【０２１９】また、請求項１０の発明によれば、推定誤
差電力に基づき伝送路特性の変動に追随できるように推
定伝送路特性が修正されるので、伝送路特性のメモリ長
が変化するような環境においても精度の高い軟判定値を
得ることができる。
【０２２０】また、請求項１１の発明によれば、伝送路
特性の変動に追随するように、受信信号及び生き残りパ
スによって推定伝送路特性を逐次更新するので、伝送路
特性が高速に変化するような環境においても精度の高い
軟判定値を得ることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１のデータ伝送装置の
ブロック図である。
【図２】 この発明の実施の形態１の軟判定装置のブロ
ック図である。
【図３】 この発明の実施の形態１の軟判定装置の枝メ
トリック作成回路のブロック図である。
【図４】 この発明の実施の形態１の軟判定装置のＡＣ
Ｓ回路のブロック図である。
【図５】 この発明の実施の形態１の軟判定装置の軟判
定値作成回路のブロック図である。
【図６】 この発明の実施の形態１の軟判定方法を説明
するためのトレリス図である。ただしＶ＝４である。
【図７】 この発明の実施の形態１の軟判定方法を説明
するためのトレリス図である。ただしＶ＝２である。
【図８】 この発明の実施の形態１の軟判定方法と比較
するための、従来の軟判定方法のトレリス図である。た
だしＶ＝Ｌ＝２である。
【図９】 この発明の実施の形態１の軟判定方法を説明
するためのトレリス図である。ただしＶ＝２である。
【図１０】 この発明の実施の形態１のデータ伝送装置
のビット誤り率ＢＥＲとキャリア対雑音比Ｃ／Ｎとの関
係を示すグラフである。このグラフは計算機シミュレー
ションにより得られたものである。このグラフには比較
のために従来のデータ伝送装置についてもプロットして
ある。
【図１１】 この発明の実施の形態２の軟判定装置のブ
ロック図である。
【図１２】 この発明の実施の形態３の軟判定装置のブ
ロック図である。
【図１３】 この発明の実施の形態３の軟判定装置のＡ
ＣＳ回路のブロック図である。
【図１４】 この発明の実施の形態３の軟判定装置の軟
判定値作成回路のブロック図である。
【図１５】 この発明の実施の形態４の軟判定装置のブ
ロック図である。
【図１６】 この発明の実施の形態４の軟判定装置のメ
モリ長推定回路のブロック図である。
【図１７】 この発明の実施の形態４の軟判定装置の枝
メトリック作成回路のブロック図である。
【図１８】 この発明の実施の形態４の軟判定装置のメ
モリ長推定回路による軟判定値の遅延動作の説明図であ
る。
【図１９】 この発明の実施の形態５の軟判定装置のブ
ロック図である。
【図２０】 この発明の実施の形態５の軟判定装置のメ
モリ長推定回路のブロック図である。
【図２１】 この発明の実施の形態５の軟判定装置の軟
判定値作成回路のブロック図である。
【図２２】 ＦＩＲフィルタのブロック図である。
【図２３】 伝送路のモデル図である。
【図２４】 Ｖ＝２のときのトレリス図である。
【図２５】 従来の最尤系列推定を説明するためのトレ
リス図である。ただしＶ＝２である。
【図２６】 図２５のトレリス図に対応したステート遷
移の説明図。
【図２７】 従来の軟判定装置のブロック図である。
【図２８】 従来の軟判定装置のＡＣＳ回路のブロック
図である。
【図２９】 従来の軟判定装置の原理を説明するための
トレリス図及びステート遷移図である。ただしＶ＝２で
ある。
【符号の説明】
１１ 受信信号入力端子、１２ 伝送路特性推定回路、
１３−１〜１３−（２Ｎ） 枝メトリック作成回路、１
４−１〜１４−Ｎ ＡＣＳ回路、１５ 共有メモリ、１
６ 軟判定値作成回路、１７ 軟判定値出力端子、２１
推定伝送路特性入力端子、２２−１〜２２−（Ｌ＋
１） 乗算回路、２３ メモリ、２４ 加算回路、２５
減算回路、２６ ２乗回路、２７ 枝メトリック出力
端子、３１−１、３１−２ 枝メトリック入力端子、３
２−１、３２−２ １時刻過去の生き残りパスメトリッ
ク入力端子、３３−１、３３−２ 加算回路、３４ 比
較・ 選択回路、３５ 生き残りパスメトリック出力端
子、４１−１〜４１−（Ｎ／２）生き残りパスメトリッ
ク入力端子、４２−１〜４２−（Ｎ／２） 生き残りパ
スメトリック入力端子、４３−１、４３−２ 最小値選
択回路、４４ 減算回路、１０１ 切り替えスイッチ、
１０２ 推定伝送路特性更新回路、１１３−１〜１１３
−（２Ｍ） 枝メトリック作成回路、１１４−１〜１１
４−Ｎ ＡＣＳ回路、１１６ 軟判定値作成回路、１２
１ 枝メトリック入力端子、１２２−１、１２２−２
１時刻過去の生き残りパスメトリック入力端子、１２３
−１、１２３−２ 加算回路、１２４ 比較・ 選択回
路、１２５ 生き残りパスメトリック出力端子、１２６
−１、１２６−２ パスメトリック出力端子、１３１−
１〜１３１−Ｎ パスメトリック入力端子、１３２−１
〜１３２−Ｎ パスメトリック入力端子、１３３−１、
１３３−２ 最小値選択回路、１３４ 減算回路、１４
１ メモリ長性推定回路、１４３−１〜１４３−（２
Ｎ） 枝メトリック作成回路、１４４ 遅延回路、１５
１ 推定伝送路特性入力端子、１５２−１〜１５２−
（Ｌ＋１） ２乗回路、１５３ 加算回路、１５４−１
〜１５４−（Ｌ＋１）比較回路、１５５ 推定伝送路特
性補正回路、１５６ 乗算回路、１５７ 推定伝送路特
性出力端子、１５８判定値遅延量出力端子、１６１ 推
定伝送路特性入力端子、１６２−１〜１６２−Ｌ 切り
替えスイッチ、１７１ メモリ長推定回路、１７２ 推
定誤差検出回路、１７４−１〜１７４−Ｎ ＡＣＳ回
路、１７５ 共有メモリ、１７６ 軟判定値回路、１７
８ 硬判定値作成回路、１７９硬判定値出力端子 、１
８１ 推定誤差入力端子、１９２ 除算回路、２０１受
信信号入力端子、２０２ 増幅回路、２０３ Ａ／Ｄ変
換器、２０４ 軟判定装置、２０５ 乗算回路、２０６
デインターリーブ回路、２０７ ビタビ復号回路、２
０８ 復号データ出力端子。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 伝送路を介して符号化された信号を受信
    し、受信信号の状態をステートに対応させ、上記受信信
    号の受信に伴うひとつのステートから次のステートへの
    遷移をその遷移の指数である枝メトリックに対応させ、
    上記符号を逐次受信したときの上記遷移の経路であるパ
    スについて上記枝メトリックに基づき上記パスの指数で
    あるパスメトリックを算出し、上記パスメトリックに基
    づき上記パスのうちの一部を生き残りパスとして選択す
    ることにより伝送された信号を軟判定し、この結果を用
    いて復合するデータ伝送装置において、 上記生き残りパスに対応する生き残りパスメトリックを
    上記枝メトリックに基づき上記ステートごとに算出する
    とともに、上記生き残りパスに対応する信号の送信系列
    中の最も過去の送信信号に基づき上記生き残りパスメト
    リックを分類し、この分類された生き残りパスメトリッ
    クに基づき軟判定値を算出する軟判定装置と、上記軟判
    定値に基づき復号を行う復号回路とを備えたデータ伝送
    装置。
  2. 【請求項２】 上記軟判定装置に、 伝送路を介して受信した受信信号に基づき上記伝送路の
    メモリ長Ｌ及び伝送路特性を推定する伝送路特性推定手
    段と、 連続したＶ（Ｖ≧Ｌ）個の送信信号の組み合わせと上記
    ステートとを対応させるとともに、上記受信信号及び上
    記伝送路特性推定手段の推定伝送路特性に基づき上記ス
    テートに繋がる枝それぞれの上記枝メトリックを上記ス
    テートごとに算出する枝メトリック作成手段と、 上記枝メトリック作成手段により出力される上記枝メト
    リック及び１時刻過去の生き残りパスメトリックを受
    け、送信系列の候補として上記生き残りパスのパスメト
    リックを上記ステートごとに算出し、上記生き残りパス
    メトリックとして出力する加算比較選択手段と、 上記生き残りパスメトリックを記憶し、上記加算比較選
    択手段が次の処理をするときに上記１時刻過去の生き残
    りパスメトリックとして記憶内容を出力するメモリと、 上記加算比較選択手段が出力する上記ステートごとの上
    記生き残りパスメトリックを受け、上記生き残りパスメ
    トリックから、その送信信号中の最も過去の候補が第１
    の符号であるものを選択するとともに、これら選択され
    た上記生き残りパスメトリックのうちの最小のものを出
    力する第１の最小値選択手段と、 上記加算比較選択手段が出力する上記ステートごとの上
    記生き残りパスメトリックを受け、上記生き残りパスメ
    トリックから、その送信信号中の最も過去の候補が第２
    の符号であるものを選択するとともに、これら選択され
    た上記生き残りパスメトリックのうちの最小のものを出
    力する第２の最小値選択手段と、 上記第１及び第２の最小値選択出力手段によりそれぞれ
    選択された最小生き残りパスメトリックに基づき軟判定
    値を出力する軟判定値作成手段とを備えたことを特徴と
    する請求項１記載のデータ伝送装置。
  3. 【請求項３】 上記加算比較選択手段を、上記生き残り
    パスメトリックとともに、対応する生き残りパスを出力
    するように構成し、 上記加算比較選択手段により出力される上記生き残りパ
    ス及びこれらのパスメトリックを受け、硬判定値を算出
    する硬判定値作成手段を備えたことを特徴とする請求項
    ２記載のデータ伝送装置。
  4. 【請求項４】 伝送路を介して符号化された信号を受信
    し、受信信号の状態をステートに対応させ、上記受信信
    号の受信に伴うひとつのステートから次のステートへの
    遷移をその遷移の指数である枝メトリックに対応させ、
    上記符号を逐次受信したときの上記遷移の経路であるパ
    スについて上記枝メトリックに基づき上記パスの指数で
    あるパスメトリックを算出し、上記パスメトリックに基
    づき上記パスのうちの一部を生き残りパスとして選択す
    ることにより伝送された信号を軟判定し、この結果を用
    いて復合するデータ伝送装置において、 上記ステートに対応する受信信号の長さを伝送路のメモ
    リ長よりも長くして上記ステートの数を増やし、上記パ
    スメトリックを上記ステートごとに算出するとともに、
    上記パスに対応する信号の送信系列中の最も過去の送信
    信号に基づき上記パスメトリックを分類し、この分類さ
    れたパスメトリックに基づき軟判定値を算出する軟判定
    装置と、上記軟判定値に基づき復号を行う復号回路とを
    備えたデータ伝送装置。
  5. 【請求項５】 上記軟判定装置に、 伝送路を介して受信した受信信号に基づき上記伝送路の
    メモリ長Ｌ及び伝送路特性を推定する伝送路特性推定手
    段と、 連続したＶ（Ｖ＞Ｌ）個の送信信号の組み合わせと上記
    ステートとを対応させるとともに、上記受信信号及び上
    記伝送路特性推定手段の推定伝送路特性に基づき上記ス
    テートに繋がる枝それぞれの上記枝メトリックを上記ス
    テートごとに算出する枝メトリック作成手段と、 上記枝メトリック作成手段により出力される上記枝メト
    リック及び１時刻過去の生き残りパスメトリックを受
    け、送信系列の候補として上記生き残りパスのパスメト
    リック及び各ステートに繋がる枝を含むパスのパスメト
    リックを出力する加算比較選択手段と、 上記生き残りパスメトリックを記憶し、上記加算比較選
    択手段が次の処理をするときに上記１時刻過去の生き残
    りパスメトリックとして記憶内容を出力するメモリと、 上記加算比較選択手段が出力する上記ステートごとの上
    記パスメトリックを受け、上記パスメトリックから、そ
    の送信信号中の最も過去の候補が第１の符号であるもの
    を選択するとともに、これら選択された上記パスメトリ
    ックのうちの最小のものを出力する第１の最小値選択手
    段と、 上記加算比較選択手段が出力する上記ステートごとの上
    記パスメトリックを受け、上記パスメトリックから、そ
    の送信信号中の最も過去の候補が第２の符号であるもの
    を選択するとともに、これら選択された上記パスメトリ
    ックのうちの最小のものを出力する第２の最小値選択手
    段と、 上記第１及び第２の最小値選択出力手段によりそれぞれ
    選択された最小生き残りパスメトリックに基づき軟判定
    値を出力する軟判定値作成手段とを備えたことを特徴と
    する請求項４記載のデータ伝送装置。
  6. 【請求項６】 上記加算比較選択手段を、上記生き残り
    パスメトリック及び各ステートに繋がる枝を含むパスの
    パスメトリックとともに、対応する生き残りパスを出力
    するように構成し、 上記加算比較選択手段により出力される上記生き残りパ
    ス及びこれらのパスメトリックを受け、硬判定値を算出
    する硬判定値作成手段を備えたことを特徴とする請求項
    ５記載のデータ伝送装置。
  7. 【請求項７】 上記伝送路特性推定手段により出力され
    る推定伝送路特性に基づき上記伝送路のメモリ長Ｌ及び
    上記ステートを構成する送信信号の個数Ｖを求めるメモ
    リ長推定手段を備え、 上記枝メトリック作成手段を、上記メモリ長推定手段の
    出力に基づき上記枝メトリックを算出するように構成し
    たことを特徴とする請求項２、請求項３、請求項５、請
    求項６いずれかに記載のデータ伝送装置。
  8. 【請求項８】 上記メモリ長推定手段を、上記推定伝送
    路特性に基づき信号電力及び各符号間干渉成分を計算
    し、この信号電力と各符号間干渉成分に基づいて上記推
    定伝送路特性を修正し、この修正後の推定伝送路特性を
    上記メモリ長Ｌ及び上記送信信号の個数Ｖとともに上記
    枝メトリック作成手段に出力するように構成したことを
    特徴とする請求項７記載のデータ伝送装置。
  9. 【請求項９】 上記受信信号及び上記伝送路特性推定手
    段により出力される推定伝送路特性に基づき推定誤差電
    力を算出する誤差電力推定手段を備え、 上記軟判定値作成手段を、上記推定誤差電力に基づき軟
    判定値を補正するように構成したことを特徴とする請求
    項２、請求項３、請求項５、請求項６、請求項７、請求
    項８いずれかに記載のデータ伝送装置。
  10. 【請求項１０】 上記受信信号及び上記伝送路特性推定
    手段により出力される推定伝送路特性に基づき推定誤差
    電力を算出する誤差電力推定手段と、上記誤差電力推定
    手段により出力される推定誤差電力及び上記推定伝送路
    特性に基づき計算される各符号間干渉成分に基づいて上
    記メモリ長Ｌ及び上記送信信号の個数Ｖを求めるメモリ
    長推定手段とを備えたことを特徴とする請求項２、請求
    項３、請求項５、請求項６、請求項７いずれかに記載の
    データ伝送装置。
  11. 【請求項１１】 上記受信信号と上記軟判定値に基づき
    上記推定伝送路特性を逐次更新し、更新した推定伝送路
    特性を上記枝メトリック作成回路に出力する伝送路特性
    更新手段を備えたことを特徴とする請求項２、請求項
    ３、請求項５、請求項６、請求項７、請求項８いずれか
    に記載のデータ伝送装置。
JP27778395A 1995-10-25 1995-10-25 データ伝送装置 Expired - Fee Related JP3674111B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP27778395A JP3674111B2 (ja) 1995-10-25 1995-10-25 データ伝送装置
US08/653,279 US5844946A (en) 1995-10-25 1996-05-24 Soft-decision receiver and decoder for digital communication
EP96109130A EP0771079A3 (en) 1995-10-25 1996-06-07 Data transmission device
CA002180311A CA2180311C (en) 1995-10-25 1996-07-02 Soft-decision receiver and decoder for digital communication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27778395A JP3674111B2 (ja) 1995-10-25 1995-10-25 データ伝送装置

Publications (2)

Publication Number Publication Date
JPH09121172A true JPH09121172A (ja) 1997-05-06
JP3674111B2 JP3674111B2 (ja) 2005-07-20

Family

ID=17588248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27778395A Expired - Fee Related JP3674111B2 (ja) 1995-10-25 1995-10-25 データ伝送装置

Country Status (4)

Country Link
US (1) US5844946A (ja)
EP (1) EP0771079A3 (ja)
JP (1) JP3674111B2 (ja)
CA (1) CA2180311C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450949B1 (ko) * 2001-09-18 2004-10-02 삼성전자주식회사 데이터 통신 시스템에서 채널 복호기 입력 연성 결정 값계산 장치 및 방법
US6876709B1 (en) 1998-12-31 2005-04-05 Samsung Electronics Co., Ltd. Quantization method for iterative decoder in communication system
KR100636512B1 (ko) * 1999-08-31 2006-10-18 엘지전자 주식회사 비터비 복호기의 가지 메트릭 장치
JP4763057B2 (ja) * 2005-11-11 2011-08-31 サムスン エレクトロニクス カンパニー リミテッド 無線通信システムにおけるチャンネルデコーダに入力されるメトリックの正規化方法及び装置

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525555B1 (en) * 1993-11-16 2003-02-25 Formfactor, Inc. Wafer-level burn-in and test
JP3855361B2 (ja) * 1997-05-08 2006-12-06 ソニー株式会社 情報再生装置および再生方法
US6201839B1 (en) * 1997-05-09 2001-03-13 Carnegie Mellon University Method and apparatus for correlation-sensitive adaptive sequence detection
US6438180B1 (en) 1997-05-09 2002-08-20 Carnegie Mellon University Soft and hard sequence detection in ISI memory channels
JP3275780B2 (ja) * 1997-06-16 2002-04-22 日本電気株式会社 最尤系列推定受信装置
JP3180761B2 (ja) 1997-07-23 2001-06-25 三菱電機株式会社 系列推定方法及び系列推定装置
JPH1141115A (ja) * 1997-07-23 1999-02-12 Mitsubishi Electric Corp ディジタルデータ復調装置
US6192503B1 (en) * 1997-08-14 2001-02-20 Ericsson Inc. Communications system and methods employing selective recursive decording
US6222889B1 (en) * 1998-02-04 2001-04-24 Analog Devices, Inc. Trellis decoder with soft decision outputs
JP3099796B2 (ja) * 1998-02-19 2000-10-16 日本電気株式会社 自動等化方法及び自動等化器
EP0945989A1 (en) * 1998-03-12 1999-09-29 Hitachi Micro Systems Europe Limited Viterbi decoding
JP4178752B2 (ja) * 1998-05-28 2008-11-12 ソニー株式会社 畳み込み符号の軟出力復号装置及び軟出力復号方法
JP3700818B2 (ja) * 1999-01-21 2005-09-28 Ｎｅｃエンジニアリング株式会社 誤り訂正回路
US6760438B1 (en) 1999-07-01 2004-07-06 Nortel Networks Limited System and method for Viterbi decoding on encrypted data
US6597743B1 (en) * 1999-12-07 2003-07-22 Ericsson Inc. Reduced search symbol estimation algorithm
US6999521B1 (en) * 1999-12-23 2006-02-14 Lucent Technologies Inc. Method and apparatus for shortening the critical path of reduced complexity sequence estimation techniques
US6690739B1 (en) 2000-01-14 2004-02-10 Shou Yee Mui Method for intersymbol interference compensation
JP3776283B2 (ja) * 2000-03-17 2006-05-17 三菱電機株式会社 復調器、受信機、および通信システム
EP1501223A1 (en) * 2000-05-11 2005-01-26 Matsushita Electric Industrial Co., Ltd. Interference canceller apparatus and interference elimination method
US7020185B1 (en) 2000-11-28 2006-03-28 Lucent Technologies Inc. Method and apparatus for determining channel conditions in a communication system
US6973615B1 (en) * 2000-12-15 2005-12-06 Conexant Systems, Inc. System of and method for decoding trellis codes
US6865711B2 (en) * 2000-12-15 2005-03-08 Conexant Systems, Inc. System of and method for decoding trellis codes
TW543301B (en) * 2000-12-22 2003-07-21 Mediatek Inc Decoding circuit and method of Vieterbi decoder
US6980602B1 (en) * 2001-01-31 2005-12-27 Comsys Communication & Signal Processing Ltd. Normalization of equalizer soft output for channels with varying noise power
US6823027B2 (en) * 2001-03-05 2004-11-23 Telefonaktiebolaget Lm Ericsson (Publ) Method for enhancing soft-value information
US20050264906A1 (en) * 2004-05-25 2005-12-01 Haratsch Erich F Method and apparatus for reduced-state Viterbi detection in a read channel of a magnetic recording system
US7656959B2 (en) 2001-04-13 2010-02-02 Agere Systems Inc. Pipelined decision-feedback unit in a reduced-state viterbi detector with local feedback
US6973296B2 (en) 2001-12-04 2005-12-06 Intersil Americas Inc. Soft decision gain compensation for receive filter attenuation
US7433429B2 (en) 2002-07-19 2008-10-07 Intel Corporation De-interleaver method and system
KR100487183B1 (ko) * 2002-07-19 2005-05-03 삼성전자주식회사 터보 부호의 복호 장치 및 방법
US7136413B2 (en) * 2002-08-23 2006-11-14 Mediatek, Inc. Method and apparatus for generation of reliability information with diversity
US7103831B1 (en) * 2003-01-22 2006-09-05 Conexant Systems, Inc. Burst reliability and error locator for trellis codes
US7330520B2 (en) * 2004-03-26 2008-02-12 Broadcom Corporation Reduced size and power demapper for viterbi decoding
US7380199B2 (en) * 2004-05-25 2008-05-27 Agere Systems Inc. Method and apparatus for precomputation and pipelined selection of branch metrics in a reduced-state Viterbi detector
US7487432B2 (en) * 2004-05-25 2009-02-03 Agere Systems Inc. Method and apparatus for multiple step Viterbi detection with local feedback
US7653154B2 (en) * 2004-05-25 2010-01-26 Agere Systems Inc. Method and apparatus for precomputation and pipelined selection of intersymbol interference estimates in a reduced-state Viterbi detector
ATE406023T1 (de) * 2005-12-20 2008-09-15 Research In Motion Ltd Korrekturschaltung zur funktionsverbesserung in einem kanaldekoder
US7590197B2 (en) 2005-12-20 2009-09-15 Research In Motion Limited Correction circuit for improving performance in a channel decoder
JP4666646B2 (ja) * 2006-08-24 2011-04-06 ルネサスエレクトロニクス株式会社 軟判定ビタビ復号装置および方法、復号装置および方法
US20080123210A1 (en) * 2006-11-06 2008-05-29 Wei Zeng Handling synchronization errors potentially experienced by a storage device
KR101239716B1 (ko) * 2007-11-06 2013-03-06 인터디지탈 패튼 홀딩스, 인크 물리계층 비밀 키를 생성하기 위한 방법 및 장치
US8625686B2 (en) * 2008-07-18 2014-01-07 Advanced Micro Devices, Inc. Window position optimization for pilot-aided OFDM system
JP5299130B2 (ja) * 2009-07-03 2013-09-25 富士通セミコンダクター株式会社 受信データ処理回路及び受信データ処理切り替え方法
US8514689B2 (en) * 2010-02-26 2013-08-20 Qualcomm Incorporated Interference rejection by soft-windowing CIR estimates based on per-tap quality estimates
US8855244B2 (en) * 2010-12-23 2014-10-07 Microchip Technology Incorporated Digitally demodulating a minimum-shift keying (MSK) signal
US10320516B1 (en) * 2016-06-30 2019-06-11 Xilinx, Inc. Alignment marker generation and detection for communication
JP6192879B1 (ja) * 2016-12-09 2017-09-06 三菱電機株式会社 最尤系列推定回路、受信装置および最尤系列推定方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4240156A (en) * 1979-03-29 1980-12-16 Doland George D Concatenated error correcting system
NZ198844A (en) * 1980-11-14 1984-05-31 Plessey Overseas Digital information transmission: two dimensional code
DE3910739C3 (de) * 1989-04-03 1996-11-21 Deutsche Forsch Luft Raumfahrt Verfahren zum Verallgemeinern des Viterbi-Algorithmus und Einrichtungen zur Durchführung des Verfahrens
DE3911999A1 (de) * 1989-04-12 1990-10-18 Philips Patentverwaltung Uebertragungssystem
SE464902B (sv) * 1989-10-24 1991-06-24 Ericsson Telefon Ab L M Foerfarande att adaptera en viterbialgoritm till en kanal med skiftande oeverfoeringsegenskaper samt en anordning foer genomfoerande av foerfarandet
JP2795935B2 (ja) * 1989-11-24 1998-09-10 三菱電機株式会社 最尤系列推定装置
US5185747A (en) * 1989-11-29 1993-02-09 Technophone Ltd. Data symbol estimation
US5140617A (en) * 1990-02-07 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Frame phase estimation method and circuit
CA2037824C (en) * 1990-03-20 1999-11-09 Hiroshi Kubo Diversity circuit and frame phase (or sampling timing) estimation circuit using the diversity circuit
US5303263A (en) * 1991-06-25 1994-04-12 Oki Electric Industry Co., Ltd. Transmission channel characteristic equalizer
US5502735A (en) * 1991-07-16 1996-03-26 Nokia Mobile Phones (U.K.) Limited Maximum likelihood sequence detector
US5249205A (en) * 1991-09-03 1993-09-28 General Electric Company Order recursive lattice decision feedback equalization for digital cellular radio
FR2710214B1 (fr) * 1993-09-15 1995-10-20 Alcatel Mobile Comm France Détecteur à seuil pour système de transmission radionumérique, dispositifs comprenant un tel détecteur à seuil et utilisation correspondante.
US5414738A (en) * 1993-11-09 1995-05-09 Motorola, Inc. Maximum likelihood paths comparison decoder
JP2864988B2 (ja) * 1994-06-21 1999-03-08 日本電気株式会社 軟判定信号出力形受信機
JP2669350B2 (ja) * 1994-07-07 1997-10-27 日本電気株式会社 状態数可変最尤系列推定器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876709B1 (en) 1998-12-31 2005-04-05 Samsung Electronics Co., Ltd. Quantization method for iterative decoder in communication system
KR100636512B1 (ko) * 1999-08-31 2006-10-18 엘지전자 주식회사 비터비 복호기의 가지 메트릭 장치
KR100450949B1 (ko) * 2001-09-18 2004-10-02 삼성전자주식회사 데이터 통신 시스템에서 채널 복호기 입력 연성 결정 값계산 장치 및 방법
JP4763057B2 (ja) * 2005-11-11 2011-08-31 サムスン エレクトロニクス カンパニー リミテッド 無線通信システムにおけるチャンネルデコーダに入力されるメトリックの正規化方法及び装置

Also Published As

Publication number Publication date
US5844946A (en) 1998-12-01
EP0771079A3 (en) 1997-06-11
JP3674111B2 (ja) 2005-07-20
CA2180311C (en) 2001-05-01
EP0771079A2 (en) 1997-05-02
CA2180311A1 (en) 1997-04-26

Similar Documents

Publication Publication Date Title
JP3674111B2 (ja) データ伝送装置
US5471500A (en) Soft symbol decoding
US8699557B2 (en) Pipelined decision-feedback unit in a reduced-state Viterbi detector with local feedback
US20050268211A1 (en) Method and apparatus for precomputation and pipelined selection of branch metrics in a reduced-state Viterbi detector
US20050264906A1 (en) Method and apparatus for reduced-state Viterbi detection in a read channel of a magnetic recording system
EP2339757B1 (en) Power-reduced preliminary decoded bits in viterbi decoder
JP5352803B2 (ja) 遅延判定帰還型系列推定器と方法
US8009773B1 (en) Low complexity implementation of a Viterbi decoder with near optimal performance
KR101212856B1 (ko) 통신 시스템에서 데이터를 복호하는 방법 및 장치
US7046747B2 (en) Viterbi decoder and decoding method using rescaled branch metrics in add-compare-select operations
CN107707333B (zh) 一种基于码字估计值的极化码早期迭代停止方法及装置
JP2917177B2 (ja) 誤り検出方法、装置ならびに識別方法
CN110710113B (zh) 序列检测器中的路径度量单元及路径度量的方法
US8045651B2 (en) Method and system for redundancy-based decoding in 8-PSK GSM systems
US7020223B2 (en) Viterbi decoder and method using sequential two-way add-compare-select operations
WO1999063673A9 (fr) Decodeur sequentiel et recepteur mettant en oeuvre un decodeur sequentiel
US7852960B2 (en) Method of computing path metrics in a high-speed Viterbi detector and related apparatus thereof
JP3987153B2 (ja) マンハッタンあるいはハミングメトリックスキームに基づくビタビデコーダのための信号のデコード
Sukhavasi et al. Performance evaluation of turbo codes using hard decision viterbi algorithm in VHDL
JP3692644B2 (ja) 軟判定装置
Bourichi A low power parallel sequential decoder for convolutional codes
WO2001069796A1 (en) Viterbi decoder
JP2894406B2 (ja) 最尤系列推定装置
JPH0799455A (ja) ビタビ復号器の復号後誤り率推定装置
Martínez et al. KING ABDULLAH UNIVERSITY OF SCIENCE & TECHNOLOGY

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040416

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees