JP2669350B2 - 状態数可変最尤系列推定器 - Google Patents
状態数可変最尤系列推定器Info
- Publication number
- JP2669350B2 JP2669350B2 JP6155921A JP15592194A JP2669350B2 JP 2669350 B2 JP2669350 B2 JP 2669350B2 JP 6155921 A JP6155921 A JP 6155921A JP 15592194 A JP15592194 A JP 15592194A JP 2669350 B2 JP2669350 B2 JP 2669350B2
- Authority
- JP
- Japan
- Prior art keywords
- maximum likelihood
- states
- likelihood sequence
- sequence estimation
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0202—Channel estimation
- H04L25/0212—Channel estimation of impulse response
- H04L25/0218—Channel estimation of impulse response with detection of nulls
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03248—Arrangements for operating in conjunction with other apparatus
- H04L25/03292—Arrangements for operating in conjunction with other apparatus with channel estimation circuitry
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03203—Trellis search techniques
Description
【０００１】
【産業上の利用分野】本発明は、移動通信などにおいて
用いる最尤系列推定器（ＭＬＳＥ）に関する。
用いる最尤系列推定器（ＭＬＳＥ）に関する。
【０００２】
【従来の技術】無線通信においては、遅延した多重波
（マルチパス波）による符号間干渉が特性劣化をもたら
す。特に、ＴＤＭＡ方式を用いるディジタル自動車電話
方式においては、符号間干渉の抑圧が大きな課題とさ
れ、判定帰還形等化器、最尤系列推定器（ＭＬＳＥ）な
どの等化技術の採用が不可欠となっている。中でも、Ｍ
ＬＳＥは、ビタビ等化器とも呼ばれ、その等化能力は高
く、欧州ＧＳＭ、北米ＩＳ−５４用端末に多く用いられ
ている。しかし、一般にその処理量は多く、その削減が
大きな課題とされている。なお、ＭＬＳＥに関しては、
例えば、 文献１：Ｇ．Ｄ．Ｆｏｒｎｅｙ，“Ｍａｘｉｍｕｍ Ｌ
ｉｋｅｌｉｈｏｏｄＳｅｑｕｅｎｃｅ Ｅｓｔｉｍａｔ
ｉｏｎ ｏｆ Ｄｉｇｉｔａｌ Ｓｅｑｕｅｎｃｅｓ
ｉｎ ｔｈｅ Ｐｒｅｓｅｎｃｅ ｏｆ Ｉｎｔｅｒｓ
ｙｍｂｏｌＩｎｔｅｒｅｆｅｒｅｎｃｅ，” ＩＥＥＥ
Ｔｒａｎｓ． ｏｎ Ｉｎｆｏｒｍ． Ｔｈｅｏｒ
ｙ， ｖｏｌ．ＩＴ−１８，ｎｏ．３，ｐｐ．３６３−
３７８，Ｍａｙ １９７２、 文献２：Ｇ．Ｕｎｇｅｒｂｏｅｃｋ，“Ａｄａｐｔｉｖ
ｅ ＭａｘｉｍｕｍＬｉｋｅｌｉｈｏｏｄ Ｒｅｃｅｉ
ｖｅｒ ｆｏｒ Ｃａｒｒｉｅｒ−Ｍｏｄｕｌａｔｅｄ
Ｄａｔａ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｓｙｓｔｅｍ
ｓ，”ＩＥＥＥ Ｔｒａｎｓ． ｏｎ Ｃｏｍｍｕ
ｎ．，ｖｏｌ．ＣＯＭ−２２，ｎｏ．５，ｐｐ．６２４
−６３６，Ｍａｙ １９７４、に詳しく述べられてい
る。
（マルチパス波）による符号間干渉が特性劣化をもたら
す。特に、ＴＤＭＡ方式を用いるディジタル自動車電話
方式においては、符号間干渉の抑圧が大きな課題とさ
れ、判定帰還形等化器、最尤系列推定器（ＭＬＳＥ）な
どの等化技術の採用が不可欠となっている。中でも、Ｍ
ＬＳＥは、ビタビ等化器とも呼ばれ、その等化能力は高
く、欧州ＧＳＭ、北米ＩＳ−５４用端末に多く用いられ
ている。しかし、一般にその処理量は多く、その削減が
大きな課題とされている。なお、ＭＬＳＥに関しては、
例えば、 文献１：Ｇ．Ｄ．Ｆｏｒｎｅｙ，“Ｍａｘｉｍｕｍ Ｌ
ｉｋｅｌｉｈｏｏｄＳｅｑｕｅｎｃｅ Ｅｓｔｉｍａｔ
ｉｏｎ ｏｆ Ｄｉｇｉｔａｌ Ｓｅｑｕｅｎｃｅｓ
ｉｎ ｔｈｅ Ｐｒｅｓｅｎｃｅ ｏｆ Ｉｎｔｅｒｓ
ｙｍｂｏｌＩｎｔｅｒｅｆｅｒｅｎｃｅ，” ＩＥＥＥ
Ｔｒａｎｓ． ｏｎ Ｉｎｆｏｒｍ． Ｔｈｅｏｒ
ｙ， ｖｏｌ．ＩＴ−１８，ｎｏ．３，ｐｐ．３６３−
３７８，Ｍａｙ １９７２、 文献２：Ｇ．Ｕｎｇｅｒｂｏｅｃｋ，“Ａｄａｐｔｉｖ
ｅ ＭａｘｉｍｕｍＬｉｋｅｌｉｈｏｏｄ Ｒｅｃｅｉ
ｖｅｒ ｆｏｒ Ｃａｒｒｉｅｒ−Ｍｏｄｕｌａｔｅｄ
Ｄａｔａ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｓｙｓｔｅｍ
ｓ，”ＩＥＥＥ Ｔｒａｎｓ． ｏｎ Ｃｏｍｍｕ
ｎ．，ｖｏｌ．ＣＯＭ−２２，ｎｏ．５，ｐｐ．６２４
−６３６，Ｍａｙ １９７４、に詳しく述べられてい
る。
【０００３】ＭＬＳＥの処理量は、内部で用いるビタビ
アルゴリズムの状態遷移トレリスの状態数によって決定
される。従来、最悪通信環境での多重波の最大遅延量に
応じてＭＬＳＥの状態数を決定したため、常に多くの処
理量を必要とし、ＭＬＳＥによる信号処理の負荷は大き
かった。そこで、ＭＬＳＥの状態数を予め最悪時の状態
数より削減し、削減により失った情報は生残りパスの情
報から補う判定帰還形のＭＬＳＥが提案されている（例
えば、文献３：Ａ．Ｄｕｅｌ−Ｈａｌｌｅｎａｎｄ
Ｃ．Ｈｅｅｇａｒｄ，“Ｄｅｌａｙｅｄ Ｄｅｃｉｓｉ
ｏｎ−Ｆｅｅｄｂａｃｋ Ｓｅｑｕｅｎｃｅ Ｅｓｔｉ
ｍａｔｉｏｎ，”ＩＥＥＥ Ｔｒａｎｓ． ｏｎ Ｃｏ
ｍｍｕｎ．， ｖｏｌ．ＣＯＭ−３７，Ｎｏ．５，ｐ
ｐ．４２８−４３６，Ｍａｙ １９８９を参照）。本方
式は、状態数削減により処理量は減るものの、伝送路状
態によらず予め状態数を決めてしまうので、フェージン
グ等により遅延時間の大きい遅延波の電力が希望波より
も相対的に大きくなるような最悪環境（非最小位相の場
合）では、状態数削減に伴う特性劣化が避けられない。
アルゴリズムの状態遷移トレリスの状態数によって決定
される。従来、最悪通信環境での多重波の最大遅延量に
応じてＭＬＳＥの状態数を決定したため、常に多くの処
理量を必要とし、ＭＬＳＥによる信号処理の負荷は大き
かった。そこで、ＭＬＳＥの状態数を予め最悪時の状態
数より削減し、削減により失った情報は生残りパスの情
報から補う判定帰還形のＭＬＳＥが提案されている（例
えば、文献３：Ａ．Ｄｕｅｌ−Ｈａｌｌｅｎａｎｄ
Ｃ．Ｈｅｅｇａｒｄ，“Ｄｅｌａｙｅｄ Ｄｅｃｉｓｉ
ｏｎ−Ｆｅｅｄｂａｃｋ Ｓｅｑｕｅｎｃｅ Ｅｓｔｉ
ｍａｔｉｏｎ，”ＩＥＥＥ Ｔｒａｎｓ． ｏｎ Ｃｏ
ｍｍｕｎ．， ｖｏｌ．ＣＯＭ−３７，Ｎｏ．５，ｐ
ｐ．４２８−４３６，Ｍａｙ １９８９を参照）。本方
式は、状態数削減により処理量は減るものの、伝送路状
態によらず予め状態数を決めてしまうので、フェージン
グ等により遅延時間の大きい遅延波の電力が希望波より
も相対的に大きくなるような最悪環境（非最小位相の場
合）では、状態数削減に伴う特性劣化が避けられない。
【０００４】
【発明が解決しようとする課題】受信機、特に移動携帯
端末での低消費電力化を図る上で、特性劣化なしにＭＬ
ＳＥの処理負荷を軽減する方法を開発することが大きな
課題であった。本発明は、簡単な方法により、特性劣化
を最小限に抑えながら、等化処理の平均的負荷を削減す
る最尤系列推定器を提供することにある。
端末での低消費電力化を図る上で、特性劣化なしにＭＬ
ＳＥの処理負荷を軽減する方法を開発することが大きな
課題であった。本発明は、簡単な方法により、特性劣化
を最小限に抑えながら、等化処理の平均的負荷を削減す
る最尤系列推定器を提供することにある。
【０００５】
【課題を解決するための手段】前記課題を解決するため
の手段として、第１の本発明は、バースト伝送方式に用
いる最尤系列推定器において、各バーストごとに伝送路
応答を推定する手段と、該各伝送路応答のうち有効な電
力を有する成分の数を推定する手段と、指定された状態
数のトレリス線図及び推定された前記伝送路応答に基づ
いて最尤系列推定を行う手段とを有し、各バーストごと
に前記状態数を前記有効な電力を有する成分の数に基づ
いて決定することを特徴とする。
の手段として、第１の本発明は、バースト伝送方式に用
いる最尤系列推定器において、各バーストごとに伝送路
応答を推定する手段と、該各伝送路応答のうち有効な電
力を有する成分の数を推定する手段と、指定された状態
数のトレリス線図及び推定された前記伝送路応答に基づ
いて最尤系列推定を行う手段とを有し、各バーストごと
に前記状態数を前記有効な電力を有する成分の数に基づ
いて決定することを特徴とする。
【０００６】第２の本発明は、伝送路応答を適応推定す
る手段と、該伝送路応答のうち有効な電力を有する成分
の数を推定する手段と、指定された状態数のトレリス線
図及び推定された前記伝送路応答に基づいて最尤系列推
定を行う手段とを有し、前記状態数を前記有効な電力を
有する成分の数に基づいて随時決定することを特徴とす
る。
る手段と、該伝送路応答のうち有効な電力を有する成分
の数を推定する手段と、指定された状態数のトレリス線
図及び推定された前記伝送路応答に基づいて最尤系列推
定を行う手段とを有し、前記状態数を前記有効な電力を
有する成分の数に基づいて随時決定することを特徴とす
る。
【０００７】また、第１、第２の本発明において、前記
最尤系列推定を行う手段は、異なる状態数の状態遷移ト
レリスに基づき動作する最尤系列推定器をあらかじめ複
数個用意し、前記有効な電力を有する成分の数に基づい
て決定された状態数に応じて前記最尤系列推定器を選択
して動作させることを特徴とする。
最尤系列推定を行う手段は、異なる状態数の状態遷移ト
レリスに基づき動作する最尤系列推定器をあらかじめ複
数個用意し、前記有効な電力を有する成分の数に基づい
て決定された状態数に応じて前記最尤系列推定器を選択
して動作させることを特徴とする。
【０００８】また、第１、第２の本発明において、前記
最尤系列推定を行う手段は、異なる状態数の状態遷移ト
レリスに基づき動作する複数個の最尤系列推定アルゴリ
ズムと、前記最尤系列推定アルゴリズムを読み込んだう
えで実行する信号処理プロセッサとをあらかじめ用意
し、前記有効な電力を有する成分の数に基づいて決定さ
れた状態数に応じて前記最尤系列推定アルゴリズムを選
択して動作させることを特徴とする。
最尤系列推定を行う手段は、異なる状態数の状態遷移ト
レリスに基づき動作する複数個の最尤系列推定アルゴリ
ズムと、前記最尤系列推定アルゴリズムを読み込んだう
えで実行する信号処理プロセッサとをあらかじめ用意
し、前記有効な電力を有する成分の数に基づいて決定さ
れた状態数に応じて前記最尤系列推定アルゴリズムを選
択して動作させることを特徴とする。
【０００９】また、第１、第２の本発明において、前記
最尤系列推定は、ビタビアルゴリズムに基づいて行うこ
とを特徴とする。
最尤系列推定は、ビタビアルゴリズムに基づいて行うこ
とを特徴とする。
【００１０】また、第１、第２の本発明において、前記
最尤系列推定が、判定帰還形最尤系列推定であることを
特徴とする。
最尤系列推定が、判定帰還形最尤系列推定であることを
特徴とする。
【００１１】また、前記判定帰還形最尤系列推定は、ビ
タビアルゴリズムに基づいて行うことを特徴とする。
タビアルゴリズムに基づいて行うことを特徴とする。
【００１２】
【作用】ＭＬＳＥの処理量は内部のビタビアルゴリズム
で用いる状態遷移トレリスの状態数によって決定され
る。従来、最悪通信環境での多重波の最大遅延量に応じ
てＭＬＳＥの状態数を決定し、その値を固定としていた
ため、常に処理量は大きな値となっていた。しかし、最
悪通信環境の発生頻度は多くなく、通常の環境では多重
波の最大遅延量は小さく、その場合、ＭＬＳＥの状態数
を小さく設定でき、処理量を削減できる。
で用いる状態遷移トレリスの状態数によって決定され
る。従来、最悪通信環境での多重波の最大遅延量に応じ
てＭＬＳＥの状態数を決定し、その値を固定としていた
ため、常に処理量は大きな値となっていた。しかし、最
悪通信環境の発生頻度は多くなく、通常の環境では多重
波の最大遅延量は小さく、その場合、ＭＬＳＥの状態数
を小さく設定でき、処理量を削減できる。
【００１３】第１の本発明は、ＴＤＭＡなどのバースト
伝送時に対応し、バーストごとに有効な電力を有する伝
送路応答の数を推定し、該バースト内では該伝送路応答
の数に応じてＭＬＳＥの状態数を決定するようにする。
伝送時に対応し、バーストごとに有効な電力を有する伝
送路応答の数を推定し、該バースト内では該伝送路応答
の数に応じてＭＬＳＥの状態数を決定するようにする。
【００１４】第２の本発明では、有効な電力を有する伝
送路応答の数を常時検出し、検出した伝送路応答の数に
応じてＭＬＳＥ状態数を適応的に決定し、常に指定され
た状態数でＭＬＳＥが動作するように制御する。バース
ト伝送に限らず、連続伝送時にも対応することが出来
る。
送路応答の数を常時検出し、検出した伝送路応答の数に
応じてＭＬＳＥ状態数を適応的に決定し、常に指定され
た状態数でＭＬＳＥが動作するように制御する。バース
ト伝送に限らず、連続伝送時にも対応することが出来
る。
【００１５】また、第１、第２の本発明に対して、最尤
系列推定手段に、状態数を削減しながらその状態数を可
変とする判定帰還形最尤系列推定器を採用する構成も可
能である。すなわち、有効な電力をもつ伝送路応答の数
を随時検出し、その値に基づいて最尤系列推定器の状態
数を決定し、別途定める有効電力応答の最大数より少な
い部分に対する送信信号候補の値は、生残りパス情報か
ら補うようにする。これにより、伝送路環境に応じて必
要で、かつ通常の最尤系列推定器を本発明に採用する場
合よりも少ない状態数が用意され、少ない平均的処理負
荷で特性劣化も小さい最尤系列推定器が実現される。
系列推定手段に、状態数を削減しながらその状態数を可
変とする判定帰還形最尤系列推定器を採用する構成も可
能である。すなわち、有効な電力をもつ伝送路応答の数
を随時検出し、その値に基づいて最尤系列推定器の状態
数を決定し、別途定める有効電力応答の最大数より少な
い部分に対する送信信号候補の値は、生残りパス情報か
ら補うようにする。これにより、伝送路環境に応じて必
要で、かつ通常の最尤系列推定器を本発明に採用する場
合よりも少ない状態数が用意され、少ない平均的処理負
荷で特性劣化も小さい最尤系列推定器が実現される。
【００１６】
【実施例】次に、図面を参照して本発明を説明する。
【００１７】図１は、第１の本発明の一実施例を示した
ものである。図１では、受信信号は１バースト長に渡り
メモリ１００に蓄積される。バースト信号は、例えば図
１１のように複数のスロットからなり、各スロットがデ
ータ信号の他に送信側、受信側ともに既知の信号を含む
ような構成となっている。バースト内のトレーニング信
号位置に関する受信信号がメモリ１００より伝送路応答
推定器１０１に入力される。
ものである。図１では、受信信号は１バースト長に渡り
メモリ１００に蓄積される。バースト信号は、例えば図
１１のように複数のスロットからなり、各スロットがデ
ータ信号の他に送信側、受信側ともに既知の信号を含む
ような構成となっている。バースト内のトレーニング信
号位置に関する受信信号がメモリ１００より伝送路応答
推定器１０１に入力される。
【００１８】伝送路応答推定器１０１はトレーニング信
号を参照しながら、受信信号より伝送路応答を計算す
る。このとき求める伝送路応答の数は、最悪通信環境で
の多重波の最大遅延量に応じた数Ｋとし、Ｋはあらかじ
め定めておく。推定された伝送路応答の例を図１２
（ａ）に示す。
号を参照しながら、受信信号より伝送路応答を計算す
る。このとき求める伝送路応答の数は、最悪通信環境で
の多重波の最大遅延量に応じた数Ｋとし、Ｋはあらかじ
め定めておく。推定された伝送路応答の例を図１２
（ａ）に示す。
【００１９】制御回路１０２はＫ個の伝送路応答のう
ち、あらかじめ定めた閾値を上回る電力をもつ最も遅い
応答を調べる。これをＬ（Ｌ≦Ｋ）番目の応答とする
と、その応答までのＬ個の伝送路応答を有効な伝送路応
答とし、トレリス状態数をＭ(L-1 ) （Ｍは変調信号の多
値数）と定める。図１３に、２値信号で８通りの状態を
持つトレリス状態遷移図の例を示す。この例は、有効な
伝送路応答の数Ｌが４個の場合に対応し、希望信号の応
答を除く３個の応答の組に対してとり得る送信信号系列
の候補の数により、状態数８（＝２3 ）が決まってい
る。
ち、あらかじめ定めた閾値を上回る電力をもつ最も遅い
応答を調べる。これをＬ（Ｌ≦Ｋ）番目の応答とする
と、その応答までのＬ個の伝送路応答を有効な伝送路応
答とし、トレリス状態数をＭ(L-1 ) （Ｍは変調信号の多
値数）と定める。図１３に、２値信号で８通りの状態を
持つトレリス状態遷移図の例を示す。この例は、有効な
伝送路応答の数Ｌが４個の場合に対応し、希望信号の応
答を除く３個の応答の組に対してとり得る送信信号系列
の候補の数により、状態数８（＝２3 ）が決まってい
る。
【００２０】状態数可変ビタビ等化器１０３は、Ｌ個の
有効な伝送路応答を用いてメトリック計算を行い、状態
数Ｍ(L-1) のトレリスに基づいて最尤系列推定を行う。
有効な伝送路応答を用いてメトリック計算を行い、状態
数Ｍ(L-1) のトレリスに基づいて最尤系列推定を行う。
【００２１】図２に、従来のバースト伝送に対する最尤
系列推定器の構成例を示すが、この場合、状態数は常に
Ｍ(K-1) である。これと比較すると、第１の本発明のＭ
ＬＳＥは、バーストごとに必要最小限の状態数で動作す
るので、平均処理量が減少し、低消費電力化が図れてい
る。
系列推定器の構成例を示すが、この場合、状態数は常に
Ｍ(K-1) である。これと比較すると、第１の本発明のＭ
ＬＳＥは、バーストごとに必要最小限の状態数で動作す
るので、平均処理量が減少し、低消費電力化が図れてい
る。
【００２２】状態数可変ビタビ等化器１０３の構成とし
ては、例えば図３の構成が考えられる。すなわち、状態
数の変化範囲としてＭ1 〜Ｍ(K-1) が考えられるので、
状態数としてそれぞれＭ1 、・・・、Ｍ(K-1) を持ち、
それぞれは状態数を固定とする異なるＫ個のビタビ等化
器（ＭＬＳＥ）２０３1 〜２０３K-1 を用意し、制御回
路１０２が指示する状態数を持つビタビ等化器をバース
トごとに選択して動作させればよい。なお、状態数固定
のビタビ等化器の構成、アルゴリズムは、従来のもの、
すなわち文献１の構成、アルゴリズムと変わりがないの
で、ここでは特に述べない。
ては、例えば図３の構成が考えられる。すなわち、状態
数の変化範囲としてＭ1 〜Ｍ(K-1) が考えられるので、
状態数としてそれぞれＭ1 、・・・、Ｍ(K-1) を持ち、
それぞれは状態数を固定とする異なるＫ個のビタビ等化
器（ＭＬＳＥ）２０３1 〜２０３K-1 を用意し、制御回
路１０２が指示する状態数を持つビタビ等化器をバース
トごとに選択して動作させればよい。なお、状態数固定
のビタビ等化器の構成、アルゴリズムは、従来のもの、
すなわち文献１の構成、アルゴリズムと変わりがないの
で、ここでは特に述べない。
【００２３】図４は、第２の本発明の一実施例を示した
ものである。図４において、受信信号は伝送路応答推定
器１０１に入力される。伝送路応答推定器１０１は、ト
レーニング信号時はトレ−ニング信号を、情報伝送時は
判定信号を参照系列としながら、受信信号より伝送路応
答を推定する。このとき求める伝送路応答の数は、最悪
通信環境での多重波の最大遅延量に応じた数Ｋとし、Ｋ
はあらかじめ定めておく。
ものである。図４において、受信信号は伝送路応答推定
器１０１に入力される。伝送路応答推定器１０１は、ト
レーニング信号時はトレ−ニング信号を、情報伝送時は
判定信号を参照系列としながら、受信信号より伝送路応
答を推定する。このとき求める伝送路応答の数は、最悪
通信環境での多重波の最大遅延量に応じた数Ｋとし、Ｋ
はあらかじめ定めておく。
【００２４】制御回路１０２はＫ個の伝送路応答のう
ち、あらかじめ定めた閾値を上回る電力をもつ最も遅い
応答を調べる。これをＬ（Ｌ≦Ｋ）番目の応答とする
と、その応答までのＬ個の伝送路応答を有効な伝送路応
答とし、トレリス状態数をＭ(L-1 ) （Ｍは変調信号の多
値数）と定める。トレリス状態数は状態数可変ビタビ等
化器１０３とパス情報変換器１０４とに渡される。
ち、あらかじめ定めた閾値を上回る電力をもつ最も遅い
応答を調べる。これをＬ（Ｌ≦Ｋ）番目の応答とする
と、その応答までのＬ個の伝送路応答を有効な伝送路応
答とし、トレリス状態数をＭ(L-1 ) （Ｍは変調信号の多
値数）と定める。トレリス状態数は状態数可変ビタビ等
化器１０３とパス情報変換器１０４とに渡される。
【００２５】パス情報変換器１０４は、前時刻との間で
状態数に変化が検出されなかったとき（前時刻での状態
数をＭ(P-1) とすると、Ｐ＝Ｌのとき）は特に何もしな
い。状態数変化が検出されたとき（Ｐ≠Ｌのとき）は、
状態数可変ビタビ等化器１０３に対してパス情報変換制
御信号を送り、パスメモリ内容とパスメトリック内容を
パス情報変換器１０４に送るように指示する。パス情報
変換器１０４は、状態数Ｍ(P-1) 時のパスメモリ内容と
パスメトリック内容を状態数Ｍ(L-1) のトレリス用に変
換した上で、状態数可変ビタビ等化器１０３に戻す。
状態数に変化が検出されなかったとき（前時刻での状態
数をＭ(P-1) とすると、Ｐ＝Ｌのとき）は特に何もしな
い。状態数変化が検出されたとき（Ｐ≠Ｌのとき）は、
状態数可変ビタビ等化器１０３に対してパス情報変換制
御信号を送り、パスメモリ内容とパスメトリック内容を
パス情報変換器１０４に送るように指示する。パス情報
変換器１０４は、状態数Ｍ(P-1) 時のパスメモリ内容と
パスメトリック内容を状態数Ｍ(L-1) のトレリス用に変
換した上で、状態数可変ビタビ等化器１０３に戻す。
【００２６】状態数可変ビタビ等化器１０３は、推定さ
れたＬ個の有効な伝送路応答に基づきブランチメトリッ
クを計算し、このブランチメトリックと変換されたパス
メモリ内容、パスメトリック内容を用いて状態数Ｍ
(L-1) のトレリス上でビタビアルゴリズム（ＡＣＳ）を
実行し、最尤系列推定を行いその結果、判定信号を出力
する。
れたＬ個の有効な伝送路応答に基づきブランチメトリッ
クを計算し、このブランチメトリックと変換されたパス
メモリ内容、パスメトリック内容を用いて状態数Ｍ
(L-1) のトレリス上でビタビアルゴリズム（ＡＣＳ）を
実行し、最尤系列推定を行いその結果、判定信号を出力
する。
【００２７】図５に、従来の適応形最尤系列推定器の構
成例を示すが、この場合、状態数は常にＭ(K-1) であ
る。これと比較すると、第２の本発明のＭＬＳＥは、常
に必要最小限の状態数で動作するので、平均処理量が減
少し、低消費電力化が実現されている。
成例を示すが、この場合、状態数は常にＭ(K-1) であ
る。これと比較すると、第２の本発明のＭＬＳＥは、常
に必要最小限の状態数で動作するので、平均処理量が減
少し、低消費電力化が実現されている。
【００２８】状態可変数ビタビ等化器１０３の構成とし
ては、例えば図３のように複数のビタビ等化器を用意す
る構成の代わりに、汎用の信号処理プロセッサ３００を
用意し、アルゴリズムを切り替えて利用するような図６
の構成も考えられる。すなわち、状態数の変化範囲とし
てＭ1 〜Ｍ(K-1) が考えられるので、状態数としてそれ
ぞれＭ1 、・・・、Ｍ(K-1) を用い、それぞれは状態数
を固定とする異なるＫ個のビタビアルゴリズム３０１1
〜３０１(K-1) を用意し、制御回路１０２が指示する状
態数を持つビタビアルゴリズムを随時選択して信号処理
プロセッサ３００に読み込み、動作させればよい。な
お、状態数固定のビタビ等化器の構成、アルゴリズム
は、従来のもの、すなわち文献２の構成、アルゴリズム
と変わりがないので、ここでは特に述べない。
ては、例えば図３のように複数のビタビ等化器を用意す
る構成の代わりに、汎用の信号処理プロセッサ３００を
用意し、アルゴリズムを切り替えて利用するような図６
の構成も考えられる。すなわち、状態数の変化範囲とし
てＭ1 〜Ｍ(K-1) が考えられるので、状態数としてそれ
ぞれＭ1 、・・・、Ｍ(K-1) を用い、それぞれは状態数
を固定とする異なるＫ個のビタビアルゴリズム３０１1
〜３０１(K-1) を用意し、制御回路１０２が指示する状
態数を持つビタビアルゴリズムを随時選択して信号処理
プロセッサ３００に読み込み、動作させればよい。な
お、状態数固定のビタビ等化器の構成、アルゴリズム
は、従来のもの、すなわち文献２の構成、アルゴリズム
と変わりがないので、ここでは特に述べない。
【００２９】図７、図８に、判定帰還形ビタビ等化器を
採用した場合の第１、第２の本発明の実施例を示す。ま
た、図９、図１０に、状態数可変判定帰還形ビタビ等化
器の構成例を示す。図９、図１０は、それぞれ図３、図
６に対応している。ここでは、判定帰還形ビタビ等化器
を採用することと、制御回路の動作が異なる以外は上述
の説明と同様なので、ここでは図８の構成を中心に説明
を行う。
採用した場合の第１、第２の本発明の実施例を示す。ま
た、図９、図１０に、状態数可変判定帰還形ビタビ等化
器の構成例を示す。図９、図１０は、それぞれ図３、図
６に対応している。ここでは、判定帰還形ビタビ等化器
を採用することと、制御回路の動作が異なる以外は上述
の説明と同様なので、ここでは図８の構成を中心に説明
を行う。
【００３０】図８において、受信信号は伝送路応答推定
器１０１に入力される。伝送路応答推定器１０１は、ト
レーニング信号時はトレ−ニング信号を、情報伝送時は
判定信号を参照系列としながら、受信信号より伝送路応
答を推定する。このとき求める応答の数はＫ個とする。
器１０１に入力される。伝送路応答推定器１０１は、ト
レーニング信号時はトレ−ニング信号を、情報伝送時は
判定信号を参照系列としながら、受信信号より伝送路応
答を推定する。このとき求める応答の数はＫ個とする。
【００３１】制御回路３０２は、Ｎ（Ｎ≦Ｋ）個の伝送
路応答を抽出し、これを状態数可変判定帰還形ビタビ等
化器（状態数可変ＤＦＶＥ）３０３が利用する応答と定
める。制御回路３０２は、さらに、図１２（ｂ）に示す
ようにＮ個の応答のうち予め定めた閾値を上回る電力を
もつ最も遅い応答を調べる。これをＬ（Ｌ≦Ｎ）番目の
応答とすると、状態数可変ＤＦＶＥ３０３のトレリス状
態数をＭ(L-1) （Ｍは変調信号の多値数）と定め、状態
数可変ＤＦＶＥ３０３とパス情報変換器１０４に通知す
る。
路応答を抽出し、これを状態数可変判定帰還形ビタビ等
化器（状態数可変ＤＦＶＥ）３０３が利用する応答と定
める。制御回路３０２は、さらに、図１２（ｂ）に示す
ようにＮ個の応答のうち予め定めた閾値を上回る電力を
もつ最も遅い応答を調べる。これをＬ（Ｌ≦Ｎ）番目の
応答とすると、状態数可変ＤＦＶＥ３０３のトレリス状
態数をＭ(L-1) （Ｍは変調信号の多値数）と定め、状態
数可変ＤＦＶＥ３０３とパス情報変換器１０４に通知す
る。
【００３２】例えば、２値信号でＮ＝４、Ｌ＝３という
時刻では、利用する応答は４個、状態数は２(3-1) ＝４
状態になり、状態数可変ＤＦＶＥ３０３は図１４のよう
なトレリス線図を用いることになる。図１４は、図１３
の８状態のトレリスを４状態に縮退したもので、例え
ば、図中の状態００は、最新の過去２時刻の信号候補の
内容を表現しており、過去２時刻の信号候補の共通性に
着目し、図１３中の状態０００と状態１００の２つの状
態を縮退させている。Ｎ＝４のとき、状態数可変ＤＦＶ
Ｅ３０３では、各状態において、ブランチメトリックの
計算に際し、利用する４時刻の応答に対してそれぞれ信
号候補を必要とする。
時刻では、利用する応答は４個、状態数は２(3-1) ＝４
状態になり、状態数可変ＤＦＶＥ３０３は図１４のよう
なトレリス線図を用いることになる。図１４は、図１３
の８状態のトレリスを４状態に縮退したもので、例え
ば、図中の状態００は、最新の過去２時刻の信号候補の
内容を表現しており、過去２時刻の信号候補の共通性に
着目し、図１３中の状態０００と状態１００の２つの状
態を縮退させている。Ｎ＝４のとき、状態数可変ＤＦＶ
Ｅ３０３では、各状態において、ブランチメトリックの
計算に際し、利用する４時刻の応答に対してそれぞれ信
号候補を必要とする。
【００３３】各状態において、４個の信号候補は、現在
の入力信号候補と、縮退状態から定まる２個の信号候補
と、該状態への生残りパス上の判定信号暫定値から補わ
れる１個の信号候補とから与えられる。該状態への生残
りパス上の判定信号暫定値は、状態００が状態０００の
縮退の場合は信号０であり、状態００が状態１００の縮
退の場合は信号１である。状態００がどちらの縮退であ
るかは、状態００への生残りパスが前時刻で状態００あ
るいは状態１０のどちらをとったかをパスメモリを参照
して調べれば分かる。
の入力信号候補と、縮退状態から定まる２個の信号候補
と、該状態への生残りパス上の判定信号暫定値から補わ
れる１個の信号候補とから与えられる。該状態への生残
りパス上の判定信号暫定値は、状態００が状態０００の
縮退の場合は信号０であり、状態００が状態１００の縮
退の場合は信号１である。状態００がどちらの縮退であ
るかは、状態００への生残りパスが前時刻で状態００あ
るいは状態１０のどちらをとったかをパスメモリを参照
して調べれば分かる。
【００３４】さて、パス情報変換器１０４は前時刻との
間で状態数に変化がない（前時刻状態数をＭ(P-1) とす
るとＰ＝Ｌ）とき、特に何もしない。状態数変化がある
（Ｐ≠Ｌ）ときは、状態数可変ＤＦＶＥ３０３に対して
パス情報変換制御信号を送り、パスメモリ内容とパスメ
トリック内容をパス情報変換器１０４に送るように指示
する。パス情報変換器１０４は、状態数Ｍ(P-1) 時のパ
スメモリ内容とパスメトリック内容を状態数Ｍ(L-1) の
トレリス用に変換した上で、状態数可変ＤＦＶＥ３０３
に戻す。
間で状態数に変化がない（前時刻状態数をＭ(P-1) とす
るとＰ＝Ｌ）とき、特に何もしない。状態数変化がある
（Ｐ≠Ｌ）ときは、状態数可変ＤＦＶＥ３０３に対して
パス情報変換制御信号を送り、パスメモリ内容とパスメ
トリック内容をパス情報変換器１０４に送るように指示
する。パス情報変換器１０４は、状態数Ｍ(P-1) 時のパ
スメモリ内容とパスメトリック内容を状態数Ｍ(L-1) の
トレリス用に変換した上で、状態数可変ＤＦＶＥ３０３
に戻す。
【００３５】状態数可変ＤＦＶＥ３０３は、各状態にお
いて、現在の入力信号候補と、状態から定まる（Ｌ−
１）個の信号候補と、生残りパス上の判定信号暫定値か
ら補われる（Ｎ−Ｌ）個の信号候補と、推定されたＮ個
の有効な伝送路応答とからブランチメトリックを計算
し、これらブランチメトリックと変換されたパスメモリ
内容、パスメトリック内容を用いて状態数Ｍ(L-1) のト
レリス上でビタビアルゴリズム（ＡＣＳ）を実行し、最
尤系列推定を行いその結果、判定信号を出力する。
いて、現在の入力信号候補と、状態から定まる（Ｌ−
１）個の信号候補と、生残りパス上の判定信号暫定値か
ら補われる（Ｎ−Ｌ）個の信号候補と、推定されたＮ個
の有効な伝送路応答とからブランチメトリックを計算
し、これらブランチメトリックと変換されたパスメモリ
内容、パスメトリック内容を用いて状態数Ｍ(L-1) のト
レリス上でビタビアルゴリズム（ＡＣＳ）を実行し、最
尤系列推定を行いその結果、判定信号を出力する。
【００３６】従来の判定帰還形最尤系列推定器は、状態
数は小さな値とするもののあらかじめ決めておくので、
状態数を小さくすると特性劣化が大きく、大きくすると
削減効果が小さい上、都市部などの遅延波が少ない伝送
路環境では冗長であった。これに対し、本発明の判定帰
還形最尤系列推定器は、常に必要最小限の状態数で動作
するので、平均処理量が減少し、低消費電力化が図れる
と同時に、特性劣化も小さく抑えられている。
数は小さな値とするもののあらかじめ決めておくので、
状態数を小さくすると特性劣化が大きく、大きくすると
削減効果が小さい上、都市部などの遅延波が少ない伝送
路環境では冗長であった。これに対し、本発明の判定帰
還形最尤系列推定器は、常に必要最小限の状態数で動作
するので、平均処理量が減少し、低消費電力化が図れる
と同時に、特性劣化も小さく抑えられている。
【００３７】図７は、バースト伝送の場合の状態数可変
の判定帰還形最尤系列推定器の構成例である。バースト
単位でＤＦＶＥの状態数を可変とすればよい。
の判定帰還形最尤系列推定器の構成例である。バースト
単位でＤＦＶＥの状態数を可変とすればよい。
【００３８】さらに、判定帰還形ビタビ等化器を採用す
る構成において、最尤系列推定器の状態数Ｌの値は前述
のように伝送路環境に応じて定め、有効電力応答の最大
数Ｎは状態数Ｌに固定値の値を加えた値とするような構
成にしてもよい。
る構成において、最尤系列推定器の状態数Ｌの値は前述
のように伝送路環境に応じて定め、有効電力応答の最大
数Ｎは状態数Ｌに固定値の値を加えた値とするような構
成にしてもよい。
【００３９】
【発明の効果】以上に詳しく述べたように、本発明の最
尤系列推定器は、その環境における受信に際し、常に必
要最小限の状態数でＭＬＳＥを動作させるので、特性劣
化なしにＭＬＳＥの平均処理量が減少し、受信機の低消
費電力化が図れる。
尤系列推定器は、その環境における受信に際し、常に必
要最小限の状態数でＭＬＳＥを動作させるので、特性劣
化なしにＭＬＳＥの平均処理量が減少し、受信機の低消
費電力化が図れる。
【図１】第１の発明の実施例を示す図。
【図２】従来の最尤系列推定器の構成例を示す図。
【図３】状態数可変ビタビ等化器の構成例を示す図。
【図４】第２の発明の実施例を示す図。
【図５】従来の適応形最尤系列推定器の構成例を示す
図。
図。
【図６】状態数可変ビタビ等化器の構成例を示す図。
【図７】判定帰還形ビタビ等化器を採用した場合の第１
の発明の実施例を示す図。
の発明の実施例を示す図。
【図８】判定帰還形ビタビ等化器を採用した場合の第２
の発明の実施例を示す図。
の発明の実施例を示す図。
【図９】状態数可変判定帰還形ビタビ等化器の構成例を
示す図。
示す図。
【図１０】状態数可変判定帰還形ビタビ等化器の別の構
成例を示す図。
成例を示す図。
【図１１】バースト伝送時の信号フォーマットを説明す
るための図。
るための図。
【図１２】伝送路応答の例を説明するための図。
【図１３】ビタビ等化器で用いるトレリス線図の例を説
明するための図。
明するための図。
【図１４】判定帰還形ビタビ等化器で用いる縮退させた
トレリス線図の例を説明するための図。
トレリス線図の例を説明するための図。
１００ 受信信号メモリ １０１ 伝送路応答推定器 １０２ 制御回路 １０３ 状態数可変ビタビ等化器 １０４ パス情報変換器 ２０３ 状態数固定ビタビ等化器 ３００ 信号処理プロセッサ ３０１ ビタビアルゴリズム ３０２ 制御回路 ３０３ 状態数可変判定帰還形ビタビ等化器 ４０３ 状態数固定判定帰還形ビタビ等化器 ５０１ 状態数固定判定帰還形ビタビアルゴリズム
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−166332（ＪＰ，Ａ) 特開 平４−354422（ＪＰ，Ａ) 特開 平２−54639（ＪＰ，Ａ) 特開 平７−226689（ＪＰ，Ａ) 特開 平４−502695（ＪＰ，Ａ) ＡＬＥＸＡＮＤＲＡ ＤＵＥＬ−ＨＡ ＬＬＥＮ，”ＤＥＬＡＹＥＤ ＤＥＣＩ ＳＩＯＮ−ＦＥＥＤＢＡＣＫ ＳＥＱＵ ＥＮＣＥ ＥＳＴＩＭＡＴＩＯＮ，”Ｉ ＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ Ｏ Ｎ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ，Ｍ ＡＹ 1989，ＶＯＬ．37，ＮＯ．５, Ｐ．428−436 ＨＩＲＯＹＵＫＩ ＹＡＳＨＩＭＡ, ＩＷＡＯ ＳＡＳＡＳＥ，ＡＮＤ ＳＨ ＩＮＳＡＫＵ ＭＯＲＩ，”Ａ ＮＥＷ ＴＹＰＥ ＯＦ ＶＩＴＥＲＢＩ Ｄ ＥＣＯＤＩＮＧ ＷＩＴＨ ＰＡＴＨ ＲＥＤＵＣＴＩＯＮ，”ＩＥＥＥ ＧＬ ＯＢＡＬ ＴＥＬＥＣＯＭＭＵＮＩＣＡ ＴＩＯＮＳ ＣＯＮＦＥＲＥＮＣＥ 1989，ＶＯＬ．３，Ｐ．1714−1718
Claims (7)
- 【請求項１】バースト伝送方式に用いる最尤系列推定器
において、 各バーストごとに伝送路応答を推定する手段と、 該各伝送路応答のうち有効な電力を有する成分の数を推
定する手段と、 指定された状態数のトレリス線図及び推定された前記伝
送路応答に基づいて最尤系列推定を行う手段とを有し、 各バーストごとに前記状態数を前記有効な電力を有する
成分の数に基づいて決定することを特徴とする状態数可
変最尤系列推定器。 - 【請求項２】伝送路応答を適応推定する手段と、 該伝送路応答のうち有効な電力を有する成分の数を推定
する手段と、 指定された状態数のトレリス線図及び推定された前記伝
送路応答に基づいて最尤系列推定を行う手段とを有し、 前記状態数を前記有効な電力を有する成分の数に基づい
て随時決定することを特徴とする状態数可変最尤系列推
定器。 - 【請求項３】前記最尤系列推定を行う手段は、異なる状
態数の状態遷移トレリスに基づき動作する最尤系列推定
器をあらかじめ複数個用意し、前記有効な電力を有する
成分の数に基づいて決定された状態数に応じて前記最尤
系列推定器を選択して動作させることを特徴とする請求
項１又は２に記載の状態数可変最尤系列推定器。 - 【請求項４】前記最尤系列推定を行う手段は、異なる状
態数の状態遷移トレリスに基づき動作する複数個の最尤
系列推定アルゴリズムと、前記最尤系列推定アルゴリズ
ムを読み込んだうえで実行する信号処理プロセッサとを
あらかじめ用意し、前記有効な電力を有する成分の数に
基づいて決定された状態数に応じて前記最尤系列推定ア
ルゴリズムを選択して動作させることを特徴とする請求
項１又は２に記載の状態数可変最尤系列推定器。 - 【請求項５】前記最尤系列推定は、ビタビアルゴリズム
に基づいて行うことを特徴とする請求項１、２、３又は
４に記載の状態数可変最尤系列推定器。 - 【請求項６】前記最尤系列推定が、判定帰還形最尤系列
推定であることを特徴とする請求項１、２、３又は４に
記載の状態数可変最尤系列推定器。 - 【請求項７】前記判定帰還形最尤系列推定は、ビタビア
ルゴリズムに基づいて行うことを特徴とする請求項６に
記載の状態数可変最尤系列推定器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6155921A JP2669350B2 (ja) | 1994-07-07 | 1994-07-07 | 状態数可変最尤系列推定器 |
| EP95110505A EP0691770A3 (en) | 1994-07-07 | 1995-07-05 | Maximum-likelihood sequence estimator with variable number of states |
| CA002153376A CA2153376C (en) | 1994-07-07 | 1995-07-06 | Maximum-likelihood sequence estimator with variable number of states |
| AU24871/95A AU693208B2 (en) | 1994-07-07 | 1995-07-06 | Maximum-likelihood sequence estimator with variable number of states |
| US08/499,402 US5644603A (en) | 1994-07-07 | 1995-07-07 | Maximum-likelihood sequence estimator with variable number of states |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6155921A JP2669350B2 (ja) | 1994-07-07 | 1994-07-07 | 状態数可変最尤系列推定器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0823282A JPH0823282A (ja) | 1996-01-23 |
| JP2669350B2 true JP2669350B2 (ja) | 1997-10-27 |
Family
ID=15616427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6155921A Expired - Lifetime JP2669350B2 (ja) | 1994-07-07 | 1994-07-07 | 状態数可変最尤系列推定器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5644603A (ja) |
| EP (1) | EP0691770A3 (ja) |
| JP (1) | JP2669350B2 (ja) |
| AU (1) | AU693208B2 (ja) |
| CA (1) | CA2153376C (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3674111B2 (ja) * | 1995-10-25 | 2005-07-20 | 三菱電機株式会社 | データ伝送装置 |
| DE19545473C2 (de) * | 1995-12-06 | 1998-03-12 | Kommunikations Elektronik | Verfahren zur digitalen Nachrichtenübertragung über ein elektrisches Kabel |
| US5905742A (en) * | 1995-12-27 | 1999-05-18 | Ericsson Inc. | Method and apparauts for symbol decoding |
| JP3266052B2 (ja) * | 1997-06-06 | 2002-03-18 | 日本電気株式会社 | データ受信装置 |
| JP3180761B2 (ja) | 1997-07-23 | 2001-06-25 | 三菱電機株式会社 | 系列推定方法及び系列推定装置 |
| US6738949B2 (en) | 1998-05-13 | 2004-05-18 | Matsushita Electric Industrial Co., Ltd. | Error correction circuit and error correction method |
| EP0966113B1 (en) * | 1998-06-19 | 2003-12-10 | Motorola Semiconducteurs S.A. | Method and apparatus for performing equalisation in a radio receiver |
| US6373888B1 (en) * | 1998-10-09 | 2002-04-16 | Telefonaktiebolaget Lm Ericsson (Publ) | Estimated channel with variable number of taps |
| US6477200B1 (en) * | 1998-11-09 | 2002-11-05 | Broadcom Corporation | Multi-pair gigabit ethernet transceiver |
| US6442130B1 (en) * | 1999-01-21 | 2002-08-27 | Cisco Technology, Inc. | System for interference cancellation |
| JP2000315967A (ja) * | 1999-04-28 | 2000-11-14 | Nec Corp | 最尤系列推定装置 |
| US6690754B1 (en) * | 1999-06-04 | 2004-02-10 | Agere Systems Inc. | Method and apparatus for reducing the computational complexity and relaxing the critical path of reduced state sequence estimation (RSSE) techniques |
| US6690739B1 (en) | 2000-01-14 | 2004-02-10 | Shou Yee Mui | Method for intersymbol interference compensation |
| GB2362073B (en) * | 2000-05-03 | 2003-12-17 | Siemens Ag | Equaliser and method of state reduction therefor |
| JP3558965B2 (ja) * | 2000-06-13 | 2004-08-25 | 松下電器産業株式会社 | 受信装置及び送信装置並びにこれらを用いた基地局装置及び通信端末装置 |
| US7000175B2 (en) * | 2000-11-03 | 2006-02-14 | Agere Systems Inc. | Method and apparatus for pipelined joint equalization and decoding for gigabit communications |
| GB2371953A (en) * | 2001-01-31 | 2002-08-07 | Matsushita Comm Ind Uk Ltd | Viterbi equalizer which compares received data with predicted data based on the channel response estimate to generate path metrics |
| US6990059B1 (en) | 2001-09-05 | 2006-01-24 | Cisco Technology, Inc. | Interference mitigation in a wireless communication system |
| US7855948B2 (en) * | 2001-09-05 | 2010-12-21 | Cisco Technology, Inc. | Interference mitigation in a wireless communication system |
| JP3612563B2 (ja) * | 2001-09-07 | 2005-01-19 | 独立行政法人情報通信研究機構 | マルチモードブロック符号化変調復調方法 |
| US7558343B2 (en) * | 2001-11-21 | 2009-07-07 | Siemens Aktiengesellschaft | Tap-selectable viterbi equalizer |
| US6714607B2 (en) * | 2001-12-20 | 2004-03-30 | Sbc Technology Resources, Inc. | Joint demodulation using a viterbi equalizer having an adaptive total number of states |
| US6889154B2 (en) * | 2002-04-18 | 2005-05-03 | Infineon Technologies Ag | Method and apparatus for calibrating data-dependent noise prediction |
| US7522678B2 (en) * | 2002-04-18 | 2009-04-21 | Infineon Technologies Ag | Method and apparatus for a data-dependent noise predictive viterbi |
| KR100985578B1 (ko) * | 2002-12-03 | 2010-10-07 | 삼성전자주식회사 | 트렐리스 복호기와 연동하여 동작하는 채널등화장치를가지는 단일반송파수신기 및 그의 채널등화방법 |
| JP4000088B2 (ja) * | 2003-05-09 | 2007-10-31 | 松下電器産業株式会社 | 無線受信装置および受信フィルタリング方法 |
| DE10326283A1 (de) * | 2003-06-11 | 2005-01-13 | Siemens Ag | Verfahren zur Bestimmung von Kanalkoeffizienten eines Datenübertragungskanals |
| TWI285475B (en) * | 2004-07-20 | 2007-08-11 | Lite On It Corp | Method for simplifying a Viterbi decoder |
| CN100461638C (zh) * | 2004-07-22 | 2009-02-11 | 建兴电子科技股份有限公司 | 一种简化维特比译码器的方法 |
| KR101089203B1 (ko) * | 2004-09-10 | 2011-12-05 | 엠스타 소프트웨어 알앤디 (센젠) 리미티드 | 채널 응답 계산의 개선 |
| GB0420179D0 (en) * | 2004-09-10 | 2004-10-13 | Ttp Communications Ltd | Refinement of channel response calculation |
| JP4189389B2 (ja) | 2005-04-06 | 2008-12-03 | パナソニック株式会社 | 等化装置および等化方法 |
| BRPI0520826B1 (pt) * | 2005-12-31 | 2018-11-13 | Zte Corp | método de demodulação adaptável 8psk no sistema edge |
| JP5428387B2 (ja) * | 2009-02-26 | 2014-02-26 | Ｋｄｄｉ株式会社 | データ伝送方法及びシステム、並びにデータ受信方法及び装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE464902B (sv) * | 1989-10-24 | 1991-06-24 | Ericsson Telefon Ab L M | Foerfarande att adaptera en viterbialgoritm till en kanal med skiftande oeverfoeringsegenskaper samt en anordning foer genomfoerande av foerfarandet |
| GB2252221B (en) * | 1991-01-24 | 1995-01-18 | Roke Manor Research | Improvements in or relating to equalisers for digital radio communication systems |
| CA2067669C (en) * | 1991-04-30 | 1997-10-28 | Akihisa Ushirokawa | Method and apparatus of estimating data sequence transmitted using viterbi algorithm |
| DE69331945D1 (de) * | 1992-09-18 | 2002-06-27 | Oki Electric Ind Co Ltd | Adaptiver entzerrungsempfänger und maximalwahrscheinlichkeits-sequenz-bewertungsempfänger |
| JP2792812B2 (ja) * | 1993-07-02 | 1998-09-03 | 沖電気工業株式会社 | 最尤系列推定器 |
-
1994
- 1994-07-07 JP JP6155921A patent/JP2669350B2/ja not_active Expired - Lifetime
-
1995
- 1995-07-05 EP EP95110505A patent/EP0691770A3/en not_active Withdrawn
- 1995-07-06 CA CA002153376A patent/CA2153376C/en not_active Expired - Fee Related
- 1995-07-06 AU AU24871/95A patent/AU693208B2/en not_active Ceased
- 1995-07-07 US US08/499,402 patent/US5644603A/en not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| ＡＬＥＸＡＮＤＲＡ ＤＵＥＬ−ＨＡＬＬＥＮ，"ＤＥＬＡＹＥＤ ＤＥＣＩＳＩＯＮ−ＦＥＥＤＢＡＣＫ ＳＥＱＵＥＮＣＥ ＥＳＴＩＭＡＴＩＯＮ，"ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ，ＭＡＹ １９８９，ＶＯＬ．３７，ＮＯ．５，Ｐ．４２８−４３６ |
| ＨＩＲＯＹＵＫＩ ＹＡＳＨＩＭＡ，ＩＷＡＯ ＳＡＳＡＳＥ，ＡＮＤ ＳＨＩＮＳＡＫＵ ＭＯＲＩ，"Ａ ＮＥＷ ＴＹＰＥ ＯＦ ＶＩＴＥＲＢＩ ＤＥＣＯＤＩＮＧ ＷＩＴＨ ＰＡＴＨ ＲＥＤＵＣＴＩＯＮ，"ＩＥＥＥ ＧＬＯＢＡＬ ＴＥＬＥＣＯＭＭＵＮＩＣＡＴＩＯＮＳ ＣＯＮＦＥＲＥＮＣＥ １９８９，ＶＯＬ．３，Ｐ．１７１４−１７１８ |
Also Published As
| Publication number | Publication date |
|---|---|
| AU693208B2 (en) | 1998-06-25 |
| JPH0823282A (ja) | 1996-01-23 |
| AU2487195A (en) | 1996-01-18 |
| US5644603A (en) | 1997-07-01 |
| EP0691770A3 (en) | 1999-08-18 |
| CA2153376A1 (en) | 1995-07-06 |
| CA2153376C (en) | 1999-01-19 |
| EP0691770A2 (en) | 1996-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669350B2 (ja) | 状態数可変最尤系列推定器 | |
| Kubo et al. | An adaptive maximum-likelihood sequence estimator for fast time-varying intersymbol interference channels | |
| EP1119953B1 (en) | Channel estimator with variable number of taps | |
| US5579344A (en) | Adaptive maximum likelihood sequence estimation apparatus and adaptive maximum likelihood sequence estimation method | |
| US20030106015A1 (en) | Tap-selectable reduced state sequence estimator | |
| KR100265519B1 (ko) | 디지탈 전송 시스템용 수신기 | |
| US6990142B2 (en) | Process and device for estimating the impulse response of an information transmission channel, in particular for a cellular mobile telephone | |
| US7050513B1 (en) | Block based channel tracking using weighted recursive least squares | |
| KR101085708B1 (ko) | 다중-브랜치 수신기용 등화기 | |
| US6026121A (en) | Adaptive per-survivor processor | |
| EP1231747A2 (en) | Sequence estimation method and apparatus | |
| EP1067709A1 (en) | Adaptive equalizer and adaptive equalizing method | |
| US7023935B2 (en) | Trellis based maximum likelihood signal estimation method and apparatus for blind joint channel estimation and signal detection | |
| Zhang et al. | Soft output demodulation on frequency-selective Rayleigh fading channels using AR channel models | |
| US6487259B1 (en) | Partially-parrallel trellis decoder apparatus and method | |
| JP4189389B2 (ja) | 等化装置および等化方法 | |
| EP1001543B1 (en) | Sequential decoder, and receiver using sequential decoder | |
| JP2003506912A (ja) | 無線受信器におけるチャネル復号用信頼度情報生成方法及び対応する無線受信器 | |
| EP1331777A1 (en) | DFE/MLSE equaliser | |
| EP1156634A1 (en) | Sequence estimator and equaliser | |
| Kubo et al. | A list-output Viterbi equalizer with two kinds of metric criteria | |
| JP3617928B2 (ja) | 等化器及び等化方法 | |
| JP3970545B2 (ja) | 受信機および受信方法 | |
| Joo et al. | Adaptive MLSE receiver: hybrid of per-survivor processing and tentative decision MLSE | |
| Ishii et al. | Tap selectable Viterbi equalization in spatial and temporal domains for multipath channel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970603 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 13 |