JPH1141115A - ディジタルデータ復調装置 - Google Patents

ディジタルデータ復調装置

Info

Publication number
JPH1141115A
JPH1141115A JP9196689A JP19668997A JPH1141115A JP H1141115 A JPH1141115 A JP H1141115A JP 9196689 A JP9196689 A JP 9196689A JP 19668997 A JP19668997 A JP 19668997A JP H1141115 A JPH1141115 A JP H1141115A
Authority
JP
Japan
Prior art keywords
replica
cir
estimated
divided
digital data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9196689A
Other languages
English (en)
Inventor
Kazuo Tanada
一夫 棚田
Hirotsugu Kubo
博嗣 久保
Keiji Murakami
圭司 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9196689A priority Critical patent/JPH1141115A/ja
Priority to US09/007,533 priority patent/US6219388B1/en
Priority to EP98101316A priority patent/EP0895383B1/en
Priority to DE69803250T priority patent/DE69803250T2/de
Publication of JPH1141115A publication Critical patent/JPH1141115A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0212—Channel estimation of impulse response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03292—Arrangements for operating in conjunction with other apparatus with channel estimation circuitry

Abstract

(57)【要約】 【課題】 高ビットレート伝送になり、受信信号に含ま
れるマルチパス波の遅延分散が大きくなった場合にも、
回路規模の増加を抑え、高速動作を可能とし、伝送路の
時間変動に対する追従性に優れた実用的なデジタルデー
タ復調装置を提供する。 【解決手段】 受信信号に基づいて伝送路インパルス応
答（ＣＩＲ）を推定し、推定ＣＩＲを用いて作成したレ
プリカと受信信号とを用いてビタビアルゴリズムを実行
し、送信データを判定するデジタルデータ復調装置にお
いて、ＣＩＲ推定回路にてＣＩＲを逐次推定して伝送路
の時間変動に追従し、レプリカ作成回路内に所定ブロッ
ク毎に推定ＣＩＲとレプリカとを保存する手段を設け、
特定のタイミングで推定ＣＩＲを読み込み、レプリカを
更新する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、衛星通信、移動
体通信、移動体衛星通信等におけるディジタルデータ伝
送に用いる受信装置に関するものであり、特に送信デー
タの判定を行うビタビアルゴリズムを用いたディジタル
データ復調装置に関する。
【０００２】
【従来の技術】受信装置において、例えば位相変調（Ｐ
ＳＫ:Phase Shift Keying ）等でディジタル変調された
受信信号から送信されたデータを判定する手段として、
伝送路が符号間干渉（ＩＳＩ:Intersymbol Interferenc
e ）を有する場合、ビタビアルゴリズムが有効であるこ
とが知られている。ビタビアルゴリズムを用いて送信さ
れたデータを判定する従来のディジタルデータ復調装置
について、 G.D.Forney,Jr.著の“The Viterbi Algorit
hm”（Proc. IEEE, Vol.61, No.3, pp.268-278,March 1
973）を例に説明する。
【０００３】図１８にＩＳＩを有する伝送路モデルを示
す。例えば２相位相変調（ＢＰＳＫ：Binary Phase Shi
ft Keying ）で変調された送信データＳ６１は、（Ｖ−
１）段のシフトレジスタ６１に順次入力される。ここ
で、（Ｖ−１）は受信信号に含まれるマルチパス波の最
大遅延シンボル数である。送信データＳ６１とシフトレ
ジスタ６１の出力は、それぞれ、Ｖ個の乗算器６２−１
〜６２−Ｖにて伝送路特性を示すタップ係数（ＣＩＲ：
チャネルインパルス応答（Channel Impulse Respons
e））Ｃ1〜ＣVが乗算される。これらの乗算結果は加算
器６３にて加算される。加算器６４にて加算器６３の出
力に雑音ｗn が加算され受信信号Ｓ６２となる。受信信
号Ｓ６２は、受信信号Ｓ６２をｒn、送信データＳ６１
をＩn、シフトレジスタ６１の出力をＩn-1，Ｉn-2，
…，Ｉn-(v-1)とすると、式（１)で表わされる。
【０００４】
【数１】
【０００５】図１８のＩＳＩを有する伝送路モデルで
は、受信信号は現在の送信データだけではなく過去の送
信データによっても決定される。したがって、現在の送
信データを判定するには、過去の送信データも考慮する
必要がある。
【０００６】シフトレジスタ６１に格納されている信号
が過去の送信データである。図１８のようにシフトレジ
スタ長が（Ｖ−１）であれば、過去（Ｖ−１）シンボル
周期分の送信データが格納されている。そしてこのシフ
トレジスタ６１に格納されている過去の送信データの組
みをステート（＝状態）と表現する。シフトレジスタ長
が２（Ｖ＝３）であれば、ステートは、ステート［０，
０］、ステート［０，１］、ステート［１，０］、ステ
ート［１，１］の４種類である。なお、ここでは説明を
簡単にするため送信データは０と１の２値とする。この
とき、ステートの個数ＮSはＮS＝２V-1 で表される。
【０００７】時刻の変化に伴うステートの変化を表した
ものがトレリス図である。図１９にＶ＝３の場合のトレ
リス図を示す。ここで、ステート［０，０］、ステート
［０，１］、ステート［１，０］、ステート［１，１］
を、それぞれ、ステートＡ、Ｂ、Ｃ、Ｄとする。図１９
において、縦方向は上から順にステートＡ、Ｂ、Ｃ、Ｄ
を、横方向は左から順に時刻ｎ−１，ｎ，ｎ＋１，ｎ＋
２，ｎ＋３，ｎ＋４を示す。また、各ステート（白丸）
から次の時刻の２つのステートに線が引かれているが、
この線は時刻の変化に伴うステートの変化を示す。例え
ば、ステートＡからはステートＡおよびＣに対して２本
の線が引かれる。ステートＡからステートＡへの線は入
力データ（現在の送信データ）が０の場合を示し、ステ
ートＡからステートＣへの線は入力データが１の場合を
示す。
【０００８】このトレリス図における線は枝とよばれ
る。ここで、時刻ｎにおけるステートをＳn と表記し、
時刻ｎ−１から時刻ｎへの枝をＳn-1 ／Ｓn と表記す
る。時刻の変化とともに、ステートが変化し枝を辿って
いくが、この軌跡はパスとよばれる。図１９でパスの１
例を太線で示す。時刻ｎ−１から時刻ｎ＋４へのパスは
Ｓn-1 ／Ｓn ／…／Ｓn+4 と表記する。このパスはステ
ートの変化を決定するとともに送信データの系列Ｉn ，
Ｉn+1 ，…，Ｉn+4 を決定する。したがって、受信側で
このパスを決定することができれば、送信データの系列
を判定することができる。
【０００９】ビタビアルゴリズムはこのトレリス図を用
いて、送信データの系列を判定するアルゴリズムであ
る。図２０にビタビアルゴリズムを用いた従来のディジ
タルデータ復調装置を示す。図２０において、Ｓ１は受
信信号、５００は受信信号Ｓ１を入力としてＣＩＲを推
定し、推定ＣＩＲＳ２を出力するＣＩＲ推定部、２００
は推定ＣＩＲＳ２から受信信号のレプリカＳ３を計算す
るレプリカ計算部、１００は受信信号Ｓ１とレプリカＳ
３からビタビアルゴリズムにより送信データを判定し、
判定データＳ４を出力するビタビプロセッサである。
【００１０】レプリカ計算部２００では、ＣＩＲ推定部
５００で推定されたＣＩＲ Ｓ２を用いて受信信号のレ
プリカＳ３を計算する。Ｖタップ分のＣＩＲである
Ｃ1 ，Ｃ2 ，…，ＣV をＣＩＲ推定部５００で推定した
推定ＣＩＲＳ２をＢ1 ，Ｂ2 ，…，ＢV と表記する。ト
レリス図における時刻ｎ−１から時刻ｎへの枝Ｓn-1 ／
Ｓn は、図１８における送信データＳ６１とシフトレジ
スタ６１に格納されている過去の送信データの組で決定
される。つまり、送信データＳ６１の候補をＪn 、シフ
トレジスタ６１に格納されている過去の送信データの候
補をＪn-1 ，Ｊn-2，…，Ｊn-(v-1) とすると、ベクト
ル（Ｊn ，Ｊn-1 ，…，Ｊn-(v-1) ）は（０，０，…，
０）から（１，１，…，１）の２V 通りの値をとり、こ
れに対応して時刻ｎ−１から時刻ｎへの枝Ｓn-1 ／Ｓn
は２V 通りある。レプリカＳ３はトレリス図における各
枝に対応して２V 通り計算する。ｋ番目（ｋ＝１，２，
…，２V ）の枝に対応したレプリカＲn(k)は、式（２）
により計算する。
【００１１】
【数２】
【００１２】式（２）において、ベクトル（Ｊn ，Ｊ
n-1 ，…，Ｊn-(v-1) ）は、ｋに対応して（０，０，
…，０）から（１，１，…，１）の２V通りの値をと
る。
【００１３】図２１にビタビプロセッサ１００の内部構
成図の一例を示す。図２１において、図２０と同一また
は相当の構成要素に同一符号を付し、説明を省略する。
１１０は受信信号Ｓ１とレプリカＳ３に基づき、トレリ
ス図における各枝に対応した枝メトリックをそれぞれ求
める枝メトリック作成回路、１２０は枝メトリック作成
回路１１０より出力される枝メトリックに基づきＡＣＳ
処理（ＡＣＳ：Add ,Compare, Select ）を行うＡＣＳ
処理回路、１３０は過去の送信データ系列の候補のパス
に含まれる枝メトリックの総和を保存するパスメトリッ
クメモリ、１４０は過去の送信データの系列の候補のパ
スを保存するパスメモリ、１５０はパスメモリ１４０の
出力に基づき送信データを判定し、判定データＳ４を出
力する判定回路である。
【００１４】枝メトリック作成回路１１０では、受信信
号Ｓ１と、トレリス図における各枝に対応した２V 通り
のレプリカＳ３より、各枝に対応した２V 通りの枝メト
リックＥn (ｋ)を求め出力する。枝メトリックＥn (ｋ)
は、受信信号Ｓ１をｒn 、トレリス図における各枝に対
応した２V通りのレプリカＳ３をＲn（ｋ）としたとき式
（３）により表される。
【００１５】
【数３】
【００１６】ＡＣＳ処理回路１２０では、各時刻におい
て、トレリス図における各ステート（白丸）へ入るパス
を選択する。ステートの個数がＮS であれば、各ステー
トに対応してＮS 個のパスを各時刻において選択する。
これらＮS 個の選択したパスを生き残りパスとよび、こ
れらはパスメモリ１４０に保存される。ただし、パスメ
モリ１４０には生き残りパスとして、生き残りパスに対
応したＵ時刻過去までの送信データの系列の候補が保存
される。なお、Ｕをパスメモリ長とよぶ。生き残りパス
に含まれる全ての枝の枝メトリックの総和を生き残りパ
スメトリックとよび、パスメトリックメモリ１３０に保
存される。ＡＣＳ処理回路１２０は各ステートに対応し
て処理を行うが、ステートｍ （ｍ＝１，２，…，ＮS）
に対応した処理を以下に示す。
【００１７】ＡＣＳ処理回路１２０には、ステートｍに
繋がる２つの枝に対応した枝メトリックＥn（ｐ）、Ｅn
（ｑ）が枝メトリック作成回路１１０より入力される。
また、ステートｍに繋がる２つの枝によって結ばれる１
時刻過去の２つのステートｉ、ｊに対応した１時刻過去
の生き残りパスメトリックＰＭn-1(ｉ)、ＰＭn-1(ｊ)が
パスメトリックメモリ１３０より入力される。また、ス
テートｍに繋がる２つの枝によって結ばれる１時刻過去
の２つのステートｉ、ｊに対応した１時刻過去の生き残
りパスＰＴn-1（ｉ)、ＰＴn-1（ｊ)がパスメモリ１４０
より入力される。そして、枝メトリックＥn（ｐ)、Ｅn
（ｑ)と生き残りパスメトリックＰＭn-1(ｉ)、ＰＭn-1
（ｊ)をそれぞれ加算し、比較を行い、小さい方をステ
ートｍに対応した現時刻の生き残りパスメトリックＰＭ
n（ｍ)として選択する。すなわち、ＰＭn（ｍ)は式
（４）で表わされる。
【００１８】
【数４】
【００１９】更新された現時刻の生き残りパスメトリッ
クＰＭn（ｍ)はパスメトリックメモリ１３０に保存され
る。また、前記のＥn（ｐ)＋ＰＭn-1（ｉ)とＥn（ｑ)＋
ＰＭn-1（ｊ)の比較結果により、Ｅn（ｐ)＋ＰＭ
n-1（ｉ)が小さい場合にはＰＴn-1(ｉ)を選択し、Ｅ
n（ｑ)＋ＰＭn-1（ｊ)が小さい場合にはＰＴn-1（ｊ)を
選択する。この選択された１時刻過去の生き残りパスか
ら最も古い送信データの候補を除き、前記の比較結果で
選択されるパスで決定される現時刻の送信データの候補
を付加した新たな送信データの系列の候補を、ステート
ｍに対応した現時刻の生き残りパスＰＴn（ｍ)とする。
更新された現時刻の生き残りパスＰＴn（ｍ)はパスメモ
リ１４０に保存される。
【００２０】判定回路１５０では、パスメモリ１４０に
保存された各ステートに対応した生き残りパスのうち、
固定のステートに対応した生き残りパスの最も古い送信
データの候補を、送信データと判定し、判定データＳ４
として出力する。
【００２１】以上のように、従来のディジタルデータ復
調装置は、ＣＩＲ推定部で推定されたＣＩＲを用いて計
算した受信信号のレプリカと受信信号とから、トレリス
図に基づいて送信データの系列を判定できる。
【００２２】
【発明が解決しようとする課題】しかしながら、従来の
ディジタルデータ復調装置においては、高ビットレート
伝送になるほど受信信号に含まれるマルチパス波の遅延
分散が大きくなるため、ディジタルデータ復調装置の回
路規模や演算量が増加する。特に、レプリカ計算部の回
路規模がマルチパス波の遅延分散の大きさに対し指数関
数的に増加するという問題点があった。
【００２３】この発明は、このような問題点を解決する
ためになされたもので、受信信号に含まれるマルチパス
波の遅延分散が大きくなった場合にも回路規模の増加を
抑え、実用的なディジタルデータ復調装置を提供するこ
とを目的とする。
【００２４】また、演算量が増加した場合にも高速動作
を可能とし、実用的なディジタルデータ復調装置を提供
することを目的とする。
【００２５】さらに、伝送路の時間変動に効率良く追従
し、ビット誤り率などの特性が良いディジタルデータ復
調装置を提供することを目的とする。
【００２６】
【課題を解決するための手段】
【００２７】第１の発明は、受信信号に基づいて伝送路
インパルス応答（ＣＩＲ）を推定し、その推定結果の推
定ＣＩＲを用いて作成したレプリカと受信信号とを用い
て、ビタビアルゴリズムを実行して送信データを判定
し、判定データを出力するディジタルデータ復調装置に
おいて、推定ＣＩＲを保存するＣＩＲレジスタ手段と、
そのＣＩＲレジスタ手段に保存された推定ＣＩＲを読み
出すと共に、推定ＣＩＲを用いてレプリカを計算するレ
プリカ計算手段と、そのレプリカ計算手段から出力され
たレプリカを保存するレプリカテーブル手段とを備える
ものである。
【００２８】第２の発明は、第１の発明において、状態
数に応じたビット数のベクトルでなるカウンタデータを
順次カウントアップし、出力するカウンタ手段を有し、
レプリカ計算手段は、ＣＩＲレジスタ手段に保存された
推定ＣＩＲを読み出すと共に、その推定ＣＩＲとカウン
タ手段から出力されたカウンタデータとを用いてレプリ
カを計算するものである。
【００２９】第３の発明は、第１又は第２の発明におい
て、直前の状態に繋がる生き残りパスを利用してレプリ
カを作成する手順を用いてビタビアルゴリズムを実行す
る際、状態に対応した生き残りパスに応じてレプリカテ
ーブル手段に保存されているレプリカを選択し、トレリ
ス図に従い、レプリカを出力するセレクタ手段を有する
ものである。
【００３０】第４の発明は、第１、第２又は第３の発明
において、受信信号を入力してから判定データを出力す
るまでの遅延時間分だけ受信信号を遅延させる遅延手段
と、その遅延手段より出力された受信信号と判定データ
に基づき、ＣＩＲを逐次推定するＣＩＲ推定手段とを有
し、所定のタイミングでＣＩＲ推定手段より出力された
推定ＣＩＲを読み込み、レプリカテーブル手段のレプリ
カを更新するものである。
【００３１】第５の発明は、第４の発明において、ＣＩ
Ｒ推定手段は、遅延手段より出力された受信信号、判定
データに加えてレプリカテーブル手段に保存されたレプ
リカに基づき、ＣＩＲを逐次推定するものである。
【００３２】第６の発明は、受信信号に基づいて伝送路
インパルス応答（ＣＩＲ）を推定し、その推定結果の推
定ＣＩＲを用いて作成したレプリカと受信信号とを用い
て、ビタビアルゴリズムを実行して送信データを判定
し、その判定データを出力するディジタルデータ復調装
置において、推定ＣＩＲを所定のブロック数に分割して
保存する複数の分割ＣＩＲレジスタ手段と、その複数の
分割ＣＩＲレジスタ手段に対応して設けられ、複数の分
割ＣＩＲレジスタ手段にそれぞれ保存された分割推定Ｃ
ＩＲを読み出すと共に、その分割推定ＣＩＲを用いて分
割レプリカを計算する複数の分割レプリカ計算手段と、
その複数の分割レプリカ計算手段に対応して設けられ、
複数の分割レプリカ計算手段からそれぞれ出力された分
割レプリカを保存する複数の分割レプリカテーブル手段
とを有するものである。
【００３３】第７の発明は、第６の発明において、分割
ブロック数と状態数に応じたビット数のベクトルでなる
カウンタデータを順次カウントアップし、出力するカウ
ンタ手段を有し、複数の分割レプリカ計算手段は、複数
の分割ＣＩＲレジスタ手段にそれぞれ対応して保存され
た分割推定ＣＩＲを読み出すと共に、その分割推定ＣＩ
Ｒとカウンタ手段から出力されたカウンタデータとを用
いて分割レプリカを計算するものである。
【００３４】第８の発明は、第６又は第７の発明におい
て、直前の状態に繋がる生き残りパスを利用してレプリ
カを作成する手順を用いてビタビアルゴリズムを実行す
る際、複数の分割レプリカテーブル手段に対応して設け
られ、状態に対応した生き残りパスに応じて分割レプリ
カテーブル手段に保存されている分割レプリカを選択
し、トレリス図に従い、分割レプリカを出力する複数の
分割セレクタ手段を有するものである。
【００３５】第９の発明は、第６、第７又は第８の発明
において、受信信号を入力してから判定データを出力す
るまでの遅延時間分だけ当該受信信号を遅延させる遅延
手段と、その遅延手段より出力された受信信号と判定デ
ータに基づき、ＣＩＲを逐次推定するＣＩＲ推定手段と
を有し、所定のタイミングでＣＩＲ推定手段より出力さ
れた推定ＣＩＲを読み込み、分割レプリカテーブル手段
の分割レプリカを更新するものである。
【００３６】第１０の発明は、第９の発明において、Ｃ
ＩＲ推定手段は、遅延手段より出力された受信信号、判
定データに加えて分割レプリカテーブル手段に保存され
た分割レプリカに基づき、ＣＩＲを逐次推定するもので
ある。
【００３７】第１１の発明は、受信信号に基づいて伝送
路インパルス応答（ＣＩＲ）を推定し、その推定結果の
推定ＣＩＲを用いて作成したレプリカと受信信号とを用
いて、ビタビアルゴリズムを実行して送信データを判定
し、その判定データを出力するディジタルデータ復調装
置において、各状態に対応した生き残りパスメトリック
を所定の規則で変換し、その変換パスメトリックが最小
となる状態（擬似最尤状態）に対応した生き残りパスを
用いて送信データを判定するものである。
【００３８】第１２の発明は、受信信号に基づいて伝送
路インパルス応答（ＣＩＲ）を推定し、その推定結果の
推定ＣＩＲを用いて作成したレプリカと受信信号とを用
いて、ビタビアルゴリズムを実行して送信データを判定
し、その判定データを出力するディジタルデータ復調装
置において、枝メトリックを計算する際、２乗計算に代
えて、絶対値計算を用いるものである。
【００３９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
【００４０】実施の形態１．本発明の実施の形態１につ
いて説明する。図１は、実施の形態１に係るディジタル
データ復調装置の一例を示す構成ブロック図である。図
中、従来例と同一または相当の構成要素には同一符号を
付す。
【００４１】図１において、Ｓ１は、例えばＢＰＳＫ等
でディジタル変調された受信信号、５は受信信号Ｓ１を
入力としてＣＩＲを推定し、推定ＣＩＲＳ２を出力する
ＣＩＲ推定部、２は推定ＣＩＲＳ２から受信信号のレプ
リカＳ３を作成し出力するレプリカ作成回路、１は受信
信号Ｓ１とレプリカＳ３からビタビアルゴリズムにより
送信データを判定し、判定データＳ４を出力するビタビ
プロセッサである。
【００４２】図２にレプリカ作成回路２の内部構成図の
一例を示す。図２において、図１と同一の構成要素には
同一符号を付し、説明を省略する。２１は推定ＣＩＲＳ
２を保存するＣＩＲレジスタ、２２はＣＩＲレジスタ２
１に保存された推定ＣＩＲより、トレリス図における各
枝に対応したレプリカを計算するレプリカ計算回路、２
３はレプリカ計算回路２２で計算されたレプリカを保存
し出力するレプリカテーブルである。
【００４３】実施の形態１におけるディジタルデータ復
調装置の動作を図１および図２を用いて説明する。受信
信号Ｓ１を入力としてＣＩＲ推定部５でＣＩＲを推定す
ると、レプリカ作成回路２内のＣＩＲレジスタ２１は、
その推定ＣＩＲＳ２を保存する。レプリカ計算回路２２
は、ＣＩＲレジスタ２１に保存された推定ＣＩＲＳ２を
入力とし、式（２）によりトレリス図における各枝に対
応したレプリカＳ３を計算する。レプリカテーブル２３
は、この各枝に対応したレプリカＳ３を保存し、レプリ
カテーブル２３からレプリカＲn（ｋ)をビタビプロセッ
サ１に出力する。
【００４４】ビタビプロセッサ１は、受信信号Ｓ１とレ
プリカ作成回路２の出力であるレプリカＳ３を入力とし
て、図２０に示した従来のビタビプロセッサ１００と同
様に動作し、送信データを判定した後、判定データＳ４
を出力する。
【００４５】レプリカ作成回路２に入力される推定ＣＩ
ＲＳ２は、ＣＩＲ推定部５において推定するが、その推
定方法と推定タイミング、およびその推定ＣＩＲに基づ
いてレプリカ作成回路２内のレプリカテーブル２３の内
容を更新するタイミングの一例について以下に説明す
る。ＣＩＲを推定する方法として、例えば、図３に示す
ように、あらかじめ送信データ系列の中に一定の間隔で
既知データ系列３１Ａ，３１Ｂ，３１Ｃ，…を挿入す
る。ＣＩＲ推定部５においては、この既知データ系列を
準備し、受信信号と既知データ系列の相関値を逐次計算
する。
【００４６】そして、既知データ系列の挿入されている
区間に対応した受信信号３２Ａ，３２Ｂ，３２Ｃ，…が
受信されはじめたタイミング（例えば図３の３３で示す
タイミング）からさらに相関値を計算するのに要する時
間だけ遅延したタイミングで長さＶの相関値の系列を抜
き出す。適当な既知データ系列を用いることにより、前
記の長さＶの相関値の系列は、Ｖタップ分のＣＩＲの推
定値Ｂ1，Ｂ2，…，ＢVとなる。このＶタップ分の推定
ＣＩＲを得たのち、レプリカ作成回路２にて、内部のレ
プリカテーブル２３の内容の更新を開始する。このよう
な、ＣＩＲの推定およびレプリカテーブル２３の内容の
更新は、既知データ系列の挿入される周期毎に行う。ま
た、更新されたレプリカテーブル２３の内容を用いて、
対応する１データ区間の受信信号の処理（送信データの
判定）を行う。
【００４７】本発明の実施の形態１に係るディジタルデ
ータ復調装置では、レプリカ作成回路にＣＩＲレジスタ
及びレプリカテーブルを設け、計算したレプリカをいっ
たん保存することにより、伝送速度に応じて随時計算す
る従来のディジタルデータ復調装置に比べて、レプリカ
を計算するための時間を長くとることが可能となり、高
速動作する回路にディジタルデータ復調装置を適用でき
る。
【００４８】実施の形態１に係るディジタルデータ復調
装置では、説明上、送信データがＢＰＳＫで変調されて
いると仮定したが、送信データはＢＰＳＫ以外のディジ
タル変調方式で変調されている場合にも、容易に拡張で
きる。
【００４９】実施の形態２．本発明の実施の形態２につ
いて説明する。図４は、実施の形態２に係るディジタル
データ復調装置の一例を示す構成ブロック図である。図
中、図１〜図３と同一または相当の構成要素には同一符
号を付し、説明を省略する。
【００５０】図４において、２Ａは推定ＣＩＲＳ２か
ら、受信信号のレプリカをＮ分割したブロック毎のレプ
リカＳ３−１〜Ｓ３−Ｎを作成するレプリカ作成回路、
１Ａは受信信号Ｓ１とブロック毎のレプリカＳ３−１〜
Ｓ３−Ｎからビタビアルゴリズムにより送信データを判
定し、判定データＳ４を出力するビタビプロセッサであ
る。
【００５１】図５にレプリカ作成回路２Ａの内部構成図
の一例を示す。図５において、図１〜図４と同一または
相当の構成要素には同一符号を付し、説明を省略する。
２１−１〜２１−Ｎは推定ＣＩＲＳ２をＮブロックに分
割して保存するＣＩＲレジスタ、２２−１〜２２−Ｎは
ＣＩＲレジスタ２１−１〜２１−Ｎに保存されたブロッ
ク毎の推定ＣＩＲより、ブロック毎のレプリカを計算す
るレプリカ計算回路、２３−１〜２３−Ｎはレプリカ計
算回路２２−１〜２２−Ｎで計算されたブロック毎のレ
プリカを保存するレプリカテーブルである。
【００５２】レプリカ作成回路２Ａの動作について図５
を用いて説明する。Ｖタップ分のＣＩＲであるＣ1 ，Ｃ
2 ，…，ＣV をＣＩＲ推定部５で推定した推定ＣＩＲＳ
２をＢ1 ，Ｂ2 ，…，ＢV と表記する。ＣＩＲレジスタ
２１−１〜２１−Ｎは、これらＶタップ分の推定ＣＩＲ
Ｓ２をＮブロックに分割して保存する。ここでは、簡単
のため、推定ＣＩＲＳ２のＢ1 ，Ｂ2 ，…，ＢV をＮブ
ロックに等分割する。すなわち、Ｗ＝Ｖ／Ｎ（ここで
は、整数と仮定する。）とすると、各ＣＩＲレジスタ２
１−ｂ（ｂ＝１，…，Ｎ）には、それぞれ、分割された
推定ＣＩＲであるＢ(b-1)*W+1 ，…，Ｂ(b-1)*W+W を保
存する。例えば、Ｖ＝４、Ｎ＝２とすると、ＣＩＲレジ
スタ２１−１には、Ｂ1 、Ｂ2 を保存し、ＣＩＲレジス
タ２１−２には、Ｂ3 、Ｂ4 を保存する。
【００５３】レプリカ計算回路２２−１〜２２−Ｎは、
ＣＩＲレジスタ２１−１〜２１−Ｎに保存されたブロッ
ク毎の推定ＣＩＲに基づき、ブロック毎のレプリカを計
算する。すなわち、レプリカ計算回路２２−ｂ（ｂ＝
１，…，Ｎ）は、ＣＩＲレジスタ２１−ｂに保存された
ｂ番目のブロックの推定ＣＩＲのＢ(b-1)*W+1 ，…，Ｂ
(b-1)*W+W に基づき、ｂ番目のブロックのレプリカＲn
(ｂ，ｋ’)を式（５）により計算する。
【００５４】
【数５】
【００５５】式（５）において、ベクトル(Ｊ
n-(b-1)*W ,…，Ｊn-{(b-1)*W+(W-1)} ）は、例えば、
送信データがＢＰＳＫで変調されている場合には、送信
データは２値であるので、ｋ’に対応して、（０，…，
０）から（１，…，１）の２W 通りの値をとる。
【００５６】レプリカ計算回路２２−ｂ（ｂ＝１，…，
Ｎ）で計算されたｂ番目のブロックのレプリカＲ
n（ｂ，ｋ’）（ｋ’＝１，２，…，２W）をレプリカテ
ーブル２３−ｂに保存し、レプリカテーブル２３−ｂか
らｂ番目のブロックのレプリカＲn（ｂ，ｋ’）である
Ｓ３−ｂを出力する。
【００５７】図６にビタビプロセッサ１Ａの内部構成図
の一例を示す。図６において、図１〜図５と同一または
相当の構成要素には同一符号を付し、説明を省略する。
１１は受信信号Ｓ１とブロック毎のレプリカＳ３−１〜
Ｓ３−Ｎに基づき、トレリス図における各枝に対応した
枝メトリックをそれぞれ求める枝メトリック作成回路、
１２は枝メトリック作成回路１１より出力される枝メト
リックに基づきＡＣＳ処理を行うＡＣＳ処理回路、１３
は過去の送信データの系列の候補のパスに含まれる枝メ
トリックの総和を保存するパスメトリックメモリ、１４
は過去の送信データの系列の候補のパスを保存するパス
メモリ、１５はパスメモリ１４の出力に基づき送信デー
タを判定し、判定データＳ４を出力する判定回路であ
る。
【００５８】枝メトリック作成回路１１では、受信信号
Ｓ１と、ブロック毎のレプリカＳ３−１〜Ｓ３−Ｎよ
り、トレリス図上の各枝に対応した２V通りの枝メトリ
ックＥn（ｋ）を求め出力する。枝メトリックＥn（ｋ)
は、受信信号Ｓ１をｒn 、ブロック毎のレプリカＳ３−
１〜Ｓ３−ＮをＲn（ｂ，ｋ’)としたとき式（６）によ
り表される。
【００５９】
【数６】
【００６０】式（６）において、ｂに関して和を計算す
るが、これは各ブロック毎のレプリカの和を計算し、各
枝に対応したレプリカを計算するものであり、ｂに応じ
てＲn(b，ｋ’)のｋ’を変えて和を計算する。この各ブ
ロック毎のレプリカの和の組み合わせは（２W）N＝２V
通りであり、トレリス図上の各枝に対応する。
【００６１】図６のビタビプロセッサ１Ａにおいて、枝
メトリック作成回路１１以外の構成要素は、従来のビタ
ビプロセッサの一例として説明した図２１と同一であ
り、同様に動作する。
【００６２】レプリカ作成回路２Ａに入力される推定Ｃ
ＩＲＳ２は、ＣＩＲ推定部５において推定するが、その
推定方法と推定タイミング、および、その推定ＣＩＲに
基づいてレプリカ作成回路２Ａ内のレプリカテーブル２
３−１〜２３−Ｎの内容を更新するタイミングについて
は、実施の形態１と同様である。
【００６３】本発明の実施の形態２に係るディジタルデ
ータ復調装置では、レプリカ作成回路にて、推定ＣＩＲ
をＮブロックに分割することにより、実施の形態１と比
較して、レプリカテーブルの大きさを２V 程度からＮ×
２(V/N) 程度に削減できる。また、レプリカ計算回路に
おける加算器数についても同程度に削減できる。さらに
ビタビプロセッサの枝メトリック作成回路における加算
器数はＮ倍程度の増加に抑えられ、ディジタルデータ復
調装置全体としての回路規模を削減できる。
【００６４】実施の形態２に係るディジタルデータ復調
装置では、説明上、送信データがＢＰＳＫで変調されて
いると仮定したが、送信データはＢＰＳＫ以外のディジ
タル変調方式で変調されている場合にも、容易に拡張で
きる。
【００６５】また、説明上、推定ＣＩＲをＮブロックに
等分割するとしたが、Ｖ／Ｎが整数にならない場合等
は、等分割でなくてもよく、この場合、容易に拡張でき
る。
【００６６】実施の形態３．本発明の実施の形態３につ
いて説明する。図７に実施の形態３のディジタルデータ
復調装置におけるレプリカ作成回路の内部構成図の一例
を示す。図７のレプリカ作成回路は、例えば図４に示し
た実施の形態２と同様に構成されるディジタルデータ復
調装置のレプリカ作成回路である。図７において、図１
〜図６と同一または相当の構成要素には同一符号を付
し、説明を省略する。２４は所定ビットのベクトルを順
次発生させるカウンタ、２２Ａ−１〜２２Ａ−ＮはＣＩ
Ｒレジスタ２１−１〜２１−Ｎに保存されたブロック毎
の推定ＣＩＲとカウンタ２４出力より、ブロック毎のレ
プリカを計算するレプリカ計算回路である。
【００６７】送信データがＢＰＳＫで変調されていると
仮定する、すなわち、送信データは２値と仮定し、図７
を用いてレプリカ作成回路の動作を説明する。ＣＩＲレ
ジスタ２１−１〜２１−Ｎは、実施の形態２と同様にＶ
タップ分の推定ＣＩＲをＮブロックに分割して保存す
る。カウンタ２４は、Ｖタップ分の推定ＣＩＲＳ２をＮ
ブロックに等分割しているのに対応して、Ｗビットのカ
ウンタであり、Ｗビットのベクトル（Ｊn-(b-1)*W ，
…，Ｊn-{(b-1)*W+(W-1)} ）を、（０，…，０）から
（１，…，１）の２W通り順次発生させる。
【００６８】レプリカ計算回路２２Ａ−１〜２２Ａ−Ｎ
は、ＣＩＲレジスタ２１−１〜２１−Ｎに保存されたブ
ロック毎の推定ＣＩＲとカウンタ２４の出力に基づき、
ブロック毎のレプリカを計算する。すなわち、レプリカ
計算回路２２Ａ−ｂ（ｂ＝１，…，Ｎ）では、ＣＩＲレ
ジスタ２１−ｂに保存されたｂ番目のブロックの推定Ｃ
ＩＲであるＢ(b-1)*W+1 ，…，Ｂ(b-1)*W+W とカウンタ
２４の出力（Ｊn-(b-1 )*W ，…，
Ｊn-{(b-1)*W+(W-1)} ）に基づき、ｂ番目のブロックの
レプリカＲn(ｂ，ｋ’)を式（７）により計算する。
【００６９】
【数７】
【００７０】式（７）において、カウンタ２４の出力
（Ｊn-(b-1)*W ，…， Ｊn-{(b-1)*W+ (W-1)}）は、順次
（０，…，０）から（１，…，１）にカウントアップ
し、それに対応して、Ｒn（ｂ，ｋ’)がｋ’に対応して
順次計算される。
【００７１】レプリカ計算回路２２Ａ−ｂ（ｂ＝１，
…，Ｎ）で計算された、ｂ番目のブロックのレプリカＲ
n（ｂ，ｋ’)(ｋ’＝１，２，…，２W)をレプリカテー
ブル２３−ｂに保存し、レプリカテーブル２３−ｂから
ｂ番目のブロックのレプリカＲn（ｂ，ｋ’)である Ｓ
３−ｂを出力する。
【００７２】実施の形態３におけるビタビプロセッサ
は、前述の実施の形態２と同一であり、同様に動作す
る。また、図７に示したレプリカ作成回路に入力される
推定ＣＩＲＳ２は、ＣＩＲ推定部５において推定する
が、その推定方法と推定タイミング、および、その推定
ＣＩＲに基づいてレプリカ作成回路内のレプリカテーブ
ル２３−１〜２３−Ｎの内容を更新するタイミングにつ
いては、実施の形態１と同様である。
【００７３】本発明の実施の形態３に係るディジタルデ
ータ復調装置では、レプリカ作成回路に所定ビットのベ
クトルを順次発生させるカウンタを設け、カウンタから
発生するベクトルに応じて順次時間をかけてブロック毎
のレプリカを計算することにより、実施の形態２と比較
して、レプリカ計算回路における加算器数を１／２(V
/N)に削減できる。
【００７４】実施の形態３に係るディジタルデータ復調
装置では、説明上、送信データがＢＰＳＫで変調されて
いると仮定したが、送信データはＢＰＳＫ以外のディジ
タル変調方式で変調されている場合にも、容易に拡張で
きる。
【００７５】また、説明上、推定ＣＩＲをＮブロックに
等分割するとしたが、Ｖ／Ｎが整数にならない場合等
は、等分割でなくてもよく、この場合、容易に拡張でき
る。また、推定ＣＩＲは分割しなくてもよい（Ｎ＝１の
場合）。
【００７６】実施の形態４．本発明の実施の形態４につ
いて説明する。図８は、実施の形態４に係るディジタル
データ復調装置の一例を示す構成ブロック図である。図
中、図１〜図７と同一または相当の構成要素には同一符
号を付し、説明を省略する。
【００７７】図８のディジタルデータ復調装置はＤＦＳ
Ｅ（Decision Feedback SequenceEstimation）と呼ばれ
る種類のディジタルデータ復調装置である。図８におい
てて、２Ｂは推定ＣＩＲＳ２とビタビプロセッサ１Ｂの
出力する各ステートに対応した生き残りパスＳ５から、
受信信号のレプリカをＮ分割したブロック毎のレプリカ
Ｓ３−１〜Ｓ３−Ｎを作成するレプリカ作成回路、１Ｂ
は受信信号Ｓ１とブロック毎のレプリカＳ３−１〜Ｓ３
−Ｎからビタビアルゴリズムにより送信データを判定
し、判定データＳ４を出力し、また、各ステートに対応
した生き残りパスＳ５を出力するビタビプロセッサであ
る。
【００７８】ＤＦＳＥ形のディジタルデータ復調装置で
は、従来例や前述した実施の形態とはステートの定義が
異なる。図１８のＩＳＩを有する伝送路モデルにおい
て、シフトレジスタ６１に格納されている過去の送信デ
ータのうち、現在に近い方の過去（Ｖａ−１）シンボル
周期分の送信データの組みをステートと定義する。ただ
し、Ｖａ＜Ｖである。送信データがＢＰＳＫで変調され
ており２値と仮定すると、ステートの個数ＮS はＮS ＝
２Va-1で表される。
【００７９】これに対応して、トレリス図も定義され
る。トレリス図における時刻ｎ−１から時刻ｎへの枝Ｓ
n-1／Ｓnは、図１８における送信データＳ６１とシフト
レジスタ６１に格納されている過去（Ｖａ−１）シンボ
ル周期分の送信データの組で決定される。つまり、ベク
トル（Ｊn，Ｊn-1，…，Ｊn-(va-1)）は２Va通りの値を
とり、これに対応して時刻ｎ−１から時刻ｎへの枝Ｓ
n-1／Ｓnは２Va通りある。受信信号のレプリカはトレリ
ス図における各枝に対応して２Va通り計算する。ｋ番目
（ｋ＝１，２，…，２Va）の枝に対応したレプリカＲn
（ｋ)は式（８）で表わされる。
【００８０】
【数８】
【００８１】式（８）において、ベクトル（Ｊn ，Ｊ
n-1 ，…，Ｊn-(va-1)）は、ｋに対応して（０，０，
…，０）から（１，１，…，１）の２Va通りの値をと
る。また、ベクトル（Ｊe n-Va，Ｊe n-(Va+1)，…，Ｊe
n-(v-1)）は、各枝が繋がる１時刻過去のステートに対
応した生き残りパス上の過去の送信データの候補であ
る。ＤＦＳＥ形のディジタルデータ復調装置は、ビタビ
アルゴリズムにおけるステート数を削減しているが、レ
プリカＲn（ｋ)には全てのＣＩＲが反映される。
【００８２】図９にレプリカ作成回路２Ｂの内部構成図
の一例を示す。図９において、図１〜図８と同一または
相当の構成要素に同一符号を付し、説明を省略する。２
５−２〜２５−Ｎはレプリカテーブル２３−２〜２３−
Ｎより出力されるブロック毎のレプリカを生き残りパス
Ｓ５に応じて選択し、トレリス図上の各枝に対応したブ
ロック毎のレプリカＳ３−２〜Ｓ３−Ｎを出力するセレ
クタ群、Ｓ３−１はレプリカテーブル２３−１より出力
される１番目のブロックのレプリカである。
【００８３】レプリカ作成回路２Ｂの動作を説明する。
図９に示したＣＩＲレジスタ２１−１〜２１ーＮ、レプ
リカ計算回路２２Ａ−１〜２２Ａ−Ｎ、レプリカテーブ
ル２３−１〜２３ーＮおよびカウンタ２４は、それぞれ
実施の形態３と同様に動作する。すなわち、レプリカ計
算回路２２Ａ−１〜２２Ａ−Ｎは、ＣＩＲレジスタ２１
−１〜２１ーＮに保存されたブロック毎の推定ＣＩＲと
カウンタ２４の出力に基づき、式（７）によりブロック
毎のレプリカＲn（ｂ，ｋ’)（ｋ’＝１，２，…，
２W）を計算し、レプリカテーブル２３−１〜２３ーＮ
は、そのレプリカＲn（ｂ，ｋ’)（ｋ’＝１，２，…，
２W ）を保存する。
【００８４】ここでは、簡単のため、Ｗ＝Ｖａと仮定す
る。レプリカテーブル２３−１からは、１番目のブロッ
クのレプリカＲn（１，ｋ’)（ｋ’＝１，２，…，
２Va）Ｓ３−１が、トレリス図上の各枝に対応（ｋに対
応）して出力される。ここでｋ’＝１，２，…，２
Vaが、それぞれ、枝の番号ｋ＝１，２，…，２Vaと対応
するので、Ｒn（１，ｋ’）＝Ｒn（１，ｋ）と表記でき
る。また、以下の説明のため、Ｒn（１，ｋ）をＲＳ
n（１，ｋ）と表記する。そして、ＲＳn（１，ｋ)は式
（８）で表わされるレプリカＲn（ｋ)の第１項に等し
い。
【００８５】セレクタ群２５−ｂ（ｂ＝２，３，…，
Ｎ）は、レプリカテーブル２３−ｂより出力される２Va
通りのｂ番目のブロックのレプリカから、トレリス上の
各枝に対応（ｋ＝１，２，…，２Vaに対応）した２Va通
りのｂ番目のブロックのレプリカＳ３−ｂを、生き残り
パスＳ５に応じて選択する。ｋ番目の枝に対応したｂ番
目のブロックのレプリカＲＳn（ｂ，ｋ)は、レプリカテ
ーブル２３−ｂより出力される２Va通りのＲn（ｂ，
ｋ’)（ｋ’＝１，２，…，２Va）より、ｋ番目の枝が
繋がる１時刻過去のステートに対応した生き残りパス上
の過去の送信データの候補（Ｊe n-(b-1)*W，…，Ｊe
n-{(b-1)*W+(W-1)}）に対応したＲn（ｂ，ｋ’)を選択
し、ＲＳn（ｂ，ｋ)とする。
【００８６】図１０にビタビプロセッサ１Ｂの内部構成
図の一例を示す。図１０は、図６に示した実施の形態２
のビタビプロセッサ１Ａと枝メトリック作成回路１１Ａ
およびパスメモリ１４Ａが異なる。図１０において、図
１〜図９と同一または相当の構成要素には同一符号を付
し、説明を省略する。１１Ａは受信信号Ｓ１とブロック
毎のレプリカＳ３−１〜Ｓ３−Ｎに基づき、トレリス図
における各枝に対応した枝メトリックをそれぞれ求める
枝メトリック作成回路、１４Ａは、過去の送信データの
系列の候補のパスを保存すると共に、レプリカ作成回路
２Ｂに対して各ステートに対応した生き残りパスＳ５を
出力するパスメモリである。
【００８７】枝メトリック作成回路１１Ａでは、受信信
号Ｓ１とブロック毎のレプリカＳ３−１〜Ｓ３−Ｎよ
り、トレリス図における各枝に対応した２Va通りの枝メ
トリックＥn（ｋ）（ｋ＝１，２，…，２Va）を求め出
力する。枝メトリックＥn（ｋ）は、受信信号Ｓ１を
ｒn、ブロック毎のレプリカＳ３−１〜Ｓ３−ＮをＲＳn
（ｂ，ｋ）としたとき式（９）により表される。
【００８８】
【数９】
【００８９】式（９）において、ｂに関して和を計算す
るが、これは各ブロック毎のレプリカの和を計算し、各
枝に対応したレプリカを計算するものであり、
【００９０】
【数１０】
【００９１】となる。
【００９２】図１０のビタビプロセッサ１Ｂにおいて、
枝メトリック作成回路１１Ａ以外の構成要素の動作は、
ビタビプロセッサ１Ａと同一である。ただし、パスメモ
リ１４Ａからは各ステートに対応した生き残りパスＳ５
が出力される。
【００９３】レプリカ作成回路２Ｂに入力される推定Ｃ
ＩＲＳ２は、ＣＩＲ推定部５において推定するが、その
推定方法と推定タイミング、および、その推定ＣＩＲに
基づいてレプリカ作成回路２Ｂ内のレプリカテーブル２
３−１〜２３−Ｎの内容を更新するタイミングについて
は、実施の形態１と同様である。
【００９４】本発明の実施の形態４に係るディジタルデ
ータ復調装置では、レプリカ作成回路にレプリカテーブ
ルから出力されるブロック毎のレプリカを生き残りパス
に応じて選択するセレクタ群を設けることにより、ＤＦ
ＳＥ形ディジタルデータ復調装置に適用できる。ＤＦＳ
Ｅ形ディジタルデータ復調装置はより少ない回路規模と
小さいメモリ容量（パスメモリ、パスメトリックメモ
リ）で実現できることは公知の事実である。したがっ
て、実施の形態２および３と同様の効果を得られると共
に、さらに回路規模およびメモリ容量を削減できる。
【００９５】実施の形態４に係るディジタルデータ復調
装置では、レプリカ作成回路にカウンタを設けた場合に
ついて説明したが、実施の形態１や実施の形態２と同様
に、カウンタを用いないレプリカ作成回路を用いること
もできる。
【００９６】また、説明上、送信データがＢＰＳＫで変
調されていると仮定したが、送信データはＢＰＳＫ以外
のディジタル変調方式で変調されている場合にも、容易
に拡張できる。
【００９７】また、説明上、推定ＣＩＲをＮブロックに
等分割するとしたが、Ｖ／Ｎが整数にならない場合等
は、等分割でなくてもよく、この場合、容易に拡張でき
る。また、推定ＣＩＲは分割しなくてもよい（Ｎ＝１の
場合）。
【００９８】さらに、説明上、Ｖ／Ｎ＝Ｖａとしたが、
Ｖ／Ｎ≠Ｖａでもよく、この場合、容易に拡張できる。
【００９９】実施の形態５．本発明の実施の形態５につ
いて説明する。図１１は、実施の形態５に係るディジタ
ルデータ復調装置の一例を示す構成ブロック図である。
図中、図１〜図１０と同一または相当の構成要素には同
一符号を付し、説明を省略する。
【０１００】図１１のディジタルデータ復調装置は適応
形ディジタルデータ復調装置であり、伝送路の時間変動
に追従するため、ＣＩＲを受信信号と判定データを用い
て逐次推定する。図１１において、３は、ビタビプロセ
ッサ１Ａが受信信号Ｓ１を入力してから判定データＳ４
を出力するまでの遅延時間（判定遅延とよぶ）分だけ受
信信号Ｓ１を遅延させる遅延器、４は遅延器３より出力
される遅延した受信信号とビタビプロセッサ１Ａより出
力される判定データＳ４に基づきＣＩＲを逐次推定する
ＣＩＲ推定回路、Ｓ２はＣＩＲ推定回路４で推定された
ＣＩＲである。
【０１０１】図１２にＣＩＲ推定回路４の内部構成図の
一例を示す。図１２において、Ｓ４１は遅延器３より出
力される遅延した受信信号、４１は判定データＳ４が順
次入力される（Ｖ−１）段のシフトレジスタ、４２−１
〜４２−Ｖは、判定データＳ４とシフトレジスタ４１の
出力に推定したＣＩＲであるタップ係数Ｂ1 ，Ｂ2 ，
…，ＢV を、それぞれ乗算する乗算器、４３は乗算器４
２−１〜４２−Ｖの出力を加算する加算器、４４は加算
器４３の出力と遅延した受信信号Ｓ４１との誤差を求
め、これに基づき、タップ係数Ｂ1 ，Ｂ2 ，…，ＢV を
更新し、推定ＣＩＲＳ２として出力するタップ係数更新
回路である。
【０１０２】ＣＩＲ推定回路４では、図１８のＩＳＩを
有する伝送路モデルにおけるＶタップ分のＣＩＲである
Ｃ1 ，Ｃ2 ，…，ＣV を逐次推定する。図１２のＣＩＲ
推定回路４の一例では、ＣＩＲの推定にＬＭＳ（Least
Mean Square ）アルゴリズムと呼ばれる適応アルゴリズ
ムを用いる。以下に、この動作について説明する。図１
２において、判定データＳ４は、受信信号（遅延器３に
て遅延した受信信号）Ｓ４１に対応した送信データを判
定したものである。受信信号Ｓ４１は、送信データＩn
が図１８の伝送路モデルを介して受信されたものであ
り、受信信号Ｓ４１をｒn 雑音をｗn とすると式（１）
で表わされる。式（１）を再度式（１１）に示す。
【０１０３】
【数１１】
【０１０４】加算器４３出力は、式（１１）のｒn で表
わされる受信信号Ｓ４１を推定したものであり、ｒe nと
表記する。加算器４３の出力ｒe nは、受信信号Ｓ４１の
ｒnに対応した判定データＳ４のＩe n、シフトレジスタ
４１の出力Ｉe n-1，Ｉe n-2，Ｉe n-(v-1)、および推定し
たＣＩＲであるタップ係数Ｂ1 ，Ｂ2 ，…，ＢV を用い
て、式（１２）で表わされる。
【０１０５】
【数１２】
【０１０６】タップ係数更新回路４４では、式（１１）
で表わされる受信信号Ｓ４１のｒnと式（１２）で表わ
される加算器４３の出力ｒe nの誤差ｅnを式（１３）に
より計算する。
【０１０７】
【数１３】
【０１０８】そして、この誤差ｅnを用いて推定ＣＩＲ
であるタップ係数Ｂ1，Ｂ2，…，ＢVを式（１４）によ
り更新する。
【０１０９】
【数１４】
【０１１０】ここで、Ｂv(n)は更新前のタップ係数ベク
トル（Ｂ1 ，Ｂ2 ，…，ＢV ）、Ｂv(n+1)は更新後のタ
ップ係数ベクトル（Ｂ1 ，Ｂ2 ，…，ＢV ）、μはステ
ップサイズパラメータ、Ｉve n は判定データベクトル
（Ｉe n，Ｉe n-1，…，Ｉe n-(v- 1)）である。更新された
タップ係数Ｂ1 ，Ｂ2 ，…，ＢV は推定ＣＩＲＳ２とし
て出力する。
【０１１１】レプリカ作成回路２Ａとビタビプロセッサ
１Ａの内部構成は、前述の実施の形態３と同一である。
図７、図１１および図１３を用いて実施の形態５のディ
ジタルデータ復調装置のにおける動作と処理タイミング
について説明する。
【０１１２】ＣＩＲ推定回路４より出力される推定ＣＩ
ＲＳ２は、レプリカ作成回路２Ａ内部のＣＩＲレジスタ
２１−１〜２１−Ｎに特定のタイミングで読み込まれ保
存される。そしてこのＣＩＲレジスタ２１−１〜２１−
Ｎに保存された推定ＣＩＲに基づきレプリカテーブル２
３−１〜２３−Ｎの内容が更新される。この更新のタイ
ミングフローの一例を図１３に示す。レプリカ作成回路
２Ａにて、ＣＩＲレジスタ２１−１〜２１−Ｎに推定Ｃ
ＩＲＳ２を読み込んでから、レプリカテーブル２３−１
〜２３−Ｎの内容が更新されるまでの時間をＴとする。
レプリカ作成回路２Ａでは、時刻Ｔ毎に、ＣＩＲレジス
タ２１−１〜２１−Ｎに推定ＣＩＲＳ２を読み込む。例
えば、時刻０，Ｔ，２Ｔ，３Ｔ，…で読み込む。
【０１１３】そして、図１３おいて、時刻０，Ｔ，２
Ｔ，３Ｔ，…で読み込んだ推定ＣＩＲＳ２を、それぞ
れ、＃０，＃１，＃２，＃３，…で表わす。レプリカ作
成回路２Ａでは、推定ＣＩＲ＃０に基づいたブロック毎
のレプリカを時刻０から時刻Ｔにかけて計算し、時刻Ｔ
でレプリカテーブル２３−１〜２３−Ｎの内容を更新す
る。そして、更新されたブロック毎のレプリカＳ３−１
〜Ｓ３−Ｎは、時刻Ｔから時刻２Ｔにかけて、ビタビプ
ロセッサ１Ａで使用される。この更新フローは周期Ｔで
繰り返される。
【０１１４】本発明の実施の形態５に係るディジタルデ
ータ復調装置では、ＣＩＲ推定回路にてＣＩＲを逐次推
定して伝送路の時間変動に追従し、レプリカ作成回路に
ＣＩＲレジスタとレプリカテーブルを設け、特定のタイ
ミングで推定ＣＩＲを読み込み、レプリカテーブルを更
新する手法をとることにより、レプリカを計算するため
の時間を長くとることが可能となり、高速動作する回路
に適応形のディジタルデータ復調装置を適用できる。ま
た、レプリカ作成回路にて、推定ＣＩＲをＮブロックに
分割することにより、適応形のディジタルデータ復調装
置を実用的な回路規模で実現できる。
【０１１５】実施の形態５に係るディジタルデータ復調
装置では、ＣＩＲ推定回路のみでＣＩＲの推定を行うと
したが、実施の形態１と同様に、既知データ系列を用い
た手法を併用してもよい。例えば、図３における１デー
タ区間において、既知データ系列を用いた手法でＣＩＲ
を推定し、それを推定ＣＩＲの初期値とし、その後、受
信信号が受信される度に、ＣＩＲ推定回路で、逐次ＣＩ
Ｒを推定してもよい。また、ＣＩＲ推定回路では、ＬＭ
Ｓアルゴリズムを用いているが、ＲＬＳ（Recursive Le
ast Squares ）アルゴリズム等の、他の適応アルゴリズ
ムを用いてもよい。
【０１１６】また、説明上、送信データがＢＰＳＫで変
調されていると仮定したが、送信データはＢＰＳＫ以外
のディジタル変調方式で変調されている場合にも、容易
に拡張できる。
【０１１７】また、説明上、推定ＣＩＲをＮブロックに
等分割するとしたが、Ｖ／Ｎが整数にならない場合等
は、等分割でなくてもよく、この場合、容易に拡張でき
る。また、推定ＣＩＲは分割しなくてもよい（Ｎ＝１の
場合）。
【０１１８】また、レプリカ作成回路２Ａにて、カウン
タを設けているが、実施の形態１や実施の形態２と同様
に、カウンタを用いないレプリカ作成回路を用いること
もできる。
【０１１９】また、実施の形態４のようなＤＦＳＥ形の
ディジタルデータ復調装置にも適用できる。
【０１２０】実施の形態６．本発明の実施の形態６につ
いて説明する。図１４は、実施の形態６に係るディジタ
ルデータ復調装置の一例を示す構成ブロック図である。
図中、図１〜図１３と同一または相当の構成要素には同
一符号を付し、説明を省略する。
【０１２１】図１４のディジタルデータ復調装置は適応
形ディジタルデータ復調装置であり、伝送路の時間変動
に追従するため、ＣＩＲを受信信号と判定データを用い
て逐次推定する。図１４において、４Ａは遅延器３より
出力される遅延した受信信号とビタビプロセッサ１Ａよ
り出力される判定データＳ４、およびレプリカ作成回路
２Ａより出力されるブロック毎のレプリカＳ３−１〜Ｓ
３−Ｎに基づきＣＩＲを逐次推定するＣＩＲ推定回路、
Ｓ２はＣＩＲ推定回路４Ａで推定された推定ＣＩＲであ
る。
【０１２２】図１５にＣＩＲ推定回路４Ａの内部構成図
の一例を示す。図１５において、図１〜図１４と同一ま
たは相当の構成要素には同一符号を付し、説明を省略す
る。４５は遅延した受信信号Ｓ４１とシフトレジスタ４
１の出力に基づき、ブロック毎のレプリカＳ３−１〜Ｓ
３−Ｎを各ブロック毎に１つずつ選択し、それらを加算
する選択・加算回路、４４Ａは選択・加算回路４５の出
力と遅延した受信信号Ｓ４１との誤差を求め、これに基
づき、タップ係数Ｂ1 ，Ｂ2 ，…，ＢV を更新し、推定
ＣＩＲＳ２として出力するタップ係数更新回路である。
【０１２３】ＣＩＲ推定回路４Ａでは、図１８のＩＳＩ
を有する伝送路モデルにおけるＶタップ分のＣＩＲであ
るＣ1 ，Ｃ2 ，…，ＣV を逐次推定する。図１５のＣＩ
Ｒ推定回路４Ａの一例では、ＣＩＲの推定にＬＭＳアル
ゴリズムを用いる。以下に、この動作について説明す
る。図１５において、判定データＳ４は、受信信号（遅
延器３にて遅延した受信信号）Ｓ４１に対応した送信デ
ータを判定したものである。受信信号Ｓ４１は、送信デ
ータＩn が図１８の伝送路モデルを介して受信されたも
のであり、受信信号Ｓ４１をｒn 、雑音をｗn とする
と、式（１）で表わされる。
【０１２４】選択・加算回路４５では、各ブロック毎に
２W 通りのレプリカＳ３−１〜Ｓ３−ＮのＲn(ｂ，
ｋ’)（ ｂ＝１，…，Ｎ 、ｋ’＝１，２，…，２W )が
入力され、判定データＳ４とシフトレジスタ４１の出力
Ｉe n，Ｉe n-1，…，Ｉe n-(V-1)に基づき、各ブロック毎
に１つのレプリカＲＣn（ｂ)を選択する。ｂ番目のブロ
ックにおいては、
【０１２５】
【数１５】
【０１２６】が選択される。各ブロック毎に選択された
ＲＣn（ｂ)を式（１６）により加算し出力する。
【０１２７】
【数１６】
【０１２８】ここで、ｒe nは、受信信号Ｓ４１のｒn を
推定したものに相当する。タップ係数更新回路４４Ａで
は、式（１）で表わされる受信信号Ｓ４１のｒn と式
（１９）で表わされる選択・加算回路４５の出力との誤
差ｅn を式（１７）により計算する。
【０１２９】
【数１７】
【０１３０】そして、この誤差ｅn を用いて推定ＣＩＲ
であるタップ係数Ｂ1 ，Ｂ2 ，…，ＢV を式（１８）に
より更新する。
【０１３１】
【数１８】
【０１３２】ここで、Ｂv(n)は更新前のタップ係数ベク
トル（Ｂ1 ，Ｂ2 ，…，ＢV ）、Ｂv(n+1)は更新後のタ
ップ係数ベクトル(Ｂ1 ，Ｂ2 ，…，ＢV )、μはステッ
プサイズパラメータ、Ｉve n は判定データベクトル（Ｉ
e n，Ｉe n-1，…，Ｉe n-(V-1)）である。更新されたタッ
プ係数Ｂ1 ，Ｂ2 ，…，ＢV は推定ＣＩＲＳ２として出
力する。
【０１３３】レプリカ作成回路２Ａとビタビプロセッサ
１Ａは、実施の形態５と同一である。
【０１３４】ＣＩＲ推定回路４Ａより出力される推定Ｃ
ＩＲＳ２は、例えば図７に示したレプリカ作成回路２Ａ
内部のＣＩＲレジスタ２１−１〜２１−Ｎに特定のタイ
ミングで読み込まれ保存される。そしてこのＣＩＲレジ
スタ２１−１〜２１−Ｎに保存された推定ＣＩＲに基づ
きレプリカテーブル２３−１〜２３−Ｎの内容が更新さ
れる。この更新のタイミングフローの一例としては、実
施の形態５の図１３のタイミングフローが考えられる。
【０１３５】本発明の実施の形態６に係るディジタルデ
ータ復調装置では、ＣＩＲ推定回路にて、レプリカ作成
回路の出力を用いることにより、実施の形態５に比べ加
算器の数を減らすことができるとともに処理遅延も抑圧
でき、かつ、同様の効果が得られる。
【０１３６】実施の形態６に係るディジタルデータ復調
装置では、ＣＩＲ推定回路のみでＣＩＲの推定を行うと
したが、実施の形態５と同様に、既知データ系列を用い
た手法を併用してもよい。また、ＣＩＲ推定回路では、
ＬＭＳアルゴリズムを用いているが、ＲＬＳアルゴリズ
ム等の、他の適応アルゴリズムを用いてもよい。
【０１３７】また、説明上、送信データがＢＰＳＫで変
調されていると仮定したが、送信データはＢＰＳＫ以外
のディジタル変調方式で変調されている場合にも、容易
に拡張できる。
【０１３８】また、説明上、推定ＣＩＲをＮブロックに
等分割するとしたが、Ｖ／Ｎが整数にならない場合等
は、等分割でなくてもよく、この場合、容易に拡張でき
る。また、推定ＣＩＲは分割しなくてもよい（Ｎ＝１の
場合）。
【０１３９】また、レプリカ作成回路２Ａにて、カウン
タを設けているが、実施の形態１や実施の形態２と同様
に、カウンタを用いないレプリカ作成回路を用いること
もできる。
【０１４０】また、実施の形態４のようなＤＦＳＥ形の
ディジタルデータ復調装置にも適用できる。
【０１４１】実施の形態７．本発明の実施の形態７につ
いて説明する。実施の形態７に係るディジタルデータ復
調装置は、適応形ディジタルデータ復調装置であり、図
１１に示した実施の形態５の適応形ディジタルデータ復
調装置とは、ビタビプロセッサが異なる。レプリカテー
ブル更新のタイミングフローは、実施の形態５と同一で
ある。
【０１４２】図１６に実施の形態７におけるビタビプロ
セッサの内部構成図の一例を示す。図１６は、図６に示
した実施の形態２または実施の形態５のビタビプロセッ
サと、メトリック変換・正規化回路１６、データイネー
ブルＳ１１、判定回路１５Ａが異なる。図１６におい
て、図１〜図１５と同一または相当の構成要素には同一
符号を付し、説明を省略する。１６は、ＡＣＳ処理回路
１２より出力される各ステートに対応した更新後の生き
残りパスメトリックを特定の規則で変換し、これに基づ
き、生き残りパスメトリックを正規化し、パスメモリ１
３に出力するとともに、データイネーブルＳ１１を判定
回路１５Ａに出力するメトリック変換・正規化回路、１
５Ａは、パスメモリ１４より出力される各ステートに対
応した生き残りパスとデータイネーブルＳ１１から送信
データを判定し、判定データＳ４を出力する判定回路で
ある。
【０１４３】図１７にメトリック変換・正規化回路１６
の内部構成図の一例を示す。図１７において、Ｓ５１は
ＡＣＳ処理回路１２より出力される各ステートに対応し
た更新後の生き残りパスメトリック、５１は各ステート
に対応した生き残りパスメトリックＳ５１を特定の規則
で変換し、各ステートに対応した変換パスメトリックを
出力するメトリック変換回路、５２はメトリック変換回
路５１より出力される各ステートに対応した変換パスメ
トリックの最小値を計算しメトリック正規化回路５３に
出力するとともに、この最小値に基づき、各ステートに
対応したデータイネーブルＳ１１を出力する最小値計算
・データイネーブル作成回路である。
【０１４４】５３は各ステートに対応した生き残りパス
メトリックＳ５１を、最小値計算・データイネーブル作
成回路５２より出力される変換パスメトリックの最小値
で正規化し、各ステートに対応した正規化パスメトリッ
クＳ５２を出力するメトリック正規化回路である。各ス
テートに対応した正規化パスメトリックＳ５２は、各ス
テートに対応した生き残りパスメトリックとして、パス
メトリックメモリ１３に保存される。
【０１４５】メトリック変換・正規化回路１６の処理を
図１６および図１７を用いて説明する。各ステートに対
応した生き残りパスメトリックＳ５１をＡ(m)(ｍ＝１，
…，ＮS ）と表記する。メトリック変換回路５１では、
Ａ(m) を式（１９）により変換し、各ステートに対応し
た変換パスメトリックＢ(m) を出力する。
【０１４６】
【数１９】
【０１４７】式（１９）において、Ａ(m) をＬビットと
し、各ビットをａl (m)（ｌ＝０，１，…，Ｌ−１、ｌ＝
０がＬＳＢ）で表し、Ｂ(m) をＪビットとし、各ビット
をｂj (m)（ｊ＝０，１，…，Ｊ−１、ｊ＝０がＬＳＢ）
で表している。またΣ（シグマ）、＋は論理和演算、Π
（パイ）は論理積演算である。最小値計算・データイネ
ーブル作成回路５２では、各ステートに対応した変換パ
スメトリックＢ(m) の最小値Ｃを式（２０）により計算
し、メトリック正規化回路５３に出力する。
【０１４８】
【数２０】
【０１４９】式（２０）において、Ｃの各ビットをｃj
（ｊ＝０，１，…，Ｊ−１、ｊ＝０がＬＳＢ）で表して
いる。また、最小値計算・データイネーブル作成回路５
２では、各ステートに対応したデータイネーブルＳ１１
をＤＥ(m) で表し、式（２１）により計算し出力する。
【０１５０】
【数２１】
【０１５１】メトリック正規化回路５３では、式（２
２）により、各ステートに対応した生き残りパスメトリ
ックＡ(m) Ｓ５１を、各ステートに対応した変換パスメ
トリックの最小値Ｃで正規化し、各ステートに対応した
正規化パスメトリックＤ(m) Ｓ５２を出力する。
【０１５２】
【数２２】
【０１５３】判定回路１５Ａでは、パスメモリ１４に保
存された各ステートに対応した生き残りパスのうち、デ
ータイネーブルＤＥ(m) が１となる任意のステートに対
応した生き残りパスの最も古い送信データの候補を、送
信データと判定し、判定データＳ４とする。
【０１５４】本発明の実施の形態７に係るディジタルデ
ータ復調装置では、ビタビプロセッサ内部のメトリック
変換・正規化回路にて、簡単な論理演算だけを用いて、
ＡＣＳ処理回路で更新された生き残りパスメトリックを
変換し、この変換パスメトリックが最小となるステート
（擬似最尤ステートとよぶ）を示すデータイネーブルを
判定回路に出力し、判定回路では擬似最尤ステートに対
応した生き残りパスより判定データを出力することによ
り、実施の形態５や実施の形態６に比べて、パスメモリ
長Ｕを小さくすることができ、ビタビプロセッサの回路
規模を小さくできるとともに、ビタビプロセッサにおけ
る判定遅延を小さくできる。従って、ＣＩＲ推定回路に
おいて、伝送路の時間変動に対する追従性がよくなり、
ビット誤り率等の特性が向上する。また、メトリック変
換・正規化回路における処理遅延量は小さく、かつ、デ
ィジタルデータ復調装置のステート数に依存しないの
で、ステート数の大きいディジタルデータ復調装置を、
高速動作する回路に適用できる。
【０１５５】また、実施の形態７に係るディジタルデー
タ復調装置において、ＣＩＲ推定回路４の代わりに、実
施の形態６と同様に、図１５に示すＣＩＲ推定回路４Ａ
を用いてもよい。
【０１５６】また、実施の形態５と同様に、ＣＩＲを推
定するのに既知データ系列を用いた手法を併用してもよ
い。また、ＣＩＲ推定回路では、ＬＭＳアルゴリズムを
用いているが、ＲＬＳアルゴリズム等の、他の適応アル
ゴリズムを用いてもよい。
【０１５７】また、説明上、送信データがＢＰＳＫで変
調されていると仮定したが、送信データはＢＰＳＫ以外
のディジタル変調方式で変調されている場合にも、容易
に拡張できる。
【０１５８】また、説明上、推定ＣＩＲをＮブロックに
等分割するとしたが、Ｖ／Ｎが整数にならない場合等
は、等分割でなくてもよく、この場合、容易に拡張でき
る。また、推定ＣＩＲは分割しなくてもよい（Ｎ＝１の
場合）。
【０１５９】また、レプリカ作成回路にて、カウンタを
設けているが、実施の形態１や実施の形態２と同様に、
カウンタを用いないレプリカ作成回路を用いることもで
きる。
【０１６０】また、実施の形態４のようなＤＦＳＥ形の
ディジタルデータ復調装置にも適用できる。
【０１６１】実施の形態８．本発明の実施の形態８につ
いて説明する。実施の形態８に係るディジタルデータ復
調装置は、図１に示した実施の形態１のビタビプロセッ
サ１における枝メトリック作成回路で、枝メトリックＥ
n（ｋ)を計算する際、式（３）の代わりに、式（２３）
を用いる。式（２３）においてＲe は実部を、Ｉm は虚
部を表す。
【０１６２】
【数２３】
【０１６３】あるいは、図４に示した実施の形態２、実
施の形態３のビタビプロセッサ１Ａ、図１１に示した実
施の形態５、実施の形態７のビタビプロセッサ１Ａ、図
１４に示した実施の形態６のビタビプロセッサ１Ａにお
ける枝メトリック作成回路で、枝メトリックＥn（ｋ)を
計算する際、式（６）の代わりに、式（２４）を用い
る。式（２４）において、Ｒe は実部を、Ｉm は虚部を
表す。
【０１６４】
【数２４】
【０１６５】あるいは、図８で示した実施の形態４のビ
タビプロセッサ１Ｂにおける枝メトリック作成回路で、
枝メトリックＥn（ｋ)を計算する際、式（９）の代わり
に、式（２５）を用いる。式（２５）においてＲe は実
部を、Ｉm は虚部を表す。
【０１６６】
【数２５】
【０１６７】本発明の実施の形態８に係るディジタルデ
ータ復調装置では、枝メトリックを計算する際、２乗計
算を省き、絶対値計算とすることにより、回路規模を削
減できる。
【０１６８】
【発明の効果】本発明は、以上のように構成されている
ので、以下のような効果を奏する。
【０１６９】第１の発明では、レプリカ作成回路にＣＩ
Ｒレジスタ及びレプリカテーブルを設け、計算したレプ
リカをいったん保存することにより、伝送速度に応じて
随時計算する従来のディジタルデータ復調装置に比べ
て、レプリカを計算するための時間長くとることが可能
となり、高速動作する回路にディジタルデータ復調装置
を適用できる。
【０１７０】第２の発明では、レプリカ作成回路に所定
ビット数のベクトルでなるカウンタデータを順次発生さ
せるカウンタを設け、カウンタから発生するカウンタデ
ータに応じて順次時間をかけてレプリカを計算すること
により、レプリカ計算回路における加算器数を削減でき
る。
【０１７１】第３の発明では、レプリカ作成回路に、レ
プリカテーブルから出力されるレプリカを生き残りパス
に応じて選択するセレクタを設けることにより、ＤＦＳ
Ｅ形ディジタルデータ復調装置に適用でき、回路規模及
びメモリ容量を削減できる。
【０１７２】第４の発明では、ＣＩＲ推定回路にてＣＩ
Ｒを逐次推定して伝送路の時間変動に追従し、特定のタ
イミングで推定ＣＩＲを読み込み、レプリカテーブルを
更新することにより、高速動作する回路に適応形のディ
ジタルデータ復調装置を適用できる。
【０１７３】第５の発明では、ＣＩＲ推定回路にて、レ
プリカ作成回路の出力を用いることにより、加算器数を
削減できると共に、処理遅延も抑圧できる。
【０１７４】第６の発明では、レプリカ作成回路にて推
定ＣＩＲをブロックに分割し、複数のＣＩＲレジスタ及
び複数のレプリカテーブルを設け、計算したレプリカを
いったん保存することにより、高速動作する回路にディ
ジタルデータ復調装置を適用できると共に、レプリカテ
ーブルの大きさ及びレプリカ計算回路における加算器数
を削減でき、回路規模を削減できる。
【０１７５】第７の発明では、レプリカ作成回路にて推
定ＣＩＲをブロックに分割し、レプリカ作成回路に所定
ビット数のベクトルでなるカウンタデータを順次発生さ
せるカウンタを設け、カウンタから発生するカウンタデ
ータに応じて順次時間をかけてブロック毎のレプリカを
計算することにより、第６の発明の効果に加えて、さら
にレプリカ計算回路における加算器数を削減できる。
【０１７６】第８の発明では、レプリカ作成回路にて推
定ＣＩＲをブロックに分割し、レプリカ作成回路に、レ
プリカテーブルから出力されるブロック毎のレプリカを
生き残りパスに応じて選択する複数のセレクタを設ける
ことにより、第６の発明の効果に加えて、ＤＦＳＥ形デ
ィジタルデータ復調装置に適用でき、回路規模及びメモ
リ容量を削減できる。
【０１７７】第９の発明では、ＣＩＲ推定回路にてＣＩ
Ｒを逐次推定して伝送路の時間変動に追従し、特定のタ
イミングで推定ＣＩＲをブロックに分割して読み込み、
ブロックに対応したレプリカテーブルを更新することに
より、回路規模を削減でき、高速動作する回路により実
用的な回路規模で適応形のディジタルデータ復調装置を
適用できる。
【０１７８】第１０の発明では、レプリカ作成回路にて
推定ＣＩＲをブロックに分割し、ＣＩＲ推定回路にてレ
プリカ作成回路の出力を用いることにより、第９の発明
の効果に加えて、加算器数を削減できると共に、処理遅
延も抑圧できる。
【０１７９】第１１の発明では、メトリック変換・正規
化回路で簡単な論理演算だけを用いて擬似最尤ステート
を示すデータイネーブルを出力し、判定回路で擬似最尤
ステートに対応した生き残りパスより判定データを出力
することにより、パスメモリを小さくでき、回路規模及
び判定遅延を小さくできる。したがって、伝送路の時間
変動に対する追従性がよくなり、ビット誤り率などの特
性を向上できる。また、メトリック変換・正規化回路に
おける処理遅延量は小さく、かつ、ディジタルデータ復
調装置のステート数に依存しないので、ステート数の大
きいディジタル復調装置を高速動作する回路に適用でき
る。
【０１８０】第１２の発明では、枝メトリックを計算す
る際、２乗計算に代えて絶対値計算を用いることによ
り、回路規模を削減できる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１におけるディジタルデ
ータ復調装置の構成を示すブロック図である。
【図２】 本発明の実施の形態１におけるディジタルデ
ータ復調装置内部のレプリカ作成回路の構成を示すブロ
ック図である。
【図３】 本発明の実施の形態１におけるディジタルデ
ータ復調装置内部のレプリカテーブルの更新タイミング
の説明に供する略線図である。
【図４】 本発明の実施の形態２及び実施の形態３にお
けるディジタルデータ復調装置の構成を示すブロック図
である。
【図５】 本発明の実施の形態２におけるディジタルデ
ータ復調装置内部のレプリカ作成回路の構成を示すブロ
ック図である。
【図６】 本発明の実施の形態２、実施の形態３、実施
の形態５及び実施の形態６におけるディジタルデータ復
調装置内部のビタビプロセッサの構成を示すブロック図
である。
【図７】 本発明の実施の形態３、実施の形態５、実施
の形態６及び実施の形態７におけるディジタルデータ復
調装置内部のレプリカ作成回路の構成を示すブロック図
である。
【図８】 本発明の実施の形態４におけるＤＦＳＥ形デ
ィジタルデータ復調装置の構成を示すブロック図であ
る。
【図９】 本発明の実施の形態４におけるＤＦＳＥ形デ
ィジタルデータ復調装置内部のレプリカ作成回路の構成
を示すブロック図である。
【図１０】 本発明の実施の形態４におけるＤＦＳＥ形
ディジタルデータ復調装置内部のビタビプロセッサの構
成を示すブロック図である。
【図１１】 本発明の実施の形態５及び実施の形態７に
おける適応形ディジタルデータ復調装置の構成を示すブ
ロック図である。
【図１２】 本発明の実施の形態５における適応形ディ
ジタルデータ復調装置内部のＣＩＲ推定回路の構成を示
すブロック図である。
【図１３】 本発明の実施の形態５、実施の形態６及び
実施の形態７における適応形ディジタルデータ復調装置
内部のレプリカテーブル更新のタイミングフローを示す
略線図である。
【図１４】 本発明の実施の形態６における適応形ディ
ジタルデータ復調装置の構成を示すブロック図である。
【図１５】 本発明の実施の形態６における適応形ディ
ジタルデータ復調装置内部のＣＩＲ推定回路の構成を示
すブロック図である。
【図１６】 本発明の実施の形態７における適応形ディ
ジタルデータ復調装置内部のビタビプロセッサの構成を
示すブロック図である。
【図１７】 本発明の実施の形態７における適応形ディ
ジタルデータ復調装置内部のメトリック変換・正規化回
路の構成を示すブロック図である。
【図１８】 ビタビアルゴリズムの説明に供するＩＳＩ
を有する伝送路モデルを示す概念図である。
【図１９】 ビタビアルゴリズムの説明に供するトレリ
ス図である。
【図２０】 本発明の前提となるディジタルデータ復調
装置の構成を示すブロック図である。
【図２１】 本発明の前提となるディジタルデータ復調
装置内部のビタビプロセッサの構成を示すブロック図で
ある。
【符号の説明】
１，１Ａ，１Ｂ，１００ ビタビプロセッサ ２，２Ａ，２Ｂ レプリカ作成回路 ５，５００ ＣＩＲ推定部 ２１，２１−１〜２１−Ｎ ＣＩＲレジスタ ２２，２２−１〜２２−Ｎ，２２Ａ−１〜２２Ａ−Ｎ
レプリカ計算回路 ２３，２３−１〜２３−Ｎ レプリカテーブル ２４ カウンタ ２５−１〜２５−Ｎ セレクタ １１，１１Ａ，１１０ 枝メトリック作成回路 １２，１２０ ＡＣＳ処理回路 １３，１３０ パスメトリックメモリ １４，１４Ａ，１４０ パスメモリ １５，１５Ａ，１５０ 判定回路 １６ メトリック変換・正規化回路 ３ 遅延器 ４，４Ａ ＣＩＲ推定回路 ４１ シフトレジスタ ４２−１〜４２−Ｖ，６２−１〜６２−Ｖ 乗算器 ４３，６３，６４ 加算器 ４４，４４Ａ タップ係数更新回路 ４５ 選択・加算回路 ５１ メトリック変換回路 ５２ 最小値計算・データイネーブル作成回路 ５３ メトリック正規化回路 ２００ レプリカ計算部 Ｓ１ 受信信号 Ｓ２ 推定ＣＩＲ Ｓ３，Ｓ３−１〜Ｓ３−Ｎ レプリカ Ｓ４ 判定データ Ｓ５ 生き残りパス Ｓ４１ 遅延した受信信号 Ｓ１１ データイネーブル Ｓ５１ 生き残りパスメトリック Ｓ５２ 正規化パスメトリック Ｓ６１ 送信データ Ｓ６２ 受信信号

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 受信信号に基づいて伝送路インパルス応
    答（ＣＩＲ）を推定し、当該推定結果の推定ＣＩＲを用
    いて作成したレプリカと上記受信信号とを用いて、ビタ
    ビアルゴリズムを実行して送信データを判定し、当該判
    定データを出力するディジタルデータ復調装置におい
    て、上記推定ＣＩＲを保存するＣＩＲレジスタ手段と、
    当該ＣＩＲレジスタ手段に保存された上記推定ＣＩＲを
    読み出すと共に、当該推定ＣＩＲを用いて上記レプリカ
    を計算するレプリカ計算手段と、当該レプリカ計算手段
    から出力された上記レプリカを保存するレプリカテーブ
    ル手段とを備えることを特徴とするディジタルデータ復
    調装置。
  2. 【請求項２】 状態数に応じたビット数のベクトルでな
    るカウンタデータを順次カウントアップし、出力するカ
    ウンタ手段を有し、上記レプリカ計算手段は、上記ＣＩ
    Ｒレジスタ手段に保存された上記推定ＣＩＲを読み出す
    と共に、当該推定ＣＩＲと上記カウンタ手段から出力さ
    れた上記カウンタデータとを用いて上記レプリカを計算
    することを特徴とする請求項１に記載のディジタルデー
    タ復調装置。
  3. 【請求項３】 直前の状態に繋がる生き残りパスを利用
    してレプリカを作成する手順を用いて上記ビタビアルゴ
    リズムを実行する際、状態に対応した上記生き残りパス
    に応じて上記レプリカテーブル手段に保存されている上
    記レプリカを選択し、トレリス図に従い、上記レプリカ
    を出力するセレクタ手段を備えることを特徴とする請求
    項１又は請求項２に記載のディジタルデータ復調装置。
  4. 【請求項４】 上記受信信号を入力してから上記判定デ
    ータを出力するまでの遅延時間分だけ当該受信信号を遅
    延させる遅延手段と、当該遅延手段より出力された上記
    受信信号と上記判定データに基づき、上記ＣＩＲを逐次
    推定するＣＩＲ推定手段とを有し、所定のタイミングで
    上記ＣＩＲ推定手段より出力された上記推定ＣＩＲを読
    み込み、上記レプリカテーブル手段の上記レプリカを更
    新することを特徴とする請求項１、請求項２又は請求項
    ３に記載のディジタルデータ復調装置。
  5. 【請求項５】 上記ＣＩＲ推定手段は、上記遅延手段よ
    り出力された上記受信信号、上記判定データに加えて上
    記レプリカテーブル手段に保存された上記レプリカに基
    づき、上記ＣＩＲを逐次推定することを特徴とする請求
    項４に記載のディジタルデータ復調装置。
  6. 【請求項６】 受信信号に基づいて伝送路インパルス応
    答（ＣＩＲ）を推定し、当該推定結果の推定ＣＩＲを用
    いて作成したレプリカと上記受信信号とを用いて、ビタ
    ビアルゴリズムを実行して送信データを判定し、当該判
    定データを出力するディジタルデータ復調装置におい
    て、上記推定ＣＩＲを所定のブロック数に分割して保存
    する複数の分割ＣＩＲレジスタ手段と、当該複数の分割
    ＣＩＲレジスタ手段に対応して設けられ、上記複数の分
    割ＣＩＲレジスタ手段にそれぞれ保存された上記分割推
    定ＣＩＲを読み出すと共に、当該分割推定ＣＩＲを用い
    て分割レプリカを計算する複数の分割レプリカ計算手段
    と、当該複数の分割レプリカ計算手段に対応して設けら
    れ、上記複数の分割レプリカ計算手段からそれぞれ出力
    された上記分割レプリカを保存する複数の分割レプリカ
    テーブル手段とを備えることを特徴とするディジタルデ
    ータ復調装置。
  7. 【請求項７】 分割ブロック数と状態数に応じたビット
    数のベクトルでなるカウンタデータを順次カウントアッ
    プし、出力するカウンタ手段を有し、上記複数の分割レ
    プリカ計算手段は、上記複数の分割ＣＩＲレジスタ手段
    にそれぞれ対応して保存された上記分割推定ＣＩＲを読
    み出すと共に、当該分割推定ＣＩＲと上記カウンタ手段
    から出力された上記カウンタデータとを用いて上記分割
    レプリカを計算することを特徴とする請求項６に記載の
    ディジタルデータ復調装置。
  8. 【請求項８】 直前の状態に繋がる生き残りパスを利用
    してレプリカを作成する手順を用いて上記ビタビアルゴ
    リズムを実行する際、上記複数の分割レプリカテーブル
    手段に対応して設けられ、状態に対応した上記生き残り
    パスに応じて上記分割レプリカテーブル手段に保存され
    ている上記分割レプリカを選択し、トレリス図に従い、
    上記分割レプリカを出力する複数の分割セレクタ手段を
    備えることを特徴とする請求項６又は請求項７に記載の
    ディジタルデータ復調装置。
  9. 【請求項９】 上記受信信号を入力してから上記判定デ
    ータを出力するまでの遅延時間分だけ当該受信信号を遅
    延させる遅延手段と、当該遅延手段より出力された上記
    受信信号と上記判定データに基づき、上記ＣＩＲを逐次
    推定するＣＩＲ推定手段とを有し、所定のタイミングで
    上記ＣＩＲ推定手段より出力された上記推定ＣＩＲを読
    み込み、上記分割レプリカテーブル手段の上記分割レプ
    リカを更新することを特徴とする請求項６、請求項７又
    は請求項８に記載のディジタルデータ復調装置。
  10. 【請求項１０】 上記ＣＩＲ推定手段は、上記遅延手段
    より出力された上記受信信号、上記判定データに加えて
    上記分割レプリカテーブル手段に保存された上記分割レ
    プリカに基づき、上記ＣＩＲを逐次推定することを特徴
    とする請求項９に記載のディジタルデータ復調装置。
  11. 【請求項１１】 受信信号に基づいて伝送路インパルス
    応答（ＣＩＲ）を推定し、当該推定結果の推定ＣＩＲを
    用いて作成したレプリカと上記受信信号とを用いて、ビ
    タビアルゴリズムを実行して送信データを判定し、当該
    判定データを出力するディジタルデータ復調装置におい
    て、各状態に対応した生き残りパスメトリックを所定の
    規則で変換し、当該変換パスメトリックが最小となる状
    態（擬似最尤状態）に対応した上記生き残りパスを用い
    て上記送信データを判定することを特徴とするディジタ
    ルデータ復調装置。
  12. 【請求項１２】 受信信号に基づいて伝送路インパルス
    応答（ＣＩＲ）を推定し、当該推定結果の推定ＣＩＲを
    用いて作成したレプリカと上記受信信号とを用いて、ビ
    タビアルゴリズムを実行して送信データを判定し、当該
    判定データを出力するディジタルデータ復調装置におい
    て、枝メトリックを計算する際、２乗計算に代えて、絶
    対値計算を用いるようにしたことを特徴とするディジタ
    ルデータ復調装置。
JP9196689A 1997-07-23 1997-07-23 ディジタルデータ復調装置 Pending JPH1141115A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9196689A JPH1141115A (ja) 1997-07-23 1997-07-23 ディジタルデータ復調装置
US09/007,533 US6219388B1 (en) 1997-07-23 1998-01-15 Digital data demodulating device for estimating channel impulse response
EP98101316A EP0895383B1 (en) 1997-07-23 1998-01-26 Channel impulse response estimator for a Viterbi equalizer
DE69803250T DE69803250T2 (de) 1997-07-23 1998-01-26 Kanalimpulsantwortschätzer für einen Viterbi-Equaliser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9196689A JPH1141115A (ja) 1997-07-23 1997-07-23 ディジタルデータ復調装置

Publications (1)

Publication Number Publication Date
JPH1141115A true JPH1141115A (ja) 1999-02-12

Family

ID=16361966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9196689A Pending JPH1141115A (ja) 1997-07-23 1997-07-23 ディジタルデータ復調装置

Country Status (4)

Country Link
US (1) US6219388B1 (ja)
EP (1) EP0895383B1 (ja)
JP (1) JPH1141115A (ja)
DE (1) DE69803250T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6370397B1 (en) * 1998-05-01 2002-04-09 Telefonaktiebolaget Lm Ericsson (Publ) Search window delay tracking in code division multiple access communication systems
US6973615B1 (en) * 2000-12-15 2005-12-06 Conexant Systems, Inc. System of and method for decoding trellis codes
GB2371953A (en) * 2001-01-31 2002-08-07 Matsushita Comm Ind Uk Ltd Viterbi equalizer which compares received data with predicted data based on the channel response estimate to generate path metrics
US7017104B1 (en) * 2001-08-24 2006-03-21 Mediatek Inc. Method and system for decoding block codes by calculating a path metric according to a decision feedback sequence estimation algorithm
WO2004095813A1 (en) 2003-04-24 2004-11-04 Matsushita Electric Industrial Co. Ltd. Mobile terminal apparatus
US8904266B2 (en) * 2010-08-10 2014-12-02 Nxp, B.V. Multi-standard viterbi processor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62105531A (ja) * 1985-11-01 1987-05-16 Kokusai Denshin Denwa Co Ltd <Kdd> 逐次復号誤り訂正方式
US5117427A (en) 1988-03-03 1992-05-26 Mitsubishi Denki Kabushiki Kaisha Communication system with concatenated coding error correction
JPH03195129A (ja) * 1989-12-22 1991-08-26 Mitsubishi Electric Corp 最尤系列推定装置
EP0453814B1 (en) * 1990-03-30 1997-01-29 Nec Corporation Adaptive channel impulse response estimation system using maximum likelihood sequence estimation
CA2048210C (en) 1990-07-31 1995-11-28 Yukitsuna Furuya Blind type sequence estimator for use in communications system
SE469052B (sv) * 1991-09-10 1993-05-03 Ericsson Telefon Ab L M Foerfarande att bilda ett kanalestimat foer en tidsvarierande radiokanal
JP2876856B2 (ja) 1991-10-31 1999-03-31 日本電気株式会社 系列推定方法および装置
JPH06140951A (ja) 1992-10-27 1994-05-20 Sony Corp ビタビ等化器
US5602507A (en) 1993-11-05 1997-02-11 Ntt Mobile Communications Network Inc. Adaptive demodulating method for generating replica and demodulator thereof
JP2846959B2 (ja) * 1993-12-15 1999-01-13 エヌ・ティ・ティ移動通信網株式会社 適応等化器
US5550870A (en) * 1994-03-02 1996-08-27 Lucent Technologies Inc. Viterbi processor
JP3674111B2 (ja) * 1995-10-25 2005-07-20 三菱電機株式会社 データ伝送装置

Also Published As

Publication number Publication date
EP0895383A2 (en) 1999-02-03
EP0895383B1 (en) 2001-11-21
DE69803250D1 (de) 2002-02-21
EP0895383A3 (en) 1999-02-10
DE69803250T2 (de) 2002-07-25
US6219388B1 (en) 2001-04-17

Similar Documents

Publication Publication Date Title
US5325402A (en) Method and arrangement for estimating data sequences transmsitted using Viterbi algorithm
US5673294A (en) Adaptive maximum likelihood sequence estimation apparatus and adaptive maximum likelihood sequence estimation method
AU695996B2 (en) A system for decoding digital data using a variable decision depth
CA2113919A1 (en) Maximum likelihood sequence estimator and maximum likelihood sequence estimation method
MXPA97003536A (en) A system for decoding digital data, using a variable decision of decis
JPH09121172A (ja) データ伝送装置
US5272726A (en) Blind type sequence estimator for use in communications system
JP2009232476A (ja) 情報処理方法および情報処理装置
JPH0722970A (ja) 最尤系列推定器
US5450445A (en) Method and arrangement of estimating data sequences transmitted using viterbi algorithm
Omidi et al. Parallel structures for joint channel estimation and data detection over fading channels
JPH1141115A (ja) ディジタルデータ復調装置
US7054392B2 (en) Process and device for estimating the successive values of digital symbols, in particular for the equalization of an information transmission channel in mobile telephony
EP1001543B1 (en) Sequential decoder, and receiver using sequential decoder
JPH10173573A (ja) 適応等化器
JP3099796B2 (ja) 自動等化方法及び自動等化器
JP2551296B2 (ja) 系列推定装置
JPH0758672A (ja) ディジタル適応等化器
JPH09266458A (ja) 適応等化器
JP2894406B2 (ja) 最尤系列推定装置
JP2003152553A (ja) 復号方法及び通信装置
JP2004064669A (ja) 系列推定装置および系列推定方法
WO1998039848A1 (fr) Procede d&#39;estimation serielle
JP3692644B2 (ja) 軟判定装置
JPH05316083A (ja) 移動無線において変動する伝送路における等化方法及び適応等化器