JPH09266458A - 適応等化器 - Google Patents

適応等化器

Info

Publication number
JPH09266458A
JPH09266458A JP8095878A JP9587896A JPH09266458A JP H09266458 A JPH09266458 A JP H09266458A JP 8095878 A JP8095878 A JP 8095878A JP 9587896 A JP9587896 A JP 9587896A JP H09266458 A JPH09266458 A JP H09266458A
Authority
JP
Japan
Prior art keywords
maximum likelihood
state
path
path metric
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8095878A
Other languages
English (en)
Other versions
JP3462000B2 (ja
Inventor
Mitsuo Kubo
光生 久保
Satoru Tano
哲 田野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Kokusai Electric Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Kokusai Electric Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP09587896A priority Critical patent/JP3462000B2/ja
Publication of JPH09266458A publication Critical patent/JPH09266458A/ja
Application granted granted Critical
Publication of JP3462000B2 publication Critical patent/JP3462000B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 【課題】適応等化器のハードウェア規模を大幅に縮小
し、軽量化,小型化,低消費電力化,低価格化を図る。 【解決手段】レプリカ信号生成器21,誤差信号計算用
減算器22,ブランチメトリックを計算する二乗和演算
器23,回線歪み推定器26の処理に、高速の動作クロ
ックを用いたパイプライン処理を適用し、1状態遷移分
を順次処理するように構成した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はディジタル移動通信
におけるフェージング対策として受信装置に用いられる
等化器に関するもので、特に、等化方法としてビタビア
ルゴリズムを用いた適応等化器に関するものである。
【0002】
【従来の技術】まず、適応等化器の動作原理について説
明する。図1はビタビアルゴリズムを用いた適応等化器
の一般的な全体構成図である。ビタビアルゴリズムを用
いた適応等化器とは、遅延歪みのある通信回線の復調側
に具備される等化器の一種であり、送信系列候補に対し
推定した回線歪みを畳み込むことにより生成したレプリ
カ信号と、受信信号とのユークリッド距離が小さくなる
ように回線歪みを推定および制御(等化処理)すると共
に、ビタビアルゴリズムによりユークリッド距離が最小
となる系列を用いて送信系列を最尤推定して復調するも
のである。以下に各部を詳しく説明する。
【0003】例えば、通信システムのベースバンド変調
方式がQPSK(Quadrature PhaseShift Keying )の
場合、空間ダイヤグラムは図2に示す4つの位相点(状
態0,1,2,3)をもつ信号配置となり、各状態へ、
例えば、図3に示すディジタル信号I,Qを対応付けて
いる。即ち、送信器から出力される信号I,Qが00→
11→10→01であった場合、空間ダイヤグラム上で
の状態の推移は、図4に示すように状態0→状態2→状
態3→状態1へ変化するわけである。また、図4の推移
を横軸を時間とする状態遷移図で示すと図5のように表
現できる。
【0004】ここで、時刻(n−T)T(但し、Tはシ
ンボル周期)から現時刻nTへの状態遷移を考えた場
合、図6に示すように44 =16通りの遷移が存在する
ことがわかる。ここで、状態遷移を表現するにあたり、
例えば、時刻(n−1)Tの状態iからnTの状態jへ
遷移する場合、この状態遷移をijと表記することとす
る。適応等化器では、送信系列候補をこの16通りの状
態遷移とし、送信系列候補と回線歪みとを畳み込んでレ
プリカ信号を生成してそれぞれ受信信号との差(誤差信
号)を求めてから、誤差信号の大きさ、即ちI相とQ相
との二乗和で与えられるブランチメトリックを計算す
る。
【0005】次に、図7に示すように、現時刻nTにお
ける状態0へ遷移する4つのブランチメトリック、即
ち、遷移00,10,20,30のうち、ブランチメト
リックが最小である状態遷移(最尤状態遷移)を選択す
る(この説明図では「10」を選択)。残る状態1,
2,3への状態遷移からも同様にして選択すると、例え
ば、図8に示すように、各状態毎に最尤状態遷移が1本
だけ選択された形となる。そして、この4本の状態遷移
の中から、最も最尤な状態遷移を選択(この説明図では
「12」を選択)し、現時刻nTにおける状態2を最尤
状態とし、図3に基づき、対応するディジタル信号I=
1,Q=0を復調出力する。
【0006】上記においては、説明を簡単にするため、
最小ブランチメトリックが与えられる状態遷移を用いて
送信系列を最尤推定する方法を述べた。しかし一般的に
は、適応等化器の復調性能を高めるため、過去の複数の
ブランチメトリックの加算合成によりパスメトリックを
算出し、最小となるパスメトリックを用いて最尤推定す
る場合が殆どである。
【0007】ここでいうパスメトリックとは、図9に示
すような各状態につながる最尤状態遷移のブランチメト
リック累積値で与えられる。例えば、時刻(n−1)T
の状態0につながるパスメトリックをパスメトリック
(0)とすると、パスメトリック(0)は時刻(n−
3)Tまでの「━(太い実線)」で示したパスメトリッ
クと、時刻(n−3)Tから(n−1)Tまでの「−・
−(一点鎖線)」で示したパスメトリックを加算した値
となる。ここで、現時刻nTにおいてパスメトリックを
用いた最尤推定を行う場合、まず時刻(n−1)Tまで
の4つのパスメトリック、即ちパスメトリック(0)〜
(3)を予め累算し記憶しておく。そして、図示するよ
うに、次式によって計算する。
【0008】
【数1】 PM0〔nT〕=PM0〔(n−1)T〕+BM00 PM0〔nT〕=PM1〔(n−1)T〕+BM10 PM0〔nT〕=PM2〔(n−1)T〕+BM20 PM0〔nT〕=PM3〔(n−1)T〕+BM30 (ただし、「PM」はパスメトリック、「BM」はブラ
ンチメトリックである。)
【0009】この式による計算結果のうち最小となるパ
スメトリックが与えられる状態遷移系列を最尤パスとす
る。残る状態1〜3への最尤パス、即ち、PM1〔n
T〕〜PM3〔nT〕を選択する場合は、上記4式のB
M00〜30を、それぞれ(01,11,21,3
1)、(02,12,22,32)、(03,13,2
3,33)に置き換えて計算し、それぞれ最尤パスを求
める。そして得られた4つの最尤パスの中で最も最尤な
パスを選択し、現時刻nTにおける状態を最尤状態と
し、図3に基づく対応するディジタル信号を復調出力す
る。パスメトリック(0)〜(3)は、4つの最尤パス
の選択を終了した時点でPM0〔nT〕〜PM3〔n
T〕に置き換え、時刻(n+1)Tでの処理に供給され
る。
【0010】以上がパスメトリックを用いて最尤指定す
る方法である。また、適応等化器の復調性能を更に高め
るため、Kシンボル区間の各状態毎の最尤パスを記憶し
ておき、現時刻nTでのパスメトリックの最尤推定結果
を出力する際、Kシンボルだけ逆上った(n−K)Tに
おける状態を最尤状態として復調出力する方法がある。
【0011】図10に最尤パスメモリを用いた復調方法
の説明図を示す。図において、「━(太い実線)」は本
来推定されるべき送信系列であり、現時刻nTでは状態
2を復調出力すべきであったとする。この時、ノイズ等
の影響により誤って状態3への遷移が最小となって選択
された場合、誤った状態を復調出力してビット誤りとな
る。しかしこの時、Kが3以上であれば本来復調すべき
最尤パスへたどり着ける。また同じく、誤って状態1を
選択した場合、Kが4以上であれば最尤パスにたどり着
けるわけである。従って、Kの値を大きくするほど復調
器としてビット誤り率の向上を期待できる効果がある。
しかし、状態0〜3毎にKシンボル長の最尤パスメモリ
を必要とするのに加え、復調処理をKシンボルだけ余計
に計算しないと最尾の復調結果を得られないため通常K
は10程度の値が採用されている。
【0012】回線歪みは、周期Tで各状態別に推定され
る。即ち、上記例のQPSKの適応等化器では、4状態
分の回線歪みを推定する。例えば、状態0の回線歪み
は、状態0へ遷移する誤差信号(00,10,20,3
0)の中で、最尤な誤差信号および現時刻nTにおける
最尤状態(0)を用いて推定し、状態1,2,3の回線
歪みも同様にして、それぞれ(01,11,21,3
1),(02,12,22,32),(03,13,2
3,33)の中で最尤な誤差信号および最尤状態
(1),(2),(3)をそれぞれ用いて推定する。
【0013】回線歪み推定アルゴリズムは、システムに
要求される復調能力や回路規模の制約等により、最小二
乗平均〔LMS〕,再帰最小二乗平均〔RLS〕等がよ
く用いられる。タイミング的には、現時刻nTで推定し
た回線歪みは、時刻(n+1)Tにおけるレプリカ信号
生成時において、送信系列候補に推定した回線歪みを畳
み込む際に用いる。例えば、現時刻nTで推定した状態
0の回線歪みは、時刻(n+1)Tにおける各状態へつ
ながる遷移、即ち、状態遷移(00,01,02,0
3)のレプリカ信号生成に用いられ、状態1,2,3の
回線歪みも同様にして、それぞれ(10,11,12,
13)、(20,21,22,23)、(30,31,
32,33)のレプリカ信号生成に用いられる。
【0014】以上が適応等化器の動作原理である。次
に、図11と図12を用いて従来技術を詳細に説明す
る。図11と図12の合成回路は、パスメトリックを用
いて最尤推定する従来の適応等化器の構成例であり、ベ
ースバンド変調方式は上述した例と同様QPSK方式で
説明する。図においては、受信信号をA/D変換しディ
ジタル化した後の処理以降を示した。即ち、適応等化器
に入力する受信信号は、A/D変換器によりシンボル周
期以下の時間間隔でディジタル信号に変換されたI相お
よびQ相の信号である。
【0015】従来技術では、まず、現時刻nTにおける
状態遷移00〜33までの16個の送信系列候補に対す
るレプリカ信号を、RG00〜RG33の合計16個の
レプリカ信号生成器(RG)21により並列的に計算し
た後、同じく16個の減算器22へ出力し受信信号とレ
プリカ信号との差である誤差信号を計算する。続いて、
誤差信号のI相とQ相との二乗和で与えられるブランチ
メトリックを、SQ00〜SQ33の合計16個の二乗
和演算器(SQ)23で計算し、上述した動作原理に基
づいてブランチメトリックと時刻(n−1)Tまでのパ
スメトリック累算値とを加算し現時刻nTにおけるパス
メトリックを算出する。
【0016】次に、最小値セレクタ(0)〜(3)25
により、それぞれ入力される4つのパスメトリックの中
から最小値が得られる最尤パスを選択し、パスメトリッ
ク最小値(0)〜(3)と、最尤パスの現時刻nTにお
ける状態〔最尤状態(0)〜(3)〕とを、最尤パス推
定器27に出力する。
【0017】また、選択した最小値を現時刻nTまでの
パスメトリック累算値としてパスメトリックメモリ
(0)〜(3)29の内容をそれぞれ書き換える。この
ときパスメトリックメモリ(0)の更新では、図からも
明らかなように、パスメトリック(00,10,20,
30)の中での最小のパスメトリックを用い、同様にし
てパスメトリックメモリ(1),(2),(3)は、そ
れぞれ(01,11,21,31)、(02,12,2
2,32)、(03,13,23,33)の中での最小
パスメトリックを用いて書き換える。
【0018】最後に、最尤パス推定器27では、入力さ
れる各最尤状態(0)〜(3)をKシンボル長の最尤パ
スメモリで記憶すると共に、他方から入力される最小パ
スメトリック(0)〜(3)の中から最も最尤なパスメ
トリックを選択し、その最尤パスの時刻nTからKシン
ボル逆上った(n−K)Tにおける状態を最尤状態とし
て復調出力する。
【0019】回線歪みは、動作原理の説明の通り、回線
歪み推定器26により状態0〜3における最尤パスの誤
差信号を用いて推定される。即ち、例えば、状態0の回
線歪み推定の際は、最尤状態(0)をセレクト信号とし
て用いることにより、誤差信号(00,10,20,3
0)の中で最尤な誤差信号を選択し推定を行う。
【0020】
【発明が解決しようとする課題】以上、説明したように
従来技術ではレプリカ信号生成,誤差信号計算等の各機
能ブロック毎に状態遷移数分の演算器を用いてそれぞれ
並列に処理している。従って、単位時間での処理量を多
く確保できる利点から、高速な伝送システム、演算量の
多い回線歪み推定アルゴリズムを用いたシステム、等に
適しているといえる。
【0021】しかし、一方で、回路規模が膨大になり復
調回路が大型化するデメリットがある。特に、レプリカ
信号生成,二乗和演算,回線歪み推定では乗算器を多く
必要とし、例えば、レプリカ信号生成では1状態遷移に
つき8×8ビット程度の乗算器を16個程度必要とする
ため、16状態遷移分のレプリカ信号を生成するだけで
そのハードウェア量は膨大になることが容易に想像でき
る。また、このハードウェア量の多さは、復調回路を構
成する部品点数の増大を引き起こすと共に、低消費電力
化をも疎外するものである。
【0022】従って、従来技術は、今後適応等化器を用
いた復調回路を携帯電話等に代表される移動通信端末へ
の搭載を考えた場合、現在のシステム開発動向である軽
量化・小型化・低消費電力化・低価格化のいづれをとっ
ても、それへの対応は極めて困難といわざるを得ない。
【0023】本発明は、このようなデメリットを改善す
るため、レプリカ信号生成,誤差信号計算等をパイプラ
イン的に計算することにより、計算に必要なハードウェ
ア規模を大幅に縮小し、軽量化・小型化・低消費電力化
・低価格化を可能にした適応等化器を提供することを目
的とする。
【0024】
【課題を解決するための手段】請求項1に記載した本発
明の適応等化器は、回線歪みのあるディジタル通信回線
の復調側に実装され、回線の歪みを推定した回線歪み情
報を用いて送信された系列を推定する適応等化器であっ
て、送信系列の各状態の遷移に相当する送信系列候補
を、時刻nTにおける1つの状態に連なるものより順次
発生させる候補系列発生器(20)と、誤差信号と最尤
状態信号とにより回線歪みを推定する回線歪み推定器
(26)と、該回線歪み推定器からの回線歪み信号で前
記送信系列候補を畳込み演算することによりレプリカ信
号を生成して出力するレプリカ信号生成器(21)と、
シンボル周期T以下の時間間隔でA/D変換された受信
信号から前記レプリカ信号を減算して誤差信号を算出し
逐次出力する減算器(22)と、該誤差信号を逐次記憶
し、後段の最小値セレクタ(25)から出力される最尤
状態に従って最尤な誤差信号を選択し前記回線歪み推定
器(26)へ出力する誤差信号レジスタ(24)と、前
記誤差信号の大きさを表すブランチメトリックを計算し
逐次出力する二乗和演算器(23)と、該ブランチメト
リックと、時刻(n−1)T(但し、Tはシンボル周
期)までの各状態につながる最尤なブランチメトリック
の累算値で与えられるパスメトリックとを加算し、該加
算値を現時刻nTにおけるパスメトリックとして逐次算
出する加算器(28)と、前記現時刻nTにおける1状
態分への遷移に相当するパスメトリックを入力する毎
に、この中で最小なパスメトリックを選択して出力する
と共に、最小パスメトリックが得られる最尤状態を前記
誤差信号レジスタ(24)と前記回線歪み推定器(2
6)とへ出力する最小値セレクタ(25)と、前記時刻
(n−1)Tまでの各状態につながるパスメトリックを
前記加算器(28)へ出力するとともに、前記最小値セ
レクタからの出力を時刻nTにおける各状態のパスメト
リックとして記憶しておくパスメトリックメモリ(2
9)と、前記最小パスメトリックが入力され、その中か
ら最小のパスメトリックを選択してその最尤状態を復調
出力とする最尤パス推定器(27)とを備えたことを特
徴とするものである。
【0025】さらに、請求項2に記載した本発明の適応
等化器は、前記最小値セレクタ(25)と前記最尤パス
推定器(27)の間に、該最小値セレクタ(25)から
所定の状態数分の最尤状態を入力し、Kシンボル区間に
渡って該最尤状態を記憶すると共に、時刻(n−K)T
における最尤状態を出力する最尤パスメモリ(30)を
設け、前記最尤パス推定器(27)は、前記最小パスメ
トリックを入力し、その中から最小のパスメトリックを
選択することにより、前記最尤パスメモリ(30)から
出力される最尤状態の中から最も最尤な状態を選択して
復調出力するように構成したことを特徴とするものであ
る。
【0026】
【発明の実施の形態】以下に本発明第1の実施例を図1
3,図15を用いて詳細に説明する。図13は本発明の
適応等化器の第1の実施例を示すブロック図であり、最
小パスメトリックが得られる状態遷移を用いて送信系列
を最尤推定する場合の構成例図である。図15はその計
算タイミングを示した図である。図13において、20
は候補系列発生器、21はレプリカ信号生成器(R
G)、22は減衰器、23は二乗和演算器(SQ)、2
4は誤差信号レジスタ、25は最小値セレクタ、26は
回線歪み推定器、27は最尤パス推定器、28は加算
器、29はパスメトリックメモリである。
【0027】まず、候補系列発生器20より候補系列
を、回線歪み推定器26より回線歪みを、それぞれ図1
5に示す順番、即ち、状態遷移00,10,20,3
0,01……の順でレプリカ信号生成器21に入力し、
レプリカ信号を生成する。次に、レプリカ信号は、生成
される順番で減算器22へ入力され、受信信号から差し
引いて誤差信号が計算される。誤差信号は、ブランチメ
トリック計算の他に回線歪み推定でも用いるため、引き
続きパイプライン的にI相とQ相との二乗和を二乗和演
算器23で計算してブランチメトリックを求めるととも
に、計算された順番で誤差信号レジスタ24へも格納さ
れる。ここで用いる二乗和演算器23は時分割で使用す
るため1個でよく、また、誤差信号レジスタ24はI
相,Q相,各16個の誤差信号を格納出来ればよい。
【0028】そして、次に、予め累算しておく(n−
1)Tまでの各パスメトリックと上記ブランチメトリッ
クとを加算器28で加算し、現時刻nTにおけるパスメ
トリックを計算する。ブランチメトリックの生成順番が
上述した例の通り、00,10,20,30,01……
である場合、次式を加算器28により計算する。
【0029】
【数2】 PM0〔nT〕=PM0〔(n−1)T〕+BM00 PM0〔nT〕=PM1〔(n−1)T〕+BM10 PM0〔nT〕=PM2〔(n−1)T〕+BM20 PM0〔nT〕=PM3〔(n−1)T〕+BM30 PM1〔nT〕=PM4〔(n−1)T〕+BM01 ・ ・ ・
【0030】そして、4つのパスメトリックを計算し終
わる毎に、計算結果が最小となるパスメトリックが与え
られる状態遷移系列を最小値セレクタ25により最尤パ
スとして選択し、最小パスメトリックをパスメトリック
メモリ29と最尤パス推定器27に対して出力すると共
に、最尤パスの現時刻nTにおける状態〔最尤状態〕を
回線歪み推定器26へ出力する。この時、加算器28か
ら状態0へつながるパスメトリックが4個連続して出力
されることにより、最小値セレクタ25において4個の
パスメトリックを入力する毎に、最小値を選択すること
が可能になる。そのため、処理の一番最初で16個のレ
プリカ信号を生成する際はこの点を考慮し、それぞれ連
続する4個のレプリカ信号を、ここでの例のように、1
〜4個目は状態0へ、5〜8個目は状態1へ、9〜12
個目は状態2へ、13〜16個目は状態3へ、の状態遷
移となる順番で生成する必要がある。
【0031】また、パスメトリックメモリ29の更新
は、PM0〔nT〕〜PM3〔nT〕の最尤パスの選択
が終了後、PM0〔nT〕〜PM3〔nT〕を書き換え
て行う。次に、最尤パス推定器27では、入力する4つ
の最小パスメトリックの中から最も最尤なパスを選択
し、現時刻nTにおける状態を、図3に基づき対応する
ディジタル信号を復調出力する。
【0032】次に、本発明の第2の実施例について説明
する。図14は本発明の第2の実施例を示すブロック図
である。この第2の実施例は、図13の第1の実施例の
最小値セレクタ25と最尤パス推定器27との間に最尤
パスメモリ30を設けたものである。この最尤パスメモ
リ30は、最尤パスをKシンボル区間にわたって記憶す
るためのメモリであり、時刻(n−K)Tにおける最尤
パスをそれぞれ最尤パス推定器27へ出力する。従っ
て、最尤パス推定器27では、他から入力される4つの
最小パスメトリックの中から最も最尤なパスを選択し、
そのパスの時刻(n−K)Tにおける状態を図3に基づ
き対応するディジタル信号を復調出力すればよい。
【0033】一方、回線歪み推定は、各状態毎に最尤な
系列の誤差信号を用いて行う。従って、誤差信号レジス
タ24に格納されている16個の誤差信号の中から、最
小値セレクタ25からの最尤状態をセレクト信号とし
て、例えば、状態0の回線歪み推定は、(00、12,
20,30)の中で最尤な誤差信号を選択し、同様に状
態1,2,3の回線歪み推定は、(01,11,21,
31)、(02,12,22,32)、(03,13,
23,33)の各グループの中で最尤な誤差信号を選択
して、それぞれ回線歪みを推定する。また、推定結果は
逐次記憶しておき、時刻(n+1)Tでレプリカ信号を
生成する際に送信系列候補との畳み込みの際に使用す
る。
【0034】以上により、図15に示す通り、処理全体
をパイプライン化することが可能となる。このパイプラ
イン処理により、レプリカ信号生成器21,誤差信号計
算用減算器22,二乗和演算器23,回線歪み推定器2
6は、1状態遷移分を演算するだけのハードウェアしか
必要としないため、全ての状態遷移分に対応するハード
ウェアを必要とする従来技術と比較して、大幅にハード
ウェア規模を縮小できるメリットがある。
【0035】また、このメリットにより、処理に必要な
乗算器数を状態数分の1以下に縮小できるのに加え、部
品点数の大幅な削減により製造コストを低く抑えること
が可能となる。もちろん、レプリカ信号生成から回線歪
み推定までの一連の処理には時間的制約があるため、従
来技術よりも回路の動作クロックスピードを高速にする
必要はある。しかし、例えば、例で示したQPSKの適
応等化器を日本のディジタルコードレス(PHS)規格
に準拠した仕様で構成する場合、動作クロックスピード
は10MHz以下程度で十分であるため、実用上問題は
ない。
【0036】
【発明の効果】以上詳細に説明したように、本発明によ
る適応等化器は、従来技術で問題となっていたハードウ
ェア規模を大幅に改善できるため、軽量化・小型化・低
消費電力化・低価格化、を実現する適応等化器の提供が
可能となり、実用上の効果は極めて大きい。
【図面の簡単な説明】
【図1】一般的な適応等化器のブロック図である。
【図2】QPSKの空間ダイヤグラムである。
【図3】ディジタルI,Q信号と状態との対応図であ
る。
【図4】状態の推移図である。
【図5】状態遷移図である。
【図6】16通りの状態遷移図である。
【図7】最尤推定方法の説明図である。
【図8】最尤推定方法の説明図である。
【図9】パスメトリックを用いた最尤推定説明図であ
る。
【図10】最尤パスメモリを用いた復調方法の説明図で
ある。
【図11】従来の適応等化器の回路構成(1/2)例図
である。
【図12】従来の適応等化器の回路構成(2/2)例図
である。
【図13】本発明の第1の実施例を示すブロック図であ
る。
【図14】本発明の第2の実施例を示すブロック図であ
る。
【図15】本発明の計算タイミングチャートである。
【符号の説明】
20 候補系列発生器 21 レプリカ信号生成器 22 減算器 23 二乗和演算器 24 誤差信号レジスタ 25 最小値セレクタ 26 回線歪み推定器 27 最尤パス推定器 28 加算器 29 パスメトリックメモリ 30 最尤パスメモリ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 回線歪みのあるディジタル通信回線の復
    調側に実装され、回線の歪みを推定した回線歪み情報を
    用いて送信された系列を推定する適応等化器であって、 送信系列の各状態の遷移に相当する送信系列候補を、時
    刻nTにおける1つの状態に連なるものより順次発生さ
    せる候補系列発生器(20)と、 誤差信号と最尤状態信号とにより回線歪みを推定する回
    線歪み推定器(26)と、 該回線歪み推定器からの回線歪み信号で前記送信系列候
    補を畳込み演算することによりレプリカ信号を生成して
    出力するレプリカ信号生成器(21)と、 シンボル周期T以下の時間間隔でA/D変換された受信
    信号から前記レプリカ信号を減算して誤差信号を算出し
    逐次出力する減算器(22)と、 該誤差信号を逐次記憶し、後段の最小値セレクタ(2
    5)から出力される最尤状態に従って最尤な誤差信号を
    選択し前記回線歪み推定器(26)へ出力する誤差信号
    レジスタ(24)と、 前記誤差信号の大きさを表すブランチメトリックを計算
    し逐次出力する二乗和演算器(23)と、 該ブランチメトリックと、時刻(n−1)T(但し、T
    はシンボル周期)までの各状態につながる最尤なブラン
    チメトリックの累算値で与えられるパスメトリックとを
    加算し、該加算値を現時刻nTにおけるパスメトリック
    として逐次算出する加算器(28)と、 前記現時刻nTにおける1状態分への遷移に相当するパ
    スメトリックを入力する毎に、この中で最小なパスメト
    リックを選択して出力すると共に、最小パスメトリック
    が得られる最尤状態を前記誤差信号レジスタ(24)と
    前記回線歪み推定器(26)とへ出力する最小値セレク
    タ(25)と、 前記時刻(n−1)Tまでの各状態につながるパスメト
    リックを前記加算器(28)へ出力するとともに、前記
    最小値セレクタからの出力を時刻nTにおける各状態の
    パスメトリックとして記憶しておくパスメトリックメモ
    リ(29)と、 前記最小パスメトリックが入力され、その中から最小の
    パスメトリックを選択してその最尤状態を復調出力とす
    る最尤パス推定器(27)とを備えたことを特徴とする
    適応等化器。
  2. 【請求項2】 前記最小値セレクタ(25)と前記最尤
    パス推定器(27)の間に、該最小値セレクタ(25)
    から所定の状態数分の最尤状態を入力し、Kシンボル区
    間に渡って該最尤状態を記憶すると共に、時刻(n−
    K)Tにおける最尤状態を出力する最尤パスメモリ(3
    0)を設け、 前記最尤パス推定器(27)は、前記最小パスメトリッ
    クを入力し、その中から最小のパスメトリックを選択す
    ることにより、前記最尤パスメモリ(30)から出力さ
    れる最尤状態の中から最も最尤な状態を選択して復調出
    力するように構成したことを特徴とする請求項1記載の
    適応等化器。
JP09587896A 1996-03-27 1996-03-27 適応符号化器及び適応等化方法 Expired - Fee Related JP3462000B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09587896A JP3462000B2 (ja) 1996-03-27 1996-03-27 適応符号化器及び適応等化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09587896A JP3462000B2 (ja) 1996-03-27 1996-03-27 適応符号化器及び適応等化方法

Publications (2)

Publication Number Publication Date
JPH09266458A true JPH09266458A (ja) 1997-10-07
JP3462000B2 JP3462000B2 (ja) 2003-10-27

Family

ID=14149601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09587896A Expired - Fee Related JP3462000B2 (ja) 1996-03-27 1996-03-27 適応符号化器及び適応等化方法

Country Status (1)

Country Link
JP (1) JP3462000B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110468A (ja) * 2001-09-26 2003-04-11 Sony Corp 受信装置および方法、送信装置および方法、通信システム、記録媒体、並びにプログラム
WO2003043219A1 (fr) * 2001-11-16 2003-05-22 Matsushita Electric Industrial Co., Ltd. Appareil et procede d'estimation de serie a plus grande vraisemblance
KR100925427B1 (ko) * 2002-12-27 2009-11-06 엘지전자 주식회사 채널 등화기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110468A (ja) * 2001-09-26 2003-04-11 Sony Corp 受信装置および方法、送信装置および方法、通信システム、記録媒体、並びにプログラム
WO2003043219A1 (fr) * 2001-11-16 2003-05-22 Matsushita Electric Industrial Co., Ltd. Appareil et procede d'estimation de serie a plus grande vraisemblance
KR100925427B1 (ko) * 2002-12-27 2009-11-06 엘지전자 주식회사 채널 등화기

Also Published As

Publication number Publication date
JP3462000B2 (ja) 2003-10-27

Similar Documents

Publication Publication Date Title
US5325402A (en) Method and arrangement for estimating data sequences transmsitted using Viterbi algorithm
US5920599A (en) Soft decision decoder
JP2792812B2 (ja) 最尤系列推定器
CA2113919A1 (en) Maximum likelihood sequence estimator and maximum likelihood sequence estimation method
US5272726A (en) Blind type sequence estimator for use in communications system
US5844947A (en) Viterbi decoder with reduced metric computation
EP1154605B1 (en) Maximum likelihood decoding coherent detecting method
JP2009232476A (ja) 情報処理方法および情報処理装置
US5905743A (en) Apparatus, methods and computer program products for sequential maximum likelihood estimating communications signals using whitening path metrics
US6035006A (en) Estimator having a feedback loop
US5724390A (en) MLSE before derotation and after derotation
JP3462000B2 (ja) 適応符号化器及び適応等化方法
US7017103B2 (en) Device and method for Viterbi equalization with metric increments calculated in advance
JP3424723B2 (ja) 適応等化器
US6219388B1 (en) Digital data demodulating device for estimating channel impulse response
US20050265495A1 (en) M-ary-modulation-capable equalizing processing apparatus, received signal processing system, receiver and M-ary-modulation-capable equalizing processing method
US6529557B1 (en) Add-compare selection circuit
EP0786872A2 (en) Viterbi decoder with reduced metric computation
JP2966673B2 (ja) ダイバーシチ形同期検波回路
JP2004503141A (ja) Acsおよび伝送メトリック演算用の様々なハードウエアデータ経路を用いるビタビ等化器
JP3629059B2 (ja) Mlse型等化器を用いた復調装置
JPH05335893A (ja) 等化方法及び装置
JP2678823B2 (ja) 干渉波除去方法及びそれを使った受信機と通信システム
JPH1013317A (ja) 適応等化器
KR19990062535A (ko) 디지털신호처리기 처리부분과 하드웨어 처리부분을 가지는 비터비 등화기

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees