JP2966673B2 - ダイバーシチ形同期検波回路 - Google Patents
ダイバーシチ形同期検波回路Info
- Publication number
- JP2966673B2 JP2966673B2 JP5007925A JP792593A JP2966673B2 JP 2966673 B2 JP2966673 B2 JP 2966673B2 JP 5007925 A JP5007925 A JP 5007925A JP 792593 A JP792593 A JP 792593A JP 2966673 B2 JP2966673 B2 JP 2966673B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- signals
- synchronous detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はデジタル無線通信に利用
する。特に、ダイバーシチ受信方式における検波回路の
小型化および簡素化技術に関する。
する。特に、ダイバーシチ受信方式における検波回路の
小型化および簡素化技術に関する。
【０００２】
【従来の技術】ディジタル無線通信においては、フェー
ジングにより受信電力が落ち込み、誤り率特性が大幅に
劣化する。この劣化を克服する技術としてダイバーシチ
受信方式がある。ダイバーシチ受信方式の一種である最
大比合成と同期検波を組合せた従来例装置を図５を参照
して説明する。図５は従来例装置のブロック構成図であ
る。従来例はダイバーシチブランチ数が２つの場合を説
明する。
ジングにより受信電力が落ち込み、誤り率特性が大幅に
劣化する。この劣化を克服する技術としてダイバーシチ
受信方式がある。ダイバーシチ受信方式の一種である最
大比合成と同期検波を組合せた従来例装置を図５を参照
して説明する。図５は従来例装置のブロック構成図であ
る。従来例はダイバーシチブランチ数が２つの場合を説
明する。
【０００３】入力端子１からＩＦ帯にダウンコンバート
された第一ブランチの受信波が入力される。キャリア周
波数同期回路２は、この受信波からキャリア周波数成分
を抽出する。キャリア位相は不確定で構わないので、キ
ャリア周波数同期回路２を動作させるためのキャリア同
期用信号などの特別な信号は必要としない。乗算器３
は、受信波とキャリア周波数成分とを乗算し、低域濾波
器４に入力する。低域濾波器４は、不要な高周波成分を
除去しベースバンド変調波成分を抽出する。ＡＤ変換回
路６は、このベースバンド変調成分を変調波のシンボル
周期Ｔでサンプリングを行い、ディジタル信号に変換し
て乗算器７に入力する。ここでキャリア周波数同期回路
２、乗算器３と低域濾波器４は準同期検波回路５の構成
要素であり、ＡＤ変換回路６の出力信号は、第一ブラン
チの準同期検波信号のサンプリング値に相当する。入力
端子８からＩＦ帯にダウンコンバートされた第二のブラ
ンチの受信波も準同期検波回路１２において準同期検波
回路５と同様に処理が行われ、ＡＤ変換回路１３の出力
信号は、第二のブランチの準同期検波信号サンプリング
値に相当する。
された第一ブランチの受信波が入力される。キャリア周
波数同期回路２は、この受信波からキャリア周波数成分
を抽出する。キャリア位相は不確定で構わないので、キ
ャリア周波数同期回路２を動作させるためのキャリア同
期用信号などの特別な信号は必要としない。乗算器３
は、受信波とキャリア周波数成分とを乗算し、低域濾波
器４に入力する。低域濾波器４は、不要な高周波成分を
除去しベースバンド変調波成分を抽出する。ＡＤ変換回
路６は、このベースバンド変調成分を変調波のシンボル
周期Ｔでサンプリングを行い、ディジタル信号に変換し
て乗算器７に入力する。ここでキャリア周波数同期回路
２、乗算器３と低域濾波器４は準同期検波回路５の構成
要素であり、ＡＤ変換回路６の出力信号は、第一ブラン
チの準同期検波信号のサンプリング値に相当する。入力
端子８からＩＦ帯にダウンコンバートされた第二のブラ
ンチの受信波も準同期検波回路１２において準同期検波
回路５と同様に処理が行われ、ＡＤ変換回路１３の出力
信号は、第二のブランチの準同期検波信号サンプリング
値に相当する。
【０００４】乗算器７では、第一のブランチの準同期検
波信号のサンプリング値に、第一のブランチのキャリア
位相を除去するような位相を含み振幅が√（Ｓ／Ｎ）に
比例する重み付け係数を乗算する。同様に、乗算器１４
では、第二のブランチの準同期検波信号のサンプリング
値に、第二のブランチのキャリア位相を除去するような
位相を含み振幅が√（Ｓ／Ｎ）に比例する重み付け係数
を乗算する。加算回路１６は、乗算器７と乗算器１４の
出力信号を加算し、判定回路１７に入力する。判定回路
１７は硬判定による信号判定を行い、判定出力を出力端
子１９から出力する。減算回路１８は、加算回路１６の
出力信号から判定出力を差し引き、判定誤差信号を出力
する。重み付け係数制御回路１５は、この判定誤差信号
の２乗が最小となるように最小２乗法を用いて乗算器７
と乗算器１４の重み付け係数を推定し出力する。
波信号のサンプリング値に、第一のブランチのキャリア
位相を除去するような位相を含み振幅が√（Ｓ／Ｎ）に
比例する重み付け係数を乗算する。同様に、乗算器１４
では、第二のブランチの準同期検波信号のサンプリング
値に、第二のブランチのキャリア位相を除去するような
位相を含み振幅が√（Ｓ／Ｎ）に比例する重み付け係数
を乗算する。加算回路１６は、乗算器７と乗算器１４の
出力信号を加算し、判定回路１７に入力する。判定回路
１７は硬判定による信号判定を行い、判定出力を出力端
子１９から出力する。減算回路１８は、加算回路１６の
出力信号から判定出力を差し引き、判定誤差信号を出力
する。重み付け係数制御回路１５は、この判定誤差信号
の２乗が最小となるように最小２乗法を用いて乗算器７
と乗算器１４の重み付け係数を推定し出力する。
【０００５】
【発明が解決しようとする課題】この重み付け係数制御
回路１５は、重み付け係数推定に最小２乗法を用いるた
め、演算量が多く回路規模が大きくなる欠点がある。ま
た、重み付け係数推定を含まないダイバーシチ受信方式
として選択合成等があるが、最大比合成に比べて誤り率
特性が劣化する。
回路１５は、重み付け係数推定に最小２乗法を用いるた
め、演算量が多く回路規模が大きくなる欠点がある。ま
た、重み付け係数推定を含まないダイバーシチ受信方式
として選択合成等があるが、最大比合成に比べて誤り率
特性が劣化する。
【０００６】本発明は、このような背景に行われたもの
であり、最小２乗法などの複雑な演算を用いずに最大比
合成と同じ誤り率特性を有し、検波回路を小型化および
簡素化できるダイバーシチ形同期検波回路を提供するこ
とを目的とする。また、再生搬送波の同期がなくとも最
尤判定による信号判定を行い、送信信号に搬送波同期情
報を必要としない信号を用いることができるダイバーシ
チ形同期検波回路を提供することを目的とする。
であり、最小２乗法などの複雑な演算を用いずに最大比
合成と同じ誤り率特性を有し、検波回路を小型化および
簡素化できるダイバーシチ形同期検波回路を提供するこ
とを目的とする。また、再生搬送波の同期がなくとも最
尤判定による信号判定を行い、送信信号に搬送波同期情
報を必要としない信号を用いることができるダイバーシ
チ形同期検波回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、バースト信号
が到来する複数の入力端子と、この複数の入力端子の信
号からそれぞれ搬送波周波数を再生する手段と、この手
段により再生されたそれぞれの搬送波周波数の信号と前
記複数の入力端子の信号とをそれぞれ乗算する複数の乗
算器と、この複数の乗算器の出力信号がそれぞれ通過す
る複数の低域濾波器と、この複数の低域濾波器の出力信
号をもとに変調信号を判定する一つの判定回路とを備え
たダイバーシチ形同期検波回路である。
が到来する複数の入力端子と、この複数の入力端子の信
号からそれぞれ搬送波周波数を再生する手段と、この手
段により再生されたそれぞれの搬送波周波数の信号と前
記複数の入力端子の信号とをそれぞれ乗算する複数の乗
算器と、この複数の乗算器の出力信号がそれぞれ通過す
る複数の低域濾波器と、この複数の低域濾波器の出力信
号をもとに変調信号を判定する一つの判定回路とを備え
たダイバーシチ形同期検波回路である。
【０００８】ここで、本発明の特徴とするところは、前
記複数の低域濾波器の各出力信号をそれぞれディジタル
信号に変換する複数のアナログ・ディジタル変換回路
と、この複数のアナログ・ディジタル変換回路の各出力
に対して、前記判定回路の出力する状態変化に対応する
複素シンボルの系列候補でそれぞれ逆変調を施す逆変調
回路を含む複数の演算回路とを備え、前記判定回路は、
この複数の演算回路の出力電力の和が小さくなるように
判定出力を選択する構成であるところにある。
記複数の低域濾波器の各出力信号をそれぞれディジタル
信号に変換する複数のアナログ・ディジタル変換回路
と、この複数のアナログ・ディジタル変換回路の各出力
に対して、前記判定回路の出力する状態変化に対応する
複素シンボルの系列候補でそれぞれ逆変調を施す逆変調
回路を含む複数の演算回路とを備え、前記判定回路は、
この複数の演算回路の出力電力の和が小さくなるように
判定出力を選択する構成であるところにある。
【０００９】前記判定回路は、ビタビアルゴリズムによ
る判定回路であり、前記出力電力の和が最小となるシン
ボル候補を最尤とする手段を含むことが望ましい。
る判定回路であり、前記出力電力の和が最小となるシン
ボル候補を最尤とする手段を含むことが望ましい。
【００１０】前記演算回路は、前記アナログ・ディジタ
ル変換回路の現時点の出力に対する逆変調回路と、１ま
たは数タイミング前の過去時点の出力に対する逆変調回
路と、その過去時点の出力に対する逆変調回路の出力の
線形結合をその現時点の出力に対する逆変調回路の出力
から差し引く減算回路と、この減算回路の出力を二乗す
る回路とを備え、この二乗する回路の出力を前記出力電
力を表す信号とすることが望ましい。
ル変換回路の現時点の出力に対する逆変調回路と、１ま
たは数タイミング前の過去時点の出力に対する逆変調回
路と、その過去時点の出力に対する逆変調回路の出力の
線形結合をその現時点の出力に対する逆変調回路の出力
から差し引く減算回路と、この減算回路の出力を二乗す
る回路とを備え、この二乗する回路の出力を前記出力電
力を表す信号とすることが望ましい。
【００１１】
【作用】入力された信号から搬送波成分を抽出し、その
周波数で搬送波周波数再生回路を起動させ、この搬送波
周波数再生回路で発生した信号を受信された信号と乗算
する。このとき、再生搬送波の周波数は受信搬送波に同
期しているが、位相は不確定である。
周波数で搬送波周波数再生回路を起動させ、この搬送波
周波数再生回路で発生した信号を受信された信号と乗算
する。このとき、再生搬送波の周波数は受信搬送波に同
期しているが、位相は不確定である。
【００１２】低域濾波器で高周波成分を除去してベース
バンド変調波成分を抽出する。このベースバンド変調波
成分はアナログ・ディジタル回路に入力され、変調波の
シンボル周期であるサンプリング周期Ｔでサンプリング
される。これはこれより後段でディジタル処理を行うた
めのものである。
バンド変調波成分を抽出する。このベースバンド変調波
成分はアナログ・ディジタル回路に入力され、変調波の
シンボル周期であるサンプリング周期Ｔでサンプリング
される。これはこれより後段でディジタル処理を行うた
めのものである。
【００１３】このサンプリングされた信号は、判定回路
のビタビアルゴリズムの状態遷移に対応する複素シンボ
ル系列により逆変調される。さらに、現時点よりもＴ周
期および２Ｔ周期など過去のサンプリングされた信号
も、それぞれビタビアルゴリズムのＴ周期前および２Ｔ
周期前などそれぞれの状態遷移に対応する複素シンボル
系列により逆変調される。
のビタビアルゴリズムの状態遷移に対応する複素シンボ
ル系列により逆変調される。さらに、現時点よりもＴ周
期および２Ｔ周期など過去のサンプリングされた信号
も、それぞれビタビアルゴリズムのＴ周期前および２Ｔ
周期前などそれぞれの状態遷移に対応する複素シンボル
系列により逆変調される。
【００１４】この現時点での逆変調信号と過去の逆変調
信号の線形結合との差を取る。その差が零に近ければ状
態遷移に対応する複素シンボル系列は送信シンボル系列
と一致していることになる。また、反対にその差が大き
ければ大きいほど状態遷移に対応する複素シンボル系列
は送信シンボル系列と異なっていることになる。
信号の線形結合との差を取る。その差が零に近ければ状
態遷移に対応する複素シンボル系列は送信シンボル系列
と一致していることになる。また、反対にその差が大き
ければ大きいほど状態遷移に対応する複素シンボル系列
は送信シンボル系列と異なっていることになる。
【００１５】したがって、この差を２乗し出力電力に比
例する値とし、常に正の値としてその和を判定回路に入
力する。この信号はビタビアルゴリズムにおける尤度を
示す指標となり、判定回路はこの信号を参照してこの信
号の累積値が最小となるときを最尤としてシンボル候補
を選択する。すなわち、現時点の逆変調波信号から過去
の逆変調波信号の線形結合を差し引き各ダイバーシチブ
ランチごとの推定誤差信号を生成し、ダイバーシチブラ
ンチごとに加算して得られる推定誤差信号の２乗和を入
力としてビタビアルゴリズムにより状態推定を行い信号
判定をする。
例する値とし、常に正の値としてその和を判定回路に入
力する。この信号はビタビアルゴリズムにおける尤度を
示す指標となり、判定回路はこの信号を参照してこの信
号の累積値が最小となるときを最尤としてシンボル候補
を選択する。すなわち、現時点の逆変調波信号から過去
の逆変調波信号の線形結合を差し引き各ダイバーシチブ
ランチごとの推定誤差信号を生成し、ダイバーシチブラ
ンチごとに加算して得られる推定誤差信号の２乗和を入
力としてビタビアルゴリズムにより状態推定を行い信号
判定をする。
【００１６】これにより、再生搬送波の同期がなくとも
最尤判定による信号判定が行えるので、送信信号に搬送
波同期情報を必要としない信号を用いることができると
ともに、受信装置の搬送波位相同期のための回路は不要
となる。また、最小２乗法などの複雑な演算手段を用い
ないため、回路の小型化および簡素化がはかれる。
最尤判定による信号判定が行えるので、送信信号に搬送
波同期情報を必要としない信号を用いることができると
ともに、受信装置の搬送波位相同期のための回路は不要
となる。また、最小２乗法などの複雑な演算手段を用い
ないため、回路の小型化および簡素化がはかれる。
【００１７】
【実施例】本発明実施例の構成を図１を参照して説明す
る。図１は本発明実施例装置のブロック構成図である。
る。図１は本発明実施例装置のブロック構成図である。
【００１８】本発明は、バースト信号が到来する二つの
入力端子１および８と、この二つの入力端子１および８
の信号からそれぞれ搬送波周波数を再生する手段として
二つのキャリア周波数同期回路２および９と、このキャ
リア周波数同期回路２および９により再生されたそれぞ
れの搬送波周波数の信号と二つの入力端子１および８の
信号とをそれぞれ乗算する二つの乗算器３および１０
と、この二つの乗算器３および１０の出力信号がそれぞ
れ通過する二つの低域濾波器４および１１と、この二つ
の低域濾波器４および１１の出力信号をもとに変調信号
を判定する一つの判定回路としてビタビアルゴリズム回
路３５とを備えたダイバーシチ形同期検波回路である。
入力端子１および８と、この二つの入力端子１および８
の信号からそれぞれ搬送波周波数を再生する手段として
二つのキャリア周波数同期回路２および９と、このキャ
リア周波数同期回路２および９により再生されたそれぞ
れの搬送波周波数の信号と二つの入力端子１および８の
信号とをそれぞれ乗算する二つの乗算器３および１０
と、この二つの乗算器３および１０の出力信号がそれぞ
れ通過する二つの低域濾波器４および１１と、この二つ
の低域濾波器４および１１の出力信号をもとに変調信号
を判定する一つの判定回路としてビタビアルゴリズム回
路３５とを備えたダイバーシチ形同期検波回路である。
【００１９】ここで、本発明の特徴とするところは、二
つの低域濾波器４および１１の各出力信号をそれぞれデ
ィジタル信号に変換する二つのＡＤ変換回路６および１
３と、この二つのＡＤ変換回路６および１３の各出力に
対して、ビタビアルゴリズム回路３５の判定シンボルの
系列候補でそれぞれ逆変調を施す逆変調回路を含む二つ
の演算回路としてブランチメトリック演算回路３１およ
び３３とを備え、ビタビアルゴリズム回路３５は、この
二つのブランチメトリック演算回路３１と３３との出力
電力の和が小さくなるように判定出力を選択する構成で
あるところにある。
つの低域濾波器４および１１の各出力信号をそれぞれデ
ィジタル信号に変換する二つのＡＤ変換回路６および１
３と、この二つのＡＤ変換回路６および１３の各出力に
対して、ビタビアルゴリズム回路３５の判定シンボルの
系列候補でそれぞれ逆変調を施す逆変調回路を含む二つ
の演算回路としてブランチメトリック演算回路３１およ
び３３とを備え、ビタビアルゴリズム回路３５は、この
二つのブランチメトリック演算回路３１と３３との出力
電力の和が小さくなるように判定出力を選択する構成で
あるところにある。
【００２０】次に、本発明実施例の動作を説明する。入
力端子１からＩＦ帯にダウンコンバートされた第一のブ
ランチの受信波が入力される。キャリア周波数同期回路
２は、この受信波からキャリア周波数成分を抽出する。
乗算器３は、受信波とキャリア周波数成分を乗算し、低
域濾波器４に入力する。低域濾波器４は、不要な高周波
成分を除去しベースバンド変調波成分を抽出する。ＡＤ
変換回路６は、このベースバンド変調波成分を変調波の
シンボル周期Ｔでサンプリングを行い、ディジタル信号
に変換してブランチメトリック演算回路３１に入力す
る。ここでキャリア周波数同期回路２、乗算器３と低域
濾波器４は準同期検波回路５の構成要素であり、ＡＤ変
換回路６の出力信号は、第一のブランチの準同期検波信
号サンプリング値に相当する。入力端子８から入力され
るＩＦ帯にダウンコンバートされた第二のブランチの受
信波も準同期検波回路１２において準同期検波回路５と
同様に処理が行われ、ＡＤ変換回路１３の出力信号は、
第二のブランチの準同期検波信号サンプリング値に相当
する。
力端子１からＩＦ帯にダウンコンバートされた第一のブ
ランチの受信波が入力される。キャリア周波数同期回路
２は、この受信波からキャリア周波数成分を抽出する。
乗算器３は、受信波とキャリア周波数成分を乗算し、低
域濾波器４に入力する。低域濾波器４は、不要な高周波
成分を除去しベースバンド変調波成分を抽出する。ＡＤ
変換回路６は、このベースバンド変調波成分を変調波の
シンボル周期Ｔでサンプリングを行い、ディジタル信号
に変換してブランチメトリック演算回路３１に入力す
る。ここでキャリア周波数同期回路２、乗算器３と低域
濾波器４は準同期検波回路５の構成要素であり、ＡＤ変
換回路６の出力信号は、第一のブランチの準同期検波信
号サンプリング値に相当する。入力端子８から入力され
るＩＦ帯にダウンコンバートされた第二のブランチの受
信波も準同期検波回路１２において準同期検波回路５と
同様に処理が行われ、ＡＤ変換回路１３の出力信号は、
第二のブランチの準同期検波信号サンプリング値に相当
する。
【００２１】ブランチメトリック演算回路３１および３
３は、各ダイバーシチブランチの準同期検波信号サンプ
リング系列と、ビタビアルゴリズム回路３５が出力する
状態遷移に対応する複素シンボル系列候補を入力として
各ダイバーシチブランチの推定誤差信号の２乗を出力す
る。加算回路１６は、各ダイバーシチブランチの推定誤
差信号の２乗を入力として、ダイバーシチブランチごと
に加算して得られる推定誤差信号の２乗和を出力する。
ビタビアルゴリズム回路３５は、この推定誤差信号の２
乗和を入力として状態推定を行い、前述の状態遷移に対
応する複素シンボル系列候補と判定出力を出力する。判
定出力は出力端子１９から出力される。
３は、各ダイバーシチブランチの準同期検波信号サンプ
リング系列と、ビタビアルゴリズム回路３５が出力する
状態遷移に対応する複素シンボル系列候補を入力として
各ダイバーシチブランチの推定誤差信号の２乗を出力す
る。加算回路１６は、各ダイバーシチブランチの推定誤
差信号の２乗を入力として、ダイバーシチブランチごと
に加算して得られる推定誤差信号の２乗和を出力する。
ビタビアルゴリズム回路３５は、この推定誤差信号の２
乗和を入力として状態推定を行い、前述の状態遷移に対
応する複素シンボル系列候補と判定出力を出力する。判
定出力は出力端子１９から出力される。
【００２２】図２を参照してブランチメトリック演算回
路３１および３３を説明する。図２はブランチメトリッ
ク演算回路３１および３３のブロック構成図である。入
力端子３７から、ダイバーシチブランチの準同期検波信
号サンプリング値ｙs （ｋ）が入力される。以下では信
号を全て、同相成分が実部に、直交成分が虚数に対応す
る複素表示で表す。ｙs （ｋ）は送信複素シンボルをａ
（ｋ）とすると、 ｙs （ｋ）＝ｈ（ｋ）ａ（ｋ）＋ｎ（ｋ） …（１） と表現できる。ここで、変調方式はＱＡＭ(Quadrature
Amplitude Modulation)方式とした。ｈ（ｋ）はキャリ
ア信号成分、ｎ（ｋ）は雑音成分であり、低域濾波器４
および１１を通過した白色雑音である。
路３１および３３を説明する。図２はブランチメトリッ
ク演算回路３１および３３のブロック構成図である。入
力端子３７から、ダイバーシチブランチの準同期検波信
号サンプリング値ｙs （ｋ）が入力される。以下では信
号を全て、同相成分が実部に、直交成分が虚数に対応す
る複素表示で表す。ｙs （ｋ）は送信複素シンボルをａ
（ｋ）とすると、 ｙs （ｋ）＝ｈ（ｋ）ａ（ｋ）＋ｎ（ｋ） …（１） と表現できる。ここで、変調方式はＱＡＭ(Quadrature
Amplitude Modulation)方式とした。ｈ（ｋ）はキャリ
ア信号成分、ｎ（ｋ）は雑音成分であり、低域濾波器４
および１１を通過した白色雑音である。
【００２３】ｙs （ｋ）は遅延素子３８および遅延素子
３９からなるシフトレジスタ４０に入力され、Ｔごとに
遅延した準同期検波信号サンプリング値がシフトレジス
タ４０から出力される。準同期検波信号サンプリング系
列｛ｙs （ｉ）｝は逆変調回路４１、４２、４３に入力
され、入力端子４９から入力する状態遷移に対応する複
素シンボル系列候補｛ａm （ｉ）｝で逆変調される。こ
こでＬをシフトレジスタ４０の段数とする。図２ではＬ
＝２の場合を示した。逆変調波信号を｛ｚm （ｉ）｝と
すると、 ｚm （ｉ）＝ｙs （ｉ）／ａm （ｉ） ＝〔（ｈ（ｉ）ａ（ｉ））／ａm （ｉ）〕＋〔ｎs （ｉ）／ａm （ｉ）〕…（２ ） となる。雑音成分のレベルが小さく、ａm （ｉ）がａ
（ｉ）に一致するときｚm （ｉ）はキャリア成分ｈ
（ｉ）にほぼ一致する。現時点から過去の逆変調波信号
系列の線形結合は、乗算器４４、４５および加算回路４
６により求められる。乗算器４４、４５に設定されてい
る線形結合の定数ｗ１、ｗ２は、固定しておき時間的に
変化させない。ここでの線形結合は、現時点のキャリア
成分の線形予測フィルタリングと等価である。例えばキ
ャリア成分ｈ（ｋ）が時間的に変化しないと仮定すると
きには、乗算器４４、４５に設定する定数を全て１／Ｌ
にする。すなわち、過去の逆変調波信号を平均すること
により、現時点の逆変調波信号を予測する。キャリア成
分ｈ（ｋ）が時間的に変動する場合には、過去の逆変調
波信号の重み付けを小さくするように平均して変動に追
従できるようにする。例えば、ｙs （ｋ−ｋ1 ）の重み
付け定数をλk1-1／（１−λ）と設定する方法もある。
ただし、０＜λ≦１である。減算回路４７は、現時点の
準同期検波信号サンプリング値ｙs （ｋ）から現時点か
ら過去の逆変調波信号系列の線形結合を差し引き推定誤
差信号を出力する。２乗演算回路４８は推定誤差信号の
２乗を計算し、出力端子５０から出力する。
３９からなるシフトレジスタ４０に入力され、Ｔごとに
遅延した準同期検波信号サンプリング値がシフトレジス
タ４０から出力される。準同期検波信号サンプリング系
列｛ｙs （ｉ）｝は逆変調回路４１、４２、４３に入力
され、入力端子４９から入力する状態遷移に対応する複
素シンボル系列候補｛ａm （ｉ）｝で逆変調される。こ
こでＬをシフトレジスタ４０の段数とする。図２ではＬ
＝２の場合を示した。逆変調波信号を｛ｚm （ｉ）｝と
すると、 ｚm （ｉ）＝ｙs （ｉ）／ａm （ｉ） ＝〔（ｈ（ｉ）ａ（ｉ））／ａm （ｉ）〕＋〔ｎs （ｉ）／ａm （ｉ）〕…（２ ） となる。雑音成分のレベルが小さく、ａm （ｉ）がａ
（ｉ）に一致するときｚm （ｉ）はキャリア成分ｈ
（ｉ）にほぼ一致する。現時点から過去の逆変調波信号
系列の線形結合は、乗算器４４、４５および加算回路４
６により求められる。乗算器４４、４５に設定されてい
る線形結合の定数ｗ１、ｗ２は、固定しておき時間的に
変化させない。ここでの線形結合は、現時点のキャリア
成分の線形予測フィルタリングと等価である。例えばキ
ャリア成分ｈ（ｋ）が時間的に変化しないと仮定すると
きには、乗算器４４、４５に設定する定数を全て１／Ｌ
にする。すなわち、過去の逆変調波信号を平均すること
により、現時点の逆変調波信号を予測する。キャリア成
分ｈ（ｋ）が時間的に変動する場合には、過去の逆変調
波信号の重み付けを小さくするように平均して変動に追
従できるようにする。例えば、ｙs （ｋ−ｋ1 ）の重み
付け定数をλk1-1／（１−λ）と設定する方法もある。
ただし、０＜λ≦１である。減算回路４７は、現時点の
準同期検波信号サンプリング値ｙs （ｋ）から現時点か
ら過去の逆変調波信号系列の線形結合を差し引き推定誤
差信号を出力する。２乗演算回路４８は推定誤差信号の
２乗を計算し、出力端子５０から出力する。
【００２４】次に、ビタビアルゴリズム回路３５の動作
について説明する。ビタビアルゴリズム回路３５は、最
尤系列推定(Maximum Likelihood Sequence Estimation:
MLSE) により状態推定を行い信号判定をする。ＭＬＳＥ
とは、すべての可能性のある複素シンボル系列候補に対
して尤度を計算し、その値がもっとも大きい複素シンボ
ル系列候補を信号判定値とする推定方法である。複素シ
ンボル系列が長くなると、可能性のある系列数は指定関
数的に増大する。そこで系列数を減らして演算量を抑え
るアルゴリズムとしてビタビアルゴリズムが知られてい
る。ビタビアルゴリズム回路３５は、ビタビアルゴリズ
ムによりＭＬＳＥを行う。
について説明する。ビタビアルゴリズム回路３５は、最
尤系列推定(Maximum Likelihood Sequence Estimation:
MLSE) により状態推定を行い信号判定をする。ＭＬＳＥ
とは、すべての可能性のある複素シンボル系列候補に対
して尤度を計算し、その値がもっとも大きい複素シンボ
ル系列候補を信号判定値とする推定方法である。複素シ
ンボル系列が長くなると、可能性のある系列数は指定関
数的に増大する。そこで系列数を減らして演算量を抑え
るアルゴリズムとしてビタビアルゴリズムが知られてい
る。ビタビアルゴリズム回路３５は、ビタビアルゴリズ
ムによりＭＬＳＥを行う。
【００２５】次に、図３を参照して本発明実施例におけ
るビタビアルゴリズムについてＢＰＳＫ(Binary Phase
Shift Keying) 変調を例に説明する。図３は状態遷移を
示すトレリス図である。まず状態について説明する。考
慮する複素シンボルは現時点ｋから（ｋ−Ｌ）までなの
で、｛ａm （ｉ）｜ｋ−Ｌ≦ｉ≦ｋ−１｝を状態と呼
ぶ。この場合、状態数は２L となる。複素シンボル系列
はこの状態を用いて記述することができる。時点ｋにお
けるｓ番目の状態をσs （ｋ）とする。ここでは、０≦
ｓ≦３であり、時点がｋからｋ＋１に進むとき状態が遷
移する。状態遷移は、ａ( ｋ＋1 ）に対する複素シンボ
ル候補ａm （ｋ＋１）の値に依存するので１つの状態か
ら２通りの遷移が起きる。図３に示すように、１つの状
態から２つの状態へと分岐し、また２つの状態から１つ
の状態に合流する。遷移先で合流する２つの遷移から１
つの遷移を選択するために状態σs'（ｋ）からσs （ｋ
＋１）への遷移に対応した遷移メトリックＪk+1 〔σs
（ｋ＋１），σs'（ｋ）〕を用いる。状態σs'（ｋ）か
らσs （ｋ＋１）への遷移における遷移メトリックは、
遷移ごとのブランチメトリックＢＲ〔σs （ｋ＋１），
σs'（ｋ）〕を用いて、 Ｊk+1 〔σs （ｋ＋１），σs'（ｋ）〕＝Ｊk 〔σs'（ｋ）〕＋ＢＲ〔σs （ ｋ＋１），σs'（ｋ）〕 …（３） で算出される。ただし、
るビタビアルゴリズムについてＢＰＳＫ(Binary Phase
Shift Keying) 変調を例に説明する。図３は状態遷移を
示すトレリス図である。まず状態について説明する。考
慮する複素シンボルは現時点ｋから（ｋ−Ｌ）までなの
で、｛ａm （ｉ）｜ｋ−Ｌ≦ｉ≦ｋ−１｝を状態と呼
ぶ。この場合、状態数は２L となる。複素シンボル系列
はこの状態を用いて記述することができる。時点ｋにお
けるｓ番目の状態をσs （ｋ）とする。ここでは、０≦
ｓ≦３であり、時点がｋからｋ＋１に進むとき状態が遷
移する。状態遷移は、ａ( ｋ＋1 ）に対する複素シンボ
ル候補ａm （ｋ＋１）の値に依存するので１つの状態か
ら２通りの遷移が起きる。図３に示すように、１つの状
態から２つの状態へと分岐し、また２つの状態から１つ
の状態に合流する。遷移先で合流する２つの遷移から１
つの遷移を選択するために状態σs'（ｋ）からσs （ｋ
＋１）への遷移に対応した遷移メトリックＪk+1 〔σs
（ｋ＋１），σs'（ｋ）〕を用いる。状態σs'（ｋ）か
らσs （ｋ＋１）への遷移における遷移メトリックは、
遷移ごとのブランチメトリックＢＲ〔σs （ｋ＋１），
σs'（ｋ）〕を用いて、 Ｊk+1 〔σs （ｋ＋１），σs'（ｋ）〕＝Ｊk 〔σs'（ｋ）〕＋ＢＲ〔σs （ ｋ＋１），σs'（ｋ）〕 …（３） で算出される。ただし、
【００２６】
【数１】 である。ここでｂは、ダイバーシチブランチを表す添字
であり、Ｚmb（ｋ）はｂ番目のダイバーシチブランチの
逆変調信号である。Ｊk ( σs'（ｋ）) は時点ｋにおけ
るパスメトリックであり、尤度に対応している。状態遷
移σs'（ｋ）→σs （ｋ＋１）における遷移信号系列は
｛ａm （ｋ−１）、ａm （ｋ）、ａm （ｋ＋１）｝で表
される。ビタビアルゴリズムでは、合流する２つの遷移
に対応したＪk+1 〔σs （ｋ＋１），σs'（ｋ）〕を比
較して大きい方の遷移を選択し、その選択された遷移の
遷移メトリックを時点ｋ＋１におけるパスメトリックＪ
k+1〔σs （ｋ＋１）〕にする。そして選択された遷移
にリンクする状態の時系列（パス）のみが最尤系列候補
として残される。以後、この操作を繰り返すと、状態の
数だけパスが生き残る。このパスは生き残りパスと呼ば
れている。すべての生き残りパスが過去のある時点で合
流するなら、その時点での状態が決定できるので信号判
定を行う。しかし合流しないなら信号判定は先送りす
る。以上この操作を繰り返す。なお、メモリの制約上、
状態の時系列は過去（Ｄ−Ｌ＋１）Ｔまでしか記憶せ
ず、過去（Ｄ−Ｌ＋１）Ｔの時点で生き残りパスが合流
しないなら現時点で最大尤度となるパス、つまりパスメ
トリック最大のパスに基づいて信号判定を行う。このと
き判定される信号は、現時点からＤＴ遅延したものであ
り、このＤＴを判定遅延時間という(G,Ungerboeck,"Ada
ptive maximum likelihood receiver for carrier-modu
lated data-transmission systems ,"IEEE Trans,Commu
n,vol,COM-22,pp,624-636,1974) 。ただし、Ｄ≧Ｌであ
る。
であり、Ｚmb（ｋ）はｂ番目のダイバーシチブランチの
逆変調信号である。Ｊk ( σs'（ｋ）) は時点ｋにおけ
るパスメトリックであり、尤度に対応している。状態遷
移σs'（ｋ）→σs （ｋ＋１）における遷移信号系列は
｛ａm （ｋ−１）、ａm （ｋ）、ａm （ｋ＋１）｝で表
される。ビタビアルゴリズムでは、合流する２つの遷移
に対応したＪk+1 〔σs （ｋ＋１），σs'（ｋ）〕を比
較して大きい方の遷移を選択し、その選択された遷移の
遷移メトリックを時点ｋ＋１におけるパスメトリックＪ
k+1〔σs （ｋ＋１）〕にする。そして選択された遷移
にリンクする状態の時系列（パス）のみが最尤系列候補
として残される。以後、この操作を繰り返すと、状態の
数だけパスが生き残る。このパスは生き残りパスと呼ば
れている。すべての生き残りパスが過去のある時点で合
流するなら、その時点での状態が決定できるので信号判
定を行う。しかし合流しないなら信号判定は先送りす
る。以上この操作を繰り返す。なお、メモリの制約上、
状態の時系列は過去（Ｄ−Ｌ＋１）Ｔまでしか記憶せ
ず、過去（Ｄ−Ｌ＋１）Ｔの時点で生き残りパスが合流
しないなら現時点で最大尤度となるパス、つまりパスメ
トリック最大のパスに基づいて信号判定を行う。このと
き判定される信号は、現時点からＤＴ遅延したものであ
り、このＤＴを判定遅延時間という(G,Ungerboeck,"Ada
ptive maximum likelihood receiver for carrier-modu
lated data-transmission systems ,"IEEE Trans,Commu
n,vol,COM-22,pp,624-636,1974) 。ただし、Ｄ≧Ｌであ
る。
【００２７】本発明の効果を確かめるために、計算機シ
ミュレーションを行った。その結果を図４に示す。図４
は計算機シミュレーションを行った結果を示す図であ
る。なお、ブランチ数は２、Ｌ＝４、変調方式はロール
オフ０．５のＱＰＳＫ変調、伝送路はレイリーフェージ
ングで最大ドップラ周波数ｆ0 は０Hzとした。図４の点
線は最大比合成の理論値であり、シミュレーション結果
はこの理論値とほぼ一致している。
ミュレーションを行った。その結果を図４に示す。図４
は計算機シミュレーションを行った結果を示す図であ
る。なお、ブランチ数は２、Ｌ＝４、変調方式はロール
オフ０．５のＱＰＳＫ変調、伝送路はレイリーフェージ
ングで最大ドップラ周波数ｆ0 は０Hzとした。図４の点
線は最大比合成の理論値であり、シミュレーション結果
はこの理論値とほぼ一致している。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
最小２乗法などの複雑な演算を用いずに最大比合成と同
じ誤り率特性を有し、検波回路が小型化および簡素化で
きる。また、再生搬送波の同期がなくとも最尤判定によ
る信号判定が行えるので、送信信号に搬送波同期情報を
必要としない信号を用いることができるとともに、受信
装置の搬送波位相同期のための回路は不要となる。
最小２乗法などの複雑な演算を用いずに最大比合成と同
じ誤り率特性を有し、検波回路が小型化および簡素化で
きる。また、再生搬送波の同期がなくとも最尤判定によ
る信号判定が行えるので、送信信号に搬送波同期情報を
必要としない信号を用いることができるとともに、受信
装置の搬送波位相同期のための回路は不要となる。
【図１】本発明実施例装置のブロック構成図。
【図２】ブランチメトリック演算回路のブロック構成
図。
図。
【図３】状態遷移を示すトレリス図。
【図４】計算機シミュレーションを行った結果を示す
図。
図。
【図５】従来例装置のブロック構成図。
１、８、３７、４９ 入力端子 ２、９ キャリア周波数同期回路 ３、１０、７、１４、４４、４５ 乗算器 ４、１１ 低域濾波器 ５、１２ 準同期検波回路 ６、１３ ＡＤ変換回路 １５ 重み付け係数制御回路 １６、４６、２０ 加算回路 １７ 判定回路 １８、４７ 減算回路 １９、５０ 出力端子 ３１、３３ ブランチメトリック演算回路 ３５ ビタビアルゴリズム回路 ３８、３９ 遅延素子 ４０ シフトレジスタ ４１、４２、４３ 逆変調回路 ４８ ２乗演算回路
フロントページの続き (56)参考文献 特開 平２−305135（ＪＰ，Ａ) 特開 平２−149023（ＪＰ，Ａ) 特開 平３−283827（ＪＰ，Ａ) 府川，鈴木，“予測形同期検波方式 ＲＬＳ−ＭＬＳＥの移動無線用同期検波 への応用”，電子情報通信学会技術研究 報告，1992年11月，ＶＯＬ．92，ＮＯ. 342（ＲＣＳ92 84−98），Ｐ．53−58 (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 13/00 - 13/22 H04B 7/00 H04B 7/02 - 7/12 H04L 1/02 - 1/06 H04L 27/00 - 27/30
Claims (3)
- 【請求項１】 バースト信号が到来する複数の入力端子
と、この複数の入力端子の信号からそれぞれ搬送波周波
数を再生する手段と、この手段により再生されたそれぞ
れの搬送波周波数の信号と前記複数の入力端子の信号と
をそれぞれ乗算する複数の乗算器と、この複数の乗算器
の出力信号がそれぞれ通過する複数の低域濾波器と、こ
の複数の低域濾波器の出力信号をもとに変調信号を判定
する一つの判定回路とを備えたダイバーシチ形同期検波
回路において、 前記複数の低域濾波器の各出力信号をそれぞれディジタ
ル信号に変換する複数のアナログ・ディジタル変換回路
と、 この複数のアナログ・ディジタル変換回路の各出力に対
して、前記判定回路の出力する状態変化に対応する複素
シンボルの系列候補でそれぞれ逆変調を施す逆変調回路
を含む複数の演算回路とを備え、 前記判定回路は、この複数の演算回路の出力電力の和が
小さくなるように判定出力を選択する構成であることを
特徴とするダイバーシチ形同期検波回路。 - 【請求項２】 前記判定回路は、ビタビアルゴリズムに
よる判定回路であり、前記出力電力が最小となるシンボ
ル候補を最尤とする手段を含む請求項１記載のダイバー
シチ形同期検波回路。 - 【請求項３】 前記演算回路は、前記アナログ・ディジ
タル変換回路の現時点の出力に対する逆変調回路と、１
または数タイミング前の過去時点の出力に対する逆変調
回路と、その過去時点の出力に対する逆変調回路の出力
の線形結合をその現時点の出力に対する逆変調回路の出
力から差し引く減算回路と、この減算回路の出力を二乗
する回路とを備え、この二乗する回路の出力を前記出力
電力を表す信号とする請求項１または２記載のダイバー
シチ形同期検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5007925A JP2966673B2 (ja) | 1993-01-20 | 1993-01-20 | ダイバーシチ形同期検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5007925A JP2966673B2 (ja) | 1993-01-20 | 1993-01-20 | ダイバーシチ形同期検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06216885A JPH06216885A (ja) | 1994-08-05 |
| JP2966673B2 true JP2966673B2 (ja) | 1999-10-25 |
Family
ID=11679108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5007925A Expired - Fee Related JP2966673B2 (ja) | 1993-01-20 | 1993-01-20 | ダイバーシチ形同期検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2966673B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3162980B2 (ja) * | 1995-11-22 | 2001-05-08 | 三洋電機株式会社 | ダイバーシチ装置 |
| CA2359077A1 (en) * | 1999-11-10 | 2001-05-17 | Mitsubishi Denki Kabushiki Kaisha | Adaptive array communication system and receiver |
-
1993
- 1993-01-20 JP JP5007925A patent/JP2966673B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 府川，鈴木，"予測形同期検波方式 ＲＬＳ−ＭＬＳＥの移動無線用同期検波への応用"，電子情報通信学会技術研究報告，１９９２年１１月，ＶＯＬ．９２，ＮＯ．３４２（ＲＣＳ９２ ８４−９８），Ｐ．５３−５８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06216885A (ja) | 1994-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0615347B1 (en) | Adaptative equalizing receiver and maximum likelihood sequence estimation receiver | |
| US5499272A (en) | Diversity receiver for signals with multipath time dispersion | |
| JP2556179B2 (ja) | ダイバーシティ受信方式 | |
| EP1407548B1 (en) | Finite impulse response filter and digital signal receiving apparatus | |
| CA2361422C (en) | Timing reproducing device and demodulator | |
| US20050084045A1 (en) | Multi-pass interference reduction in a GSM communication system | |
| WO1994017600A1 (en) | Method for removing interference wave, receiver and communication system which use the method | |
| US20060029164A1 (en) | Wired/wireless communication receiver and method for improving performance of equalizer through multipath delay spread estimation | |
| EP1154605B1 (en) | Maximum likelihood decoding coherent detecting method | |
| NO163120B (no) | Fremgangsmaate ved demodulasjon i digitale kommunikasjonssystemer med flerbane-propagasjon. | |
| JP3235774B2 (ja) | アダプティブ・アレー受信機 | |
| JP2966673B2 (ja) | ダイバーシチ形同期検波回路 | |
| JP3424723B2 (ja) | 適応等化器 | |
| JP2616440B2 (ja) | 軟判定回路 | |
| JP2938289B2 (ja) | 同期検波回路 | |
| JP2989268B2 (ja) | 適応等化受信機及び最尤系列推定受信機 | |
| JP2938297B2 (ja) | 同期検波回路 | |
| JP3462000B2 (ja) | 適応符号化器及び適応等化方法 | |
| JP2600970B2 (ja) | ダイバーシティ受信装置 | |
| JP2000022771A (ja) | フォールバックモードにおける受信方法および受信器 | |
| JPH06216959A (ja) | 同期検波回路 | |
| JP3424724B2 (ja) | 干渉キャンセラ | |
| JP4438914B2 (ja) | 無線通信波の復調装置 | |
| JP2786335B2 (ja) | 軟判定値推定器および最尤系列推定器 | |
| JP2678823B2 (ja) | 干渉波除去方法及びそれを使った受信機と通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |