JP2000022771A - フォールバックモードにおける受信方法および受信器 - Google Patents

フォールバックモードにおける受信方法および受信器

Info

Publication number
JP2000022771A
JP2000022771A JP10185789A JP18578998A JP2000022771A JP 2000022771 A JP2000022771 A JP 2000022771A JP 10185789 A JP10185789 A JP 10185789A JP 18578998 A JP18578998 A JP 18578998A JP 2000022771 A JP2000022771 A JP 2000022771A
Authority
JP
Japan
Prior art keywords
information symbol
output
demodulation
result
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10185789A
Other languages
English (en)
Inventor
Kazuhiro Okanoue
和広 岡ノ上
Tomoyoshi Osawa
智喜 大沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10185789A priority Critical patent/JP2000022771A/ja
Publication of JP2000022771A publication Critical patent/JP2000022771A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H04L1/0003—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding

Abstract

(57)【要約】 【課題】 １ビット／シンボルの伝送を行っている場合
も、伝送路特性が劣化してきた場合にはフォールバック
を行いつつ安定した通信を実現できるフォールバック受
信方式を得る。 【解決手段】 ある時刻に発生したシンボルを複数回送
信し、これ等複数回の受信シンボルの復調信号を復調器
１０１で復調してこれ等復調過程で得られる情報を加算
合成する。この加算合成出力を判定器１０３で所定スラ
イスレベルと比較して当該シンボルの値を判定すること
により、送信されたシンボルの復調特性を向上させる。
こうすると１ビット／シンボルの場合にも、シンボルの
送信回数に応じて伝送速度を下げることを犠牲にして、
安定した受信特性を得ることができる。復調課程で得ら
れる情報としては、例えば最尤系列推定回路で用いられ
るブランチメトリックのような実際の受信信号と受信機
内で合成される受信信号レプリカとの距離（メトリッ
ク）を用い得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフォールバックモー
ドにおける受信方法および受信器に関し、特に伝送路特
性が劣化しフォールバックモードで伝送されたディジタ
ル変調信号を受信するフォールバックモードにおける受
信方式に関する。
【０００２】
【従来の技術】特開平９−８３６００号公報に示される
ように、伝送路特性が良好な場合には、１シンボルを構
成する信号点数を増加し、伝送路特性が劣化してくると
１シンボルを構成する信号点数を減少させる方法が知ら
れている。この方法では、伝送路特性が良好な場合に
は、１シンボルあたりの情報量が多いので高い伝送速度
を実現する。一方、伝送路特性が劣化してくると、１シ
ンボルあたりの情報量を減少させることで信号点間距離
を増加し、伝送速度は低下するものの安定した通信を実
現することができる。
【０００３】具体的には、図９に示すように、伝送路特
性が良好の場合には、１シンボルを１６個の信号点で構
成して４ビット／シンボルの速度で伝送する。このとき
の最小信号転換距離をｄとする。伝送路特性が劣化して
くると、１シンボルを４個の信号点で構成して２ビット
／シンボルの速度や１シンボルを２個の信号点で構成し
て１ビット／シンボルの速度で伝送する。このとき、最
小信号転換距離は夫々３ｄ，３ｄ1/2 となり、受信側で
の雑音や歪みに対する耐性が向上する。
【０００４】また、受信特性を向上させる方法として、
多数決判定を応用するものがある。例えば、特開平８−
２２３２３１号公報では、ビットレートの数倍〜数十倍
の速度で受信信号をサンプルし、サンプルした信号に対
して多数決判定を行っている。この発明の概念を図１０
を用いて説明する。図１０において、1100-1〜1100-kは
ビットレートのｋ倍の速度で受信信号をサンプルするサ
ンプルパルス、1101-1〜1101-kは復調器、1102は多数決
判定回路、1103は出力端子である。
【０００５】受信信号は１ビットのシンボル時間に亘っ
てサンプルパルス1100-1〜1100-kでサンプルされ、各々
のサンプルパルスでサンプルされた値は復調器1101-1〜
1101-kに入力される。復調器1101-1〜1101-kは入力信号
を復調し、その結果を多数決判定回路1102に出力する。
多数決判定回路1102は入力された復調結果を多数決判定
し、その結果を出力端子1103に判定結果として出力す
る。
【０００６】一方、例えば、宮川洋、岩垂好裕、今井秀
樹による“符号理論（コンピュータ基礎講座１８）”
（第６版、昭晃堂、昭和５６年６月３０日発行：文献１
と称する）には、多数決符号と呼ばれる誤り訂正符号が
示されている。この方式は同一のシンボルを複数回送信
して受信側にて多数決判定を行って復号するものであ
る。この符号の例として、当該文献１では、(00000) と
(11111) との２つの符号語を用いた例を挙げている。
【０００７】この方式によれば、あるシンボル（“０”
または“１”）を５回連続して送信し、等価的にフォー
ルバックして誤り訂正符号の符号化利得によって受信特
性を向上させている。復号方法としては、５ビット受信
したときに、受信した５ビットのうち“０”と“１”と
の数を比較して多い方を検出し、“０”または“１”を
復号結果として出力するようになっている。尚、この方
式の考え方を図１１に示している。
【０００８】
【発明が解決しようとする課題】しかしながら、伝送路
特性が劣化した場合、信号点数の増減によってフォール
バックを行うと、シンボルの伝送速度が一定であれば、
１ビット／シンボル以下の速度にはフォールバックでき
ないという課題がある。また、特開平８−２２３２３１
のように多数決判定の技術を用いることで、１シンボル
毎の受信特性を向上させることはできるが、伝送速度を
変更することはできない。また、上記文献１に示される
様に、ディジタルデータとして受信信号が復調された後
に多数決判定を用いる方法は知られているが、この方法
を復調過程に直接当てはめることはできない。
【０００９】本発明の目的は、１ビット／シンボルの伝
送を行っている場合でも、伝送路特性が劣化してきた場
合にはフォールバックを行いつつ安定した通信を実現で
きるフォールバック受信方法および受信器を提供するこ
とにある。
【００１０】
【課題を解決するための手段】本発明によれば、ある時
刻ｋ（ｋは正の実数）においてＬ個（Ｌは２以上の整
数）の情報シンボル群からある一つの情報シンボルを選
択して前記時刻ｋにおける情報シンボルＳ(k) とし、前
記情報シンボルＳ(k) がＮ回（Ｎは２以上の整数）送信
された信号を受信して、前記Ｓ(k) を判定するようにし
たフォールバックモードにおける受信方法であって、前
記情報シンボルＳ(k) に対応して送信された前記Ｎ個の
受信信号を復調する復調ステップと、前記復調ステップ
により得られた前記Ｎ個の復調出力に基づいて前記情報
シンボルＳ(k) を前記Ｌ個の情報シンボル群に含まれる
ある一つの情報シンボルとして判定する判定ステップ
と、を含むことを特徴とする受信方法が得られる。
【００１１】そして、前記判定ステップは、前記Ｎ個の
復調出力を加算してこの加算結果を所定閾値と比較する
ことにより前記一つの情報シンボルとして判定するよう
にしたことを特徴とする。
【００１２】また本発明によれば、ある時刻ｋ（ｋは正
の実数）においてＬ個（Ｌは２以上の整数）の情報シン
ボル群からある一つの情報シンボルを選択して前記時刻
ｋにおける情報シンボルＳ(k) とし、前記情報シンボル
Ｓ(k) がＮ回（Ｎは２以上の整数）送信された信号を受
信して、前記Ｓ(k) を判定するようにしたフォールバッ
クモード受信器であって、前記情報シンボルＳ(k) に対
応して送信された前記Ｎ個の受信信号を復調する復調手
段と、前記復調手段により得られた出力に基づいて前記
情報シンボルＳ(k) を前記Ｌ個の情報シンボル群に含ま
れるある一つの情報シンボルとして判定する判定手段
と、を含むことを特徴とする受信器が得られる。
【００１３】そして、前記判定手段は、前記Ｎ個の受信
信号を加算してこの加算結果を所定閾値と比較すること
により前記一つの情報シンボルとして判定するようにし
たことを特徴とする。
【００１４】更に、本発明によれば、ある時刻Ｋ（ｋは
正の実数）においてＬ個（Ｌは２以上の整数）の情報シ
ンボル群からある一つの情報シンボルを選択して前記時
刻Ｋにおける情報シンボルＳ(k) とし、前記情報シンボ
ルＳ(k) を時間Ｔに亘る変調パルスに変調して、前記変
調パルスがＮ回（Ｎは２以上の整数）連続して送信され
た信号を受信して、前記情報シンボルＳ(k) を前記Ｌ個
の情報シンボル群に含まれる一つの情報シンボルと判定
するようにしたフォールバックモード受信器であって、
前記受信信号を復調したアナログ信号とサンプルパルス
を入力とし前記サンプルパルスの入力タイミングで前記
受信信号を復調したアナログ信号をアナログ／ディジタ
ル変換して復調結果として出力すると共に、前記復調結
果を出力するタイミングを示す前記時間Ｔ間隔の復調結
果出力タイミングパルスとして出力する復調手段と、前
記復調結果出力タイミングパルスを入力とし前記復調結
果出力タイミングパルスの入力数を計数してタイミング
パルス数として出力すると共に、前記タイミングパルス
数が前記Ｎに等しくなったときにリセットするカウンタ
手段と、前記タイミングパルス数と前記復調結果とを入
力とし前記Ｎ回連続して送信された信号に対応した前記
復調結果を加算合成した結果に基づいて前記情報シンボ
ルＳ(k) を前記Ｌ個の情報シンボル群に含まれる一つの
情報シンボルと判定して判定結果として出力する判定手
段と、含むことを特徴とする受信器が得られる。
【００１５】そして、前記判定手段は、前記タイミング
パルス数と前記復調結果とを入力とし前記タイミングパ
ルス数に基づいて前記Ｎ個の出力先から１つの出力先を
復調結果出力先として選択し前記復調結果を前記復調結
果出力先に出力するＮ個の出力先をもつスイッチと、前
記スイッチのｉ番目の出力を入力として前記Ｔ時間の(N
-i) 倍（ｉ＝１，２，…，Ｎ）だけ夫々遅延させる遅延
回路群と、前記遅延回路群の各出力を加算合成して出力
する加算回路と、前記加算回路の出力に基づいて前記Ｓ
(k) の前記判定結果を出力する判定結果出力回路と、を
有することを特徴とする。
【００１６】更にはまた本発明によれば、ある時刻ｋ
（ｋは正の実数）においてＬ個（Ｌは２以上の整数）の
情報シンボル群からある一つの情報シンボルを選択して
前記時刻Ｋにおける情報シンボルＳ(k) とし、前記情報
シンボルＳ(k) を時間Ｔに亘る変調パルスに変調して、
前記変調パルスがＮ回（Ｎは２以上の整数）連続して送
信された信号を受信して、前記情報シンボルＳ(k) を前
記Ｌ個の情報シンボル群に含まれる一つの情報シンボル
と判定するようにしたフォールバックモード受信器であ
って、前記受信信号とサンプルパルスとを入力として前
記サンプルパルスの入力タイミングで前記受信信号をア
ナログ／ディジタル変換された信号を等化し、その結果
を復調結果として出力すると共に、前記復調結果を出力
するタイミングを示す前記時間Ｔ間隔の復調結果出力タ
イミングパルスとして出力する復調手段と、前記復調結
果出力タイミングパルスを入力として、前記復調結果出
力タイミングパルスの入力数を計数してタイミングパル
ス数として出力すると共に、前記タイミングパルス数が
前記Ｎに等しくなったときにリセットするカウンタ手段
と、前記タイミングパルス数と前記復調結果とを入力と
して前記Ｎ回連続して送信された信号に対応した前記復
調結果を合成した結果に基づいて前記情報シンボルＳ
(k) の前記判定結果を出力する判定手段と、を含むこと
を特徴とする受信器が得られる。
【００１７】そして、前記復調手段は、前記アナログ／
ディジタル変換された信号を入力信号とする等化器と、
前記入力信号と通信路インパルスレスポンス推定完了パ
ルスとを入力とし前記通信路インパルスレスポンス推定
完了パルスに基づいて前記入力信号の出力先を選択する
スイッチと、前記入力信号から通信路インパルスレスポ
ンスを推定して通信路インパルスレスポンス推定ベクト
ルを出力すると共に、前記通信路インパルスレスポンス
推定ベクトルを出力した際に前記通信路インパルスレス
ポンス推定完了パルスを出力する通信路インパルスレス
ポンス推定回路とを有し、前記等化器は、前記入力信号
と前記通信路インパルスレスポンス推定ベクトルとを入
力とし予め定められた複数の情報シンボル系列群と前記
通信路インパルスレスポンス推定ベクトルとから前記Ｌ
個の情報シンボル群に含まれる情報シンボルから構成さ
れる複数の系列群のそれぞれに対する受信信号レプリカ
を生成し、前記入力信号と前記受信信号レプリカとの誤
差信号に基づいて前記Ｌ個の情報シンボル群に含まれる
情報シンボルから構成される複数の系列群のそれぞれが
送信された確からしさ（メトリック）を復調結果として
出力すると共に、前記復調結果を出力する際に前記復調
結果出力パルスを出力する送信シンボル推定回路を有す
ることを特徴とする。
【００１８】また、前記判定手段は、前記復調結果を入
力とし前記復調結果から、「前記Ｓ(k) が前記Ｌ個の情
報シンボル群に含まれるあるシンボル（情報シンボルＳ
i （ｉ＝１，２，…，Ｌ）とする）と等しい」という仮
説が真である確からしさが最も高いことを示すＬ個の値
を選択して出力するメトリック選択回路と、前記メトリ
ック選択回路の出力それぞれと前記タイミングパルス数
とを入力とし前記タイミングパルス数に基づいてＮ個の
出力先から１つの出力先を復調結果出力先として選択
し、前記メトリック選択回路の出力を前記復調結果出力
先に出力するＮ個の出力先をもつＬ個のスイッチ群と、
前記Ｌ個のスイッチ群のそれぞれにおいてｉ番目の出力
を入力とし前記Ｔ時間の(N-i) 倍（ｉ＝１，２，…，
Ｎ）だけ遅延させる遅延回路群と、前記スイッチ回路群
の出力に接続される遅延回路群のそれぞれの出力を加算
するＬ個の加算器群と、前記Ｌ個の加算器群の出力を入
力とし、「前記Ｓ(k) が前記Ｌ個の情報シンボル群に含
まれる情報シンボルＳi と等しい」という仮説が真であ
る確からしさが最も高い情報シンボルをＳ(k) の判定結
果として出力する判定結果出力回路とを有することを特
徴とする。
【００１９】本発明によるフォールバック受信方法で
は、あるシンボルを複数回送信し、そのシンボルを復調
する過程で得られる情報を用いて、送信されたシンボル
の復調特性を向上させる。このようにすると、１ビット
／シンボルの場合であっても、シンボルの送信回数に応
じて伝送速度を下げることを犠牲にして、安定した受信
特性を得ることができる。復調課程で得られる情報とし
ては、例えば、特許第２６００９７０号に記載されてい
るような最尤系列推定回路で用いられるブランチメトリ
ックのような、実際の受信信号と受信機内で合成される
受信信号レプリカとの距離（メトリック）を用いること
ができる。
【００２０】具体的には、複数回送信された各シンボル
を復調するために選択されたメトリックのうち最も尤度
が高いことを示しているシンボルを復調結果として出力
する方法、各シンボルを復調するための尤度を合成して
得られた尤度に基づいて復調結果を出力する方法等が考
えられる。また、メトリックを用いない方法として、各
シンボルの復調結果を多数決判定して復調結果を出力す
る方法も可能である。以上のような方法を用いること
で、１ビット／シンボルで送信される場合であっても、
フォールバックを実現することが可能になる。
【００２１】
【発明の実施の形態】本発明を適用した受信方法を示す
系統図を図１に示す。図１において、100 は入力端子、
101 は復調回路、102 はカウンタ、103 は判定器、105
は受信信号系列、104 は出力端子である。この実施の形
態では、情報シンボルとして、例えば、“０”と“１”
の２つのシンボルを用い、ある時刻ｋに発生したシンボ
ルをＳ(k) としている。このとき、Ｓ(k) は“０”また
は“１”である。
【００２２】また、Ｓ(k) は３回連続して送信されてい
る例を示している。このとき、時刻3k，3k+1，3k+2にお
いては、入力端子101 には、受信信号ｒ(3k,S(k)) ，ｒ
(3k+1,S(k)) ，ｒ(3k+2,S(k)) が入力される。ここで、
ｒ(i,j) は時刻ｉにおける受信シンボルを示し、そのと
きの送信シンボルはｊであることを意味するものとす
る。
【００２３】図１のブロック図及び図２の概略フローチ
ャートを用いて、情報シンボルＳ(k) を復調する例を説
明する。時刻３ｋ，３ｋ＋１，３ｋ＋２において復調器
101では、入力端子100 から入力される受信信号ｒ(3k,S
(k)) ，ｒ(3k+1,S(k)) ，ｒ(3k+2,S(k)) を復調し（ス
テップＳ１）、判定器101 に出力する。さらに、復調器
101 は各受信信号の復調を完了したときに、カウンタ10
2 に復調完了パルスを出力する。カウンタ102 は復調完
了パルスが入力される度にカウントアップし、入力され
た復調完了パルス数が３になるとリセットされるものを
用いる。
【００２４】このとき、カウンタ102 は復調器101 が受
信信号ｒ(3k,S(k)) ，ｒ(3k+1,S(k)) ，ｒ(3k+2,S (k))
を復調して判定器103 へ出力する場合には、復調完了パ
ルス数として、１，２，３の値を判定器103 へ出力する
ことになる。判定器103 では、復調器101 からの復調結
果が入力されると、カウンタ103 から入力される復調完
了パルス数を調べる。カウンタ102 からの復調完了パル
ス数が２以下の場合には、復調結果を保存する。
【００２５】一方、復調完了パルス数が３の場合には、
保存している復調結果と現在入力されている復調結果と
を用いて情報シンボルを復調する（ステップＳ２）。こ
のようにすると、判定器103 は復調器101 から入力され
る受信信号ｒ(3k,S(k)) ，ｒ(3k+1,S(k)) ，ｒ(3k+2,S
(k)) の復調結果を用いて、Ｓ(k) を“０”または
“１”と判定して、出力端子104 に出力することができ
る。この方法によれば、同一の情報シンボルを複数回送
信して、それらのエネルギを集めて復調及び判定するこ
とで、伝送路特性が劣化したときに、伝送速度を下げて
安定した受信を行うフォールバックモードを実現するこ
とができる。
【００２６】以上述べた受信方法を実現する受信器は、
例えば、変調方式として２相位相変調方式を用いると、
図３のように構成することができる。図３において、20
0 は入力端子、201 はバンドパスフィルタ、202 は発振
器、203 は乗算器、204 はローパスフィルタ、205 はア
ナログ／ディジタル変換器（ＡＤコンバータ）、206は
サンプルパルス発生回路、208 はカウンタ、211 はスイ
ッチ、212 は加算回路、213 はスライサ、215-1 〜215-
3 は遅延回路、214 は出力端子である。
【００２７】上述のように、変調方式として２相位相変
調方式を用いているので、各情報シンボルは、“０”ま
たは“１”の２つの値のいづれかである。また、上述の
実施の形態と同様各情報シンボルは３回連続して送信さ
れる場合を例として示す。
【００２８】入力端子200 から入力された受信信号は、
まず、バンドパスフィルタ201 によって、信号が送信さ
れた伝送帯域幅に帯域制限される。発振器202 は受信信
号の搬送波周波数、搬送波位相と同期した正弦波を発振
しており、帯域制限された受信信号と乗算器203 によっ
て乗算され、ベースバンド信号と搬送波周波数の２倍の
周波数成分を持つ信号に変換される。
【００２９】ローパスフィルタ204 は搬送波周波数の２
倍の周波数成分を持つ信号をカットし、ベースバンド信
号のみを出力する。ベースバンド信号はＡＤコンバータ
205に入力され、サンプルパルス発生回路105 から供給
されるサンプルパルスがＡＤコンバータ205 に供給され
る度にディジタル信号に変換され、復調結果としてスイ
ッチ211 に出力される。
【００３０】また、サンプルパルス発生回路206 から供
給されるサンプルパルスはカウンタ208 にも供給され
る。カウンタ208 は入力されるサンプルパルスが入力さ
れる度にカウントアップし、その値をサンプルパルス数
としてスイッチ211 へ出力する。また、カウンタ208
は、サンプルパルス数が３になったときにリセットされ
る。このため、スイッチ211 は、カウンタ208 から１，
２，３の値が繰り返して入力されることになる。
【００３１】スイッチ211 はカウンタ208 から入力され
るサンプルパルス数によって制御され、ＡＤコンバータ
205 から供給される復調結果の出力先を、 サンプルパルス数が１の場合：遅延回路215-1 ，215-2
が接続される出力線 サンプルパルス数が２の場合：遅延回路215-3 が接続さ
れる出力線 サンプルパルス数が３の場合：遅延回路が接続されてい
ない出力線 と夫々なるように動作する。
【００３２】ここで、遅延回路215-1 〜215-3 は、サン
プルパルス発生回路105 が出力するサンプルパルス間隔
と同一時間だけ入力信号を遅延させる。本実施の形態で
は、同一の情報シンボルを３回連続して送信しているの
で、同一の情報シンボルの復調結果は同一タイミングで
加算回路212 に供給されることになる。加算回路212は
入力される同一の情報シンボルの復調結果を加算し、そ
の結果をスライサ213に出力する。スライサ213 は加算
回路212 からの信号を送信された情報シンボルが“０”
であるか“１”であるかを定めるしきい値でスライス
し、その結果を判定結果として出力端子214 に出力す
る。
【００３３】また、伝送路において符号間干渉歪が生じ
る場合には、復調器内に、例えば、J. G. Proakis ，
“Digital Communications”，McGraw-Hill ，１９８３
に示される線形等化器や判定帰還型等化器のように、Ｆ
ＩＲフィルタ型の等化器を用いることもできる。Ｍタッ
プの線形等化器の系統図を図５に示す。この図におい
て、500 は入力端子、501-1 〜501-M は乗算器、502-1
〜502-(M-1) は遅延回路、503-1 〜503-M はタップ係
数、504 は加算器、506 は出力端子である。このような
等化器を用いた場合の受信器の系統図を図４に示す。図
３に示した受信器との構成の違いは、ＡＤコンバータ20
5 の出力が等化器310 に入力され、等化器310が復調結
果を出力する点、カウンタ208 に供給されるサンプルパ
ルスを等化器310 が復調結果を出力すると同時に出力す
る点である。
【００３４】判定回路311 は図３に示す判定回路と同様
のものを用いることができる。等化器310 を上述の図５
に示す線形等化器を用いて構成した場合の系統図を図６
に示す。ＡＤコンバータの出力は入力端子500 に入力さ
れ、等化結果は加算器504 に出力される。等化結果は出
力端子506 を介して判定回路311 に供給されるとともに
パルス発生回路505 にも供給される。このとき、パルス
発生回路505 は等化完了パルスを出力端子507 を介して
カウンタ208 に供給する。
【００３５】また、等化器として、受信信号そのものと
等化器内で構成される受信信号レプリカとの誤差信号に
基づいて受信信号を等化する方式のものを用いることも
できる。このような等化器としては、例えば、特許第26
00970 号に示されるような最尤系列推定器等がある。こ
のような等化器を用いる場合の等化器と判定回路の系統
図を図７、図８に示す。
【００３６】まず、等化器の動作例を図７に基づいて説
明する。図７において、300 は入力端子、301 はスイッ
チ、302 は通信路インパルスレスポンス推定回路、303-
1 〜303-4 はベクトル内積演算回路、304 は情報シンボ
ル系列発生回路、305-1 〜305-4 は誤差信号演算回路、
306 は送信シンボル推定回路、310-1 〜310-4 は端子、
311 は出力端子である。この例では、通信路インパルス
レスポンスの長さを２ベクトルで表現できる。以下の例
は、通信路インパルスレスポンス長が２以外の場合にも
容易に拡張できる。
【００３７】入力端子300 には、ＡＤコンバータ205 の
出力のようなベースバンド信号に変換された受信信号が
供給され、スイッチ301 に入力される。スイッチ301 の
初期状態は、入力信号を通信路インパルスレスポンス推
定回路302 に出力するように設定されている。通信路イ
ンパルスレスポンス推定回路302 は、例えば、特許第26
00970 号に示されるように、受信信号と既知のシンボル
系列との相互相関を計算することで通信路インパルスレ
スポンスベクトルを推定して、ベクトル内積演算回路30
3-1 〜303-4 へ出力する。前述のように、通信路インパ
ルスレスポンス推定ベクトルの長さは２シンボル分にわ
たる長さである。
【００３８】また、通信路インパルスレスポンス推定回
路302 は通信路インパルスレスポンスベクトルの推定を
完了すると、スイッチ301 に通信路インパルスレスポン
ス推定完了パルスを出力し、スイッチ301 の出力先を変
更するように制御する。
【００３９】一方、情報シンボル系列発生回路304 は通
信路インパルスレスポンス推定ベクトルの長さに等しい
長さの情報シンボル系列を出力する。例えば、情報シン
ボル系列の長さが２であり、情報シンボルが“０”，
“１”の２シンボルのいずれかをとる場合には、（０，
０），（０，１），（１，０），（１，１）の４つの系
列を長さ２のベクトルとして出力する。このベクトル
は、時刻ｋの送信シンボルをＳ(k) とすれば、(S(k) ,
S(k+1)) と連続する２つの送信シンボルの全組み合わせ
を表現することと等しい。
【００４０】情報シンボル系列発生回路304 から出力さ
れる各情報シンボル系列はベクトル内積演算回路303-1
〜303-4 に入力される。ベクトル内積演算回路303-1 〜
303-4 では、情報シンボル系列発生回路304 からの出力
と通信路インパルスレスポンス推定回路302 から供給さ
れる通信路インパルスレスポンス推定ベクトルの内積を
演算して、情報シンボル系列発生回路304 から入力され
るシンボル系列に対する受信信号レプリカとして、誤差
信号演算回路305-1 〜305-4 に出力する。
【００４１】誤差信号演算回路305-1 〜305-4 は各シン
ボル系列に対するレプリカとスイッチ301 から入力され
る実際の受信信号との誤差を演算して、送信シンボル推
定回路306 に入力する。送信シンボル推定回路306 は誤
差信号演算回路305-1 〜305-4 から入力される誤差信号
を入力し、スイッチ301 から供給される実際の受信信号
に対する情報シンボル系列発生回路304 が出力する
（０，０），（０，１），（１，０），（１，１）の４
つベクトルが送信された確からしさを端子310-1 〜310-
4 に出力する。同時に、出力端子311 には、等化完了パ
ルスを出力する。
【００４２】送信シンボル推定回路306 としては、例え
ば、特許第2600970 号やJ. G. Proakis ，“Digital Co
mmunications”， McGraw-Hill，１９８３に示されるよ
うなビタビプロセッサを用いた最尤系列推定回路を適用
できる。この場合、端子310-1 〜310-4 には、送信シン
ボル系列（０，０），（０，１），（１，０），（１，
１）に対するメトリックが出力される。
【００４３】図８は図７に示される等化器を用いた場合
の判定回路を系統図である。図において、400 は入力端
子、401 はメトリック選択回路、402-1 ，402-2 はスイ
ッチ、403-1 〜403-6 は遅延回路、404-1 ，404-2 は加
算回路、405 は判定結果出力回路、406 は出力端子であ
る。また、310-1 〜310-4 は端子であり図７に示される
ものと同一である。
【００４４】前述のように、メトリック演算回路401 に
は、送信シンボル系列（０，０），（０，１），（１，
０），（１，１）に対するメトリックが入力される。こ
こで、送信シンボル系列は(S(k),S(k+1)) を示してい
る。Ｓ(k) を判定する場合を例として示す。送信シンボ
ル系列（０，０）と送信シンボル系列（０，１）はＳ
(k) が“０”であることを意味しており、送信シンボル
系列（１，０）と送信シンボル系列（１，１）はＳ(k)
が“１”であることを意味している。メトリック選択回
路401 では、Ｓ(k) が“０”である確からしさとして、
送信シンボル系列（０，０）と送信シンボル系列（０，
１）に対するメトリックのより確からしい方を選択して
スイッチ402-1 へ出力する。
【００４５】また、Ｓ(k) が“１”である確からしさと
して、送信シンボル系列（１，０）と送信シンボル系列
（１，１）に対するメトリックのより確からしい方を選
択して、スイッチ402-2 へ出力する。また、Ｓ(k) が
“０”または“１”である確からしさとして、それぞれ
の“０”または“１”であることを示すメトリックを合
成した値を用いることもできる。
【００４６】一方、入力端子400 にはカウンタ208 から
のサンプルパルス数が入力され、スイッチ402-1 ，402-
2 を制御する。スイッチ402-1 はサンプルパルス数によ
って入力信号の出力先を、 サンプルパルス数が１の場合：遅延回路403-1 ，403-2
が接続される出力線 サンプルパルス数が２の場合：遅延回路403-3 が接続さ
れる出力線 サンプルパルス数が３の場合：遅延回路が接続されてい
ない出力線 と夫々なるように動作する。
【００４７】また、スイッチ402-2 はサンプルパルス数
によって入力信号の出力先を、 サンプルパルス数が１の場合：遅延回路403-4 ，403-5
が接続される出力線 サンプルパルス数が２の場合：遅延回路403-6 が接続さ
れる出力線 サンプルパルス数が３の場合：遅延回路が接続されてい
ない出力線 と夫々なるように動作する。
【００４８】情報シンボルＳ(k) が３回繰り返して送信
されていると、加算回路404-1 ，404-2 には、夫々１回
目〜３回目に送信されたＳ(k) に対応したＳ(k) が
“０”あるいは“１”であるメトリックが入力される。
加算回路404-1 ，404-2 はこれらのメトリックを加算
し、合成された“０”あるいは“１”であるメトリック
を判定結果出力回路405 に出力する。
【００４９】判定結果出力回路405 は、入力されたメト
リックに基づいて“０”あるいは“１”が送信された確
からしさの高い方を選択し、Ｓ(k) の判定値として出力
端子406 に出力する。
【００５０】
【発明の効果】以上述べた様に、本発明によれば、１ビ
ット／シンボルの伝送を行っている場合でも、伝送路特
性が劣化してきた場合にはフォールバックを行うことに
より安定した通信を実現できるという効果がある。
【図面の簡単な説明】
【図１】本発明の受信方法の原理を説明する概念図であ
る。
【図２】本発明の受信方法の概略動作を示すフローチャ
ートである。
【図３】本発明の受信器の一実施例を示す系統図であ
る。
【図４】本発明の受信器を等化器を用いて実現する場合
の実施例を示す系統図である。
【図５】図４の等化器の例としての線形等化器の系統図
である。
【図６】図５の線形等化器を図４の構成に適用する場合
の例を示す系統図である。
【図７】図４の等化器の例としてメトリックを用いる場
合の等化器の系統図である。
【図８】図７のメトリックを用いる等化器を適用した場
合における判定回路の例を示す系統図である。
【図９】従来の信号点数を減少するフォールバックモー
ドの概念図である。
【図１０】従来の１シンボルを複数サンプルして受信特
性を向上させる方法を示す概念図である。
【図１１】従来の多数決判定符号の送信例である。
【符号の説明】
１０１ 復調回路 １０２，２０８ カウンタ １０３ 判定器 １０５ 受信信号系列 ２０１ バンドパスフィルタ ２０２ 発振器 ２０３，５０１-1〜５０１-M 乗算器 ２０４ ローパスフィルタ ２０５ アナログ／ディジタル変換器 ２０６ サンプルパルス発生回路 ２１１，３０１，４０２-1，４０２-2 スイッチ ４０４-1，４０４-2，２１２，５０４ 加算回路 ２１３ スライサ ２１５-1〜２１５-3，４０３-1〜４０３-6，５０２-1〜
５０２-(M-1) 遅延回路 ３１６ 等化器 ３１１ 判定回路 ５０５ パルス発生回路 ３０２ 通信路インパルスレスポンス推定回路 ３０３-1〜３０３-4 ベクトル内積演算回路 ３０４ 情報シンボル系列発生回路 ３０５-1〜３０５-4 誤差信号演算回路 ３０６ 送信シンボル推定回路 ４０１ メトリック選択回路 ４０５ 判定結果出力回路

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 ある時刻ｋ（ｋは正の実数）においてＬ
    個（Ｌは２以上の整数）の情報シンボル群からある一つ
    の情報シンボルを選択して前記時刻ｋにおける情報シン
    ボルＳ(k) とし、前記情報シンボルＳ(k) がＮ回（Ｎは
    ２以上の整数）送信された信号を受信して、前記Ｓ(k)
    を判定するようにしたフォールバックモードにおける受
    信方法であって、 前記情報シンボルＳ(k) に対応して送信された前記Ｎ個
    の受信信号を復調する復調ステップと、 前記復調ステップにより得られた前記Ｎ個の復調出力に
    基づいて前記情報シンボルＳ(k) を前記Ｌ個の情報シン
    ボル群に含まれるある一つの情報シンボルとして判定す
    る判定ステップと、を含むことを特徴とする受信方法。
  2. 【請求項２】 前記判定ステップは、前記Ｎ個の復調出
    力を加算してこの加算結果を所定閾値と比較することに
    より前記一つの情報シンボルとして判定するようにした
    ことを特徴とする請求項１記載の受信方法。
  3. 【請求項３】 ある時刻ｋ（ｋは正の実数）においてＬ
    個（Ｌは２以上の整数）の情報シンボル群からある一つ
    の情報シンボルを選択して前記時刻ｋにおける情報シン
    ボルＳ(k) とし、前記情報シンボルＳ(k) がＮ回（Ｎは
    ２以上の整数）送信された信号を受信して、前記Ｓ(k)
    を判定するようにしたフォールバックモード受信器であ
    って、 前記情報シンボルＳ(k) に対応して送信された前記Ｎ個
    の受信信号を復調する復調手段と、 前記復調手段により得られた出力に基づいて前記情報シ
    ンボルＳ(k) を前記Ｌ個の情報シンボル群に含まれるあ
    る一つの情報シンボルとして判定する判定手段と、を含
    むことを特徴とする受信器。
  4. 【請求項４】 前記判定手段は、前記Ｎ個の受信信号を
    加算してこの加算結果を所定閾値と比較することにより
    前記一つの情報シンボルとして判定するようにしたこと
    を特徴とする請求項３記載の受信器。
  5. 【請求項５】 ある時刻Ｋ（ｋは正の実数）においてＬ
    個（Ｌは２以上の整数）の情報シンボル群からある一つ
    の情報シンボルを選択して前記時刻Ｋにおける情報シン
    ボルＳ(k) とし、前記情報シンボルＳ(k) を時間Ｔに亘
    る変調パルスに変調して、前記変調パルスがＮ回（Ｎは
    ２以上の整数）連続して送信された信号を受信して、前
    記情報シンボルＳ(k) を前記Ｌ個の情報シンボル群に含
    まれる一つの情報シンボルと判定するようにしたフォー
    ルバックモード受信器であって、 前記受信信号を復調したアナログ信号とサンプルパルス
    を入力とし前記サンプルパルスの入力タイミングで前記
    受信信号を復調したアナログ信号をアナログ／ディジタ
    ル変換して復調結果として出力すると共に、前記復調結
    果を出力するタイミングを示す前記時間Ｔ間隔の復調結
    果出力タイミングパルスとして出力する復調手段と、 前記復調結果出力タイミングパルスを入力とし前記復調
    結果出力タイミングパルスの入力数を計数してタイミン
    グパルス数として出力すると共に、前記タイミングパル
    ス数が前記Ｎに等しくなったときにリセットするカウン
    タ手段と、 前記タイミングパルス数と前記復調結果とを入力とし前
    記Ｎ回連続して送信された信号に対応した前記復調結果
    を加算合成した結果に基づいて前記情報シンボルＳ(k)
    を前記Ｌ個の情報シンボル群に含まれる一つの情報シン
    ボルと判定して判定結果として出力する判定手段と、含
    むことを特徴とする受信器。
  6. 【請求項６】 前記判定手段は、 前記タイミングパルス数と前記復調結果とを入力とし前
    記タイミングパルス数に基づいて前記Ｎ個の出力先から
    １つの出力先を復調結果出力先として選択し前記復調結
    果を前記復調結果出力先に出力するＮ個の出力先をもつ
    スイッチと、 前記スイッチのｉ番目の出力を入力として前記Ｔ時間の
    (N-i) 倍（ｉ＝１，２，…，Ｎ）だけ夫々遅延させる遅
    延回路群と、 前記遅延回路群の各出力を加算合成して出力する加算回
    路と、 前記加算回路の出力に基づいて前記Ｓ(k) の前記判定結
    果を出力する判定結果出力回路と、を有することを特徴
    とする請求項５記載の受信器。
  7. 【請求項７】 ある時刻ｋ（ｋは正の実数）においてＬ
    個（Ｌは２以上の整数）の情報シンボル群からある一つ
    の情報シンボルを選択して前記時刻Ｋにおける情報シン
    ボルＳ(k) とし、前記情報シンボルＳ(k) を時間Ｔに亘
    る変調パルスに変調して、前記変調パルスがＮ回（Ｎは
    ２以上の整数）連続して送信された信号を受信して、前
    記情報シンボルＳ(k) を前記Ｌ個の情報シンボル群に含
    まれる一つの情報シンボルと判定するようにしたフォー
    ルバックモード受信器であって、 前記受信信号とサンプルパルスとを入力として前記サン
    プルパルスの入力タイミングで前記受信信号をアナログ
    ／ディジタル変換された信号を等化し、その結果を復調
    結果として出力すると共に、前記復調結果を出力するタ
    イミングを示す前記時間Ｔ間隔の復調結果出力タイミン
    グパルスとして出力する復調手段と、 前記復調結果出力タイミングパルスを入力として、前記
    復調結果出力タイミングパルスの入力数を計数してタイ
    ミングパルス数として出力すると共に、前記タイミング
    パルス数が前記Ｎに等しくなったときにリセットするカ
    ウンタ手段と、 前記タイミングパルス数と前記復調結果とを入力として
    前記Ｎ回連続して送信された信号に対応した前記復調結
    果を合成した結果に基づいて前記情報シンボルＳ(k) の
    前記判定結果を出力する判定手段と、を含むことを特徴
    とする受信器。
  8. 【請求項８】 前記復調手段は、前記アナログ／ディジ
    タル変換された信号を入力信号とする等化器と、 前記入力信号と通信路インパルスレスポンス推定完了パ
    ルスとを入力とし前記通信路インパルスレスポンス推定
    完了パルスに基づいて前記入力信号の出力先を選択する
    スイッチと、 前記入力信号から通信路インパルスレスポンスを推定し
    て通信路インパルスレスポンス推定ベクトルを出力する
    と共に、前記通信路インパルスレスポンス推定ベクトル
    を出力した際に前記通信路インパルスレスポンス推定完
    了パルスを出力する通信路インパルスレスポンス推定回
    路とを有し、 前記等化器は、 前記入力信号と前記通信路インパルスレスポンス推定ベ
    クトルとを入力とし予め定められた複数の情報シンボル
    系列群と前記通信路インパルスレスポンス推定ベクトル
    とから前記Ｌ個の情報シンボル群に含まれる情報シンボ
    ルから構成される複数の系列群のそれぞれに対する受信
    信号レプリカを生成し、前記入力信号と前記受信信号レ
    プリカとの誤差信号に基づいて前記Ｌ個の情報シンボル
    群に含まれる情報シンボルから構成される複数の系列群
    のそれぞれが送信された確からしさ（メトリック）を復
    調結果として出力すると共に、前記復調結果を出力する
    際に前記復調結果出力パルスを出力する送信シンボル推
    定回路を有することを特徴とする請求項７記載の受信
    器。
  9. 【請求項９】 前記判定手段は、 前記復調結果を入力とし前記復調結果から、「前記Ｓ
    (k) が前記Ｌ個の情報シンボル群に含まれるあるシンボ
    ル（情報シンボルＳi （ｉ＝１，２，…，Ｌ）とする）
    と等しい」という仮説が真である確からしさが最も高い
    ことを示すＬ個の値を選択して出力するメトリック選択
    回路と、 前記メトリック選択回路の出力それぞれと前記タイミン
    グパルス数とを入力とし前記タイミングパルス数に基づ
    いてＮ個の出力先から１つの出力先を復調結果出力先と
    して選択し、前記メトリック選択回路の出力を前記復調
    結果出力先に出力するＮ個の出力先をもつＬ個のスイッ
    チ群と、 前記Ｌ個のスイッチ群のそれぞれにおいてｉ番目の出力
    を入力とし前記Ｔ時間の(N-i) 倍（ｉ＝１，２，…，
    Ｎ）だけ遅延させる遅延回路群と、 前記スイッチ回路群の出力に接続される遅延回路群のそ
    れぞれの出力を加算するＬ個の加算器群と、 前記Ｌ個の加算器群の出力を入力とし、「前記Ｓ(k) が
    前記Ｌ個の情報シンボル群に含まれる情報シンボルＳi
    と等しい」という仮説が真である確からしさが最も高い
    情報シンボルをＳ(k) の判定結果として出力する判定結
    果出力回路とを有することを特徴とする請求項７または
    ８記載の受信器。
JP10185789A 1998-07-01 1998-07-01 フォールバックモードにおける受信方法および受信器 Pending JP2000022771A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10185789A JP2000022771A (ja) 1998-07-01 1998-07-01 フォールバックモードにおける受信方法および受信器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10185789A JP2000022771A (ja) 1998-07-01 1998-07-01 フォールバックモードにおける受信方法および受信器

Publications (1)

Publication Number Publication Date
JP2000022771A true JP2000022771A (ja) 2000-01-21

Family

ID=16176933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10185789A Pending JP2000022771A (ja) 1998-07-01 1998-07-01 フォールバックモードにおける受信方法および受信器

Country Status (1)

Country Link
JP (1) JP2000022771A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002062063A1 (en) * 2001-02-01 2002-08-08 Sony Corporation Data transmitting method and receiving method, and video data transmitting device and receiving device
JP2009239924A (ja) * 2009-05-29 2009-10-15 Sony Corp データ受信装置およびデータ受信方法
WO2011086832A1 (ja) * 2010-01-12 2011-07-21 株式会社メガチップス 通信システム、通信装置および通信用集積回路
US8284856B2 (en) 2006-02-22 2012-10-09 National Institute Of Advanced Industrial Science And Technology Data transmitting method and data transmitting apparatus
JP2013236155A (ja) * 2012-05-07 2013-11-21 Renesas Electronics Corp 電力線搬送送信装置、及び通信システム

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2375740A3 (en) * 2001-02-01 2011-11-02 Sony Corporation Data transmission method, data receiving method, video of data transmission apparatus and video data receiving apparatus
WO2002062063A1 (en) * 2001-02-01 2002-08-08 Sony Corporation Data transmitting method and receiving method, and video data transmitting device and receiving device
KR100846051B1 (ko) * 2001-02-01 2008-07-11 소니 가부시끼 가이샤 데이터 전송 방법 및 수신 방법, 비디오 데이터 송신 장치및 수신 장치
CN100407788C (zh) * 2001-02-01 2008-07-30 索尼公司 数据传送方法及接收方法、视频数据发送装置及视频信号发送接收方法
EP2375739A3 (en) * 2001-02-01 2011-11-02 Sony Corporation Data transmission method, data receiving method, video of data transmission apparatus and video data receiving apparatus
US7230650B2 (en) 2001-02-01 2007-06-12 Sony Corporation Data transmission method, data receiving method, video data transmission apparatus and video data receiving apparatus
US8284856B2 (en) 2006-02-22 2012-10-09 National Institute Of Advanced Industrial Science And Technology Data transmitting method and data transmitting apparatus
JP2009239924A (ja) * 2009-05-29 2009-10-15 Sony Corp データ受信装置およびデータ受信方法
WO2011086832A1 (ja) * 2010-01-12 2011-07-21 株式会社メガチップス 通信システム、通信装置および通信用集積回路
CN102687411A (zh) * 2010-01-12 2012-09-19 株式会社巨晶片 通信系统、通信装置及通信用集成电路
JP5551188B2 (ja) * 2010-01-12 2014-07-16 株式会社メガチップス 通信システム、通信装置および通信用集積回路
US9014294B2 (en) 2010-01-12 2015-04-21 Megachips Corporation Communication system, communication apparatus, and communication integrated circuit
JP2013236155A (ja) * 2012-05-07 2013-11-21 Renesas Electronics Corp 電力線搬送送信装置、及び通信システム
US9344149B2 (en) 2012-05-07 2016-05-17 Renesas Electronics Corporation Power line carrier transmission apparatus and communication system

Similar Documents

Publication Publication Date Title
JP4555403B2 (ja) ディジタル伝送装置の受信機のための状態削減シーケンス推定法によるイコライザ
JP4421682B2 (ja) ディジタル伝送システムにおける受信機のための拡張されたチャンネル推定等化器
CA2083304C (en) Equalization and decoding for digital communication channel
JP2556179B2 (ja) ダイバーシティ受信方式
EP0544315B1 (en) Maximum likelihood sequence estimation apparatus
US5029186A (en) Method of demodulation in digital communication systems with multipath propagation
US6990142B2 (en) Process and device for estimating the impulse response of an information transmission channel, in particular for a cellular mobile telephone
WO2005107084A2 (en) Method and apparatus for improving mlse in the presence of co-channel interferer for gsm/gprs systems
WO1994017600A1 (en) Method for removing interference wave, receiver and communication system which use the method
WO1993026106A1 (en) Maximum likelihood sequence estimating device and method therefor
US6269116B1 (en) Method and arrangement for demodulating data symbols
US5313495A (en) Demodulator for symbols transmitted over a cellular channel
JPH08307283A (ja) 最尤系列推定器及び最尤系列推定方法
US20030115061A1 (en) MPSK equalizer
WO2000044108A1 (fr) Egalisateur adaptatif et procede d'egalisation adaptative
KR100626103B1 (ko) 디지털 전송 시스템용 수신기
JPH06197083A (ja) ディジタルデータ復調装置
US6823027B2 (en) Method for enhancing soft-value information
JP2000022771A (ja) フォールバックモードにおける受信方法および受信器
JP3424723B2 (ja) 適応等化器
JPH05152894A (ja) 適応等化器
RU2163054C2 (ru) Способ совместной демодуляции-декодирования двоичных сигналов модуляции с непрерывной фазой в системах связи со сверточным кодированием и системой перемежения-деперемежения символов для многолучевых радиоканалов и устройство для его реализации
Lui et al. Viterbi and serial demodulators for pre-coded binary GMSK
JP2600970B2 (ja) ダイバーシティ受信装置
JP2966673B2 (ja) ダイバーシチ形同期検波回路