JP2616440B2 - 軟判定回路 - Google Patents

軟判定回路

Info

Publication number
JP2616440B2
JP2616440B2 JP6118111A JP11811194A JP2616440B2 JP 2616440 B2 JP2616440 B2 JP 2616440B2 JP 6118111 A JP6118111 A JP 6118111A JP 11811194 A JP11811194 A JP 11811194A JP 2616440 B2 JP2616440 B2 JP 2616440B2
Authority
JP
Japan
Prior art keywords
output
signal
adder
multiplier
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6118111A
Other languages
English (en)
Other versions
JPH07326994A (ja
Inventor
英雄 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6118111A priority Critical patent/JP2616440B2/ja
Priority to US08/418,420 priority patent/US5579343A/en
Priority to SE9501367A priority patent/SE9501367L/
Publication of JPH07326994A publication Critical patent/JPH07326994A/ja
Application granted granted Critical
Publication of JP2616440B2 publication Critical patent/JP2616440B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
    • H04B7/0842—Weighted combining
    • H04B7/0865—Independent weighting, i.e. weights based on own antenna reception parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、４相ＰＳＫ変調された
変調波を受信する受信機内に設けられる軟判定回路に関
し、特に、受信機の中間周波数（ＩＦ）段以降での受信
波を、最大比合成ダイバーシチ受信を用いて符号化する
軟判定回路に関する。
【０００２】
【従来の技術】無線伝送において、充分な伝送品質を確
保するための誤り訂正が行われている。誤り訂正符号と
しては、ＢＣＨ符号や畳み込み符号が用いられ、畳み込
み符号のなかでは訂正能力の高いビタビ復号法がよく用
いられている。
【０００３】ビタビ復号法では、より高い符号化利得を
得るための軟判定を行う軟判定回路が使用され、該軟判
定回路では信頼性情報として受信レベル信号や、復調の
際の判定誤差が用いられていた（例えば、平成２年トリ
ケップス社刊「移動通信のディジタル化技術」１５８頁
参照）。
【０００４】
【発明が解決しようとする課題】上述した従来の軟判定
回路においては、信頼性情報として受信レベル信号や復
調の際の判定誤差が用いられる。受信機がマルチパスフ
ェージングや降雨減衰等による悪影響を軽減するために
ダイバーシチ受信を行う場合、特性の異なる複数の受信
信号のいずれかに切り替える選択ダイバーシチ受信を行
う場合には、選択された系の受信レベル信号か判定誤差
を信頼性情報とすれば良いが、雑音特性のよい最大比合
成ダイバーシチ受信を行う場合には、信頼性情報として
複数の信号から合成された後の受信レベル信号を用いる
ために必要があり、複雑な演算をソフトウェアを用いて
行う必要があり、処理に時間がかかり、実際の使用に耐
えるものではないという問題点がある。また、伝送路特
性によっては、硬判定による誤り訂正でも充分な場合が
あり、このような伝送路特性のときに軟判定を行うと、
必要以上に処理時間がかかるという問題点がある。
【０００５】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、軟判定回路に
最大比合成ダイバーシチ受信を用いることにより、雑音
特性がよく、訂正能力の高い符号化が行われ、ひいては
受信精度が向上することのできる軟判定回路を実現する
ことを目的とする。
【０００６】
【課題を解決するための手段】本発明の軟判定回路は、
４相ＰＳＫ変調された信号に対し、０系の第１の受信機
と１系の第２の受信機を用いてダイバーシチ受信を行
い、２つの受信機の出力により受信信号の誤り率を改善
する軟判定を行う軟判定回路であって、前記第１および
第２の受信機のそれぞれが、受信信号のＩＦ信号の位相
量を検出する位相量検出器と、前記位相量検出器の検出
した位相量を直交信号Ｉ／Ｑ信号に変換するＩテーブル
およびＱテーブルと、受信信号の受信レベル信号をディ
ジタル値に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器
の出力を真値の自乗に変換するｌｏｇリニアテーブル
と、前記Ｉテーブルの出力を前記ｌｏｇリニアテーブル
の出力で乗じ重み付けする第１の乗算器と、前記Ｑテー
ブルの出力を前記ｌｏｇリニアテーブルの出力で乗じ重
み付けする第２の乗算器とから構成され、０系の受信機
の第１の乗算器の出力と１系の受信機の第１の乗算器の
出力を加算する第１の加算器と、０系の受信機の第２の
乗算器の出力と１系の受信機の第２の乗算器の出力を加
算する第２の加算器と、第１の加算器の出力と第２の加
算器の出力を軟判定情報として判定を行うディジタル信
号処理回路とを有することを特徴とする。
【０００７】本発明の多の形態による軟判定回路は、４
相ＰＳＫ変調された信号に対し、０系の第１の受信機と
１系の第２の受信機を用いてダイバーシチ受信を行い、
２つの受信機の出力により受信信号の誤り率を改善する
軟判定を行う軟判定回路であって、前記第１および第２
の受信機のそれぞれが、受信信号のＩＦ信号の位相変化
量を検出する位相変化量検出器と、前記位相変化量検出
器の検出した位相変化量を直交信号Ｉ／Ｑ信号に変換す
るＩテーブルおよびＱテーブルと、受信信号の受信レベ
ル信号をディジタル値に変換するＡ／Ｄ変換器と、前記
Ａ／Ｄ変換器の出力を真値の自乗に変換するｌｏｇリニ
アテーブルと、前記Ｉテーブルの出力を前記ｌｏｇリニ
アテーブルの出力で乗じ重み付けする第１の乗算器と、
前記Ｑテーブルの出力を前記ｌｏｇリニアテーブルの出
力で乗じ重み付けする第２の乗算器とから構成され、０
系の受信機の第１の乗算器の出力と１系の受信機の第１
の乗算器の出力を加算する第１の加算器と、０系の受信
機の第２の乗算器の出力と１系の受信機の第２の乗算器
の出力を加算する第２の加算器と、第１の加算器の出力
と第２の加算器の出力を軟判定情報として判定を行うデ
ィジタル信号処理回路とを有することを特徴とする軟判
定回路。
【０００８】
【作用】上記のように構成される本発明の軟判定回路に
おいては、０系の受信機と１系の受信機で検出される位
相量（又は位相変化量）と受信レベル信号を座標変換す
ることによって得られた直交Ｉ／Ｑ信号を加算器により
最大比合成した振幅情報が誤り訂正の際の信頼性情報と
して使用され、軟判定が行われる。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【００１０】図１は本発明の一実施例の構成を示すブロ
ック図である。
【００１１】本実施例は、４相ＰＳＫ信号をビタビ復号
する受信機の、ＩＦ段移行に設けられる軟判定回路の構
成を示す図である。本実施例において、受信信号は最大
比合成ダイバーシチ受信されるもので、０系直交変換部
１、１系直交変換部２、加算器３，４および各加算器出
力を入力するディジタル信号処理回路（ＤＳＰ）５より
構成されている。
【００１２】０系直交変換部１（および１系直交変換部
２）は、０系（１系）のＩＦ信号および受信レベル電圧
をそれぞれ入力する位相量検出器１ａ（２ａ）およびＡ
／Ｄ変換器１ｃ（２ｃ）と、位相量検出器１ａ（２ａ）
およびＡ／Ｄ変換器１ｃ（２ｃ）へ出力タイミング信号
を出力するタイミング発生器１ｂ（２ｂ）と、位相量検
出器１ａ（２ａ）出力をそれぞれ入力するＩテーブル１
ｄ（２ｄ）およびＱテーブル１ｅ（２ｅ）と、Ａ／Ｄ変
換器１ｃ（２ｃ）出力を入力するｌｏｇリニアテーブル
１ｆ（２ｆ）とＩテーブル１ｄ（２ｄ）出力およびｌｏ
ｇリニアテーブル１ｆ（２ｆ）出力を入力し、これらの
各入力値を乗算する乗算器１ｇ（２ｇ）と、Ｑテーブル
１ｅ（２ｅ）出力およびｌｏｇリニアテーブル１ｆ（２
ｆ）出力を入力し、これらの各入力値を乗算する乗算器
１ｈ（２ｈ）から構成されている。
【００１３】加算器３は、０系直交変換部１内の乗算器
１ｇと１系直交変換部２内の乗算器２ｇの各出力を入力
し、これらを加算してＤＳＰ５へ出力する。加算器４
は、０系直交変換部１内の乗算器１ｈと１系直交変換部
２内の乗算器２ｈの各出力を入力し、これらを加算して
ＤＳＰ５へ出力する。
【００１４】次に、本実施例における受信信号処理動作
について説明する。
【００１５】位相量検出器１ａは、０系のＩＦ信号の位
相量を検出し、Ｉテーブル１ｄは位相量検出器１ａにて
検出された位相量をＩ成分に変換する。Ｑテーブル１ｅ
は位相量検出器１ａにて検出された位相量をＱ成分に変
換する。
【００１６】Ａ／Ｄ変換器１ｃは０系の受信レベル電圧
をディジタル値に変換する。ｌｏｇリニアテーブル１ｆ
は、軟判定を行う際の信頼性情報を補完する意味で設け
られたもので、Ａ／Ｄ変換器１ｃによってディジタル化
された受信レベル電圧を対数変換することにより真値の
自乗とする。受信タイミング発生器１ｂは、１シンボル
に１回、最適受信位置で受信ＩＦ信号を位相量検出器１
ａとＡ／Ｄ変換器１ｃに取り込むためのタイミング信号
を発生する。
【００１７】乗算器１ｇはＩテーブル１ｄより出力され
るＩ成分をｌｏｇリニアテーブル１ｆより出力される受
信レベル電圧の真値の自乗値で乗算し重み付けする。同
様に乗算器１ｈはＱテーブル１ｅより出力されるＱ成分
をｌｏｇリニアテーブル１ｆより出力される受信レベル
電圧の真値の自乗値で乗算し重み付けする。
【００１８】１系直交変換部２も０系直交変換部１と全
く同様の動作をする。加算器３は、乗算器１ｇによって
重み付けされた０系のＩ成分と乗算器２ｇによって重み
付けされた１系のＩ成分の加算を行い、加算器４は乗算
器１ｈによって重み付けされた０系のＱ成分と乗算器２
ｈによって重み付けされた１系のＱ成分との加算を行
う。
【００１９】ＤＳＰ５は加算器３と加算器４の結果であ
る軟判定情報をデータバスを介して入力する。ＤＳＰ５
に入力される軟判定情報は、信頼性情報を含むものであ
り、軟判定情報の信頼性情報も合わせて使うことにより
軟判定誤り訂正を行うことができる。また、情報は得ら
れた軟判定情報の符号ビットだけを使うことにより硬判
定誤り訂正を行うこともでき、ＤＳＰ５は不図示の制御
信号により各判定のいずれかを実行し、その判定結果を
出力するように構成されている。
【００２０】なお、上述した実施例における位相検出器
１ａ，２ａについては、位相量検出を行う位相量検出器
としてもよく、この場合でも上記実施例と同様の軟判定
を行うことができる。
【００２１】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
【００２２】請求項１および請求項２に記載のものにお
いては、直交Ｉ／Ｑ信号をＩＦ信号の位相と受信レベル
電圧を用いて極座標から直交座標に座標変換することの
みによって求められ、単純な回路で実現可能である。
【００２３】軟判定情報の生成が全てハードウェアで行
われるので高速化・低消費電力化を図ることが可能とな
る。
【００２４】軟判定誤り訂正を最大比合成ダイバーシチ
と組み合わせることによって、伝送路誤りに対して確実
な誤り訂正を実行することができる。といった効果があ
る。
【００２５】請求項３に記載のものにおいては、伝送路
特性によって軟判定／硬判定をフレキシブルに切り替え
ることが可能となり、必要以上の処理が行割れることを
防止し、処理の低減化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック図
【符号の説明】
１ ０系直交変換部 １ａ 位相量（又は位相変化量）検出器 １ｂ 受信タイミング発生器 １ｃ Ａ／Ｄ変換器 １ｄ Ｉテーブル １ｅ Ｑテープル １ｆ ｌｏｇリニアテーブル １ｇ 乗算器 １ｈ 乗算器 ２ １系直交変換部 ２ａ 位相量（又は位相変化量）検出器 ２ｂ 受信タイミング発生器 ２ｃ Ａ／Ｄ変換器 ２ｄ Ｉテーブル ２ｅ Ｑテーブル ２ｆ ｌｏｇリニアテーブル ２ｇ 乗算器 ２ｈ 乗算器 ３ 加算器 ４ 加算器 ５ ＤＳＰ

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 ４相ＰＳＫ変調された信号に対し、０系
    の第１の受信機と１系の第２の受信機を用いてダイバー
    シチ受信を行い、２つの受信機の出力により受信信号の
    誤り率を改善する軟判定を行う軟判定回路であって、 前記第１および第２の受信機のそれぞれが、 受信信号のＩＦ信号の位相量を検出する位相量検出器
    と、 前記位相量検出器の検出した位相量を直交信号Ｉ／Ｑ信
    号に変換するＩテーブルおよびＱテーブルと、 受信信号の受信レベル信号をディジタル値に変換するＡ
    ／Ｄ変換器と、 前記Ａ／Ｄ変換器の出力を真値の自乗に変換するｌｏｇ
    リニアテーブルと、 前記Ｉテーブルの出力を前記ｌｏｇリニアテーブルの出
    力で乗じ重み付けする第１の乗算器と、 前記Ｑテーブルの出力を前記ｌｏｇリニアテーブルの出
    力で乗じ重み付けする第２の乗算器とから構成され、 ０系の受信機の第１の乗算器の出力と１系の受信機の第
    １の乗算器の出力を加算する第１の加算器と、 ０系の受信機の第２の乗算器の出力と１系の受信機の第
    ２の乗算器の出力を加算する第２の加算器と、 第１の加算器の出力と第２の加算器の出力を軟判定情報
    として判定を行うディジタル信号処理回路とを有するこ
    とを特徴とする軟判定回路。
  2. 【請求項２】 ４相ＰＳＫ変調された信号に対し、０系
    の第１の受信機と１系の第２の受信機を用いてダイバー
    シチ受信を行い、２つの受信機の出力により受信信号の
    誤り率を改善する軟判定を行う軟判定回路であって、 前記第１および第２の受信機のそれぞれが、 受信信号のＩＦ信号の位相変化量を検出する位相変化量
    検出器と、 前記位相変化量検出器の検出した位相変化量を直交信号
    Ｉ／Ｑ信号に変換するＩテーブルおよびＱテーブルと、 受信信号の受信レベル信号をディジタル値に変換するＡ
    ／Ｄ変換器と、 前記Ａ／Ｄ変換器の出力を真値の自乗に変換するｌｏｇ
    リニアテーブルと、 前記Ｉテーブルの出力を前記ｌｏｇリニアテーブルの出
    力で乗じ重み付けする第１の乗算器と、 前記Ｑテーブルの出力を前記ｌｏｇリニアテーブルの出
    力で乗じ重み付けする第２の乗算器とから構成され、 ０系の受信機の第１の乗算器の出力と１系の受信機の第
    １の乗算器の出力を加算する第１の加算器と、 ０系の受信機の第２の乗算器の出力と１系の受信機の第
    ２の乗算器の出力を加算する第２の加算器と、 第１の加算器の出力と第２の加算器の出力を軟判定情報
    として判定を行うディジタル信号処理回路とを有するこ
    とを特徴とする軟判定回路。
  3. 【請求項３】 請求項１または請求項２に記載の軟判定
    回路において、 ディジタル信号処理回路が、外部からの制御信号に応じ
    て、第１の加算器の出力と第２の加算器の出力により軟
    判定もしくは硬判定のいずれかを行うことを特徴とする
    軟判定回路。
JP6118111A 1994-05-31 1994-05-31 軟判定回路 Expired - Lifetime JP2616440B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6118111A JP2616440B2 (ja) 1994-05-31 1994-05-31 軟判定回路
US08/418,420 US5579343A (en) 1994-05-31 1995-04-07 Soft decision circuit
SE9501367A SE9501367L (sv) 1994-05-31 1995-04-12 Mjukbeslutkrets

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6118111A JP2616440B2 (ja) 1994-05-31 1994-05-31 軟判定回路

Publications (2)

Publication Number Publication Date
JPH07326994A JPH07326994A (ja) 1995-12-12
JP2616440B2 true JP2616440B2 (ja) 1997-06-04

Family

ID=14728304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6118111A Expired - Lifetime JP2616440B2 (ja) 1994-05-31 1994-05-31 軟判定回路

Country Status (3)

Country Link
US (1) US5579343A (ja)
JP (1) JP2616440B2 (ja)
SE (1) SE9501367L (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6167243A (en) * 1998-07-01 2000-12-26 Nortel Networks Limited Diversity combining in a communications system
JP4147438B2 (ja) * 1998-09-04 2008-09-10 富士通株式会社 復調器
DE19849318A1 (de) * 1998-10-26 2000-04-27 Rohde & Schwarz Verfahren zum Verarbeiten von durch ein Mehrantennensystem gleichzeitig empfangenen OFDM-Signalen
GB9908675D0 (en) * 1999-04-15 1999-06-09 British Broadcasting Corp Diversity reception method and diversity receivers
US8001914B2 (en) 2009-06-12 2011-08-23 Great Plains Manufacturing, Inc. Air-assisted planting system having a single fan with pressure-responsive splitting of air streams for conveying and metering functions
CN107408973B (zh) * 2015-03-05 2021-09-14 日本电信电话株式会社 无线通信系统以及无线通信方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5203023A (en) * 1989-03-28 1993-04-13 Nippon Telegraph And Telephone Corporation Phase likelihood comparison diversity receiver
EP0396101B1 (en) * 1989-05-02 1996-01-03 Nec Corporation Space diversity TDMA receiver
US5109392A (en) * 1989-05-11 1992-04-28 Bell Telephone Laboratories, Inc. Diversity receiver arrangement for digital signals
US5265122A (en) * 1992-03-19 1993-11-23 Motorola, Inc. Method and apparatus for estimating signal weighting parameters in a diversity receiver

Also Published As

Publication number Publication date
JPH07326994A (ja) 1995-12-12
SE9501367L (sv) 1995-12-01
US5579343A (en) 1996-11-26
SE9501367D0 (sv) 1995-04-12

Similar Documents

Publication Publication Date Title
CA2149364C (en) Diversity reception device
JP2601027B2 (ja) 最大の比率でダイバーシチを結合する技術
US5889826A (en) Apparatus and method for diversity combining
US6304624B1 (en) Coherent detecting method using a pilot symbol and a tentatively determined data symbol, a mobile communication receiver and an interference removing apparatus using the coherent detecting method
US6414985B1 (en) Method for determining reference phase in radio communication system which uses orthogonal M-ary modulation, and coherent detection method using the same
JP3443113B2 (ja) 無線受信装置及び無線受信方法
EP0692895B1 (en) Demodulator using differential detection
JP4470377B2 (ja) 移動通信システムにおける伝搬路推定方法
EP0397386A2 (en) Diversity receiver arrangement for digital signals
US6295311B1 (en) Method and apparatus for compensating for phase differences in received signals
JPH10303794A (ja) 既知系列検出器
JP2616440B2 (ja) 軟判定回路
JPH11220503A (ja) 復調装置
JP3159672B2 (ja) Ｐｓｋの軟判定方法及び受信装置
US6424690B1 (en) Two-thirds rate modulation and coding scheme for Rayleigh fading channels
JP4139706B2 (ja) 受信装置
JPH09233138A (ja) 情報伝送システムおよび情報受信装置、並びに情報伝送方法
JP3311237B2 (ja) ダイバーシティ受信回路
US6122333A (en) Delay detection demodulation system
WO2000028710A1 (fr) Dispositif estimateur de phase de porteuse et demodulateur associe
JP2000022613A (ja) 最大比合成ダイバーシティ受信装置
JP3182376B2 (ja) ダイバーシチ受信装置
JP4307746B2 (ja) 搬送波再生回路および復調装置
JPH06311195A (ja) Ａｐｓｋ変調信号復調装置
JPH10256967A (ja) 検波後ダイバーシチ受信回路