JPH07326994A - 軟判定回路 - Google Patents

軟判定回路

Info

Publication number
JPH07326994A
JPH07326994A JP6118111A JP11811194A JPH07326994A JP H07326994 A JPH07326994 A JP H07326994A JP 6118111 A JP6118111 A JP 6118111A JP 11811194 A JP11811194 A JP 11811194A JP H07326994 A JPH07326994 A JP H07326994A
Authority
JP
Japan
Prior art keywords
output
signal
adder
multiplier
soft decision
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6118111A
Other languages
English (en)
Other versions
JP2616440B2 (ja
Inventor
Hideo Omura
英雄 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6118111A priority Critical patent/JP2616440B2/ja
Priority to US08/418,420 priority patent/US5579343A/en
Priority to SE9501367A priority patent/SE9501367L/
Publication of JPH07326994A publication Critical patent/JPH07326994A/ja
Application granted granted Critical
Publication of JP2616440B2 publication Critical patent/JP2616440B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/02Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0837Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
    • H04B7/0842Weighted combining
    • H04B7/0865Independent weighting, i.e. weights based on own antenna reception parameters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Radio Transmission System (AREA)

Abstract

(57)【要約】 【目的】 受信精度が向上することのできる軟判定回路
を実現すること。 【構成】 第1および第2の受信機のそれぞれが、受信
信号の位相量を検出する位相量検出器と、位相量を直交
信号I/Q信号に変換するIテーブルおよびQテーブル
と、受信信号の受信レベル信号をディジタル値に変換す
るA/D変換器と、A/D変換器の出力を真値の自乗に
変換するlogリニアテーブルと、Iテーブル,Qテー
ブルの各出力をlogリニアテーブルの出力で乗じ重み
付けする第1,第2の乗算器と、から構成され、0系,
1系の各第1の乗算器および各第2の乗算器の出力をそ
れぞれ加算する第1および第2のの加算器と、各加算器
の出力を軟判定情報として判定を行うディジタル信号処
理回路とを有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、4相PSK変調された
変調波を受信する受信機内に設けられる軟判定回路に関
し、特に、受信機の中間周波数(IF)段以降での受信
波を、最大比合成ダイバーシチ受信を用いて符号化する
軟判定回路に関する。
【0002】
【従来の技術】無線伝送において、充分な伝送品質を確
保するための誤り訂正が行われている。誤り訂正符号と
しては、BCH符号や畳み込み符号が用いられ、畳み込
み符号のなかでは訂正能力の高いビタビ復号法がよく用
いられている。
【0003】ビタビ復号法では、より高い符号化利得を
得るための軟判定を行う軟判定回路が使用され、該軟判
定回路では信頼性情報として受信レベル信号や、復調の
際の判定誤差が用いられていた(例えば、平成2年トリ
ケップス社刊「移動通信のディジタル化技術」158頁
参照)。
【0004】
【発明が解決しようとする課題】上述した従来の軟判定
回路においては、信頼性情報として受信レベル信号や復
調の際の判定誤差が用いられる。受信機がマルチパスフ
ェージングや降雨減衰等による悪影響を軽減するために
ダイバーシチ受信を行う場合、特性の異なる複数の受信
信号のいずれかに切り替える選択ダイバーシチ受信を行
う場合には、選択された系の受信レベル信号か判定誤差
を信頼性情報とすれば良いが、雑音特性のよい最大比合
成ダイバーシチ受信を行う場合には、信頼性情報として
複数の信号から合成された後の受信レベル信号を用いる
ために必要があり、複雑な演算をソフトウェアを用いて
行う必要があり、処理に時間がかかり、実際の使用に耐
えるものではないという問題点がある。また、伝送路特
性によっては、硬判定による誤り訂正でも充分な場合が
あり、このような伝送路特性のときに軟判定を行うと、
必要以上に処理時間がかかるという問題点がある。
【0005】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、軟判定回路に
最大比合成ダイバーシチ受信を用いることにより、雑音
特性がよく、訂正能力の高い符号化が行われ、ひいては
受信精度が向上することのできる軟判定回路を実現する
ことを目的とする。
【0006】
【課題を解決するための手段】本発明の軟判定回路は、
4相PSK変調された信号に対し、0系の第1の受信機
と1系の第2の受信機を用いてダイバーシチ受信を行
い、2つの受信機の出力により受信信号の誤り率を改善
する軟判定を行う軟判定回路であって、前記第1および
第2の受信機のそれぞれが、受信信号のIF信号の位相
量を検出する位相量検出器と、前記位相量検出器の検出
した位相量を直交信号I/Q信号に変換するIテーブル
およびQテーブルと、受信信号の受信レベル信号をディ
ジタル値に変換するA/D変換器と、前記A/D変換器
の出力を真値の自乗に変換するlogリニアテーブル
と、前記Iテーブルの出力を前記logリニアテーブル
の出力で乗じ重み付けする第1の乗算器と、前記Qテー
ブルの出力を前記logリニアテーブルの出力で乗じ重
み付けする第2の乗算器とから構成され、0系の受信機
の第1の乗算器の出力と1系の受信機の第1の乗算器の
出力を加算する第1の加算器と、0系の受信機の第2の
乗算器の出力と1系の受信機の第2の乗算器の出力を加
算する第2の加算器と、第1の加算器の出力と第2の加
算器の出力を軟判定情報として判定を行うディジタル信
号処理回路とを有することを特徴とする。
【0007】本発明の多の形態による軟判定回路は、4
相PSK変調された信号に対し、0系の第1の受信機と
1系の第2の受信機を用いてダイバーシチ受信を行い、
2つの受信機の出力により受信信号の誤り率を改善する
軟判定を行う軟判定回路であって、前記第1および第2
の受信機のそれぞれが、受信信号のIF信号の位相変化
量を検出する位相変化量検出器と、前記位相変化量検出
器の検出した位相変化量を直交信号I/Q信号に変換す
るIテーブルおよびQテーブルと、受信信号の受信レベ
ル信号をディジタル値に変換するA/D変換器と、前記
A/D変換器の出力を真値の自乗に変換するlogリニ
アテーブルと、前記Iテーブルの出力を前記logリニ
アテーブルの出力で乗じ重み付けする第1の乗算器と、
前記Qテーブルの出力を前記logリニアテーブルの出
力で乗じ重み付けする第2の乗算器とから構成され、0
系の受信機の第1の乗算器の出力と1系の受信機の第1
の乗算器の出力を加算する第1の加算器と、0系の受信
機の第2の乗算器の出力と1系の受信機の第2の乗算器
の出力を加算する第2の加算器と、第1の加算器の出力
と第2の加算器の出力を軟判定情報として判定を行うデ
ィジタル信号処理回路とを有することを特徴とする軟判
定回路。
【0008】
【作用】上記のように構成される本発明の軟判定回路に
おいては、0系の受信機と1系の受信機で検出される位
相量(又は位相変化量)と受信レベル信号を座標変換す
ることによって得られた直交I/Q信号を加算器により
最大比合成した振幅情報が誤り訂正の際の信頼性情報と
して使用され、軟判定が行われる。
【0009】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0010】図1は本発明の一実施例の構成を示すブロ
ック図である。
【0011】本実施例は、4相PSK信号をビタビ復号
する受信機の、IF段移行に設けられる軟判定回路の構
成を示す図である。本実施例において、受信信号は最大
比合成ダイバーシチ受信されるもので、0系直交変換部
1、1系直交変換部2、加算器3,4および各加算器出
力を入力するディジタル信号処理回路(DSP)5より
構成されている。
【0012】0系直交変換部1(および1系直交変換部
2)は、0系(1系)のIF信号および受信レベル電圧
をそれぞれ入力する位相量検出器1a(2a)およびA
/D変換器1c(2c)と、位相量検出器1a(2a)
およびA/D変換器1c(2c)へ出力タイミング信号
を出力するタイミング発生器1b(2b)と、位相量検
出器1a(2a)出力をそれぞれ入力するIテーブル1
d(2d)およびQテーブル1e(2e)と、A/D変
換器1c(2c)出力を入力するlogリニアテーブル
1f(2f)とIテーブル1d(2d)出力およびlo
gリニアテーブル1f(2f)出力を入力し、これらの
各入力値を乗算する乗算器1g(2g)と、Qテーブル
1e(2e)出力およびlogリニアテーブル1f(2
f)出力を入力し、これらの各入力値を乗算する乗算器
1h(2h)から構成されている。
【0013】加算器3は、0系直交変換部1内の乗算器
1gと1系直交変換部2内の乗算器2gの各出力を入力
し、これらを加算してDSP5へ出力する。加算器4
は、0系直交変換部1内の乗算器1hと1系直交変換部
2内の乗算器2hの各出力を入力し、これらを加算して
DSP5へ出力する。
【0014】次に、本実施例における受信信号処理動作
について説明する。
【0015】位相量検出器1aは、0系のIF信号の位
相量を検出し、Iテーブル1dは位相量検出器1aにて
検出された位相量をI成分に変換する。Qテーブル1e
は位相量検出器1aにて検出された位相量をQ成分に変
換する。
【0016】A/D変換器1cは0系の受信レベル電圧
をディジタル値に変換する。logリニアテーブル1f
は、軟判定を行う際の信頼性情報を補完する意味で設け
られたもので、A/D変換器1cによってディジタル化
された受信レベル電圧を対数変換することにより真値の
自乗とする。受信タイミング発生器1bは、1シンボル
に1回、最適受信位置で受信IF信号を位相量検出器1
aとA/D変換器1cに取り込むためのタイミング信号
を発生する。
【0017】乗算器1gはIテーブル1dより出力され
るI成分をlogリニアテーブル1fより出力される受
信レベル電圧の真値の自乗値で乗算し重み付けする。同
様に乗算器1hはQテーブル1eより出力されるQ成分
をlogリニアテーブル1fより出力される受信レベル
電圧の真値の自乗値で乗算し重み付けする。
【0018】1系直交変換部2も0系直交変換部1と全
く同様の動作をする。加算器3は、乗算器1gによって
重み付けされた0系のI成分と乗算器2gによって重み
付けされた1系のI成分の加算を行い、加算器4は乗算
器1hによって重み付けされた0系のQ成分と乗算器2
hによって重み付けされた1系のQ成分との加算を行
う。
【0019】DSP5は加算器3と加算器4の結果であ
る軟判定情報をデータバスを介して入力する。DSP5
に入力される軟判定情報は、信頼性情報を含むものであ
り、軟判定情報の信頼性情報も合わせて使うことにより
軟判定誤り訂正を行うことができる。また、情報は得ら
れた軟判定情報の符号ビットだけを使うことにより硬判
定誤り訂正を行うこともでき、DSP5は不図示の制御
信号により各判定のいずれかを実行し、その判定結果を
出力するように構成されている。
【0020】なお、上述した実施例における位相検出器
1a,2aについては、位相量検出を行う位相量検出器
としてもよく、この場合でも上記実施例と同様の軟判定
を行うことができる。
【0021】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
【0022】請求項1および請求項2に記載のものにお
いては、直交I/Q信号をIF信号の位相と受信レベル
電圧を用いて極座標から直交座標に座標変換することの
みによって求められ、単純な回路で実現可能である。
【0023】軟判定情報の生成が全てハードウェアで行
われるので高速化・低消費電力化を図ることが可能とな
る。
【0024】軟判定誤り訂正を最大比合成ダイバーシチ
と組み合わせることによって、伝送路誤りに対して確実
な誤り訂正を実行することができる。といった効果があ
る。
【0025】請求項3に記載のものにおいては、伝送路
特性によって軟判定/硬判定をフレキシブルに切り替え
ることが可能となり、必要以上の処理が行割れることを
防止し、処理の低減化を図ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック図
【符号の説明】
1 0系直交変換部 1a 位相量(又は位相変化量)検出器 1b 受信タイミング発生器 1c A/D変換器 1d Iテーブル 1e Qテープル 1f logリニアテーブル 1g 乗算器 1h 乗算器 2 1系直交変換部 2a 位相量(又は位相変化量)検出器 2b 受信タイミング発生器 2c A/D変換器 2d Iテーブル 2e Qテーブル 2f logリニアテーブル 2g 乗算器 2h 乗算器 3 加算器 4 加算器 5 DSP

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 4相PSK変調された信号に対し、0系
    の第1の受信機と1系の第2の受信機を用いてダイバー
    シチ受信を行い、2つの受信機の出力により受信信号の
    誤り率を改善する軟判定を行う軟判定回路であって、 前記第1および第2の受信機のそれぞれが、 受信信号のIF信号の位相量を検出する位相量検出器
    と、 前記位相量検出器の検出した位相量を直交信号I/Q信
    号に変換するIテーブルおよびQテーブルと、 受信信号の受信レベル信号をディジタル値に変換するA
    /D変換器と、 前記A/D変換器の出力を真値の自乗に変換するlog
    リニアテーブルと、 前記Iテーブルの出力を前記logリニアテーブルの出
    力で乗じ重み付けする第1の乗算器と、 前記Qテーブルの出力を前記logリニアテーブルの出
    力で乗じ重み付けする第2の乗算器とから構成され、 0系の受信機の第1の乗算器の出力と1系の受信機の第
    1の乗算器の出力を加算する第1の加算器と、 0系の受信機の第2の乗算器の出力と1系の受信機の第
    2の乗算器の出力を加算する第2の加算器と、 第1の加算器の出力と第2の加算器の出力を軟判定情報
    として判定を行うディジタル信号処理回路とを有するこ
    とを特徴とする軟判定回路。
  2. 【請求項2】 4相PSK変調された信号に対し、0系
    の第1の受信機と1系の第2の受信機を用いてダイバー
    シチ受信を行い、2つの受信機の出力により受信信号の
    誤り率を改善する軟判定を行う軟判定回路であって、 前記第1および第2の受信機のそれぞれが、 受信信号のIF信号の位相変化量を検出する位相変化量
    検出器と、 前記位相変化量検出器の検出した位相変化量を直交信号
    I/Q信号に変換するIテーブルおよびQテーブルと、 受信信号の受信レベル信号をディジタル値に変換するA
    /D変換器と、 前記A/D変換器の出力を真値の自乗に変換するlog
    リニアテーブルと、 前記Iテーブルの出力を前記logリニアテーブルの出
    力で乗じ重み付けする第1の乗算器と、 前記Qテーブルの出力を前記logリニアテーブルの出
    力で乗じ重み付けする第2の乗算器とから構成され、 0系の受信機の第1の乗算器の出力と1系の受信機の第
    1の乗算器の出力を加算する第1の加算器と、 0系の受信機の第2の乗算器の出力と1系の受信機の第
    2の乗算器の出力を加算する第2の加算器と、 第1の加算器の出力と第2の加算器の出力を軟判定情報
    として判定を行うディジタル信号処理回路とを有するこ
    とを特徴とする軟判定回路。
  3. 【請求項3】 請求項1または請求項2に記載の軟判定
    回路において、 ディジタル信号処理回路が、外部からの制御信号に応じ
    て、第1の加算器の出力と第2の加算器の出力により軟
    判定もしくは硬判定のいずれかを行うことを特徴とする
    軟判定回路。
JP6118111A 1994-05-31 1994-05-31 軟判定回路 Expired - Lifetime JP2616440B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6118111A JP2616440B2 (ja) 1994-05-31 1994-05-31 軟判定回路
US08/418,420 US5579343A (en) 1994-05-31 1995-04-07 Soft decision circuit
SE9501367A SE9501367L (sv) 1994-05-31 1995-04-12 Mjukbeslutkrets

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6118111A JP2616440B2 (ja) 1994-05-31 1994-05-31 軟判定回路

Publications (2)

Publication Number Publication Date
JPH07326994A true JPH07326994A (ja) 1995-12-12
JP2616440B2 JP2616440B2 (ja) 1997-06-04

Family

ID=14728304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6118111A Expired - Lifetime JP2616440B2 (ja) 1994-05-31 1994-05-31 軟判定回路

Country Status (3)

Country Link
US (1) US5579343A (ja)
JP (1) JP2616440B2 (ja)
SE (1) SE9501367L (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016140303A1 (ja) * 2015-03-05 2016-09-09 日本電信電話株式会社 無線通信システム及び無線通信方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6167243A (en) * 1998-07-01 2000-12-26 Nortel Networks Limited Diversity combining in a communications system
JP4147438B2 (ja) * 1998-09-04 2008-09-10 富士通株式会社 復調器
DE19849318A1 (de) * 1998-10-26 2000-04-27 Rohde & Schwarz Verfahren zum Verarbeiten von durch ein Mehrantennensystem gleichzeitig empfangenen OFDM-Signalen
GB9908675D0 (en) * 1999-04-15 1999-06-09 British Broadcasting Corp Diversity reception method and diversity receivers
US8001914B2 (en) 2009-06-12 2011-08-23 Great Plains Manufacturing, Inc. Air-assisted planting system having a single fan with pressure-responsive splitting of air streams for conveying and metering functions

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2029876C (en) * 1989-03-28 1999-08-24 Shigeki Saito Diversity receiver
DE69024525T2 (de) * 1989-05-02 1996-05-15 Nec Corp TDMA-Raumdiversity-Empfänger
US5109392A (en) * 1989-05-11 1992-04-28 Bell Telephone Laboratories, Inc. Diversity receiver arrangement for digital signals
US5265122A (en) * 1992-03-19 1993-11-23 Motorola, Inc. Method and apparatus for estimating signal weighting parameters in a diversity receiver

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016140303A1 (ja) * 2015-03-05 2016-09-09 日本電信電話株式会社 無線通信システム及び無線通信方法
JPWO2016140303A1 (ja) * 2015-03-05 2017-10-05 日本電信電話株式会社 無線通信システム及び無線通信方法
US10211956B2 (en) 2015-03-05 2019-02-19 Nippon Telegraph And Telephone Corporation Wireless communication system and wireless communication method

Also Published As

Publication number Publication date
JP2616440B2 (ja) 1997-06-04
SE9501367L (sv) 1995-12-01
US5579343A (en) 1996-11-26
SE9501367D0 (sv) 1995-04-12

Similar Documents

Publication Publication Date Title
CA2149364C (en) Diversity reception device
JP3033191B2 (ja) ダイバーシチ受信機用の位相合成方法および装置
JP2601027B2 (ja) 最大の比率でダイバーシチを結合する技術
US20080144753A1 (en) Method of and device for antennae diversity switching
US5889826A (en) Apparatus and method for diversity combining
WO1990011656A1 (fr) Circuit recepteur en diversite
US5109392A (en) Diversity receiver arrangement for digital signals
EP0692895B1 (en) Demodulator using differential detection
JPH10209917A (ja) 受信装置及び受信方法、並びに携帯電話システムの端末装置
JPH10303794A (ja) 既知系列検出器
JP2616440B2 (ja) 軟判定回路
US6424690B1 (en) Two-thirds rate modulation and coding scheme for Rayleigh fading channels
EP1315313B1 (en) Vectorial combiner for diversity reception in RF transceivers
JP3037184B2 (ja) 遅延検波復調方式
JP3311237B2 (ja) ダイバーシティ受信回路
JPH09238099A (ja) ダイバーシチ受信装置
JP2000078115A (ja) ダイバーシチ受信機
JP3182376B2 (ja) ダイバーシチ受信装置
JPH1155169A (ja) 最大比合成方法及び該最大比合成方法を用いたダイバーシチ受信装置
JP2966673B2 (ja) ダイバーシチ形同期検波回路
JP3840083B2 (ja) 誤り訂正装置
JP3362864B2 (ja) 多値変調信号復調装置
JP2000286826A (ja) ディジタル復調装置
JPH0327626A (ja) 受信レベル適応形検波後合成ダイバーシチ受信回路
Taromaru et al. Post‐detection phase combining diversity using maximum likelihood decision