JPH09238099A - ダイバーシチ受信装置 - Google Patents
ダイバーシチ受信装置Info
- Publication number
- JPH09238099A JPH09238099A JP8041939A JP4193996A JPH09238099A JP H09238099 A JPH09238099 A JP H09238099A JP 8041939 A JP8041939 A JP 8041939A JP 4193996 A JP4193996 A JP 4193996A JP H09238099 A JPH09238099 A JP H09238099A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- square
- branch
- noise
- noise power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Radio Transmission System (AREA)
Abstract
(57)【要約】
【課題】 最尤系列推定型等化器を用いて最大比合成回
路または選択合成回路を構成する。 【解決手段】 各ブランチの信号対雑音比に応じてメト
リックに重み付けを行い、等価的に最大比合成を実現す
る。雑音電力演算手段から出力される雑音電力と、伝送
路推定手段から出力される伝送路応答ベクトルを入力
し、受信信号の信号対雑音比の２乗係数を出力し、信号
対雑音比の２乗係数を用いて雑音電力演算手段から出力
された雑音電力に重み付けを行う。
路または選択合成回路を構成する。 【解決手段】 各ブランチの信号対雑音比に応じてメト
リックに重み付けを行い、等価的に最大比合成を実現す
る。雑音電力演算手段から出力される雑音電力と、伝送
路推定手段から出力される伝送路応答ベクトルを入力
し、受信信号の信号対雑音比の２乗係数を出力し、信号
対雑音比の２乗係数を用いて雑音電力演算手段から出力
された雑音電力に重み付けを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、空間的に離れた複
数のアンテナを用いて受信するダイバーシチ受信装置に
関する。
数のアンテナを用いて受信するダイバーシチ受信装置に
関する。
【０００２】
【従来の技術】無線通信では、フェージングによる信号
伝達特性の劣化が避けられない。そこで、空間的に離れ
た複数のアンテナを用いて受信し、各受信信号を合成し
て復調処理を行うダイバーシチ受信装置が用いられる。
この合成受信法には、選択合成法、等利得合成法、最大
比合成法がある。各合成受信法の実現例として２ブラン
チ構成のものを以下に示す。
伝達特性の劣化が避けられない。そこで、空間的に離れ
た複数のアンテナを用いて受信し、各受信信号を合成し
て復調処理を行うダイバーシチ受信装置が用いられる。
この合成受信法には、選択合成法、等利得合成法、最大
比合成法がある。各合成受信法の実現例として２ブラン
チ構成のものを以下に示す。
【０００３】図１３は、選択合成法の構成例を示す。図
において、５１−１，５１−２は入力端子、５２は出力
端子、５４はレベル比較器、５５はスイッチ回路、５６
は復調器である。レベル比較器５４は各ブランチの受信
信号レベルを比較し、受信信号レベルの高いブランチを
スイッチ回路５５により選択して復調器５６に入力す
る。
において、５１−１，５１−２は入力端子、５２は出力
端子、５４はレベル比較器、５５はスイッチ回路、５６
は復調器である。レベル比較器５４は各ブランチの受信
信号レベルを比較し、受信信号レベルの高いブランチを
スイッチ回路５５により選択して復調器５６に入力す
る。
【０００４】図１４は、等利得合成法の構成例を示す。
図において、５１−１，５１−２は入力端子、５２は出
力端子、５６は復調器、５７は遅延量可変回路、５８は
加算器、５９は位相誤差検出器、６０は遅延量制御回路
である。位相誤差検出器５９は各ブランチの受信信号の
位相誤差を検出する。遅延量制御回路６０はこの位相誤
差に応じて、一方のブランチの経路に挿入された遅延量
可変回路５７の遅延量を設定し、各ブランチの受信信号
の位相を一致させて加算器５８で合成し、復調器５６に
入力する。
図において、５１−１，５１−２は入力端子、５２は出
力端子、５６は復調器、５７は遅延量可変回路、５８は
加算器、５９は位相誤差検出器、６０は遅延量制御回路
である。位相誤差検出器５９は各ブランチの受信信号の
位相誤差を検出する。遅延量制御回路６０はこの位相誤
差に応じて、一方のブランチの経路に挿入された遅延量
可変回路５７の遅延量を設定し、各ブランチの受信信号
の位相を一致させて加算器５８で合成し、復調器５６に
入力する。
【０００５】図１５は、最大比合成法の構成例を示す。
図において、５１−１，５１−２は入力端子、５２は出
力端子、５６は復調器、５７は遅延量可変回路、５８は
加算器、６１はＳＮＲ（信号対雑音比）検出器、６２は
利得／遅延量制御回路、６３−１，６３−２は可変利得
増幅器である。ＳＮＲ検出器６１は各ブランチの受信信
号のＳＮＲを検出する。利得／遅延量制御回路６２は、
このＳＮＲに応じて各ブランチの経路に挿入された可変
利得増幅器６３−１，６３−２の利得を制御し、さらに
一方のブランチの経路に挿入された遅延量可変回路５７
の遅延量を設定し、各ブランチの受信信号の位相を一致
させて加算器５８で合成し、復調器５６に入力する。
図において、５１−１，５１−２は入力端子、５２は出
力端子、５６は復調器、５７は遅延量可変回路、５８は
加算器、６１はＳＮＲ（信号対雑音比）検出器、６２は
利得／遅延量制御回路、６３−１，６３−２は可変利得
増幅器である。ＳＮＲ検出器６１は各ブランチの受信信
号のＳＮＲを検出する。利得／遅延量制御回路６２は、
このＳＮＲに応じて各ブランチの経路に挿入された可変
利得増幅器６３−１，６３−２の利得を制御し、さらに
一方のブランチの経路に挿入された遅延量可変回路５７
の遅延量を設定し、各ブランチの受信信号の位相を一致
させて加算器５８で合成し、復調器５６に入力する。
【０００６】この３つの合成受信法では、最大比合成法
が最も優れた特性を示し、次に等利得合成法、選択合成
法の順になる。一方、フェージングに加えて符号間干渉
のある伝送路では、ダイバーシチ受信と等化器を組み合
わせることにより特性の向上が可能である。適応等化器
には、判定帰還型等化器や最尤系列推定型等化器があ
る。これらの等化器を用いたダイバーシチ受信装置の構
成例を以下に示す。
が最も優れた特性を示し、次に等利得合成法、選択合成
法の順になる。一方、フェージングに加えて符号間干渉
のある伝送路では、ダイバーシチ受信と等化器を組み合
わせることにより特性の向上が可能である。適応等化器
には、判定帰還型等化器や最尤系列推定型等化器があ
る。これらの等化器を用いたダイバーシチ受信装置の構
成例を以下に示す。
【０００７】図１６は、判定帰還型等化器を用いた最大
比合成回路の構成例を示す（参考文献： P. Monsen, "
MMSE Equalization of Interference on Fading Divers
ityChannels", IEEE Trans. Commu., vol.COM-32, No.
1, 1984)。図において、５１−１，５１−２は入力端
子、５２は出力端子、６４−１〜６４−７は遅延回路
（Ｔ）、６５−１〜６５−９は乗算器、６６は加算器、
６７は減算器、６８は識別器、６９はタップ係数制御回
路である。
比合成回路の構成例を示す（参考文献： P. Monsen, "
MMSE Equalization of Interference on Fading Divers
ityChannels", IEEE Trans. Commu., vol.COM-32, No.
1, 1984)。図において、５１−１，５１−２は入力端
子、５２は出力端子、６４−１〜６４−７は遅延回路
（Ｔ）、６５−１〜６５−９は乗算器、６６は加算器、
６７は減算器、６８は識別器、６９はタップ係数制御回
路である。
【０００８】各ブランチの受信信号は、遅延回路６４−
１〜６４−６、乗算器６５−１〜６５−８および加算器
６６を介して重み付け加算され、これに識別器６８から
出力される１シンボル前の識別信号が遅延回路６４−７
および乗算器６５−９を介して加算器６６に入力されて
加算され、識別器６８の出力が復調信号として出力端子
５２に取り出される。タップ係数制御回路６９は識別器
６８の入出力信号の差分が減算器６７から与えられ、各
乗算器６５−１〜６５−９のタップ係数を制御する。本
構成では、判定帰還型等化器を用いているので、符号間
干渉があってもタップ係数を適当に制御することにより
最大比合成が実現できる。
１〜６４−６、乗算器６５−１〜６５−８および加算器
６６を介して重み付け加算され、これに識別器６８から
出力される１シンボル前の識別信号が遅延回路６４−７
および乗算器６５−９を介して加算器６６に入力されて
加算され、識別器６８の出力が復調信号として出力端子
５２に取り出される。タップ係数制御回路６９は識別器
６８の入出力信号の差分が減算器６７から与えられ、各
乗算器６５−１〜６５−９のタップ係数を制御する。本
構成では、判定帰還型等化器を用いているので、符号間
干渉があってもタップ係数を適当に制御することにより
最大比合成が実現できる。
【０００９】タップ係数の推定法としては、逐次最小二
乗（ＲＬＳ）アルゴリズムや最小自乗平均（ＬＭＳ）ア
ルゴリズムを適用した構成が知られている。ＲＬＳアル
ゴリズムの演算方法は、 Ｇk ＝（１＋Ｒk HＰk-1Ｒk)-1Ｐk-1Ｒk ｅk ＝ｄk−Ｗk-1 HＲk Ｗk+1 ＝Ｗk＋ｅk *Ｇk Ｐk ＝Ｐk-1−ＧkＲk HＰk-1 …(1) となる。ＬＭＳアルゴリズムの演算方法は、 ｅk ＝ｄk−Ｗk HＲk Ｗk+1 ＝Ｗk＋μｅk *Ｒk …(2) となる。ここで、Ｒk は受信信号｛γk ，…，
γk-L-1 ｝によりなるＬ次元ベクトル、ｄk は識別信号
またはトレーニング信号、Ｗk はタップ係数ベクトル、
μはステップサイズパラメータである。＊は複素共役を
とること、Ｈはエルミート共役をとることを示してい
る。また、変数のすべては複素数で表される。
乗（ＲＬＳ）アルゴリズムや最小自乗平均（ＬＭＳ）ア
ルゴリズムを適用した構成が知られている。ＲＬＳアル
ゴリズムの演算方法は、 Ｇk ＝（１＋Ｒk HＰk-1Ｒk)-1Ｐk-1Ｒk ｅk ＝ｄk−Ｗk-1 HＲk Ｗk+1 ＝Ｗk＋ｅk *Ｇk Ｐk ＝Ｐk-1−ＧkＲk HＰk-1 …(1) となる。ＬＭＳアルゴリズムの演算方法は、 ｅk ＝ｄk−Ｗk HＲk Ｗk+1 ＝Ｗk＋μｅk *Ｒk …(2) となる。ここで、Ｒk は受信信号｛γk ，…，
γk-L-1 ｝によりなるＬ次元ベクトル、ｄk は識別信号
またはトレーニング信号、Ｗk はタップ係数ベクトル、
μはステップサイズパラメータである。＊は複素共役を
とること、Ｈはエルミート共役をとることを示してい
る。また、変数のすべては複素数で表される。
【００１０】図１７は、従来の最尤系列推定型等化器を
用いたダイバーシチ回路の構成例を示す（参考文献：吉
野，鈴木，「移動無線におけるＤＦＥ型トランスバーサ
ル合成ダイバーシチ方式の干渉キャンセル特性」，信学
論（Ｂ-II), vol.J76-B-II,No.7, 1993) 。図におい
て、５１−１，５１−２は入力端子、５２は出力端子、
７０−１，７０−２は減算器、７１−１，７１−２は二
乗回路、７２は加算器、７３は系列推定器、７４はトレ
ーニング信号メモリ、７５は系列推定器出力とトレーニ
ング信号とを切り替えるスイッチ回路、７６−１，７６
−２は伝送路推定器、７７−１，７７−２はレプリカ生
成器である。
用いたダイバーシチ回路の構成例を示す（参考文献：吉
野，鈴木，「移動無線におけるＤＦＥ型トランスバーサ
ル合成ダイバーシチ方式の干渉キャンセル特性」，信学
論（Ｂ-II), vol.J76-B-II,No.7, 1993) 。図におい
て、５１−１，５１−２は入力端子、５２は出力端子、
７０−１，７０−２は減算器、７１−１，７１−２は二
乗回路、７２は加算器、７３は系列推定器、７４はトレ
ーニング信号メモリ、７５は系列推定器出力とトレーニ
ング信号とを切り替えるスイッチ回路、７６−１，７６
−２は伝送路推定器、７７−１，７７−２はレプリカ生
成器である。
【００１１】レプリカ生成器７７−１，７７−２は、伝
送路推定器７６−１，７６−２で各伝送路に対して独立
に推定された伝送路応答ベクトルを用いて、系列推定器
７３の出力信号から受信信号の推定値（レプリカ）を生
成する。減算器７０−１，７０−２と二乗回路７１−
１，７１−２は、各ブランチの受信信号とレプリカの誤
差の２乗を演算して誤差のユークリッド距離（雑音電
力）を求める。そして、加算器７２は各ブランチの雑音
電力を加算し、系列推定器７３はこれをメトリックとし
て送信信号系列を推定する。同時に、伝送路推定器７６
−１，７６−２では、系列推定において発生する候補系
列あるいはトレーニング信号と受信信号から伝送路応答
を推定する。本構成では、系列推定と同時に伝送路推定
を行うので、高速な変動にも追従することができる特徴
がある。
送路推定器７６−１，７６−２で各伝送路に対して独立
に推定された伝送路応答ベクトルを用いて、系列推定器
７３の出力信号から受信信号の推定値（レプリカ）を生
成する。減算器７０−１，７０−２と二乗回路７１−
１，７１−２は、各ブランチの受信信号とレプリカの誤
差の２乗を演算して誤差のユークリッド距離（雑音電
力）を求める。そして、加算器７２は各ブランチの雑音
電力を加算し、系列推定器７３はこれをメトリックとし
て送信信号系列を推定する。同時に、伝送路推定器７６
−１，７６−２では、系列推定において発生する候補系
列あるいはトレーニング信号と受信信号から伝送路応答
を推定する。本構成では、系列推定と同時に伝送路推定
を行うので、高速な変動にも追従することができる特徴
がある。
【００１２】図１８は、レプリカ生成器７７の構成例を
示す。図において、７８は系列推定器７３からの入力端
子、７９は伝送路推定器７６からのベクトル入力端子、
８０は出力端子、６４−１〜６４−３は遅延回路
（Ｔ）、６５−１〜６５−４は乗算器、６６は加算器で
ある。このタップ付き遅延線フィルタにより、系列推定
器７３からの入力信号は伝送路推定器７６で求められた
伝送路のインパルス応答により畳み込まれ、受信信号の
推定値、すなわちレプリカとして出力される。
示す。図において、７８は系列推定器７３からの入力端
子、７９は伝送路推定器７６からのベクトル入力端子、
８０は出力端子、６４−１〜６４−３は遅延回路
（Ｔ）、６５−１〜６５−４は乗算器、６６は加算器で
ある。このタップ付き遅延線フィルタにより、系列推定
器７３からの入力信号は伝送路推定器７６で求められた
伝送路のインパルス応答により畳み込まれ、受信信号の
推定値、すなわちレプリカとして出力される。
【００１３】伝送路推定器７６は、判定帰還型等化器に
用いたものと同様のアルゴリズムが適用できる。ただ
し、その場合には式(1),(2) において、ｄk を受信信
号、Ｒkを送信候補系列とみなす。系列推定器７３は、
最尤系列推定を効率よく実現するビタビアルゴリズムに
より実現できる。二乗回路７１は、図１９(a) に示すよ
うに、乗算器６５と複素共役演算器８１により構成さ
れ、入力信号とその複素共役信号を掛け合わせることに
より入力信号電力を出力する。
用いたものと同様のアルゴリズムが適用できる。ただ
し、その場合には式(1),(2) において、ｄk を受信信
号、Ｒkを送信候補系列とみなす。系列推定器７３は、
最尤系列推定を効率よく実現するビタビアルゴリズムに
より実現できる。二乗回路７１は、図１９(a) に示すよ
うに、乗算器６５と複素共役演算器８１により構成さ
れ、入力信号とその複素共役信号を掛け合わせることに
より入力信号電力を出力する。
【００１４】図２０は、判定帰還型等化器を用いた選択
合成回路の構成例を示す（参考文献：石川，小林，「デ
ィジタル移動無線における等化・ダイバーシチ合成方式
の特性比較」，平成５年秋季信学全大Ｂ-255, 1993) 。
図において、５１−１，５１−２は入力端子、５２は出
力端子、６４−１〜６４−８は遅延回路（Ｔ）、６５−
１〜６５−１０は乗算器、６６−１，６６−２は加算
器、６７−１，６７−２は減算器、６８−１，６８−２
は識別器、６９−１，６９−２はタップ係数制御回路、
８２は各ブランチで発生する誤差の二乗和の平均値の小
さい方を検出する誤差検出器、８３は誤差検出情報に応
じて符号誤りの小さい方のブランチを選択するスイッチ
回路である。
合成回路の構成例を示す（参考文献：石川，小林，「デ
ィジタル移動無線における等化・ダイバーシチ合成方式
の特性比較」，平成５年秋季信学全大Ｂ-255, 1993) 。
図において、５１−１，５１−２は入力端子、５２は出
力端子、６４−１〜６４−８は遅延回路（Ｔ）、６５−
１〜６５−１０は乗算器、６６−１，６６−２は加算
器、６７−１，６７−２は減算器、６８−１，６８−２
は識別器、６９−１，６９−２はタップ係数制御回路、
８２は各ブランチで発生する誤差の二乗和の平均値の小
さい方を検出する誤差検出器、８３は誤差検出情報に応
じて符号誤りの小さい方のブランチを選択するスイッチ
回路である。
【００１５】各ブランチの受信信号は、図１６に示す判
定帰還型等化器と同様に、それぞれ独立にタップ係数制
御され、等化／復調される。ただし、識別器６８−１，
６８−２から出力される識別信号から誤差の小さい方、
すなわち符号誤りが小さいと推定される方の識別信号を
スイッチ回路８３で選択し、各フィードバックタップ
（６５−９，６５−１０）に入力すると同時に復調信号
として出力する。タップ係数の推定法としては、上述の
ＲＬＳアルゴリズムやＬＭＳアルゴリズムを適用でき
る。本構成では、図１３で示したレベル比較の代わりに
ＳＮＲを測定し、その大きな方を選択するようになって
いる。
定帰還型等化器と同様に、それぞれ独立にタップ係数制
御され、等化／復調される。ただし、識別器６８−１，
６８−２から出力される識別信号から誤差の小さい方、
すなわち符号誤りが小さいと推定される方の識別信号を
スイッチ回路８３で選択し、各フィードバックタップ
（６５−９，６５−１０）に入力すると同時に復調信号
として出力する。タップ係数の推定法としては、上述の
ＲＬＳアルゴリズムやＬＭＳアルゴリズムを適用でき
る。本構成では、図１３で示したレベル比較の代わりに
ＳＮＲを測定し、その大きな方を選択するようになって
いる。
【００１６】
【発明が解決しようとする課題】ところで、最も高い等
化能力を示す最尤系列推定型等化器をダイバーシチ回路
に適用した場合には、図１７に示すように受信信号に対
して重み付けは行われていなかった。すなわち、メトリ
ックを計算する際に、各ブランチで発生したメトリック
を単に加算していただけであった。したがって、等利得
合成ダイバーシチと同等の等化能力しか発揮できなかっ
た。
化能力を示す最尤系列推定型等化器をダイバーシチ回路
に適用した場合には、図１７に示すように受信信号に対
して重み付けは行われていなかった。すなわち、メトリ
ックを計算する際に、各ブランチで発生したメトリック
を単に加算していただけであった。したがって、等利得
合成ダイバーシチと同等の等化能力しか発揮できなかっ
た。
【００１７】本発明は、最尤系列推定型等化器を用いて
最大比合成回路または選択合成回路を構成することがで
きるダイバーシチ受信装置を提供することを目的とす
る。
最大比合成回路または選択合成回路を構成することがで
きるダイバーシチ受信装置を提供することを目的とす
る。
【００１８】
（請求項１の構成）本発明のダイバーシチ受信装置は、
各ブランチの信号対雑音比に応じてメトリックに重み付
けを行い、等価的に最大比合成を実現するものである。
一般に、最大比合成は、次式の合成信号ｓk を復調する
ことにより得られる。
各ブランチの信号対雑音比に応じてメトリックに重み付
けを行い、等価的に最大比合成を実現するものである。
一般に、最大比合成は、次式の合成信号ｓk を復調する
ことにより得られる。
【００１９】
【数１】
【００２０】ここで、brはブランチの数であり、ｒk,i
は時刻ｋにおけるｉ番目の受信信号であり、ａi はｉ番
目のブランチの信号対雑音比（ＳＮＲ）である。また、
各ブランチの位相は同相になっているものとする。この
受信信号を最尤系列推定型等化器を用いて復号するに
は、次式の誤差Ｊk をメトリックとして系列推定するこ
とになる。
は時刻ｋにおけるｉ番目の受信信号であり、ａi はｉ番
目のブランチの信号対雑音比（ＳＮＲ）である。また、
各ブランチの位相は同相になっているものとする。この
受信信号を最尤系列推定型等化器を用いて復号するに
は、次式の誤差Ｊk をメトリックとして系列推定するこ
とになる。
【００２１】
【数２】
【００２２】ここで、Ｗi はｉ番目のブランチの伝送路
応答ベクトルであり、Ｘj は送信候補系列である。式
(4) において等号が成立するのは、各受信信号の位相が
一致している場合である。最尤系列推定型等化器では一
般に位相を同相にしないので、式(4) の等号は成立しな
い。しかし、最尤系列推定型等化器では絶対的なメトリ
ック量ではなく、各候補系列間のメトリックの差を基に
系列推定を行うので、式(4) の右辺をメトリックとして
最尤系列推定を行うことにより、最大比合成を行う場合
と等価な効果が得られる。
応答ベクトルであり、Ｘj は送信候補系列である。式
(4) において等号が成立するのは、各受信信号の位相が
一致している場合である。最尤系列推定型等化器では一
般に位相を同相にしないので、式(4) の等号は成立しな
い。しかし、最尤系列推定型等化器では絶対的なメトリ
ック量ではなく、各候補系列間のメトリックの差を基に
系列推定を行うので、式(4) の右辺をメトリックとして
最尤系列推定を行うことにより、最大比合成を行う場合
と等価な効果が得られる。
【００２３】（請求項２の構成）また、最大比合成回路
では式(4) のａi について、 ａi ＝ｓi／ｎ i 2 …(5) のように設定する。ここで、ｓiとｎ i 2 は、ｉ番目のブ
ランチの受信信号の振幅と雑音の平均値である。この値
を推定するために、信号対雑音比推定手段は、伝送路応
答ベクトルの２乗ノルム（ベクトル要素の２乗和）と雑
音電力の２乗の平均値を求め、その比を信号対雑音比の
２乗係数とする。伝送路応答ベクトルの２乗ノルムは、
以下のように受信信号の振幅成分ｓi の２乗を表す。
では式(4) のａi について、 ａi ＝ｓi／ｎ i 2 …(5) のように設定する。ここで、ｓiとｎ i 2 は、ｉ番目のブ
ランチの受信信号の振幅と雑音の平均値である。この値
を推定するために、信号対雑音比推定手段は、伝送路応
答ベクトルの２乗ノルム（ベクトル要素の２乗和）と雑
音電力の２乗の平均値を求め、その比を信号対雑音比の
２乗係数とする。伝送路応答ベクトルの２乗ノルムは、
以下のように受信信号の振幅成分ｓi の２乗を表す。
【００２４】
【数３】
【００２５】ここで、Ｈは伝送路応答ベクトルを示して
おり、ｈi はそのｉ番目の要素である。伝送路推定手段
は、正確に伝送路応答を推定することができるので、こ
の情報を用いることにより正確な信号対雑音比の２乗係
数を求めることができる。 （請求項３の構成）式(5) の係数はあくまでブランチ間
の相対的係数であり、スカラ積をすべての係数に施して
もその特性は不変である。これを利用して式(5) を
おり、ｈi はそのｉ番目の要素である。伝送路推定手段
は、正確に伝送路応答を推定することができるので、こ
の情報を用いることにより正確な信号対雑音比の２乗係
数を求めることができる。 （請求項３の構成）式(5) の係数はあくまでブランチ間
の相対的係数であり、スカラ積をすべての係数に施して
もその特性は不変である。これを利用して式(5) を
【００２６】
【数４】
【００２７】のように変換する。式(7) では除算演算が
不要になっている。したがって、本構成では除算演算を
行わずに信号対雑音比を推定することができ、回路構成
を簡単にすることができる。これは、除算器にメモリを
用いた場合に、十分な精度を実現しようとすると回路規
模が増大してしまうためである。 （請求項４，５，６の構成）請求項２，３の構成では、
伝送路応答ベクトルの２乗ノルムを演算するために、ベ
クトルの次数分の二乗回路と多入力加算器が用いられ
る。それに対して請求項４，５，６の構成では、レプリ
カの平均値を演算しこれを信号レベルとして扱うので、
１つの二乗回路と加算器により信号レベルを推定する。
不要になっている。したがって、本構成では除算演算を
行わずに信号対雑音比を推定することができ、回路構成
を簡単にすることができる。これは、除算器にメモリを
用いた場合に、十分な精度を実現しようとすると回路規
模が増大してしまうためである。 （請求項４，５，６の構成）請求項２，３の構成では、
伝送路応答ベクトルの２乗ノルムを演算するために、ベ
クトルの次数分の二乗回路と多入力加算器が用いられ
る。それに対して請求項４，５，６の構成では、レプリ
カの平均値を演算しこれを信号レベルとして扱うので、
１つの二乗回路と加算器により信号レベルを推定する。
【００２８】（請求項７，８の構成）請求項７，８の構
成では、式(4) の最右辺の項をメトリックとしており、
各ブランチの最悪の誤差がメトリックとなるので、精度
の高い系列推定が可能となる。 （請求項９，１０の構成）請求項９，１０では、請求項
２，３，５，６に示した信号対雑音比推定手段を用い
て、構成が簡単な選択合成回路を実現する。本構成で
は、正確な信号対雑音比を推定しているのでさらに高精
度の選択が可能になる。また、従来構成のようにアナロ
グ回路による選択ではなく、ディジタル回路による構成
であるので小型，無調整化が可能になる。
成では、式(4) の最右辺の項をメトリックとしており、
各ブランチの最悪の誤差がメトリックとなるので、精度
の高い系列推定が可能となる。 （請求項９，１０の構成）請求項９，１０では、請求項
２，３，５，６に示した信号対雑音比推定手段を用い
て、構成が簡単な選択合成回路を実現する。本構成で
は、正確な信号対雑音比を推定しているのでさらに高精
度の選択が可能になる。また、従来構成のようにアナロ
グ回路による選択ではなく、ディジタル回路による構成
であるので小型，無調整化が可能になる。
【００２９】
（第１の実施形態）図１は、本発明の第１の実施形態を
示す（請求項１）。図において、５１は各ブランチに対
応する入力端子、５２は出力端子、１は各ブランチに対
応するメトリック発生器、７２は加算器、７３は系列推
定器、１０はＳＮＲ（信号対雑音比）推定器である。各
メトリック発生器は、減算器７０、二乗回路７１、乗算
器４、伝送路推定器７６、レプリカ生成器７７により構
成される。
示す（請求項１）。図において、５１は各ブランチに対
応する入力端子、５２は出力端子、１は各ブランチに対
応するメトリック発生器、７２は加算器、７３は系列推
定器、１０はＳＮＲ（信号対雑音比）推定器である。各
メトリック発生器は、減算器７０、二乗回路７１、乗算
器４、伝送路推定器７６、レプリカ生成器７７により構
成される。
【００３０】メトリック発生器１のレプリカ生成器７７
は、伝送路推定器７６で受信信号から推定された伝送路
応答ベクトルを用いて、系列推定器７３の出力信号から
受信信号の推定値（レプリカ）を生成する。減算器７０
と二乗回路７１は、受信信号とレプリカの誤差の２乗を
演算して誤差の２乗ユークリッド距離（雑音電力）を算
出する。この雑音電力と、伝送路推定器７６から出力さ
れた伝送路応答ベクトルは、ＳＮＲ推定器１０に入力さ
れる。乗算器４は、二乗回路７１から出力された雑音電
力と、ＳＮＲ推定器１０から出力された受信信号の信号
対雑音比の２乗を乗算し、雑音電力に重み付けをして出
力する。各ブランチ対応のメトリック発生器１からそれ
ぞれ出力された雑音電力は加算器７２で加算され、系列
推定器７３に入力される。系列推定器７３は、加算器７
２の出力をメトリックとして送信信号系列を推定して出
力端子５２に出力するとともに、次時刻の受信信号の推
定値を演算するための候補系列を仮判定値として、メト
リック発生器１の伝送路推定器７６およびレプリカ生成
器７７にフィードバックする。
は、伝送路推定器７６で受信信号から推定された伝送路
応答ベクトルを用いて、系列推定器７３の出力信号から
受信信号の推定値（レプリカ）を生成する。減算器７０
と二乗回路７１は、受信信号とレプリカの誤差の２乗を
演算して誤差の２乗ユークリッド距離（雑音電力）を算
出する。この雑音電力と、伝送路推定器７６から出力さ
れた伝送路応答ベクトルは、ＳＮＲ推定器１０に入力さ
れる。乗算器４は、二乗回路７１から出力された雑音電
力と、ＳＮＲ推定器１０から出力された受信信号の信号
対雑音比の２乗を乗算し、雑音電力に重み付けをして出
力する。各ブランチ対応のメトリック発生器１からそれ
ぞれ出力された雑音電力は加算器７２で加算され、系列
推定器７３に入力される。系列推定器７３は、加算器７
２の出力をメトリックとして送信信号系列を推定して出
力端子５２に出力するとともに、次時刻の受信信号の推
定値を演算するための候補系列を仮判定値として、メト
リック発生器１の伝送路推定器７６およびレプリカ生成
器７７にフィードバックする。
【００３１】図２は、ＳＮＲ推定器１０の第１の構成例
を示す（請求項２）。図において、ＳＮＲ推定器１０
は、複数のメトリック発生器１にそれぞれ対応する複数
の係数推定器１１により構成される。以下、１つの係数
推定器１１について説明する。メトリック発生器１の二
乗回路７１から出力された雑音電力は自乗回路１２で自
乗され、さらに加算器１３と遅延回路１４を用いて平均
化される。また、メトリック発生器１の伝送路推定器７
６から出力された伝送路応答ベクトルの要素はそれぞれ
二乗回路１５で２乗されて加算器１６に入力され、伝送
路応答ベクトルの２乗ノルムが求められる。除算器１７
は、加算器１６から出力される伝送路応答ベクトルの２
乗ノルム（ａ）を加算器１３から出力される雑音電力の
２乗（ｂ）で除算することにより、最大比合成に必要な
信号対雑音比の２乗に相当する係数を得る。この係数は
対応するメトリック発生器１の乗算器４に入力される。
ここで、自乗回路１２は、図１９(b) に示すように乗算
器６５で入力信号の自乗を演算する構成である。
を示す（請求項２）。図において、ＳＮＲ推定器１０
は、複数のメトリック発生器１にそれぞれ対応する複数
の係数推定器１１により構成される。以下、１つの係数
推定器１１について説明する。メトリック発生器１の二
乗回路７１から出力された雑音電力は自乗回路１２で自
乗され、さらに加算器１３と遅延回路１４を用いて平均
化される。また、メトリック発生器１の伝送路推定器７
６から出力された伝送路応答ベクトルの要素はそれぞれ
二乗回路１５で２乗されて加算器１６に入力され、伝送
路応答ベクトルの２乗ノルムが求められる。除算器１７
は、加算器１６から出力される伝送路応答ベクトルの２
乗ノルム（ａ）を加算器１３から出力される雑音電力の
２乗（ｂ）で除算することにより、最大比合成に必要な
信号対雑音比の２乗に相当する係数を得る。この係数は
対応するメトリック発生器１の乗算器４に入力される。
ここで、自乗回路１２は、図１９(b) に示すように乗算
器６５で入力信号の自乗を演算する構成である。
【００３２】図３は、ＳＮＲ推定器１０の第２の構成例
を示す（請求項３）。図において、本構成の係数推定器
１８は、図２に示す第１の係数推定器１１の除算器１７
を乗算器１９に代えたものである。加算器１３から出力
された雑音電力の２乗を他の係数推定器１８に送出し、
他の係数推定器１８から出力された雑音電力の２乗を入
力して伝送路応答ベクトルの２乗ノルムに掛け合わせる
ことにより、最大比合成に必要な信号対雑音比の２乗に
相当する係数を得る。この係数は対応するメトリック発
生器１の乗算器４に入力される。
を示す（請求項３）。図において、本構成の係数推定器
１８は、図２に示す第１の係数推定器１１の除算器１７
を乗算器１９に代えたものである。加算器１３から出力
された雑音電力の２乗を他の係数推定器１８に送出し、
他の係数推定器１８から出力された雑音電力の２乗を入
力して伝送路応答ベクトルの２乗ノルムに掛け合わせる
ことにより、最大比合成に必要な信号対雑音比の２乗に
相当する係数を得る。この係数は対応するメトリック発
生器１の乗算器４に入力される。
【００３３】（第２の実施形態）図４は、本発明の第２
の実施形態を示す（請求項４）。本実施形態のメトリッ
ク発生器２は、第１の実施形態のメトリック発生器１と
同様の構成であるが、ＳＮＲ推定器２０に対して二乗回
路７１から誤差の２乗ユークリッド距離（雑音電力）を
出力し、レプリカ生成器７７から受信信号の推定値（レ
プリカ）を出力するところに特徴がある。ＳＮＲ推定器
２０は、この雑音電力とレプリカを処理して最大比合成
に必要な信号対雑音比の２乗に相当する係数を得る。
の実施形態を示す（請求項４）。本実施形態のメトリッ
ク発生器２は、第１の実施形態のメトリック発生器１と
同様の構成であるが、ＳＮＲ推定器２０に対して二乗回
路７１から誤差の２乗ユークリッド距離（雑音電力）を
出力し、レプリカ生成器７７から受信信号の推定値（レ
プリカ）を出力するところに特徴がある。ＳＮＲ推定器
２０は、この雑音電力とレプリカを処理して最大比合成
に必要な信号対雑音比の２乗に相当する係数を得る。
【００３４】図５は、ＳＮＲ推定器２０の第１の構成例
を示す（請求項５）。図において、ＳＮＲ推定器２０
は、複数のメトリック発生器１にそれぞれ対応する複数
の係数推定器２１により構成される。以下、１つの係数
推定器２１について説明する。メトリック発生器１の二
乗回路７１から出力された雑音電力は自乗回路１２で自
乗され、さらに加算器１３と遅延回路（Ｔ）１４を用い
て平均化される。また、メトリック発生器１のレプリカ
推定器７７から出力されたレプリカは二乗回路１５で２
乗され、さらに加算器２３と遅延回路（Ｔ）２４を用い
て平均化される。除算器１７は、加算器２３から出力さ
れるレプリカの２乗（ａ）を加算器１３から出力される
雑音電力の２乗（ｂ）で除算することにより、最大比合
成に必要な信号対雑音比の２乗に相当する係数を得る。
この係数は対応するメトリック発生器２の乗算器４に入
力される。
を示す（請求項５）。図において、ＳＮＲ推定器２０
は、複数のメトリック発生器１にそれぞれ対応する複数
の係数推定器２１により構成される。以下、１つの係数
推定器２１について説明する。メトリック発生器１の二
乗回路７１から出力された雑音電力は自乗回路１２で自
乗され、さらに加算器１３と遅延回路（Ｔ）１４を用い
て平均化される。また、メトリック発生器１のレプリカ
推定器７７から出力されたレプリカは二乗回路１５で２
乗され、さらに加算器２３と遅延回路（Ｔ）２４を用い
て平均化される。除算器１７は、加算器２３から出力さ
れるレプリカの２乗（ａ）を加算器１３から出力される
雑音電力の２乗（ｂ）で除算することにより、最大比合
成に必要な信号対雑音比の２乗に相当する係数を得る。
この係数は対応するメトリック発生器２の乗算器４に入
力される。
【００３５】図６は、ＳＮＲ推定器２０の第２の構成例
を示す（請求項６）。図において、本構成の係数推定器
２５は、図５に示す第１の係数推定器２１の除算器１７
を乗算器１９に代えたものである。加算器２３から出力
されたレプリカの２乗を他の係数推定器２５に送出し、
他の係数推定器２４から出力されたレプリカの２乗を入
力して雑音電力の２乗に掛け合わせることにより、最大
比合成に必要な信号対雑音比の２乗に相当する係数を得
る。この係数は対応するメトリック発生器２の乗算器４
に入力される。
を示す（請求項６）。図において、本構成の係数推定器
２５は、図５に示す第１の係数推定器２１の除算器１７
を乗算器１９に代えたものである。加算器２３から出力
されたレプリカの２乗を他の係数推定器２５に送出し、
他の係数推定器２４から出力されたレプリカの２乗を入
力して雑音電力の２乗に掛け合わせることにより、最大
比合成に必要な信号対雑音比の２乗に相当する係数を得
る。この係数は対応するメトリック発生器２の乗算器４
に入力される。
【００３６】（第３の実施形態）図７は、本発明の第３
の実施形態を示す（請求項７）。本実施形態の特徴は、
第１の実施形態のメトリック発生器１を用い、加算器７
２でメトリック発生器１からの重み付けされた雑音電力
と、ＳＮＲ推定器３０からのメトリックとを加算し、こ
れを用いて系列推定を行うところにある。その他は第１
の実施形態と同様である。
の実施形態を示す（請求項７）。本実施形態の特徴は、
第１の実施形態のメトリック発生器１を用い、加算器７
２でメトリック発生器１からの重み付けされた雑音電力
と、ＳＮＲ推定器３０からのメトリックとを加算し、こ
れを用いて系列推定を行うところにある。その他は第１
の実施形態と同様である。
【００３７】図８は、ＳＮＲ推定器３０の構成例を示す
（請求項８）。図において、ＳＮＲ推定器３０は、複数
のメトリック発生器１にそれぞれ対応する複数の係数推
定器３１と、１つのメトリック出力部３２により構成さ
れる。以下、１つの係数推定器３１について説明する。
メトリック発生器１の二乗回路７１から出力された雑音
電力と、メトリック発生器１の伝送路推定器７６から出
力された伝送路応答ベクトルを入力し、最大比合成に必
要な信号対雑音比の２乗係数を得る構成は、図２に示す
係数推定器１１と同様である。ここでは、除算器１７で
得られた信号対雑音比の２乗係数が平方根回路３３に入
力して信号対雑音比に変換される。乗算器３４は、雑音
電力にこの信号対雑音比を乗算し重み付けをして出力す
る。この重み付けされた雑音電力は、メトリック出力部
３２の乗算器３５で他の係数推定器３１から出力された
雑音電力と各々掛け合わされた後に加算器３６で加算さ
れ、メトリックとして加算器７２に入力される。
（請求項８）。図において、ＳＮＲ推定器３０は、複数
のメトリック発生器１にそれぞれ対応する複数の係数推
定器３１と、１つのメトリック出力部３２により構成さ
れる。以下、１つの係数推定器３１について説明する。
メトリック発生器１の二乗回路７１から出力された雑音
電力と、メトリック発生器１の伝送路推定器７６から出
力された伝送路応答ベクトルを入力し、最大比合成に必
要な信号対雑音比の２乗係数を得る構成は、図２に示す
係数推定器１１と同様である。ここでは、除算器１７で
得られた信号対雑音比の２乗係数が平方根回路３３に入
力して信号対雑音比に変換される。乗算器３４は、雑音
電力にこの信号対雑音比を乗算し重み付けをして出力す
る。この重み付けされた雑音電力は、メトリック出力部
３２の乗算器３５で他の係数推定器３１から出力された
雑音電力と各々掛け合わされた後に加算器３６で加算さ
れ、メトリックとして加算器７２に入力される。
【００３８】なお、第３の実施形態において、信号対雑
音比の２乗係数の算出のために伝送路応答ベクトルを送
出するメトリック発生器１に代えて、レプリカを送出す
る第２の実施形態のメトリック発生器２を用いても同様
である。この場合には、ＳＮＲ推定器３０は、伝送路応
答ベクトルの２乗ノルムを求める代わりに、図５に示す
ようにレプリカの２乗を平均化する構成となる（請求項
８）。
音比の２乗係数の算出のために伝送路応答ベクトルを送
出するメトリック発生器１に代えて、レプリカを送出す
る第２の実施形態のメトリック発生器２を用いても同様
である。この場合には、ＳＮＲ推定器３０は、伝送路応
答ベクトルの２乗ノルムを求める代わりに、図５に示す
ようにレプリカの２乗を平均化する構成となる（請求項
８）。
【００３９】（第４の実施形態）図９は、本発明の第４
の実施形態を示す（請求項９）。図において、５１は各
ブランチに対応する入力端子、５２は出力端子、３は各
ブランチに対応するメトリック発生器、５はスイッチ回
路、７３は系列推定器、１０は第１の実施形態に用いた
ものと同様のＳＮＲ推定器、６は比較器である。各メト
リック発生器は、減算器７０、二乗回路７１、伝送路推
定器７６、レプリカ生成器７７により構成される。
の実施形態を示す（請求項９）。図において、５１は各
ブランチに対応する入力端子、５２は出力端子、３は各
ブランチに対応するメトリック発生器、５はスイッチ回
路、７３は系列推定器、１０は第１の実施形態に用いた
ものと同様のＳＮＲ推定器、６は比較器である。各メト
リック発生器は、減算器７０、二乗回路７１、伝送路推
定器７６、レプリカ生成器７７により構成される。
【００４０】メトリック発生器１のレプリカ生成器７７
は、伝送路推定器７６で受信信号から推定された伝送路
応答ベクトルを用いて、系列推定器７３の出力信号から
受信信号の推定値（レプリカ）を生成する。減算器７０
と二乗回路７１は、受信信号とレプリカの誤差の２乗を
演算して誤差の２乗ユークリッド距離（雑音電力）を算
出する。この雑音電力と、伝送路推定器７６から出力さ
れた伝送路応答ベクトルは、ＳＮＲ推定器１０に入力さ
れる。ＳＮＲ推定器１０の各係数推定器１１から出力さ
れた係数は比較器６に入力され、その内の最大の係数が
検出される。スイッチ回路５は、この情報に応じて各ブ
ランチ対応のメトリック発生器３からそれぞれ出力され
た雑音電力の１つを選択する。系列推定器７３は、スイ
ッチ回路５の出力をメトリックとして送信信号系列を推
定して出力端子５２に出力するとともに、次時刻の受信
信号の推定値を演算するための候補系列をメトリック発
生器３にフィードバックする。このような構成により、
各受信信号の信号対雑音比の最も優れた誤差信号を用い
て系列推定を行うことができ、選択合成法と等価な特性
を得ることができる。
は、伝送路推定器７６で受信信号から推定された伝送路
応答ベクトルを用いて、系列推定器７３の出力信号から
受信信号の推定値（レプリカ）を生成する。減算器７０
と二乗回路７１は、受信信号とレプリカの誤差の２乗を
演算して誤差の２乗ユークリッド距離（雑音電力）を算
出する。この雑音電力と、伝送路推定器７６から出力さ
れた伝送路応答ベクトルは、ＳＮＲ推定器１０に入力さ
れる。ＳＮＲ推定器１０の各係数推定器１１から出力さ
れた係数は比較器６に入力され、その内の最大の係数が
検出される。スイッチ回路５は、この情報に応じて各ブ
ランチ対応のメトリック発生器３からそれぞれ出力され
た雑音電力の１つを選択する。系列推定器７３は、スイ
ッチ回路５の出力をメトリックとして送信信号系列を推
定して出力端子５２に出力するとともに、次時刻の受信
信号の推定値を演算するための候補系列をメトリック発
生器３にフィードバックする。このような構成により、
各受信信号の信号対雑音比の最も優れた誤差信号を用い
て系列推定を行うことができ、選択合成法と等価な特性
を得ることができる。
【００４１】なお、第４の実施形態において、ＳＮＲ推
定器１０は図２，３に示す構成の他に、図５，６に示す
構成のＳＮＲ推定器２０の構成を用いることができる
（請求項１０）。
定器１０は図２，３に示す構成の他に、図５，６に示す
構成のＳＮＲ推定器２０の構成を用いることができる
（請求項１０）。
【００４２】
【実施例】図１０は、本発明のダイバーシチ受信装置が
用いられる受信機全体の構成例を示す。ここでは、２ブ
ランチ構成のものを示す。図において、２本のアンテナ
４１−１，４１−２で受信された信号は、それぞれ自動
利得制御増幅器（ＡＧＣ）４２−１，４２−２でほぼ一
定の信号レベルまで増幅される。この受信信号は、乗算
器４３−１，４３−２と発振器４４によりベースバンド
信号に変換され、さらにＡ／Ｄ変換器４５を介してディ
ジタル信号に変換され、本発明のダイバーシチ受信装置
４６に入力される。
用いられる受信機全体の構成例を示す。ここでは、２ブ
ランチ構成のものを示す。図において、２本のアンテナ
４１−１，４１−２で受信された信号は、それぞれ自動
利得制御増幅器（ＡＧＣ）４２−１，４２−２でほぼ一
定の信号レベルまで増幅される。この受信信号は、乗算
器４３−１，４３−２と発振器４４によりベースバンド
信号に変換され、さらにＡ／Ｄ変換器４５を介してディ
ジタル信号に変換され、本発明のダイバーシチ受信装置
４６に入力される。
【００４３】図１１は、本発明のダイバーシチ受信装置
の実施例構成を示す。ここでは、第１の実施形態に対応
し、かつ２ブランチ構成のものを示す。また、ＴＤＭＡ
（時分割多元接続方式）に適用した場合の構成を示す。
図において、第１の実施形態に対応するものは同一符号
を付す。７４はトレーニング信号メモリ、７５は系列推
定器７３の出力とトレーニング信号とを切り替えるスイ
ッチ回路である。一般に、自タイムスロットの先頭にあ
るユニークワードをトレーニング信号として、タイムス
ロットの先頭で伝送路推定を完了する。その後、データ
区間に入ると系列推定器７３で送信信号系列を推定する
のと同時に、系列推定器７３から出力される候補系列と
受信信号によりタップ係数のトラッキングを行うことに
より、高速の変動にも追従可能な構成をとっている。
の実施例構成を示す。ここでは、第１の実施形態に対応
し、かつ２ブランチ構成のものを示す。また、ＴＤＭＡ
（時分割多元接続方式）に適用した場合の構成を示す。
図において、第１の実施形態に対応するものは同一符号
を付す。７４はトレーニング信号メモリ、７５は系列推
定器７３の出力とトレーニング信号とを切り替えるスイ
ッチ回路である。一般に、自タイムスロットの先頭にあ
るユニークワードをトレーニング信号として、タイムス
ロットの先頭で伝送路推定を完了する。その後、データ
区間に入ると系列推定器７３で送信信号系列を推定する
のと同時に、系列推定器７３から出力される候補系列と
受信信号によりタップ係数のトラッキングを行うことに
より、高速の変動にも追従可能な構成をとっている。
【００４４】図１２は、実施例構成のＣＮＲ−ＢＥＲ特
性の実験結果を示す。伝送路は２波独立のレイリーフェ
ージングモデルとし、正規化遅延量はτ／Ｔ＝0.65であ
り、正規化フェージング速度はｆD／Ｔ＝1.8×10-4であ
る。図１７に示す従来構成に比べて、約 1.1dBの利得が
ＣＮＲの条件によらず得られることがわかる。本発明の
ダイバーシチ受信装置はＣＮＲ特性の改善を目指したも
のであり、実験で用いたτ／ＴやｆD／Ｔ のパラメータ
には依存しない。
性の実験結果を示す。伝送路は２波独立のレイリーフェ
ージングモデルとし、正規化遅延量はτ／Ｔ＝0.65であ
り、正規化フェージング速度はｆD／Ｔ＝1.8×10-4であ
る。図１７に示す従来構成に比べて、約 1.1dBの利得が
ＣＮＲの条件によらず得られることがわかる。本発明の
ダイバーシチ受信装置はＣＮＲ特性の改善を目指したも
のであり、実験で用いたτ／ＴやｆD／Ｔ のパラメータ
には依存しない。
【００４５】
【発明の効果】以上説明したように、請求項１〜８のダ
イバーシチ受信装置は、最尤系列推定型等化器を用いて
最大比合成回路を構成することができるので、伝送特性
を大幅に改善することができる。請求項９，１０のダイ
バーシチ受信装置は、最尤系列推定型等化器を用いて選
択合成回路を構成することができるので、符号間干渉が
存在する場合でも選択合成が可能となる。
イバーシチ受信装置は、最尤系列推定型等化器を用いて
最大比合成回路を構成することができるので、伝送特性
を大幅に改善することができる。請求項９，１０のダイ
バーシチ受信装置は、最尤系列推定型等化器を用いて選
択合成回路を構成することができるので、符号間干渉が
存在する場合でも選択合成が可能となる。
【図１】本発明の第１の実施形態を示す図。
【図２】ＳＮＲ推定器１０の第１の構成例を示す図。
【図３】ＳＮＲ推定器１０の第２の構成例を示す図。
【図４】本発明の第２の実施形態を示す図。
【図５】ＳＮＲ推定器２０の第１の構成例を示す図。
【図６】ＳＮＲ推定器２０の第２の構成例を示す図。
【図７】本発明の第３の実施形態を示す図。
【図８】ＳＮＲ推定器３０の構成例を示す図。
【図９】本発明の第４の実施形態を示す図。
【図１０】本発明のダイバーシチ受信装置が用いられる
受信機全体の構成例を示す図。
受信機全体の構成例を示す図。
【図１１】本発明のダイバーシチ受信装置の実施例構成
を示す図。
を示す図。
【図１２】実施例構成のＣＮＲ−ＢＥＲ特性の実験結果
を示す図。
を示す図。
【図１３】選択合成法の構成例を示す図。
【図１４】等利得合成法の構成例を示す図。
【図１５】最大比合成法の構成例を示す図。
【図１６】判定帰還型等化器を用いた最大比合成回路の
構成例を示す図。
構成例を示す図。
【図１７】従来の最尤系列推定型等化器を用いたダイバ
ーシチ回路の構成例を示す図。
ーシチ回路の構成例を示す図。
【図１８】レプリカ生成器７７の構成例を示す図。
【図１９】二乗回路および自乗回路の構成例を示す図。
【図２０】判定帰還型等化器を用いた選択合成回路の構
成例を示す図。
成例を示す図。
１，２，３ メトリック発生器 ４ 乗算器 ５，５５，７５，８３ スイッチ回路 ６ 比較器 １０，２０，３０ ＳＮＲ（信号対雑音比）推定器 １１，１８，２１，２５，３１ 係数推定器 １２ 自乗回路 １３，１６，２３，３６，５８，６６，７２ 加算器 １４，２４ 遅延回路（Ｔ） １５，７１ 二乗回路 １７ 除算器 １９，３４，３５，４３，６５ 乗算器 ３２ メトリック出力部 ３３ 平方根回路 ４１ アンテナ ４２ 自動利得制御増幅器（ＡＧＣ） ４４ 発振器 ４５ Ａ／Ｄ変換器 ４６ ダイバーシチ受信装置 ５１ 入力端子 ５２ 出力端子 ５４ レベル比較器 ５６ 復調器 ５７ 遅延量可変回路 ６１ ＳＮＲ（信号対雑音比）検出器 ６２ 利得／遅延量制御回路 ６３ 可変利得増幅器 ６４ 遅延回路（Ｔ） ６７，７０ 減算器 ６８ 識別器 ６９ タップ係数制御回路 ７３ 系列推定器 ７４ トレーニング信号メモリ ７６ 伝送路推定器 ７７ レプリカ生成器 ７８ 入力端子 ７９ ベクトル入力端子 ８０ 出力端子 ８１ 複素共役演算器 ８２ 誤差検出器
Claims (10)
- 【請求項１】 複数のブランチに対応する受信信号を入
力し、各伝送路に対して独立に推定された伝送路応答ベ
クトルを出力する伝送路推定手段と、 各ブランチ対応に前記伝送路応答ベクトルを用いて受信
信号の推定値（レプリカ）を生成するレプリカ生成手段
と、 各ブランチ対応にレプリカと受信信号の誤差の２乗を演
算して雑音電力を出力する雑音電力演算手段と、 各ブランチ対応の雑音電力を加算する加算手段と、 前記加算手段の出力をメトリックとして送信信号系列を
推定し、この系列推定で得られる候補系列を前記伝送路
推定手段および前記レプリカ生成手段に与える系列推定
手段とにより構成される適応等化器を備えたダイバーシ
チ受信装置において、 前記雑音電力演算手段から出力される雑音電力と、前記
伝送路推定手段から出力される伝送路応答ベクトルを入
力し、受信信号の信号対雑音比の２乗係数を出力するブ
ランチ対応の信号対雑音比推定手段と、 前記信号対雑音比の２乗係数を用いて前記雑音電力演算
手段から出力された雑音電力に重み付けを行うブランチ
対応の重み付け手段とを備えたことを特徴とするダイバ
ーシチ受信装置。 - 【請求項２】 請求項１に記載のダイバーシチ受信装置
において、 ブランチ対応の信号対雑音比推定手段は、雑音電力を２
乗して平均化する手段と、伝送路応答ベクトルの２乗ノ
ルムを演算する手段と、前記伝送路応答ベクトルの２乗
ノルムを前記雑音電力の２乗で除算し、受信信号の信号
対雑音比の２乗係数として出力する手段とを備えたこと
を特徴とするダイバーシチ受信装置。 - 【請求項３】 請求項１に記載のダイバーシチ受信装置
において、 ブランチ対応の信号対雑音比推定手段は、雑音電力を２
乗して平均化する手段と、伝送路応答ベクトルの２乗ノ
ルムを演算する手段と、前記伝送路応答ベクトルの２乗
ノルムと他のブランチの雑音電力の２乗を乗算し、受信
信号の信号対雑音比の２乗係数として出力する手段とを
備えたことを特徴とするダイバーシチ受信装置。 - 【請求項４】 複数のブランチに対応する受信信号を入
力し、各伝送路に対して独立に推定された伝送路応答ベ
クトルを出力する伝送路推定手段と、 各ブランチ対応に前記伝送路応答ベクトルを用いて受信
信号の推定値（レプリカ）を生成するレプリカ生成手段
と、 各ブランチ対応にレプリカと受信信号の誤差の２乗を演
算して雑音電力を出力する雑音電力演算手段と、 各ブランチ対応の雑音電力を加算する加算手段と、 前記加算手段の出力をメトリックとして送信信号系列を
推定し、この系列推定で得られる候補系列を前記伝送路
推定手段および前記レプリカ生成手段に与える系列推定
手段とにより構成される適応等化器を備えたダイバーシ
チ受信装置において、 前記雑音電力演算手段から出力される雑音電力と、前記
レプリカ生成手段から出力されるレプリカを入力し、受
信信号の信号対雑音比の２乗係数を出力するブランチ対
応の信号対雑音比推定手段と、 前記信号対雑音比の２乗係数を用いて前記雑音電力演算
手段から出力された雑音電力に重み付けを行うブランチ
対応の重み付け手段とを備えたことを特徴とするダイバ
ーシチ受信装置。 - 【請求項５】 請求項４に記載のダイバーシチ受信装置
において、 ブランチ対応の信号対雑音比推定手段は、雑音電力を２
乗して平均化する手段と、レプリカを２乗して平均化す
る手段と、前記レプリカの２乗を前記雑音電力の２乗で
除算し、受信信号の信号対雑音比の２乗係数として出力
する手段とを備えたことを特徴とするダイバーシチ受信
装置。 - 【請求項６】 請求項４に記載のダイバーシチ受信装置
において、 ブランチ対応の信号対雑音比推定手段は、雑音電力を２
乗して平均化する手段と、レプリカを２乗して平均化す
る手段と、前記レプリカの２乗と他のブランチの雑音電
力の２乗を乗算し、受信信号の信号対雑音比の２乗係数
として出力する手段とを備えたことを特徴とするダイバ
ーシチ受信装置。 - 【請求項７】 請求項２に記載のダイバーシチ受信装置
において、 ブランチ対応の信号対雑音比推定手段は、伝送路応答ベ
クトルの２乗ノルムを雑音電力の２乗で除算し、受信信
号の信号対雑音比の２乗係数として出力する手段に加え
て、前記受信信号の信号対雑音比の２乗係数の平方根を
演算して信号対雑音比係数を求め、この信号対雑音比係
数を用いて前記雑音電力に重み付けを行う手段と、重み
付けされた各ブランチの雑音電力からメトリックを算出
する手段とを備え、 加算手段は、各ブランチ対応の重み付けされた雑音電力
に前記メトリックを加算して系列推定手段に与える構成
であることを特徴とするダイバーシチ受信装置。 - 【請求項８】 請求項５に記載のダイバーシチ受信装置
において、 ブランチ対応の信号対雑音比推定手段は、レプリカの２
乗を雑音電力の２乗で除算し、受信信号の信号対雑音比
の２乗係数として出力する手段に加えて、前記受信信号
の信号対雑音比の２乗係数の平方根を演算して信号対雑
音比係数を求め、この信号対雑音比係数を用いて前記雑
音電力に重み付けを行う手段と、重み付けされた各ブラ
ンチの雑音電力からメトリックを算出する手段とを備
え、 加算手段は、各ブランチ対応の重み付けされた雑音電力
に前記メトリックを加算して系列推定手段に与える構成
であることを特徴とするダイバーシチ受信装置。 - 【請求項９】 複数のブランチに対応する受信信号を入
力し、各伝送路に対して独立に推定された伝送路応答ベ
クトルを出力する伝送路推定手段と、 各ブランチ対応に前記伝送路応答ベクトルを用いて受信
信号の推定値（レプリカ）を生成するレプリカ生成手段
と、 各ブランチ対応にレプリカと受信信号の誤差の２乗を演
算して雑音電力を出力する雑音電力演算手段と、 各ブランチ対応の受信信号の雑音電力の１つを選択する
選択手段と、 前記選択手段の出力をメトリックとして送信信号系列を
推定し、この系列推定で得られる候補系列を前記伝送路
推定手段および前記レプリカ生成手段に与える系列推定
手段と、 前記受信信号の雑音電力と、前記伝送路応答ベクトルま
たは前記レプリカを入力して各ブランチ対応の受信信号
の信号対雑音比係数を推定し、この推定結果に応じて前
記選択手段の選択を制御するブランチ対応の信号対雑音
比推定手段とを備えたことを特徴とするダイバーシチ受
信装置。 - 【請求項１０】 請求項９に記載のダイバーシチ受信装
置において、 ブランチ対応の信号対雑音比推定手段は、請求項２，
３，５，６のいずれかに記載の信号対雑音比推定手段を
用いた構成であることを特徴とするダイバーシチ受信装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04193996A JP3304035B2 (ja) | 1996-02-28 | 1996-02-28 | ダイバーシチ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04193996A JP3304035B2 (ja) | 1996-02-28 | 1996-02-28 | ダイバーシチ受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09238099A true JPH09238099A (ja) | 1997-09-09 |
| JP3304035B2 JP3304035B2 (ja) | 2002-07-22 |
Family
ID=12622194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04193996A Expired - Fee Related JP3304035B2 (ja) | 1996-02-28 | 1996-02-28 | ダイバーシチ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3304035B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002374189A (ja) * | 2001-06-15 | 2002-12-26 | Matsushita Electric Ind Co Ltd | 電灯線通信装置および通信システム |
| US7577194B2 (en) | 2005-06-30 | 2009-08-18 | Nec Corporation | Equalizer and equalization method |
| JP2009206930A (ja) * | 2008-02-28 | 2009-09-10 | National Institute Of Information & Communication Technology | 受信装置、信号等化装置及び方法 |
| JP2014036397A (ja) * | 2012-08-10 | 2014-02-24 | Hitachi Kokusai Electric Inc | Ｏｆｄｍ受信機の正規化回路 |
| JP6192879B1 (ja) * | 2016-12-09 | 2017-09-06 | 三菱電機株式会社 | 最尤系列推定回路、受信装置および最尤系列推定方法 |
-
1996
- 1996-02-28 JP JP04193996A patent/JP3304035B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002374189A (ja) * | 2001-06-15 | 2002-12-26 | Matsushita Electric Ind Co Ltd | 電灯線通信装置および通信システム |
| JP4660978B2 (ja) * | 2001-06-15 | 2011-03-30 | パナソニック株式会社 | 電灯線通信装置および通信システム |
| US7577194B2 (en) | 2005-06-30 | 2009-08-18 | Nec Corporation | Equalizer and equalization method |
| JP2009206930A (ja) * | 2008-02-28 | 2009-09-10 | National Institute Of Information & Communication Technology | 受信装置、信号等化装置及び方法 |
| JP2014036397A (ja) * | 2012-08-10 | 2014-02-24 | Hitachi Kokusai Electric Inc | Ｏｆｄｍ受信機の正規化回路 |
| JP6192879B1 (ja) * | 2016-12-09 | 2017-09-06 | 三菱電機株式会社 | 最尤系列推定回路、受信装置および最尤系列推定方法 |
| WO2018105118A1 (ja) * | 2016-12-09 | 2018-06-14 | 三菱電機株式会社 | 最尤系列推定回路、受信装置および最尤系列推定方法 |
| US10666299B2 (en) | 2016-12-09 | 2020-05-26 | Mitsubishi Electric Corporation | Maximum likelihood sequence estimation circuit, receiving device, and maximum likelihood sequence estimation method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3304035B2 (ja) | 2002-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950012827B1 (ko) | 시간-분산된 신호의 디버시티 수신용 방법 및 장치 | |
| AU691953B2 (en) | Method of and apparatus for interference rejection combining in multi-antenna digital cellular communications systems | |
| JP2780576B2 (ja) | 干渉波除去装置 | |
| EP0961416B1 (en) | Adaptive array transceiver | |
| JP3392877B2 (ja) | 通信システムにおける信号対ノイズ込み干渉電力比（ｓｉｎｒ）を決定する方法およびシステム | |
| US5787131A (en) | Method and apparatus for mitigation of self interference using array processing | |
| US5796788A (en) | Method and apparatus for interference decorrelation in time and space | |
| KR20000005543A (ko) | 서로 다른 빔, 분극화, 및 위상 기준으로 간섭을 제거하기 위한방법 및 장치 | |
| JP2000188568A (ja) | 受信装置 | |
| JP3304035B2 (ja) | ダイバーシチ受信装置 | |
| JP3808311B2 (ja) | 受信方法及び受信機 | |
| JP3424723B2 (ja) | 適応等化器 | |
| JPH10336083A (ja) | アダプティブアレイ受信機 | |
| JP2000031874A (ja) | 適応アレーダイバーシティ受信機 | |
| JPH08331025A (ja) | 適応干渉キャンセル受信機 | |
| JP2868012B1 (ja) | 受信方法および受信装置 | |
| JP3162003B2 (ja) | 通信方法および通信装置 | |
| JP4216256B2 (ja) | 適応型マルチユーザ干渉キャンセラおよびマルチユーザ検出器 | |
| JP2000013128A (ja) | アダプティブアレイ送受信機 | |
| JP3424724B2 (ja) | 干渉キャンセラ | |
| JP2591241B2 (ja) | 適応型ダイバーシティ受信装置 | |
| JP3109710B2 (ja) | 予測形同期検波器 | |
| JP3537203B2 (ja) | アンテナダイバーシチ受信機 | |
| Dimitrijevic et al. | A novel diversity receiver structure for severe fading and frequency offset conditions | |
| JP2001285157A (ja) | 復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |