JPH06216959A - 同期検波回路 - Google Patents
同期検波回路Info
- Publication number
- JPH06216959A JPH06216959A JP5007930A JP793093A JPH06216959A JP H06216959 A JPH06216959 A JP H06216959A JP 5007930 A JP5007930 A JP 5007930A JP 793093 A JP793093 A JP 793093A JP H06216959 A JPH06216959 A JP H06216959A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- sequence candidate
- symbol sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 29
- 230000001360 synchronised effect Effects 0.000 title claims description 13
- 108010076504 Protein Sorting Signals Proteins 0.000 claims abstract description 25
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 230000005540 biological transmission Effects 0.000 abstract description 11
- 238000007476 Maximum Likelihood Methods 0.000 abstract description 9
- 230000007704 transition Effects 0.000 description 30
- 238000010586 diagram Methods 0.000 description 15
- 238000005070 sampling Methods 0.000 description 10
- 238000004364 calculation method Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 239000000284 extract Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000004083 survival effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 ＴＤＭＡにおいて、搬送波同期情報を含まな
いバースト信号を用いる。 【構成】 搬送波位相同期が不確定のまま搬送波を再生
する。ビタビアルゴリズムを用いて複素シンボル系列候
補を抽出し、その中から搬送波位相同期状態を予測して
最尤となる信号判定値を選択出力する。 【効果】 バースト信号の伝送効率が改善される。
いバースト信号を用いる。 【構成】 搬送波位相同期が不確定のまま搬送波を再生
する。ビタビアルゴリズムを用いて複素シンボル系列候
補を抽出し、その中から搬送波位相同期状態を予測して
最尤となる信号判定値を選択出力する。 【効果】 バースト信号の伝送効率が改善される。
Description
【０００１】
【産業上の利用分野】本発明はデジタル無線通信に利用
する。特に、時分割多重多元接続（ＴＤＭＡ,Time Divi
sion Multiple Access) における信号伝送効率の改善技
術に関する。本発明は本願出願人による先願（特願平４
−２９３３５９号、本願出願時に未公開）に代わり得る
発明に関する。
する。特に、時分割多重多元接続（ＴＤＭＡ,Time Divi
sion Multiple Access) における信号伝送効率の改善技
術に関する。本発明は本願出願人による先願（特願平４
−２９３３５９号、本願出願時に未公開）に代わり得る
発明に関する。
【０００２】
【従来の技術】デジタル通信信号の、受信復調技術の一
つとして同期検波が広く知られている。その従来例を図
５を参照して説明する。図５は従来例装置のブロック構
成図およびバースト信号の構成図である。図５（ａ）に
示すように、入力端子１からＩＦ（中間周波数）帯にダ
ウンコンバートされた受信波が入力される。搬送波同期
回路２は、この受信波から搬送波成分を抽出する。乗算
器３は、受信波と搬送波成分とを乗算し、低域濾波器４
に入力する。低域濾波器４は、不要な高周波成分を除去
しベースバンド変調波成分を抽出する。判定回路５は、
このベースバンド変調波成分を入力として信号判定を行
い、出力端子６から信号判定値を出力する。
つとして同期検波が広く知られている。その従来例を図
５を参照して説明する。図５は従来例装置のブロック構
成図およびバースト信号の構成図である。図５（ａ）に
示すように、入力端子１からＩＦ（中間周波数）帯にダ
ウンコンバートされた受信波が入力される。搬送波同期
回路２は、この受信波から搬送波成分を抽出する。乗算
器３は、受信波と搬送波成分とを乗算し、低域濾波器４
に入力する。低域濾波器４は、不要な高周波成分を除去
しベースバンド変調波成分を抽出する。判定回路５は、
このベースバンド変調波成分を入力として信号判定を行
い、出力端子６から信号判定値を出力する。
【０００３】一方、デジタル通信の通信方式としてＴＤ
ＭＡが広く知られている。ＴＤＭＡのバースト構成を図
５（ｂ）に示す。バースト先頭には搬送波同期、クロッ
ク同期用に搬送波再生用信号およびタイミングクロック
再生用信号が挿入されている。搬送波同期回路２は、こ
の搬送波再生用信号に相当する受信波をもとに搬送波成
分を抽出する。ユニークワードは、バースト同期用信号
であり、その後に情報ビットが続く。
ＭＡが広く知られている。ＴＤＭＡのバースト構成を図
５（ｂ）に示す。バースト先頭には搬送波同期、クロッ
ク同期用に搬送波再生用信号およびタイミングクロック
再生用信号が挿入されている。搬送波同期回路２は、こ
の搬送波再生用信号に相当する受信波をもとに搬送波成
分を抽出する。ユニークワードは、バースト同期用信号
であり、その後に情報ビットが続く。
【０００４】
【発明が解決しようとする課題】前述した搬送波再生用
信号が長くなると、実質的に送れる情報ビットが短くな
り伝送効率が悪くなる。従来の同期検波回路では、ＣＮ
Ｒ( 搬送波対雑音比,Carrier Noise Ratio) が悪いとき
でも搬送波同期を精度良く行うため搬送波再生用信号を
長くしなければならず、伝送効率が低下してしまう。
信号が長くなると、実質的に送れる情報ビットが短くな
り伝送効率が悪くなる。従来の同期検波回路では、ＣＮ
Ｒ( 搬送波対雑音比,Carrier Noise Ratio) が悪いとき
でも搬送波同期を精度良く行うため搬送波再生用信号を
長くしなければならず、伝送効率が低下してしまう。
【０００５】本発明は、このような背景に行われたもの
であり受信側の装置で搬送波同期を必要とせず、これに
用いるバースト信号にも搬送波再生用信号を必要とせ
ず、伝送効率を改善できる同期検波回路を提供すること
を目的とする。
であり受信側の装置で搬送波同期を必要とせず、これに
用いるバースト信号にも搬送波再生用信号を必要とせ
ず、伝送効率を改善できる同期検波回路を提供すること
を目的とする。
【０００６】この目的を解決した先願の同期検波回路の
演算回路のブロック構成図を図６に示す。図６に示すよ
うに、先願では三系統の逆変調回路４０、２０、２１を
用いた構成であった。
演算回路のブロック構成図を図６に示す。図６に示すよ
うに、先願では三系統の逆変調回路４０、２０、２１を
用いた構成であった。
【０００７】
【課題を解決するための手段】本発明は、バースト信号
が到来する入力端子と、この入力端子の信号から搬送波
周波数を再生する手段と、この手段により再生された搬
送波周波数の信号と前記入力端子の信号とを乗算する乗
算器と、この乗算器の出力信号が通過する低域濾波器
と、この低域濾波器の出力信号をもとに変調信号を判定
する判定回路とを備えた同期検波回路である。
が到来する入力端子と、この入力端子の信号から搬送波
周波数を再生する手段と、この手段により再生された搬
送波周波数の信号と前記入力端子の信号とを乗算する乗
算器と、この乗算器の出力信号が通過する低域濾波器
と、この低域濾波器の出力信号をもとに変調信号を判定
する判定回路とを備えた同期検波回路である。
【０００８】ここで、本発明の特徴とするところは、前
記低域濾波器の出力信号をディジタル信号に変換するア
ナログ・ディジタル変換回路と、このアナログ・ディジ
タル変換回路の出力に対して、前記判定回路の判定シン
ボルの系列候補を分岐入力して再変調信号系列候補を生
成する手段を含む演算回路とを備え、前記判定回路は、
この演算回路の出力電力が小さくなるように判定出力を
選択する構成であるところにある。前記判定回路は、ビ
タビアルゴリズムによる判定回路であり、前記出力電力
が最小となるシンボル系列候補を最尤とする手段を含む
ことが望ましい。
記低域濾波器の出力信号をディジタル信号に変換するア
ナログ・ディジタル変換回路と、このアナログ・ディジ
タル変換回路の出力に対して、前記判定回路の判定シン
ボルの系列候補を分岐入力して再変調信号系列候補を生
成する手段を含む演算回路とを備え、前記判定回路は、
この演算回路の出力電力が小さくなるように判定出力を
選択する構成であるところにある。前記判定回路は、ビ
タビアルゴリズムによる判定回路であり、前記出力電力
が最小となるシンボル系列候補を最尤とする手段を含む
ことが望ましい。
【０００９】前記演算回路は、前記アナログ・ディジタ
ル変換回路の１または数タイミング前の過去時点の出力
を１または数タイミング前の過去時点のシンボル系列候
補で逆変調する逆変調回路と、この逆変調回路の出力を
現時点のシンボル系列候補で変調して前記再変調信号系
列候補を生成する変調回路と、この生成された再変調信
号系列候補の線形結合を現時点の前記アナログ・ディジ
タル変換回路の出力から差し引く減算回路と、この減算
回路の出力を二乗する回路とを備え、この二乗する回路
の出力を前記出力電力を表す信号とすることが望まし
い。
ル変換回路の１または数タイミング前の過去時点の出力
を１または数タイミング前の過去時点のシンボル系列候
補で逆変調する逆変調回路と、この逆変調回路の出力を
現時点のシンボル系列候補で変調して前記再変調信号系
列候補を生成する変調回路と、この生成された再変調信
号系列候補の線形結合を現時点の前記アナログ・ディジ
タル変換回路の出力から差し引く減算回路と、この減算
回路の出力を二乗する回路とを備え、この二乗する回路
の出力を前記出力電力を表す信号とすることが望まし
い。
【００１０】また、前記演算回路は、前記アナログ・デ
ィジタル変換回路の１または数タイミング前の過去時点
の出力を１または数タイミング前の過去時点のシンボル
系列候補と現時点のシンボル系列候補との位相角差信号
系列候補で再変調して前記再変調信号系列候補を生成す
る再変調回路と、この生成された再変調信号系列候補の
線形結合を現時点の前記アナログ・ディジタル変換回路
の出力から差し引く減算回路と、この減算回路の出力を
二乗する回路とを備え、この二乗する回路の出力を前記
出力電力を表す信号とする構成とすることもできる。
ィジタル変換回路の１または数タイミング前の過去時点
の出力を１または数タイミング前の過去時点のシンボル
系列候補と現時点のシンボル系列候補との位相角差信号
系列候補で再変調して前記再変調信号系列候補を生成す
る再変調回路と、この生成された再変調信号系列候補の
線形結合を現時点の前記アナログ・ディジタル変換回路
の出力から差し引く減算回路と、この減算回路の出力を
二乗する回路とを備え、この二乗する回路の出力を前記
出力電力を表す信号とする構成とすることもできる。
【００１１】本発明は、先願発明と目的を同じくするも
ので、先願発明に代わり得る発明である。
ので、先願発明に代わり得る発明である。
【００１２】
【作用】入力された信号から搬送波成分を抽出し、その
周波数で搬送波周波数再生回路を起動させ、この搬送波
周波数再生回路で発生した信号を受信した信号と乗算す
る。このとき、再生搬送波の周波数は受信搬送波に同期
しているが、位相は不確定である。
周波数で搬送波周波数再生回路を起動させ、この搬送波
周波数再生回路で発生した信号を受信した信号と乗算す
る。このとき、再生搬送波の周波数は受信搬送波に同期
しているが、位相は不確定である。
【００１３】低域濾波器で高周波成分を除去してベース
バンド変調波成分を抽出し、これをビタビアルゴリズム
を用いる判定回路に入力して複素シンボル系列候補およ
び信号判定値を出力する。
バンド変調波成分を抽出し、これをビタビアルゴリズム
を用いる判定回路に入力して複素シンボル系列候補およ
び信号判定値を出力する。
【００１４】このベースバンド変調波成分はアナログ・
ディジタル回路に分岐入力され、変調波のシンボル周期
であるサンプリング周期Ｔでサンプリングされる。これ
はこれより後段でディジタル処理を行うためのものであ
る。
ディジタル回路に分岐入力され、変調波のシンボル周期
であるサンプリング周期Ｔでサンプリングされる。これ
はこれより後段でディジタル処理を行うためのものであ
る。
【００１５】このサンプリングされた信号は、判定回路
のビタビアルゴリズムの状態遷移に対応する複素シンボ
ル系列候補により逆変調される。この逆変調は、現時点
よりもＴ周期および２Ｔ周期など過去のサンプリングさ
れた信号がそれぞれビタビアルゴリズムのＴ周期前およ
び２Ｔ周期前などそれぞれの状態遷移に対応する複素シ
ンボル系列候補により逆変調される。この逆変調された
信号は、さらに現時点の複素シンボル系列候補で変調さ
れて再変調信号系列候補が生成される。
のビタビアルゴリズムの状態遷移に対応する複素シンボ
ル系列候補により逆変調される。この逆変調は、現時点
よりもＴ周期および２Ｔ周期など過去のサンプリングさ
れた信号がそれぞれビタビアルゴリズムのＴ周期前およ
び２Ｔ周期前などそれぞれの状態遷移に対応する複素シ
ンボル系列候補により逆変調される。この逆変調された
信号は、さらに現時点の複素シンボル系列候補で変調さ
れて再変調信号系列候補が生成される。
【００１６】この再変調信号系列候補は、現時点よりも
Ｔ周期および２Ｔ周期など過去のサンプリングされた信
号がそれぞれビタビアルゴリズムのＴ周期前および２Ｔ
周期前などそれぞれの状態遷移に対応する位相角差信号
系列候補を用いて生成することもできる。
Ｔ周期および２Ｔ周期など過去のサンプリングされた信
号がそれぞれビタビアルゴリズムのＴ周期前および２Ｔ
周期前などそれぞれの状態遷移に対応する位相角差信号
系列候補を用いて生成することもできる。
【００１７】つぎに、現時点のサンプリング値から再変
調信号の線形結合を差し引き、その差が零に近ければ状
態遷移に対応する複素シンボル系列候補は送信シンボル
系列候補と一致していることになる。また、反対にその
差が大きければ大きいほど状態遷移に対応する複素シン
ボル系列候補は送信シンボル系列候補と異なっているこ
とになる。
調信号の線形結合を差し引き、その差が零に近ければ状
態遷移に対応する複素シンボル系列候補は送信シンボル
系列候補と一致していることになる。また、反対にその
差が大きければ大きいほど状態遷移に対応する複素シン
ボル系列候補は送信シンボル系列候補と異なっているこ
とになる。
【００１８】したがって、この差を２乗し出力電力に比
例する値とし、常に正の値として判定回路に入力する。
この信号はビタビアルゴリズムにおける尤度を示す指標
となり、判定回路はこの信号を参照してこの信号の累積
値が最小となるときを最尤として複素シンボル系列候補
を選択する。
例する値とし、常に正の値として判定回路に入力する。
この信号はビタビアルゴリズムにおける尤度を示す指標
となり、判定回路はこの信号を参照してこの信号の累積
値が最小となるときを最尤として複素シンボル系列候補
を選択する。
【００１９】これにより、再生搬送波の同期がなくとも
最尤判定による信号判定が行えるので、送信信号に搬送
波同期情報を必要としない信号を用いることができると
ともに、受信装置の搬送波位相同期のための回路は不要
となる。
最尤判定による信号判定が行えるので、送信信号に搬送
波同期情報を必要としない信号を用いることができると
ともに、受信装置の搬送波位相同期のための回路は不要
となる。
【００２０】
【実施例】本発明第一実施例の構成を図１を参照して説
明する。図１は本発明第一実施例のブロック構成図であ
る。
明する。図１は本発明第一実施例のブロック構成図であ
る。
【００２１】本発明は、バースト信号が到来する入力端
子１と、この入力端子１の信号から搬送波周波数を再生
する手段として搬送波周波数再生回路８と、この搬送波
周波数再生回路８により再生された搬送波周波数の信号
と入力端子１の信号とを乗算する乗算器３と、この乗算
器３の出力信号が通過する低域濾波器４と、この低域濾
波器４の出力信号をもとに変調信号をビタビアルゴリズ
ムを用いて判定する判定回路５とを備えた同期検波回路
である。
子１と、この入力端子１の信号から搬送波周波数を再生
する手段として搬送波周波数再生回路８と、この搬送波
周波数再生回路８により再生された搬送波周波数の信号
と入力端子１の信号とを乗算する乗算器３と、この乗算
器３の出力信号が通過する低域濾波器４と、この低域濾
波器４の出力信号をもとに変調信号をビタビアルゴリズ
ムを用いて判定する判定回路５とを備えた同期検波回路
である。
【００２２】ここで、本発明の特徴とするところは、低
域濾波器４の出力信号をディジタル信号に変換するアナ
ログ・ディジタル変換回路１１と、このアナログ・ディ
ジタル変換回路１１の出力に対して、判定回路５の判定
シンボルの系列候補を分岐入力して再変調信号系列候補
を生成する手段を含む演算回路であるブランチメトリッ
ク演算回路１２とを備え、判定回路５は、ブランチメト
リック演算回路１２の出力電力が小さくなるように判定
出力を選択する構成である。この出力電力が最小となる
シンボル系列候補を最尤とする。
域濾波器４の出力信号をディジタル信号に変換するアナ
ログ・ディジタル変換回路１１と、このアナログ・ディ
ジタル変換回路１１の出力に対して、判定回路５の判定
シンボルの系列候補を分岐入力して再変調信号系列候補
を生成する手段を含む演算回路であるブランチメトリッ
ク演算回路１２とを備え、判定回路５は、ブランチメト
リック演算回路１２の出力電力が小さくなるように判定
出力を選択する構成である。この出力電力が最小となる
シンボル系列候補を最尤とする。
【００２３】次に、図１を参照して本発明第一実施例の
動作を説明する。入力端子１からＩＦ（中間周波数）帯
にダウンコンバートされた受信波が入力される。搬送波
周波数再生回路８は、この受信波から搬送波周波数成分
を抽出する。搬送波位相は不確定で構わないので、搬送
波周波数再生回路８を動作させるために搬送波同期用信
号などの特別な信号は必要としない。乗算器３は、受信
波と搬送波周波数成分を乗算し、低域濾波器４に入力す
る。低域濾波器４は、乗算器３の出力から不要な高周波
成分を除去しベースバンド変調波成分を抽出する。アナ
ログ・ディジタル変換回路１１は、このベースバンド変
調成分を変調波のシンボル周期Ｔでサンプリングを行
い、デジタル信号に変換してブランチメトリック演算回
路１２に入力する。ここで搬送波周波数再生回路８、乗
算器３と低域濾波器４は準同期検波回路９の構成要素で
あり、アナログ・ディジタル変換回路１１の出力信号
は、準同期検波信号のサンプリング値に相当する。ブラ
ンチメトリック演算回路１２は、準同期検波信号のサン
プリング値系列候補と、判定回路５が出力する状態遷移
に対応する複素シンボル系列候補をバス７を介して入力
し、搬送波同期の指標となる推定誤差信号を出力する。
判定回路５は、この推定誤差信号の２乗を入力として状
態推定を行い、準同期検波回路９からのベースバンド変
調波信号により信号判定された前述の状態遷移に対応す
る複素シンボル系列候補と判定出力を出力する。信号判
定値は出力端子６から出力される。
動作を説明する。入力端子１からＩＦ（中間周波数）帯
にダウンコンバートされた受信波が入力される。搬送波
周波数再生回路８は、この受信波から搬送波周波数成分
を抽出する。搬送波位相は不確定で構わないので、搬送
波周波数再生回路８を動作させるために搬送波同期用信
号などの特別な信号は必要としない。乗算器３は、受信
波と搬送波周波数成分を乗算し、低域濾波器４に入力す
る。低域濾波器４は、乗算器３の出力から不要な高周波
成分を除去しベースバンド変調波成分を抽出する。アナ
ログ・ディジタル変換回路１１は、このベースバンド変
調成分を変調波のシンボル周期Ｔでサンプリングを行
い、デジタル信号に変換してブランチメトリック演算回
路１２に入力する。ここで搬送波周波数再生回路８、乗
算器３と低域濾波器４は準同期検波回路９の構成要素で
あり、アナログ・ディジタル変換回路１１の出力信号
は、準同期検波信号のサンプリング値に相当する。ブラ
ンチメトリック演算回路１２は、準同期検波信号のサン
プリング値系列候補と、判定回路５が出力する状態遷移
に対応する複素シンボル系列候補をバス７を介して入力
し、搬送波同期の指標となる推定誤差信号を出力する。
判定回路５は、この推定誤差信号の２乗を入力として状
態推定を行い、準同期検波回路９からのベースバンド変
調波信号により信号判定された前述の状態遷移に対応す
る複素シンボル系列候補と判定出力を出力する。信号判
定値は出力端子６から出力される。
【００２４】図２にブランチメトリック演算回路１２の
ブロック構成を示す。図２はブランチメトリック演算回
路１２のブロック構成図である。入力端子１６から準同
期検波信号のサンプリング値ｙs (k) が入力される。以
下では信号を全て、同相成分が実部に、直交成分が虚数
に対応する複素表示で表す。ｙs (k) は送信複素シンボ
ルをａ(k) とすると、 ｙs (k) ＝ａ(k) ｈ(k) ＋ｎ(k) と表現できる。ここで変調方式はＱＡＭ(Quadrature Am
plitude Modulation) 方式とした。ｈ(k) は搬送波信号
成分、ｎ(k) は雑音成分であり、低域濾波器４を通過し
た白色雑音である。
ブロック構成を示す。図２はブランチメトリック演算回
路１２のブロック構成図である。入力端子１６から準同
期検波信号のサンプリング値ｙs (k) が入力される。以
下では信号を全て、同相成分が実部に、直交成分が虚数
に対応する複素表示で表す。ｙs (k) は送信複素シンボ
ルをａ(k) とすると、 ｙs (k) ＝ａ(k) ｈ(k) ＋ｎ(k) と表現できる。ここで変調方式はＱＡＭ(Quadrature Am
plitude Modulation) 方式とした。ｈ(k) は搬送波信号
成分、ｎ(k) は雑音成分であり、低域濾波器４を通過し
た白色雑音である。
【００２５】ｙs (k) は遅延素子１７および１８からな
るシフトレジスタ１９に入力され、Ｔごとに遅延した準
同期検波信号のサンプリング値がシフトレジスタ１９か
ら出力される。現時点をｋとしてこれより過去の準同期
検波信号のサンプリング系列候補｛ｙs （ｉ）｝は逆変
調回路２０、２１に入力され、入力端子２９から入力さ
れる状態遷移に対応する複素シンボル系列候補｛ａ
m （ｉ）｝で逆変調される。ここで、Ｌをシフトレジス
タ１９の段数とする。図２ではＬ＝２の場合を示した。
逆変調波信号を｛ｚm （ｉ）｝とすると、 ｚm （ｉ）＝ｙs （ｉ） ／ａm （ｉ） ＝（ｈ（ｉ） ａ（ｉ） ／ａm （ｉ））＋ｎs （ｉ） ／ａm （ｉ） となる。雑音成分のレベルが小さく、ａm （ｉ） がａ
（ｉ） に一致するときｚm （ｉ） は搬送波信号成分
ｈ（ｉ） にほぼ一致する。変調回路２２および２３は
逆変調波信号系列候補を現時点の複素シンボル系列候補
ａm （ｋ）で変調して再変調信号系列候補｛ｙ
es（ｉ）｝を生成する。｛ｙes（ｉ）｝は、 ｙes（ｉ）＝ｚm （ｉ）ａm （ｋ） ＝ｙs （ｉ）ａm （ｋ）／ａm （ｉ） となる。再変調信号系列候補の線形結合は、乗算器２４
および２５と加算回路２６とにより求められる。乗算器
２４および２５に設定されている線形結合の定数Ｗ1 、
Ｗ2 は、固定しておき時間的に変化させない。ここでの
線形結合は、現時点の搬送波信号成分の線形予測フィル
タリングを行い、この予測値を現時点の複素シンボル系
列候補で変調して現時点の準同期検波信号を予測するこ
とと等価である。例えば搬送波信号成分ｈ(k) が時間的
に変化しないと仮定するときには、乗算器２４および２
５に設定する定数をすべて１／Ｌにする。すなわち、過
去の再変調波信号を平均することにより、現時点の準同
期検波信号を予測する。搬送波信号成分ｈ(k) が時間的
に変動する場合には、過去の再変調信号の重み付けを小
さくするように平均して変動に追従できるようにする。
例えば、ｙes(k−k 1) の重み付け定数をλk1-1／（１
−λ）と設定する方法もある。ただし、０＜λ≦１であ
る。減算回路２７は、現時点の準同期検波信号ｙs (k)
から再変調信号の線形結合を差し引き推定誤差信号を出
力する。２乗演算回路２８は推定誤差信号の２乗を計算
し、常に正の値として出力端子３０から出力する。
るシフトレジスタ１９に入力され、Ｔごとに遅延した準
同期検波信号のサンプリング値がシフトレジスタ１９か
ら出力される。現時点をｋとしてこれより過去の準同期
検波信号のサンプリング系列候補｛ｙs （ｉ）｝は逆変
調回路２０、２１に入力され、入力端子２９から入力さ
れる状態遷移に対応する複素シンボル系列候補｛ａ
m （ｉ）｝で逆変調される。ここで、Ｌをシフトレジス
タ１９の段数とする。図２ではＬ＝２の場合を示した。
逆変調波信号を｛ｚm （ｉ）｝とすると、 ｚm （ｉ）＝ｙs （ｉ） ／ａm （ｉ） ＝（ｈ（ｉ） ａ（ｉ） ／ａm （ｉ））＋ｎs （ｉ） ／ａm （ｉ） となる。雑音成分のレベルが小さく、ａm （ｉ） がａ
（ｉ） に一致するときｚm （ｉ） は搬送波信号成分
ｈ（ｉ） にほぼ一致する。変調回路２２および２３は
逆変調波信号系列候補を現時点の複素シンボル系列候補
ａm （ｋ）で変調して再変調信号系列候補｛ｙ
es（ｉ）｝を生成する。｛ｙes（ｉ）｝は、 ｙes（ｉ）＝ｚm （ｉ）ａm （ｋ） ＝ｙs （ｉ）ａm （ｋ）／ａm （ｉ） となる。再変調信号系列候補の線形結合は、乗算器２４
および２５と加算回路２６とにより求められる。乗算器
２４および２５に設定されている線形結合の定数Ｗ1 、
Ｗ2 は、固定しておき時間的に変化させない。ここでの
線形結合は、現時点の搬送波信号成分の線形予測フィル
タリングを行い、この予測値を現時点の複素シンボル系
列候補で変調して現時点の準同期検波信号を予測するこ
とと等価である。例えば搬送波信号成分ｈ(k) が時間的
に変化しないと仮定するときには、乗算器２４および２
５に設定する定数をすべて１／Ｌにする。すなわち、過
去の再変調波信号を平均することにより、現時点の準同
期検波信号を予測する。搬送波信号成分ｈ(k) が時間的
に変動する場合には、過去の再変調信号の重み付けを小
さくするように平均して変動に追従できるようにする。
例えば、ｙes(k−k 1) の重み付け定数をλk1-1／（１
−λ）と設定する方法もある。ただし、０＜λ≦１であ
る。減算回路２７は、現時点の準同期検波信号ｙs (k)
から再変調信号の線形結合を差し引き推定誤差信号を出
力する。２乗演算回路２８は推定誤差信号の２乗を計算
し、常に正の値として出力端子３０から出力する。
【００２６】次に、判定回路５の動作を説明する。判定
回路５は、最尤系列推定(Maximum Likelihood Sequence
Estimation:MLSE) により状態推定を行い信号判定をす
る。ＭＬＳＥとは、すべての可能性のあるシンボル系列
候補に対して尤度を計算し、その値がもっとも大きい符
号系列を信号判定値とする推定方法である。送信複素シ
ンボル系列候補が長くなると、可能性のあるすべての複
素シンボル系列候補の数は指定関数的に増大する。そこ
で候補数を減らして演算量を抑えるアルゴリズムとして
ビタビアルゴリズムが知られている。判定回路５は、ビ
タビアルゴリズムによりＭＬＳＥを行う。
回路５は、最尤系列推定(Maximum Likelihood Sequence
Estimation:MLSE) により状態推定を行い信号判定をす
る。ＭＬＳＥとは、すべての可能性のあるシンボル系列
候補に対して尤度を計算し、その値がもっとも大きい符
号系列を信号判定値とする推定方法である。送信複素シ
ンボル系列候補が長くなると、可能性のあるすべての複
素シンボル系列候補の数は指定関数的に増大する。そこ
で候補数を減らして演算量を抑えるアルゴリズムとして
ビタビアルゴリズムが知られている。判定回路５は、ビ
タビアルゴリズムによりＭＬＳＥを行う。
【００２７】次に、図３を参照して本発明第一実施例に
おけるビタビアルゴリズムについてＢＰＳＫ(Binary Ph
ase Shift Keying) 変調を例に説明する。図３は状態遷
移を示すトレリス図である。まず状態について説明す
る。考慮する複素シンボルは現時点ｋＴから（ｋ−Ｌ）
Ｔまでなので、｛ａm （ｉ）｜ｋ−Ｌ≦ｉ≦ｋ−１｝を
状態と呼ぶ。この場合、状態数は２L すなわち２2 ＝４
となる。複素シンボル系列候補はこの状態を用いて記述
することができる。時点ｋにおけるｓ番目の状態をσs
（ｋ）とする。ここでは、０≦ｓ≦３であり、時点がｋ
からｋ＋１に進むとき状態が遷移する。状態遷移は、ａ
( ｋ＋1 ）に対する複素シンボル系列候補ａm （ｋ＋
１）の値に依存するので１つの状態から２通りの遷移が
起きる。図３に示すように、１つの状態から２つの状態
へと分岐し、また２つの状態から１つの状態に合流す
る。遷移先で合流する２つの遷移から１つの遷移を選択
するために状態σS'（ｋ）からσS （ｋ＋１）への遷移
に対応した遷移メトリックＪK+1〔σS （ｋ＋１），σ
S'（ｋ）〕を用いる。状態σS'（ｋ）からσS （ｋ＋
１）への遷移における遷移メトリックは、遷移ごとのブ
ランチメトリックＢＲ〔σS（ｋ＋１），σS'（ｋ）〕
を用いて、 ＪK+1 〔σS （ｋ＋１），σS'（ｋ）〕＝ＪK 〔σS'（ｋ）〕＋ＢＲ〔σS （ ｋ＋１），σS'（ｋ）〕 で算出される。ただし、
おけるビタビアルゴリズムについてＢＰＳＫ(Binary Ph
ase Shift Keying) 変調を例に説明する。図３は状態遷
移を示すトレリス図である。まず状態について説明す
る。考慮する複素シンボルは現時点ｋＴから（ｋ−Ｌ）
Ｔまでなので、｛ａm （ｉ）｜ｋ−Ｌ≦ｉ≦ｋ−１｝を
状態と呼ぶ。この場合、状態数は２L すなわち２2 ＝４
となる。複素シンボル系列候補はこの状態を用いて記述
することができる。時点ｋにおけるｓ番目の状態をσs
（ｋ）とする。ここでは、０≦ｓ≦３であり、時点がｋ
からｋ＋１に進むとき状態が遷移する。状態遷移は、ａ
( ｋ＋1 ）に対する複素シンボル系列候補ａm （ｋ＋
１）の値に依存するので１つの状態から２通りの遷移が
起きる。図３に示すように、１つの状態から２つの状態
へと分岐し、また２つの状態から１つの状態に合流す
る。遷移先で合流する２つの遷移から１つの遷移を選択
するために状態σS'（ｋ）からσS （ｋ＋１）への遷移
に対応した遷移メトリックＪK+1〔σS （ｋ＋１），σ
S'（ｋ）〕を用いる。状態σS'（ｋ）からσS （ｋ＋
１）への遷移における遷移メトリックは、遷移ごとのブ
ランチメトリックＢＲ〔σS（ｋ＋１），σS'（ｋ）〕
を用いて、 ＪK+1 〔σS （ｋ＋１），σS'（ｋ）〕＝ＪK 〔σS'（ｋ）〕＋ＢＲ〔σS （ ｋ＋１），σS'（ｋ）〕 で算出される。ただし、
【００２８】
【数１】 である。ＪK 〔σS'（ｋ）〕は時点ｋにおけるパスメト
リックであり、尤度に対応している。状態遷移σ
S'（ｋ）→σS （ｋ＋１）における遷移信号系列は｛ａ
m （ｋ−１）、ａm （ｋ）、ａm （ｋ＋１）｝で表され
る。ビタビアルゴリズムでは、合流する２つの遷移に対
応したＪK+1 〔σS （ｋ＋１），σS'（ｋ）〕を比較し
て大きい方の遷移を選択し、その選択された遷移の遷移
メトリックを時点ｋ＋１におけるパスメトリックＪK+1
〔σS （ｋ＋１）〕にする。そして選択された遷移にリ
ンクする状態の時系列、パスのみが最尤系列候補として
残される。以後この操作を繰り返すと、状態の数だけパ
スが生き残る。このパスは生き残りパスと呼ばれてい
る。すべての生き残りパスが過去のある時点で合流する
なら、その時点での状態が決定できるので信号判定を行
う。しかし合流しないなら信号判定は先送りする。以上
この操作を繰り返す。なお、メモリの制約上、状態の時
系列は過去（Ｄ−Ｌ＋１）Ｔまでしか記憶せず、過去
（Ｄ−Ｌ＋１）Ｔの時点で生き残りパスが合流しないな
ら現時点で最大尤度となるパス、つまりパスメトリック
最大のパスに基づいて信号判定を行う。このとき判定さ
れる信号は、現時点からＤＴ遅延したものであり、この
ＤＴを判定遅延時間という(G,Ungerboeck,"Adaptive ma
ximum likelihood receiver for carrier-modulated da
ta-transmission systems ,"IEEE Trans,Commun,vol,CO
M-22,pp,624-636,1974) 。ただし、Ｄ≧Ｌである。この
ようにビタビアルゴリズムは、シンボル系列候補を状態
を用いて表現し、状態推定を行うことにより信号判定を
行う。なお、ビタビアルゴリズムの初期の状態は、図５
（ｂ）に示したユニークワードに基づき決定される。
リックであり、尤度に対応している。状態遷移σ
S'（ｋ）→σS （ｋ＋１）における遷移信号系列は｛ａ
m （ｋ−１）、ａm （ｋ）、ａm （ｋ＋１）｝で表され
る。ビタビアルゴリズムでは、合流する２つの遷移に対
応したＪK+1 〔σS （ｋ＋１），σS'（ｋ）〕を比較し
て大きい方の遷移を選択し、その選択された遷移の遷移
メトリックを時点ｋ＋１におけるパスメトリックＪK+1
〔σS （ｋ＋１）〕にする。そして選択された遷移にリ
ンクする状態の時系列、パスのみが最尤系列候補として
残される。以後この操作を繰り返すと、状態の数だけパ
スが生き残る。このパスは生き残りパスと呼ばれてい
る。すべての生き残りパスが過去のある時点で合流する
なら、その時点での状態が決定できるので信号判定を行
う。しかし合流しないなら信号判定は先送りする。以上
この操作を繰り返す。なお、メモリの制約上、状態の時
系列は過去（Ｄ−Ｌ＋１）Ｔまでしか記憶せず、過去
（Ｄ−Ｌ＋１）Ｔの時点で生き残りパスが合流しないな
ら現時点で最大尤度となるパス、つまりパスメトリック
最大のパスに基づいて信号判定を行う。このとき判定さ
れる信号は、現時点からＤＴ遅延したものであり、この
ＤＴを判定遅延時間という(G,Ungerboeck,"Adaptive ma
ximum likelihood receiver for carrier-modulated da
ta-transmission systems ,"IEEE Trans,Commun,vol,CO
M-22,pp,624-636,1974) 。ただし、Ｄ≧Ｌである。この
ようにビタビアルゴリズムは、シンボル系列候補を状態
を用いて表現し、状態推定を行うことにより信号判定を
行う。なお、ビタビアルゴリズムの初期の状態は、図５
（ｂ）に示したユニークワードに基づき決定される。
【００２９】以上説明したように、本発明は信号判定を
ビタビアルゴリズムに基づいて行い、かつビタビアルゴ
リズムの状態遷移に基づき搬送波信号成分を予測するの
で、搬送波位相同期を行う必要がない。すなわち、搬送
波同期用信号を必要とせず、バーストの伝送効率を上げ
ることができる。
ビタビアルゴリズムに基づいて行い、かつビタビアルゴ
リズムの状態遷移に基づき搬送波信号成分を予測するの
で、搬送波位相同期を行う必要がない。すなわち、搬送
波同期用信号を必要とせず、バーストの伝送効率を上げ
ることができる。
【００３０】次に、図４を参照して本発明第二実施例を
説明する。図４は本発明第二実施例装置のブランチメト
リック演算回路のブロック構成図である。本発明第二実
施例装置では、本発明第一実施例装置におけるブランチ
メトリック演算回路１２の構成と、判定回路５がブラン
チメトリック演算回路１２に入力する信号系列が異な
る。
説明する。図４は本発明第二実施例装置のブランチメト
リック演算回路のブロック構成図である。本発明第二実
施例装置では、本発明第一実施例装置におけるブランチ
メトリック演算回路１２の構成と、判定回路５がブラン
チメトリック演算回路１２に入力する信号系列が異な
る。
【００３１】本発明第二実施例装置のブランチメトリッ
ク演算回路１２は図４に示すように、入力端子１６から
準同期検波信号のサンプリング値ｙs (k) が入力され
る。ｙs (k) は遅延素子１７および１８からなるシフト
レジスタ１９に入力され、Ｔごとに遅延した準同期検波
信号のサンプリング値がシフトレジスタ１９から出力さ
れる。現時点ｋより過去の準同期検波信号のサンプリン
グ系列候補｛ｙs （ｉ）｝は再変調回路３５および３６
にされ、入力端子２９から入力される状態遷移に対応す
る位相角差信号系列候補｛ｂm （ｉ）｝で再変調され
る。この位相角差信号を差動符号化ＰＳＫ変調を例に説
明する。このとき、複素シンボルをａ（ｋ）の振幅は
「１」であり、複素シンボルの位相角差ｂ（ｋ）＝ａ
（ｋ）／ａ（ｋ−１）に情報が含まれる。複素シンボル
系列候補に対応する位相角差ｂm （ｋ）を使って再変調
信号ｙes（ｋ−ｉ）を表すと、
ク演算回路１２は図４に示すように、入力端子１６から
準同期検波信号のサンプリング値ｙs (k) が入力され
る。ｙs (k) は遅延素子１７および１８からなるシフト
レジスタ１９に入力され、Ｔごとに遅延した準同期検波
信号のサンプリング値がシフトレジスタ１９から出力さ
れる。現時点ｋより過去の準同期検波信号のサンプリン
グ系列候補｛ｙs （ｉ）｝は再変調回路３５および３６
にされ、入力端子２９から入力される状態遷移に対応す
る位相角差信号系列候補｛ｂm （ｉ）｝で再変調され
る。この位相角差信号を差動符号化ＰＳＫ変調を例に説
明する。このとき、複素シンボルをａ（ｋ）の振幅は
「１」であり、複素シンボルの位相角差ｂ（ｋ）＝ａ
（ｋ）／ａ（ｋ−１）に情報が含まれる。複素シンボル
系列候補に対応する位相角差ｂm （ｋ）を使って再変調
信号ｙes（ｋ−ｉ）を表すと、
【００３２】
【数２】 となる。再変調回路３５および３６は上式に従い再変調
信号系列候補を生成する。この変調波信号系列候補の線
形結合は、乗算器２４および２５と加算回路２６とによ
り求められる。乗算器２４および２５に設定されている
線形結合の定数ｗ１およびｗ２は固定しておき時間的に
変化させない。ここでの線形結合は、現時点の搬送波信
号成分の線形予測フィルタリングを行い、この予測値を
現時点の複素シンボル系列候補で変調して現時点の準同
期検波信号を予測することと等価である。例えば、搬送
波信号成分ｈ（ｋ）が時間的に変化しないと仮定すると
きには、乗算器２４および２５に設定する定数をすべて
１／Ｌにする。すなわち、過去の再変調信号を平均する
ことにより、現時点の準同期検波信号を予測する。搬送
波信号成分ｈ（ｋ）が時間的に変動する場合には、過去
の再変調信号の重み付けを小さくするように平均して変
動に追従できるようにする。例えば、ｙes（ｋ−ｋ1 ）
の重み付け定数をλk1-1／（１−λ）と設定する方法も
ある。ただし、０＜λ≦１である。減算回路２７は、現
時点の準同期検波信号ｙs （ｋ）から再変調信号の線形
結合を差し引き推定誤差信号を出力する。２乗演算回路
２８は、推定誤差信号の２乗を計算し、出力端子３０か
ら出力する。
信号系列候補を生成する。この変調波信号系列候補の線
形結合は、乗算器２４および２５と加算回路２６とによ
り求められる。乗算器２４および２５に設定されている
線形結合の定数ｗ１およびｗ２は固定しておき時間的に
変化させない。ここでの線形結合は、現時点の搬送波信
号成分の線形予測フィルタリングを行い、この予測値を
現時点の複素シンボル系列候補で変調して現時点の準同
期検波信号を予測することと等価である。例えば、搬送
波信号成分ｈ（ｋ）が時間的に変化しないと仮定すると
きには、乗算器２４および２５に設定する定数をすべて
１／Ｌにする。すなわち、過去の再変調信号を平均する
ことにより、現時点の準同期検波信号を予測する。搬送
波信号成分ｈ（ｋ）が時間的に変動する場合には、過去
の再変調信号の重み付けを小さくするように平均して変
動に追従できるようにする。例えば、ｙes（ｋ−ｋ1 ）
の重み付け定数をλk1-1／（１−λ）と設定する方法も
ある。ただし、０＜λ≦１である。減算回路２７は、現
時点の準同期検波信号ｙs （ｋ）から再変調信号の線形
結合を差し引き推定誤差信号を出力する。２乗演算回路
２８は、推定誤差信号の２乗を計算し、出力端子３０か
ら出力する。
【００３３】これにより、本発明第一実施例と同様に搬
送波同期用信号を必要とせず、バーストの伝送効率を上
げることができる。加えて、位相角差信号を用いること
によりビタビアルゴリズムの状態数を本発明第一実施例
に比較して少なくでき、判定回路５の回路規模を小さく
することができる。さらに詳しくは、本発明第二実施例
では、考慮すべき位相差信号は現時点ｋＴから（ｋ−Ｌ
＋１）Ｔまでなので、｛ｂm （ｉ）｜ｋ−Ｌ＋１≦ｉ≦
ｋ−１｝が状態となる。差動符号化ＢＰＳＫ変調では状
態数は２L-1 となり、本発明第一実施例に比較して状態
数を１／２にすることができる。
送波同期用信号を必要とせず、バーストの伝送効率を上
げることができる。加えて、位相角差信号を用いること
によりビタビアルゴリズムの状態数を本発明第一実施例
に比較して少なくでき、判定回路５の回路規模を小さく
することができる。さらに詳しくは、本発明第二実施例
では、考慮すべき位相差信号は現時点ｋＴから（ｋ−Ｌ
＋１）Ｔまでなので、｛ｂm （ｉ）｜ｋ−Ｌ＋１≦ｉ≦
ｋ−１｝が状態となる。差動符号化ＢＰＳＫ変調では状
態数は２L-1 となり、本発明第一実施例に比較して状態
数を１／２にすることができる。
【００３４】
【発明の効果】以上説明したように、本発明によれば信
号判定に伴い搬送波位相を予測するので、搬送波位相同
期を行う必要がない。すなわち、通信に用いるバースト
信号に搬送波同期用の情報を必要としないので、バース
ト信号の伝送効率を上げることができるとともに、受信
装置の位相同期回路を不要とすることができる。
号判定に伴い搬送波位相を予測するので、搬送波位相同
期を行う必要がない。すなわち、通信に用いるバースト
信号に搬送波同期用の情報を必要としないので、バース
ト信号の伝送効率を上げることができるとともに、受信
装置の位相同期回路を不要とすることができる。
【図面の簡単な説明】
【図１】本発明第一実施例装置のブロック構成図。
【図２】本発明第一実施例のブランチメトリック演算回
路のブロック構成図。
路のブロック構成図。
【図３】状態遷移図を示すトレリス図。
【図４】本発明第二実施例のブランチメトリック演算回
路のブロック構成図。
路のブロック構成図。
【図５】従来例装置のブロック構成図およびバースト信
号の構成図。
号の構成図。
【図６】先願の演算回路のブロック構成図。
１、１６、２９ 入力端子 ２ 搬送波同期回路 ３ 乗算器 ４ 低域濾波器 ５ 判定回路 ６、３０ 出力端子 ７ バス ８ 搬送波周波数再生回路 ９ 準同期検波回路 １１ アナログ・ディジタル変換回路 １２ ブランチメトリック演算回路 １７、１８ 遅延素子 １９ シフトレジスタ ２０、２１、４０ 逆変調回路 ２２、２３ 変調回路 ２４、２５ 乗算器 ２６ 加算回路 ２７ 減算回路 ２８ ２乗演算回路 ３５、３６ 再変調回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 27/22 Ｂ 9297−5Ｋ Ｄ 9297−5Ｋ
Claims (4)
- 【請求項１】 バースト信号が到来する入力端子と、こ
の入力端子の信号から搬送波周波数を再生する手段と、
この手段により再生された搬送波周波数の信号と前記入
力端子の信号とを乗算する乗算器と、この乗算器の出力
信号が通過する低域濾波器と、この低域濾波器の出力信
号をもとに変調信号を判定する判定回路とを備えた同期
検波回路において、 前記低域濾波器の出力信号をディジタル信号に変換する
アナログ・ディジタル変換回路と、 このアナログ・ディジタル変換回路の出力に対して、前
記判定回路の判定シンボルの系列候補を分岐入力して再
変調信号系列候補を生成する手段を含む演算回路とを備
え、 前記判定回路は、この演算回路の出力電力が小さくなる
ように判定出力を選択する構成であることを特徴とする
同期検波回路。 - 【請求項２】 前記判定回路は、ビタビアルゴリズムに
よる判定回路であり、前記出力電力が最小となるシンボ
ル系列候補を最尤とする手段を含む請求項１記載の同期
検波回路。 - 【請求項３】 前記演算回路は、前記アナログ・ディジ
タル変換回路の１または数タイミング前の過去時点の出
力を１または数タイミング前の過去時点のシンボル系列
候補で逆変調する逆変調回路と、この逆変調回路の出力
を現時点のシンボル系列候補で変調して前記再変調信号
系列候補を生成する変調回路と、この生成された再変調
信号系列候補の線形結合を現時点の前記アナログ・ディ
ジタル変換回路の出力から差し引く減算回路と、この減
算回路の出力を二乗する回路とを備え、この二乗する回
路の出力を前記出力電力を表す信号とする請求項１また
は２記載の同期検波回路。 - 【請求項４】 前記演算回路は、前記アナログ・ディジ
タル変換回路の１または数タイミング前の過去時点の出
力を１または数タイミング前の過去時点のシンボル系列
候補と現時点のシンボル系列候補との位相角差信号系列
候補で再変調して前記再変調信号系列候補を生成する再
変調回路と、この生成された再変調信号系列候補の線形
結合を現時点の前記アナログ・ディジタル変換回路の出
力から差し引く減算回路と、この減算回路の出力を二乗
する回路とを備え、この二乗する回路の出力を前記出力
電力を表す信号とする請求項１または２記載の同期検波
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5007930A JPH06216959A (ja) | 1993-01-20 | 1993-01-20 | 同期検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5007930A JPH06216959A (ja) | 1993-01-20 | 1993-01-20 | 同期検波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216959A true JPH06216959A (ja) | 1994-08-05 |
Family
ID=11679248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5007930A Pending JPH06216959A (ja) | 1993-01-20 | 1993-01-20 | 同期検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216959A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002082758A1 (fr) * | 2001-03-22 | 2002-10-17 | Mitsubishi Denki Kabushiki Kaisha | Recepteur d'estimation d'erreur de frequence et procede d'estimation d'erreur de frequence |
| JP2008518571A (ja) * | 2004-11-16 | 2008-05-29 | トムソン ライセンシング | アシストによる位相補間を使用したキャリアリカバリのための方法及び装置 |
-
1993
- 1993-01-20 JP JP5007930A patent/JPH06216959A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002082758A1 (fr) * | 2001-03-22 | 2002-10-17 | Mitsubishi Denki Kabushiki Kaisha | Recepteur d'estimation d'erreur de frequence et procede d'estimation d'erreur de frequence |
| US7139333B2 (en) | 2001-03-22 | 2006-11-21 | Mitsubishi Denki Kabushiki Kaisha | Frequency error estimating receiver, and frequency error estimating method |
| JP2008518571A (ja) * | 2004-11-16 | 2008-05-29 | トムソン ライセンシング | アシストによる位相補間を使用したキャリアリカバリのための方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6650718B1 (en) | Timing reproducer and demodulator comprising this | |
| JP3100447B2 (ja) | 適応等化器および受信機 | |
| US6944245B2 (en) | Multi-pass interference reduction in a GSM communication system | |
| EP0671837B1 (en) | Differential detection method and detector using maximum likelihood estimation | |
| EP1168744A1 (en) | Timing reproducing device and demodulator | |
| JPH08214037A (ja) | 軟判定ディジタル通信方法および装置 | |
| EP1154605B1 (en) | Maximum likelihood decoding coherent detecting method | |
| CN109039573A (zh) | 一种基于cpm信号多符号检测的方法 | |
| US7017104B1 (en) | Method and system for decoding block codes by calculating a path metric according to a decision feedback sequence estimation algorithm | |
| JP4196229B2 (ja) | 信号処理装置および方法、並びに記録媒体 | |
| US5786725A (en) | Reduced complexity maximum likelihood multiple symbol differential detector | |
| EP0789958A1 (en) | Method of, and apparatus for, symbol timing recovery | |
| JPH06216959A (ja) | 同期検波回路 | |
| US6381288B1 (en) | Method and apparatus for recovering data from a differential phase shift keyed signal | |
| JP2938297B2 (ja) | 同期検波回路 | |
| JP2938289B2 (ja) | 同期検波回路 | |
| EP0591748A1 (en) | Method and circuit for estimating the carrier frequency of PSK signals | |
| JP2966673B2 (ja) | ダイバーシチ形同期検波回路 | |
| KR100564905B1 (ko) | 기준 심벌이 삽입된 ｍｐｓｋ 버스트의 최대우도 검출 | |
| JP2001177587A (ja) | ディジタル変復調の同期方式 | |
| JP2739318B2 (ja) | 最尤受信機 | |
| JP3446801B2 (ja) | バースト信号復調回路 | |
| JPH06311195A (ja) | Ａｐｓｋ変調信号復調装置 | |
| US6246730B1 (en) | Method and arrangement for differentially detecting an MPSK signal using a plurality of past symbol data | |
| JPH11103326A (ja) | 復調器 |