JP4196229B2 - 信号処理装置および方法、並びに記録媒体 - Google Patents
信号処理装置および方法、並びに記録媒体 Download PDFInfo
- Publication number
- JP4196229B2 JP4196229B2 JP04920398A JP4920398A JP4196229B2 JP 4196229 B2 JP4196229 B2 JP 4196229B2 JP 04920398 A JP04920398 A JP 04920398A JP 4920398 A JP4920398 A JP 4920398A JP 4196229 B2 JP4196229 B2 JP 4196229B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- correlation value
- output
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/15—Correlation function computation including computation of convolution operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
- G11B2220/2545—CDs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/60—Solid state media
Description
【０００１】
【発明の属する技術分野】
本発明は、信号処理装置および方法、並びに記録媒体に関し、特に、高精度に、ユニークなパターンを検出することができるようにした信号処理装置および方法、並びに記録媒体に関する。
【０００２】
【従来の技術】
わが国おいても通信衛星（以下、CSと称する）を用いたデジタル多チャンネル放送が本格的にはじまり、多彩なサービスが開始されるようになってきた。また放送衛星（以下、BSと称する）でも、今後打ち上げが予定されているBS４を利用し、デジタル放送サービスを行うことが既に電波管理審議会で答申されている。
【０００３】
BSはCSに比べて電力が大きいことから、従来、CSで行われていたQPSK（Quadrature Phase Shift Keying）変調方式よりも伝送効率の高い変調方式を用いることが検討されている。また、伝送するビットストリームは、CS、地上波、ケーブル等の他メディアとの整合性を図る観点から、MPEG(Moving Picture Experts Group)２で規定された、いわゆるトランスポートストリーム（以下、TSと称する）を基本とすることが提案されている。このTSは、１バイトの同期バイトを含んだ１８８バイトのパケットで構成されているが、CSデジタル多チャンネル放送、地上波デジタル放送、ケーブルデジタル放送などでは、これに、誤り訂正用の１６バイトのパリティを付加したりリードソロモン符号（以下、RS符号と称する）が用いられていることから、BSデジタル放送でも、TSに、この（２０４，１８８）のRS符号化を行うことが提案されている。
【０００４】
このような背景から、既に発表されている文献「衛星ISDBにおける最大伝送容量と衛星放送プランへの適用」：電子情報通信学会論文誌B−II Vol.J79-B-II No.7、「衛星ISDB伝送方式の検討」：映像情報メディア学会技術報告Vol.21 BCS-97-12などでは、（２０４，１８８）のRS符号化されたTSの同期部を除いたペイロード情報を伝送する主信号部分に、畳み込み符号化されたBPSK（Binary Phase Shift Keying）信号やQPSK（Quadrarure Phase Shift Keying）信号、あるいはトレリス符号化8PSK（Phase Shift Keying）を用い、また変調方式や符号化率等の伝送情報（以下、TMCC（Transmission Multiplexing Configuration Control）情報と称する）をTSの同期部を用いてBPSK信号にて伝送する方式が提案されている。
【０００５】
図７は、このような先の文献において紹介されている方式を採用した受信装置としての、衛星デジタル放送受信装置の構成例を表している。BSからの放送信号、例えば、BPSK変調信号は、アンテナ１で補捉され、アンテナ１に内蔵されている図せぬ周波数変換回路にて、受信された放送信号が中間周波数に周波数変換されてチューナ２に供給される。チューナ２は、BSからの放送信号をアンテナ１を制御して受信させると、所定の操作により指定された番組の信号を読み出し、第２中間周波数回路３に出力する。第２中間周波数回路３は、チューナ２から入力された信号のスペクトルを整形するとともに所定の信号増幅を行い、直交復調回路４の乗算器５−１，５−２に出力する。
【０００６】
直交復調回路４の乗算器５−１，５−２は、第２中間周波数回路３から入力されたBPSK変調信号と、搬送波再生回路１１から入力される相互に位相が直交する２つの搬送波を、それぞれ掛け合わせ、低域通過フィルタ(LPF)６−１，６−２を介して、搬送波再生回路１１、ユニークワード検出回路１２０、ＴＭＣＣデコーダ１２、および誤り訂正回路１３に出力する。
【０００７】
ユニークワード検出回路１２０は、入力された信号からフレーム同期信号としてのユニークなパターンを検出し、検出結果をTMCCデコーダ１２に出力する。TMCCデコーダ１２は、ユニークワード検出回路１２０の出力に同期して、入力された信号からTMCC信号をデコードし、デコードした結果を、搬送波再生回路１１と誤り訂正回路１３に出力する。
【０００８】
搬送再生回路１１は、TMCCデコーダ１２がTMCC信号をデコードするとき発生する搬送波の位相エラー信号の供給を受け、これに対応して、直交する２つの搬送波を再生し、直交復調回路４に出力するようになされている。誤り訂正回路１３は、図示せぬ、ビタビ復号器、リードソロモン復号器、およびインターリーブ回路により構成されており、TMCCデコーダ１２からのTMCC信号に基づいて、入力される主信号(QPSK信号)の伝送路誤りを訂正して、外部出力する。
【０００９】
図８は、ユニークワード検出回路１２０の構成例を表している。ユニークワード検出回路１２０は、差動復調回路１２１とユニークワード差動パターン検出回路１２２から構成されている。差動復調回路１２１のレジスタ１２３−１は、直交復調回路４から入力されたBPSK信号の、例えば、同相信号を、所定の時間（１シンボル）だけ遅延させ、乗算器１２４−１に出力している。乗算器１２４−１は、直交復調回路４から直接入力された信号（同相信号）と、レジスタ１２３−１から入力される所定の時間だけ遅延された信号とを乗算し、乗算結果を加算器１２５に出力する。
【００１０】
差動復調回路１２１のレジスタ１２３−２は、直交復調回路４から入力されたBPSK信号の、例えば、直交信号を、同様に、所定の時間（１シンボル）だけ遅延させ、乗算器１２４−２に出力している。乗算器１２４−２は、直交復調回路４から直接入力された信号（直交信号）と、レジスタ１２３−２から入力される所定の時間だけ遅延された信号とを乗算し、乗算結果を加算器１２５に出力する。
【００１１】
加算器１２５は、乗算器１２４−１から入力される信号と、乗算器１２４−２から入力される信号を加算し、加算結果を、ユニークワード差動パターン検出回路１２２の２値化回路１２６に供給する。
【００１２】
ユニークワード差動パターン検出回路１２２の２値化回路１２６は、差動復調回路１２１の加算器１２５から入力される信号を、データ幅１ビットで、２値化し、レジスタ１２７−１に出力している。レジスタ１２７−１は、２値化回路１２６からの信号を記憶するとともに、クロックに同期して、記憶していた信号を、次段のレジスタ１２７−２および排他的論理和回路（以下、EX-ORと称する）１２８−１に出力する。EX-OR１２８−１は、別途入力される所定の信号Ｓ1とレジスタ１２７−１からの信号を排他的論理和処理し、処理結果をNOR（ノア）回路１３０に出力する。
【００１３】
同様に、レジスタ１２７−２乃至１２７−（ｎ−１）は、入力された信号を記録するとともに、クロックに同期して、記録している信号を、それぞれ次段のレジスタ１２７−３乃至１２７−（ｎ−１）とEX-OR１２８−１乃至−（ｎ−１）に出力する。レジスタ１２７−（ｎ−１）は、記憶していた信号を、EX-OR１２８−（ｎ−１）に出力する。EX-OR１２８−１乃至１２８−（ｎ−１）は、それぞれに入力される信号を、排他的論理和処理し、処理結果をNOR回路１３０に出力する。NOR回路１３０は、EX-OR１２８−１乃１２８−（ｎ−１）から入力された信号を、NOR処理し、処理結果をTMCCデコーダ１２に出力する。
【００１４】
この例の場合、受信信号は、BPSK信号配置になっていることから、差動復調結果が実数となる。このことより、差動復調回路１２１は、実数部と虚数部をそれぞれ１シンボル遅延させる２つのレジスタ１２３−１，１２３−２、実数部と虚数部を１シンボル分だけ遅延した信号と乗算する乗算器１２４−１，１２４−２、そしてこれらの乗算結果を加算する加算器１２５から構成される。
【００１５】
通常、ｎビットのユニークワードが用いられる場合は、（ｎ−１）ビットのユニーク差動パターンが得られる。よってユニークワード差動パターン検出回路１２２には、（ｎ−１）ビット分のレジスタ１２７−１乃至１２７−（ｎ−１）が設けられ、これらの出力と、既知の（ｎ−１）ビットのユニークワード差動パターンｓ1乃至ｓ(n-1)とで、対応するビット毎の排他的論理和が、EX-OR１２８−１乃至１２８−（ｎ−１）により計算される。入力信号がユニークワードであったとき、レジスタ１２７−１乃至１２７−（ｎ−１）の内容とユニークワード差動パターンｓ1乃至ｓ(n-1)が一致するので、EX-OR１２８−１乃至１２８−（ｎ−１）からは論理”０”が出力され、これをNOR回路１３０にて検出し、論理”１が出力される。
【００１６】
TMCCデコーダ１２は、ユニークワード検出回路１２０のNOR回路１３０から１を取得したタイミングで、TMCC信号をデコードする。
【００１７】
【発明が解決しようとする課題】
このように、前後する２つの信号の位相の差分に基づいて、ユニークワードを検出するため（雑音の含まれている受信信号自体を参照信号として差動復調するため）、一方の信号の伝送路誤りの状態が、もう一方の信号にも影響するなどの理由から、Ｃ／Ｎ(Carrier power to Noise power ratio)が劣化する。また、硬判定復調（直交復調回路による復調）された信号から、既知の同期パターン、例えば、ユニークワード差動パターンを検出しているので、その検出精度は十分信頼できるものではない。このようなことより、精度のよいユニークワードの検出が困難となるばかりか、その検出に時間がかかる課題がある。
【００１８】
本発明はこのような状況に鑑みてなされたものであり、短時間で、高精度に、ユニークなパターンを検出することができるようにした信号処理装置および方法、並びに提供媒体に関する。
【００２１】
【課題を解決するための手段】
請求項１に記載の信号処理装置は、第１の信号と、第３の信号の相関値である第１の相関値を算出するとともに、第１の信号と、第４の信号の相関値である第２の相関値を算出する第１の複素デジタルフィルタと、第２の信号と、第３の信号の相関値である第３の相関値を算出するとともに、第２の信号と、第４の信号の相関値である第４の相関値を算出する第２の複素デジタルフィルタと、第１の相関値の算出結果と第３の相関値の算出結果を加算する第１の加算手段と、第２の相関値の算出結果と第４の相関値の算出結果を減算する減算手段と、第１の加算手段の出力の絶対値と減算手段の出力の絶対値とを加算する第２の加算手段と、第２の加算手段の出力と、所定の閾値とを比較する比較手段とを備えることを特徴とする。
請求項２に記載の信号処理方法は、第１の複素デジタルフィルタで、第１の信号と、第３の信号の相関値である第１の相関値を算出するとともに、第１の信号と、第４の信号の相関値である第２の相関値を算出する第１の相関値算出ステップと、第２の複素デジタルフィルタで、第２の信号と、第３の信号の相関値である第３の相関値を算出するとともに、第２の信号と、第４の信号の相関値である第４の相関値を算出する第２の相関値算出ステップと、第１の加算手段で、第１の相関値の算出結果と第３の相関値の算出結果を加算する第１の加算ステップと、減算手段で、第２の相関値の算出結果と第４の相関値の算出結果を減算する減算ステップと、第２の加算手段で、第１の加算手段の出力の絶対値と減算手段の出力の絶対値とを加算する第２の加算ステップと、第２の加算手段の出力と、所定の閾値とを比較する比較ステップとを含むことを特徴とする。
請求項３に記載の記録媒体は、第１の複素デジタルフィルタで、第１の信号と、第３の信号の相関値である第１の相関値を算出するとともに、第１の信号と、第４の信号の相関値である第２の相関値を算出する第１の相関値算出ステップと、第２の複素デジタルフィルタで、第２の信号と、第３の信号の相関値である第３の相関値を算出するとともに、第２の信号と、第４の信号の相関値である第４の相関値を算出する第２の相関値算出ステップと、第１の加算手段で、第１の相関値の算出結果と第３の相関値の算出結果を加算する第１の加算ステップと、減算手段で、第２の相関値の算出結果と第４の相関値の算出結果を減算する減算ステップと、第２の加算手段で、第１の加算手段の出力の絶対値と減算手段の出力の絶対値とを加算する第２の加算ステップと、第２の加算手段の出力と、所定の閾値とを比較する比較ステップとを含む処理を実行させるプログラムを記録することを特徴とする。
【００２２】
【発明の実施の形態】
以下に本発明の実施の形態を説明するが、特許請求の範囲に記載の発明の各手段と以下の実施の形態との対応関係を明らかにするために、各手段の後の括弧内に、対応する実施の形態（但し一例）を付加して本発明の特徴を記述すると、次のようになる。但し勿論この記載は、各手段を記載したものに限定することを意味するものではない。
【００２４】
図１は、本発明の信号処理装置を適用した放送受信装置の構成例を示している。この放送受信装置は、図７の受信装置のユニークワード検出回路１２０を、ユニークワード検出回路２０に変更したものである。すなわち、この受信装置を構成する他の各部は、図７に示した受信装置と同様であるので、以下には、その説明を適宜省略する。
【００２５】
図２は、ユニークワード検出回路２０の第１の実施の形態の構成例を表している。レジスタ３１−１は、直交復調回路４から入力される信号（実数部）を記憶するとともに、記憶したデータをクロックに同期して、乗算器３２−１とレジスタ３１−２に出力するようになされている。乗算器３２−１は、レジスタ３１−１から入力された信号に、所定のタップ係数ｕ1を乗算し、乗算結果を加算器３３−１に出力するようになされている。
【００２６】
レジスタ３１−２は、レジスタ３１−１から入力される信号を記憶するとともに、記憶したデータをクロックに同期して、乗算器３２−２とレジスタ３１−３に出力するようになされている。乗算器３２−２は、レジスタ３１−２から供給される信号に、所定のタップ係数ｕnと乗算し、乗算結果を加算器３３−１に出力するようになされている。
【００２７】
加算器３３−１は、乗算器３２−１から入力される乗算結果と乗算器３２−２から入力される乗算結果を加算し、加算結果を後段の加算器３３−２（図示せず）に出力するようになされている。
【００２８】
以下、同様に、ｎ個のレジスタ３１−１乃至３１−ｎは、入力された信号をクロックに同期して順次後段にシフトするとともに、各タイミングにおいて保持している信号をそれぞれｎ個の乗算器３２−１乃至３２−ｎに供給するようになされている。乗算器３２−１乃至３２−ｎは、それぞれ対応するレジスタ３１−１乃至３１−ｎから供給される信号に、それぞれが有するタップ係数ｕ1乃至ｕnを乗算し、乗算結果をｎ個の加算器３３−１乃至３３−ｎに出力するようになされている。
【００２９】
加算器３３−１乃至３３−（ｎ−１）は、それぞれ、乗算器３２−１乃至３２−ｎから入力される２つの乗算結果を加算し、加算結果をそれぞれ次段の加算器３３−２乃至３３−ｎに出力するようになされている。加算器３３−ｎから出力される加算結果は、加算器３３−１乃至３３−ｎの加算結果の累積値となる。この加算結果は、２乗回路３４に入力される。
【００３０】
レジスタ３５−１は、直交復調回路４から入力される信号（虚数部）を記憶するとともに、記憶したデータをクロックに同期して、乗算器３６−１とレジスタ３５−２に出力するようになされている。乗算器３６−１は、レジスタ３５−１から入力された信号に、所定のタップ係数ｕ1を乗算し、乗算結果を加算器３７−１に出力するようになされている。
【００３１】
レジスタ３５−２は、レジスタ３５−１から入力される信号を記憶するとともに、記憶したデータをクロックに同期して、乗算器３６−２とレジスタ３５−３に出力するようになされている。乗算器３６−２は、レジスタ３５−２から供給される信号に、所定のタップ係数ｕ2とを乗算し、乗算結果を加算器３７−１に出力するようになされている。
【００３２】
加算器３７−１は、乗算器３６−１から入力される乗算結果と乗算器３６−２から入力される乗算結果を加算し、加算結果を後段の加算器３７−２（図示せず）に出力するようになされている。
【００３３】
このように、ｎ個のレジスタ３５−１乃至３５−ｎは、入力された信号をクロックに同期して順次後段にシフトするとともに、各タイミングにおいて保持している信号をそれぞれｎ個の乗算器３６−１乃至３６−ｎに供給するようになされている。
【００３４】
乗算器３６−１乃至３６−ｎは、それぞれ対応するレジスタ３５−１乃至３５−ｎから供給される信号に、タップ係数ｕ1乃至ｕnを乗算し、乗算結果をｎ個の加算器３７−１乃至３７−ｎに出力するようになされている。
【００３５】
加算器３７−１乃至３７−ｎは、それぞれに乗算器３６−１乃至３６−ｎから入力される２つの乗算結果を加算し、加算結果をそれぞれ次段の加算器３７−２乃至３７−ｎに出力するようになされている。加算器３７−ｎは、加算結果を、２乗回路３８に出力するようになされている。すなわち、２乗回路３８に入力される加算結果は、加算器３７−１乃至３７−ｎの加算結果の累積値となる。
【００３６】
２乗回路３４は、加算器３３−ｎから入力される加算結果を２乗して、加算器３９に出力する。２乗回路３８は、加算器３７−ｎからの加算結果を２乗して、加算器３９に出力する。加算器３９は、２乗回路３４からの信号と２乗回路３８からの信号を加算し、加算結果を比較器４０に出力する。比較器４０は、加算器３９から入力される信号と、別途入力される閾値Ａを比較し、比較結果をTMCCデコーダ１２に出力するようになされている。
【００３７】
次に、その動作について説明する。はじめに、ユニークワード検出回路２０における処理を数式で表し、その数式に対応して、動作を説明する。ユニークワード検出回路２０に入力される入力信号r(t)は、複素数関数として定義すると、式（１）のようになり、ユニークワードw(t)も、同様に複素数関数として式（２）のようになる。ここで、入力信号とユニークワードの相関関数R(τ)を求めると、式（３）のようになる。
【００３８】
ｒ（ｔ）＝ｉ（ｔ）＋ｊｑ（ｔ）・・・（１）
ｗ（ｔ）＝ｕ（ｔ）＋ｊｖ（ｔ）・・・（２）
【００３９】
【数１】
【００４０】
なお、式（１）と式（２）において、ｉ（ｔ）とｕ（ｔ）は実数部、ｑ（ｔ）とｖ（ｔ）は虚数部を、それぞれ表示している。
【００４１】
実際、ユニークワード検出回路２０において、取り扱われる信号は、離散処理が施された信号系列であり、ユニークワードは有限数の信号系列となる。このことより、ユニークワードの系列長をＮとすると、式（３）に示された相関関数R(τ)は、式（４）のようになる。
【００４２】
【数２】
【００４３】
さらに、いまの場合、ユニークワードがBPSK変調された信号であるので、式（４）のｗ（ｎＴ）は実数となり、ｗ*（ｎＴ）も実数となる。ここで、式（４）の実数部をｕnとし、複素信号系列に対応するｒ｛（ｎ＋ｋ）Ｔ｝の実数部および虚数部を、それぞれｉn+k，ｑn+kとすると、式（４）は、式（５）のようになる。
【００４４】
【数３】
【００４５】
式（５）を、ユニークワード検出回路２０の動作に対応して説明すると、直交復調回路４において、同相信号用の搬送波により処理されたｉ信号は、式（５）の第１項、すなわち、実数部の変数となる。ｉ信号が、ユニークワード検出回路２０に入力されると、ｎ個の各レジスタ３１−１乃至３１−ｎにより、１シンボル遅延されて、取り出され、所定のタップ係数ｕ1乃至ｕnが、乗算器３２−１乃至３２−ｎにより乗算される。これらの乗算結果は、加算器３３−１乃至３３−ｎによりそれぞれ加算され、式（５）の第１項が計算される。
【００４６】
直交復調回路４において、直交信号用の搬送波により処理されたｑ信号は、式（５）の第２項、すなわち、虚数部の変数となる。ｑ信号が、ユニークワード検出回路２０に入力されると、ｎ個の各レジスタ３５−１乃至３５−ｎにより、１シンボル遅延されて、取り出され、所定のタップ係数ｕ1乃至ｕnが、乗算器３６−１乃至３６−ｎにより乗算される。これらの乗算結果は、加算器３７−１乃至３７−ｎによりそれぞれ加算され、式（５）の第２項が計算される。
【００４７】
このように、ユニークワード検出回路２０において、レジスタ、乗算器、および加算器が、式（５）に対応して接続されていることがわかる。
【００４８】
ところで、入力信号がユニークワードであるとき、式（４）または式（５）は、式（６）に示すように、所定の定数ａを示す。
【００４９】
【数４】
【００５０】
すなわち、入力信号がユニークワードであるとき、式（４）または式（５）の絶対値は、定数ａとなる。ここで、図２に戻ると、比較器４０に別途入力されている信号Ａが、その定数ａに対応していることがわかる。ユニークワード検出回路２０においては、２乗回路３４により、加算器３３−ｎの出力（式（５）の第１項の値）が２乗され、２乗回路３８により、加算器３７−ｎの出力（式（５）の第２項の値）が２乗され、加算器３９により加算される。その加算結果は、比較器４０により、別途入力されている信号（閾値）Ａと比較される。ここで、比較器４０は、加算器３９からの加算結果が、信号（閾値）Ａより、大きい値であると判定したとき、１を出力する。このとき、ユニークワードが検出される。
【００５１】
このように、入力信号を差動復調することなく、入力された入力信号からユニークワードを検出することができる。また、いまの場合、入力信号がBPSK復調された信号であるために、タップ係数ｕnは、実際、+1または-1となる。すなわち、乗算器３２−１乃至３２−ｎ，３６−１乃至３６−ｎ、および加算器３３−１乃至３３−ｎ，３７−１乃至３７−ｎは、符号の反転制御回路で構成することができ、ユニークワード回路２０の構成をより小型にすることができる。
【００５２】
図３は、図１のユニークワード検出回路２０の第２の実施の形態の構成例を表している。このユニークワード検出回路には、図２のユニークワード検出回路２０のレジスタ３１−１の前段に２値化回路５１、そしてレジスタ３５−１の前段に２値化回路５２が設けられている。その他の構成は、図２における場合と同様である。
【００５３】
２値化回路５１−１，５１−２は、入力される信号ｉ（実数部）および信号ｑ（虚数部）を、データ幅１ビットとなる２値化信号に変換し、レジスタ３１−１、レジスタ３５−１に出力するようになされている。取り扱われる信号が２値化データになることより、入力信号を、所定のアナログ信号や複数のビット数で量子化する装置に比べ、装置を小型化することができる。
【００５４】
図４は、図１のユニークワード検出回路２０の第３の実施の形態の構成例を表している。このユニークワード検出回路は、図２に示したユニークワード検出回路２０の２乗回路３４，３８に代えて、絶対値回路６１，６２を設けたものである。このことより、装置を小型化することができる。
【００５５】
図５は、図１のユニークワード検出回路２０の第４の実施の形態の構成例を表している。この例では、ユニークワードパターン検出回路７１の前段に、差動復調回路９１が設けられている。この差動復調回路９１は、レジスト９１−１，９１−２，乗算器９２−１，９２−２、および加算器９３を有しており、その構成と動作は、図８の差動復調回路と同様である。
【００５６】
ユニークワードパターン検出回路７１においては、レジスタ７２−１入力信号を、所定の時間（１シンボル）だけ遅延させ、乗算器７３−１とレジスタ７２−２に出力している。乗算器７３−１は、レジスタ７２−１から入力された信号に、所定のタップ係数Ｓ1を乗算し、乗算結果を加算器７４−１に出力する。
【００５７】
レジスタ７２−２は、レジスタ７２−１からの入力を記憶するとともに、記憶したデータを、クロックに同期して、乗算器７３−２とレジスタ７２−３（図示せず）に出力する。
【００５８】
このように、ｎ個のレジスタ７２−１乃至７２−ｎは、入力された信号をクロックに同期して順次後段にシフトするとともに、各タイミングにおいて保持している信号をそれぞれｎ個の乗算器７３−１乃至７３−ｎに供給する。
【００５９】
乗算器７３−１乃至７３−ｎは、それぞれ対応するレジスタ７２−１乃至７２−ｎから供給される信号に、それぞれが有するタップ係数ｓ1乃至ｓnを乗算し、乗算結果をｎ個の加算器７４−１乃至７４−ｎに出力する。
【００６０】
加算器７４−１乃至７４−ｎは、それぞれ、乗算器７３−１乃至７３−ｎから入力される２つの乗算結果を加算し、加算結果をそれぞれ次段の加算器７４−２乃至７４−ｎに出力する。比較器４０は、加算器７４−ｎから入力される信号と、別途入力される閾値Ａを比較し、比較結果をTMCCデコーダ１２に出力する。
【００６１】
加算器７４−ｎから出力される加算結果は、入力信号とユニークワードの相関値である。このように、入力信号とユニークワードの相関を、アナログ化し、それを閾値Ａで比較して、ユニークワードを検出することにより、ユニークワード検出に許容範囲（閾値Ａと理想値との差）を設けることができる。例えば、入力信号がユニークワードである場合であって、そのユニークワードにノイズが付加され、本来のユニークワードとはそのビットストリームが若干異なる時でも、その許容範囲内で、そのユニークワードは検出される。
【００６２】
図６は、図１のユニークワード検出回路２０の第５の実施の形態の構成表している。ｉ軸信号が入力されるｎ個のレジスタ９１−１乃至９１−ｎは、入力された信号をクロックに順次後段にシフトするとともに、各タイミングにおいて保持している信号をそれぞれｎ個の乗算器９２−１乃至９２−ｎとｎ個の乗算器９４−１乃至９４−ｎに出力する。
【００６３】
乗算器９２−１乃至９２−ｎは、それぞれ対応するレジスタ９１−１乃至９１−ｎから供給される信号を、それぞれが有するタップ係数ｕ1乃至ｕnと乗算し、乗算結果をｎ個の加算器９３−１乃至９３−ｎに出力する。
【００６４】
加算器９３−１乃至９３−ｎは、それぞれに乗算器９２−１乃至９２−ｎから入力される２つの乗算結果を加算し、加算結果をそれぞれ次段の加算器９３−２乃至９３−ｎに出力する。加算器９３−ｎは、加算結果を、加算器９６に出力する。
【００６５】
乗算器９４−１乃至９４−ｎは、それぞれ対応するレジスタ９１−１乃至９１−ｎから供給される信号を、それぞれが有するタップ係数ｖ1乃至ｖnと乗算し、乗算結果をｎ個の加算器９５−１乃至９５−ｎに出力する。
【００６６】
加算器９５−１乃至９５−ｎは、それぞれに乗算器９４−１乃至９４−ｎから入力される２つの乗算結果を加算し、加算結果をそれぞれ次段の加算器９５−２乃至９５−ｎに出力する。加算器９５−ｎは、加算結果を、減算器１００に出力する。
【００６７】
ｑ軸信号が入力されるｎ個のレジスタ９７−１乃至９７−ｎ、これらに接続しているｎ個の乗算器９８−１乃至９８−ｎ、ｎ個の乗算器１０１−１乃至１０１−ｎ、およびｎ個の加算器９９−１乃至９９−ｎ、ｎ個の加算器１０２−１乃至１０２−ｎは、上述したレジスタ９１−１乃至９１−ｎ、乗算器９２−１乃至９２−ｎ，９４−１乃至９４−ｎ、および加算器９３−１乃至９３−ｎ，９５−１乃至９５−ｎの構成と、基本的に同様であるので、その説明は省略する。
【００６８】
減算器１００は、加算器９５−ｎの出力から加算器１０２−ｎの出力を減算し、減算結果を２乗回路１０４に出力する。加算器９６は、加算器９３−ｎからの入力と加算器９９−ｎからの入力を加算し、加算結果を２乗回路１０３に出力する。２乗回路１０３は、加算器９７からの入力を２乗し、加算器１０５に出力し、２乗回路１０４は、減算器１００からの入力を２乗し、加算器１０５に出力する。加算器１０５は、２乗回路１０３からの入力と、２乗回路１０４からの入力を加算し、加算結果を比較器４０に出力する。
【００６９】
比較器４０は、上述したように、所定の閾値Ａと、加算器１０５からの入力を比較し、加算器１０５からの入力が、閾値Ａより大きい値のとき、所定の信号を出力する。式（３）に示した複素相関関数に基づいて、ユニークワードが検出される。この例では、入力信号がBPSKである場合に限らず、例えば、ＱＰＳＫまたはＱＡＭが入力信号とされたとしても、ユニークワードを正確に検出することができる。
【００７０】
なお、２乗回路１０３，１０４に代えて、絶対値回路を利用することもできる。
【００７１】
上述した各実施の形態は、組み合わせて利用することができる。
【００７２】
なお、上記したような処理を行うコンピュータプログラムをユーザに提供する提供媒体としては、磁気ディスク、CD-ROM、固体メモリなどの記録媒体の他、ネットワーク、衛星などの通信媒体を利用することができる。
【００７３】
【発明の効果】
請求項１に記載の信号処理装置、請求項２に記載の信号処理方法、および請求項３に記載の記録媒体によれば、第１の複素デジタルフィルタで、第１の信号と、第３の信号の相関値である第１の相関値を算出するとともに、第１の信号と、第４の信号の相関値である第２の相関値を算出し、第２の複素デジタルフィルタで、第２の信号と、第３の信号の相関値である第３の相関値を算出するとともに、第２の信号と、第４の信号の相関値である第４の相関値を算出し、第１の加算手段で、第１の相関値の算出結果と第３の相関値の算出結果を加算し、減算手段で、第２の相関値の算出結果と第４の相関値の算出結果を減算し、第２の加算手段で、第１の加算手段の出力の絶対値と減算手段の出力の絶対値とを加算し、第２の加算手段の出力と、所定の閾値とを比較するようにしたので、例えば、ユニークワードを検出することができる。
【図面の簡単な説明】
【図１】本発明の信号処理装置を適用した放送受信装置の構成例を示すブロック図である。
【図２】図１のユニークワード検出回路２０の構成例を示すブロック図である。
【図３】図１のユニークワード検出回路２０の第２の実施の形態の構成例を示すブロック図である。
【図４】図１のユニークワード検出回路２０の第３の実施の形態の構成例を示すブロック図である。
【図５】図１のユニークワード検出回路２０の第４の実施の形態の構成例を示すブロック図である。
【図６】図１のユニークワード検出回路２０の第５の実施の形態の構成例を示すブロック図である。
【図７】従来の受信装置の構成例を示すブロック図である。
【図８】図７のユニークワード検出回路１２０の構成例を示すブロック図である。
【符号の説明】
１ アンテナ， ２ チューナ， ３ 第２中間周波数回路， ４ 直交復調回路， ５ 乗算器， ６ 低域通過フィルタ， １１ 搬送波再生回路， １２ ＴＭＣＣデコーダ， １３ 誤り訂正回路， ２０ ユニークワード検出回路， ３１ レジスタ， ３２ 乗算器， ３３ 加算器， ３４ ２乗回路，３５ レジスタ， ３６ 乗算器， ３７ 加算器， ３８ ２乗回路， ３９ 加算器， ４０ 比較器， ５１ ２値化回路， ６１ 絶対値回路， ７２ レジスタ， ７３ 乗算器， ７４ 加算器， ９１ レジスタ， ９２ 乗算器， ９３ 加算器９３， ９４ 乗算器， ９５ 加算器， ９６ 加算器， ９７ レジスタ， ９８ 乗算器， ９９ 加算器， １０１ 乗算器， １０２ 加算器， １０３ ２乗回路， １０４ ２乗回路， １２０ ユニークワード検出回路， １２１ 差動復調回路， １２２ ユニークワード差動パターン検出回路， １２３ レジスタ， １２４ 乗算器， １２５ 加算器， １２６ ２値化回路， １２７ レジスタ， １２８ 排他的論理和回路， １３０ NOR回路
【発明の属する技術分野】
本発明は、信号処理装置および方法、並びに記録媒体に関し、特に、高精度に、ユニークなパターンを検出することができるようにした信号処理装置および方法、並びに記録媒体に関する。
【０００２】
【従来の技術】
わが国おいても通信衛星（以下、CSと称する）を用いたデジタル多チャンネル放送が本格的にはじまり、多彩なサービスが開始されるようになってきた。また放送衛星（以下、BSと称する）でも、今後打ち上げが予定されているBS４を利用し、デジタル放送サービスを行うことが既に電波管理審議会で答申されている。
【０００３】
BSはCSに比べて電力が大きいことから、従来、CSで行われていたQPSK（Quadrature Phase Shift Keying）変調方式よりも伝送効率の高い変調方式を用いることが検討されている。また、伝送するビットストリームは、CS、地上波、ケーブル等の他メディアとの整合性を図る観点から、MPEG(Moving Picture Experts Group)２で規定された、いわゆるトランスポートストリーム（以下、TSと称する）を基本とすることが提案されている。このTSは、１バイトの同期バイトを含んだ１８８バイトのパケットで構成されているが、CSデジタル多チャンネル放送、地上波デジタル放送、ケーブルデジタル放送などでは、これに、誤り訂正用の１６バイトのパリティを付加したりリードソロモン符号（以下、RS符号と称する）が用いられていることから、BSデジタル放送でも、TSに、この（２０４，１８８）のRS符号化を行うことが提案されている。
【０００４】
このような背景から、既に発表されている文献「衛星ISDBにおける最大伝送容量と衛星放送プランへの適用」：電子情報通信学会論文誌B−II Vol.J79-B-II No.7、「衛星ISDB伝送方式の検討」：映像情報メディア学会技術報告Vol.21 BCS-97-12などでは、（２０４，１８８）のRS符号化されたTSの同期部を除いたペイロード情報を伝送する主信号部分に、畳み込み符号化されたBPSK（Binary Phase Shift Keying）信号やQPSK（Quadrarure Phase Shift Keying）信号、あるいはトレリス符号化8PSK（Phase Shift Keying）を用い、また変調方式や符号化率等の伝送情報（以下、TMCC（Transmission Multiplexing Configuration Control）情報と称する）をTSの同期部を用いてBPSK信号にて伝送する方式が提案されている。
【０００５】
図７は、このような先の文献において紹介されている方式を採用した受信装置としての、衛星デジタル放送受信装置の構成例を表している。BSからの放送信号、例えば、BPSK変調信号は、アンテナ１で補捉され、アンテナ１に内蔵されている図せぬ周波数変換回路にて、受信された放送信号が中間周波数に周波数変換されてチューナ２に供給される。チューナ２は、BSからの放送信号をアンテナ１を制御して受信させると、所定の操作により指定された番組の信号を読み出し、第２中間周波数回路３に出力する。第２中間周波数回路３は、チューナ２から入力された信号のスペクトルを整形するとともに所定の信号増幅を行い、直交復調回路４の乗算器５−１，５−２に出力する。
【０００６】
直交復調回路４の乗算器５−１，５−２は、第２中間周波数回路３から入力されたBPSK変調信号と、搬送波再生回路１１から入力される相互に位相が直交する２つの搬送波を、それぞれ掛け合わせ、低域通過フィルタ(LPF)６−１，６−２を介して、搬送波再生回路１１、ユニークワード検出回路１２０、ＴＭＣＣデコーダ１２、および誤り訂正回路１３に出力する。
【０００７】
ユニークワード検出回路１２０は、入力された信号からフレーム同期信号としてのユニークなパターンを検出し、検出結果をTMCCデコーダ１２に出力する。TMCCデコーダ１２は、ユニークワード検出回路１２０の出力に同期して、入力された信号からTMCC信号をデコードし、デコードした結果を、搬送波再生回路１１と誤り訂正回路１３に出力する。
【０００８】
搬送再生回路１１は、TMCCデコーダ１２がTMCC信号をデコードするとき発生する搬送波の位相エラー信号の供給を受け、これに対応して、直交する２つの搬送波を再生し、直交復調回路４に出力するようになされている。誤り訂正回路１３は、図示せぬ、ビタビ復号器、リードソロモン復号器、およびインターリーブ回路により構成されており、TMCCデコーダ１２からのTMCC信号に基づいて、入力される主信号(QPSK信号)の伝送路誤りを訂正して、外部出力する。
【０００９】
図８は、ユニークワード検出回路１２０の構成例を表している。ユニークワード検出回路１２０は、差動復調回路１２１とユニークワード差動パターン検出回路１２２から構成されている。差動復調回路１２１のレジスタ１２３−１は、直交復調回路４から入力されたBPSK信号の、例えば、同相信号を、所定の時間（１シンボル）だけ遅延させ、乗算器１２４−１に出力している。乗算器１２４−１は、直交復調回路４から直接入力された信号（同相信号）と、レジスタ１２３−１から入力される所定の時間だけ遅延された信号とを乗算し、乗算結果を加算器１２５に出力する。
【００１０】
差動復調回路１２１のレジスタ１２３−２は、直交復調回路４から入力されたBPSK信号の、例えば、直交信号を、同様に、所定の時間（１シンボル）だけ遅延させ、乗算器１２４−２に出力している。乗算器１２４−２は、直交復調回路４から直接入力された信号（直交信号）と、レジスタ１２３−２から入力される所定の時間だけ遅延された信号とを乗算し、乗算結果を加算器１２５に出力する。
【００１１】
加算器１２５は、乗算器１２４−１から入力される信号と、乗算器１２４−２から入力される信号を加算し、加算結果を、ユニークワード差動パターン検出回路１２２の２値化回路１２６に供給する。
【００１２】
ユニークワード差動パターン検出回路１２２の２値化回路１２６は、差動復調回路１２１の加算器１２５から入力される信号を、データ幅１ビットで、２値化し、レジスタ１２７−１に出力している。レジスタ１２７−１は、２値化回路１２６からの信号を記憶するとともに、クロックに同期して、記憶していた信号を、次段のレジスタ１２７−２および排他的論理和回路（以下、EX-ORと称する）１２８−１に出力する。EX-OR１２８−１は、別途入力される所定の信号Ｓ1とレジスタ１２７−１からの信号を排他的論理和処理し、処理結果をNOR（ノア）回路１３０に出力する。
【００１３】
同様に、レジスタ１２７−２乃至１２７−（ｎ−１）は、入力された信号を記録するとともに、クロックに同期して、記録している信号を、それぞれ次段のレジスタ１２７−３乃至１２７−（ｎ−１）とEX-OR１２８−１乃至−（ｎ−１）に出力する。レジスタ１２７−（ｎ−１）は、記憶していた信号を、EX-OR１２８−（ｎ−１）に出力する。EX-OR１２８−１乃至１２８−（ｎ−１）は、それぞれに入力される信号を、排他的論理和処理し、処理結果をNOR回路１３０に出力する。NOR回路１３０は、EX-OR１２８−１乃１２８−（ｎ−１）から入力された信号を、NOR処理し、処理結果をTMCCデコーダ１２に出力する。
【００１４】
この例の場合、受信信号は、BPSK信号配置になっていることから、差動復調結果が実数となる。このことより、差動復調回路１２１は、実数部と虚数部をそれぞれ１シンボル遅延させる２つのレジスタ１２３−１，１２３−２、実数部と虚数部を１シンボル分だけ遅延した信号と乗算する乗算器１２４−１，１２４−２、そしてこれらの乗算結果を加算する加算器１２５から構成される。
【００１５】
通常、ｎビットのユニークワードが用いられる場合は、（ｎ−１）ビットのユニーク差動パターンが得られる。よってユニークワード差動パターン検出回路１２２には、（ｎ−１）ビット分のレジスタ１２７−１乃至１２７−（ｎ−１）が設けられ、これらの出力と、既知の（ｎ−１）ビットのユニークワード差動パターンｓ1乃至ｓ(n-1)とで、対応するビット毎の排他的論理和が、EX-OR１２８−１乃至１２８−（ｎ−１）により計算される。入力信号がユニークワードであったとき、レジスタ１２７−１乃至１２７−（ｎ−１）の内容とユニークワード差動パターンｓ1乃至ｓ(n-1)が一致するので、EX-OR１２８−１乃至１２８−（ｎ−１）からは論理”０”が出力され、これをNOR回路１３０にて検出し、論理”１が出力される。
【００１６】
TMCCデコーダ１２は、ユニークワード検出回路１２０のNOR回路１３０から１を取得したタイミングで、TMCC信号をデコードする。
【００１７】
【発明が解決しようとする課題】
このように、前後する２つの信号の位相の差分に基づいて、ユニークワードを検出するため（雑音の含まれている受信信号自体を参照信号として差動復調するため）、一方の信号の伝送路誤りの状態が、もう一方の信号にも影響するなどの理由から、Ｃ／Ｎ(Carrier power to Noise power ratio)が劣化する。また、硬判定復調（直交復調回路による復調）された信号から、既知の同期パターン、例えば、ユニークワード差動パターンを検出しているので、その検出精度は十分信頼できるものではない。このようなことより、精度のよいユニークワードの検出が困難となるばかりか、その検出に時間がかかる課題がある。
【００１８】
本発明はこのような状況に鑑みてなされたものであり、短時間で、高精度に、ユニークなパターンを検出することができるようにした信号処理装置および方法、並びに提供媒体に関する。
【００２１】
【課題を解決するための手段】
請求項１に記載の信号処理装置は、第１の信号と、第３の信号の相関値である第１の相関値を算出するとともに、第１の信号と、第４の信号の相関値である第２の相関値を算出する第１の複素デジタルフィルタと、第２の信号と、第３の信号の相関値である第３の相関値を算出するとともに、第２の信号と、第４の信号の相関値である第４の相関値を算出する第２の複素デジタルフィルタと、第１の相関値の算出結果と第３の相関値の算出結果を加算する第１の加算手段と、第２の相関値の算出結果と第４の相関値の算出結果を減算する減算手段と、第１の加算手段の出力の絶対値と減算手段の出力の絶対値とを加算する第２の加算手段と、第２の加算手段の出力と、所定の閾値とを比較する比較手段とを備えることを特徴とする。
請求項２に記載の信号処理方法は、第１の複素デジタルフィルタで、第１の信号と、第３の信号の相関値である第１の相関値を算出するとともに、第１の信号と、第４の信号の相関値である第２の相関値を算出する第１の相関値算出ステップと、第２の複素デジタルフィルタで、第２の信号と、第３の信号の相関値である第３の相関値を算出するとともに、第２の信号と、第４の信号の相関値である第４の相関値を算出する第２の相関値算出ステップと、第１の加算手段で、第１の相関値の算出結果と第３の相関値の算出結果を加算する第１の加算ステップと、減算手段で、第２の相関値の算出結果と第４の相関値の算出結果を減算する減算ステップと、第２の加算手段で、第１の加算手段の出力の絶対値と減算手段の出力の絶対値とを加算する第２の加算ステップと、第２の加算手段の出力と、所定の閾値とを比較する比較ステップとを含むことを特徴とする。
請求項３に記載の記録媒体は、第１の複素デジタルフィルタで、第１の信号と、第３の信号の相関値である第１の相関値を算出するとともに、第１の信号と、第４の信号の相関値である第２の相関値を算出する第１の相関値算出ステップと、第２の複素デジタルフィルタで、第２の信号と、第３の信号の相関値である第３の相関値を算出するとともに、第２の信号と、第４の信号の相関値である第４の相関値を算出する第２の相関値算出ステップと、第１の加算手段で、第１の相関値の算出結果と第３の相関値の算出結果を加算する第１の加算ステップと、減算手段で、第２の相関値の算出結果と第４の相関値の算出結果を減算する減算ステップと、第２の加算手段で、第１の加算手段の出力の絶対値と減算手段の出力の絶対値とを加算する第２の加算ステップと、第２の加算手段の出力と、所定の閾値とを比較する比較ステップとを含む処理を実行させるプログラムを記録することを特徴とする。
【００２２】
【発明の実施の形態】
以下に本発明の実施の形態を説明するが、特許請求の範囲に記載の発明の各手段と以下の実施の形態との対応関係を明らかにするために、各手段の後の括弧内に、対応する実施の形態（但し一例）を付加して本発明の特徴を記述すると、次のようになる。但し勿論この記載は、各手段を記載したものに限定することを意味するものではない。
【００２４】
図１は、本発明の信号処理装置を適用した放送受信装置の構成例を示している。この放送受信装置は、図７の受信装置のユニークワード検出回路１２０を、ユニークワード検出回路２０に変更したものである。すなわち、この受信装置を構成する他の各部は、図７に示した受信装置と同様であるので、以下には、その説明を適宜省略する。
【００２５】
図２は、ユニークワード検出回路２０の第１の実施の形態の構成例を表している。レジスタ３１−１は、直交復調回路４から入力される信号（実数部）を記憶するとともに、記憶したデータをクロックに同期して、乗算器３２−１とレジスタ３１−２に出力するようになされている。乗算器３２−１は、レジスタ３１−１から入力された信号に、所定のタップ係数ｕ1を乗算し、乗算結果を加算器３３−１に出力するようになされている。
【００２６】
レジスタ３１−２は、レジスタ３１−１から入力される信号を記憶するとともに、記憶したデータをクロックに同期して、乗算器３２−２とレジスタ３１−３に出力するようになされている。乗算器３２−２は、レジスタ３１−２から供給される信号に、所定のタップ係数ｕnと乗算し、乗算結果を加算器３３−１に出力するようになされている。
【００２７】
加算器３３−１は、乗算器３２−１から入力される乗算結果と乗算器３２−２から入力される乗算結果を加算し、加算結果を後段の加算器３３−２（図示せず）に出力するようになされている。
【００２８】
以下、同様に、ｎ個のレジスタ３１−１乃至３１−ｎは、入力された信号をクロックに同期して順次後段にシフトするとともに、各タイミングにおいて保持している信号をそれぞれｎ個の乗算器３２−１乃至３２−ｎに供給するようになされている。乗算器３２−１乃至３２−ｎは、それぞれ対応するレジスタ３１−１乃至３１−ｎから供給される信号に、それぞれが有するタップ係数ｕ1乃至ｕnを乗算し、乗算結果をｎ個の加算器３３−１乃至３３−ｎに出力するようになされている。
【００２９】
加算器３３−１乃至３３−（ｎ−１）は、それぞれ、乗算器３２−１乃至３２−ｎから入力される２つの乗算結果を加算し、加算結果をそれぞれ次段の加算器３３−２乃至３３−ｎに出力するようになされている。加算器３３−ｎから出力される加算結果は、加算器３３−１乃至３３−ｎの加算結果の累積値となる。この加算結果は、２乗回路３４に入力される。
【００３０】
レジスタ３５−１は、直交復調回路４から入力される信号（虚数部）を記憶するとともに、記憶したデータをクロックに同期して、乗算器３６−１とレジスタ３５−２に出力するようになされている。乗算器３６−１は、レジスタ３５−１から入力された信号に、所定のタップ係数ｕ1を乗算し、乗算結果を加算器３７−１に出力するようになされている。
【００３１】
レジスタ３５−２は、レジスタ３５−１から入力される信号を記憶するとともに、記憶したデータをクロックに同期して、乗算器３６−２とレジスタ３５−３に出力するようになされている。乗算器３６−２は、レジスタ３５−２から供給される信号に、所定のタップ係数ｕ2とを乗算し、乗算結果を加算器３７−１に出力するようになされている。
【００３２】
加算器３７−１は、乗算器３６−１から入力される乗算結果と乗算器３６−２から入力される乗算結果を加算し、加算結果を後段の加算器３７−２（図示せず）に出力するようになされている。
【００３３】
このように、ｎ個のレジスタ３５−１乃至３５−ｎは、入力された信号をクロックに同期して順次後段にシフトするとともに、各タイミングにおいて保持している信号をそれぞれｎ個の乗算器３６−１乃至３６−ｎに供給するようになされている。
【００３４】
乗算器３６−１乃至３６−ｎは、それぞれ対応するレジスタ３５−１乃至３５−ｎから供給される信号に、タップ係数ｕ1乃至ｕnを乗算し、乗算結果をｎ個の加算器３７−１乃至３７−ｎに出力するようになされている。
【００３５】
加算器３７−１乃至３７−ｎは、それぞれに乗算器３６−１乃至３６−ｎから入力される２つの乗算結果を加算し、加算結果をそれぞれ次段の加算器３７−２乃至３７−ｎに出力するようになされている。加算器３７−ｎは、加算結果を、２乗回路３８に出力するようになされている。すなわち、２乗回路３８に入力される加算結果は、加算器３７−１乃至３７−ｎの加算結果の累積値となる。
【００３６】
２乗回路３４は、加算器３３−ｎから入力される加算結果を２乗して、加算器３９に出力する。２乗回路３８は、加算器３７−ｎからの加算結果を２乗して、加算器３９に出力する。加算器３９は、２乗回路３４からの信号と２乗回路３８からの信号を加算し、加算結果を比較器４０に出力する。比較器４０は、加算器３９から入力される信号と、別途入力される閾値Ａを比較し、比較結果をTMCCデコーダ１２に出力するようになされている。
【００３７】
次に、その動作について説明する。はじめに、ユニークワード検出回路２０における処理を数式で表し、その数式に対応して、動作を説明する。ユニークワード検出回路２０に入力される入力信号r(t)は、複素数関数として定義すると、式（１）のようになり、ユニークワードw(t)も、同様に複素数関数として式（２）のようになる。ここで、入力信号とユニークワードの相関関数R(τ)を求めると、式（３）のようになる。
【００３８】
ｒ（ｔ）＝ｉ（ｔ）＋ｊｑ（ｔ）・・・（１）
ｗ（ｔ）＝ｕ（ｔ）＋ｊｖ（ｔ）・・・（２）
【００３９】
【数１】
なお、式（１）と式（２）において、ｉ（ｔ）とｕ（ｔ）は実数部、ｑ（ｔ）とｖ（ｔ）は虚数部を、それぞれ表示している。
【００４１】
実際、ユニークワード検出回路２０において、取り扱われる信号は、離散処理が施された信号系列であり、ユニークワードは有限数の信号系列となる。このことより、ユニークワードの系列長をＮとすると、式（３）に示された相関関数R(τ)は、式（４）のようになる。
【００４２】
【数２】
さらに、いまの場合、ユニークワードがBPSK変調された信号であるので、式（４）のｗ（ｎＴ）は実数となり、ｗ*（ｎＴ）も実数となる。ここで、式（４）の実数部をｕnとし、複素信号系列に対応するｒ｛（ｎ＋ｋ）Ｔ｝の実数部および虚数部を、それぞれｉn+k，ｑn+kとすると、式（４）は、式（５）のようになる。
【００４４】
【数３】
式（５）を、ユニークワード検出回路２０の動作に対応して説明すると、直交復調回路４において、同相信号用の搬送波により処理されたｉ信号は、式（５）の第１項、すなわち、実数部の変数となる。ｉ信号が、ユニークワード検出回路２０に入力されると、ｎ個の各レジスタ３１−１乃至３１−ｎにより、１シンボル遅延されて、取り出され、所定のタップ係数ｕ1乃至ｕnが、乗算器３２−１乃至３２−ｎにより乗算される。これらの乗算結果は、加算器３３−１乃至３３−ｎによりそれぞれ加算され、式（５）の第１項が計算される。
【００４６】
直交復調回路４において、直交信号用の搬送波により処理されたｑ信号は、式（５）の第２項、すなわち、虚数部の変数となる。ｑ信号が、ユニークワード検出回路２０に入力されると、ｎ個の各レジスタ３５−１乃至３５−ｎにより、１シンボル遅延されて、取り出され、所定のタップ係数ｕ1乃至ｕnが、乗算器３６−１乃至３６−ｎにより乗算される。これらの乗算結果は、加算器３７−１乃至３７−ｎによりそれぞれ加算され、式（５）の第２項が計算される。
【００４７】
このように、ユニークワード検出回路２０において、レジスタ、乗算器、および加算器が、式（５）に対応して接続されていることがわかる。
【００４８】
ところで、入力信号がユニークワードであるとき、式（４）または式（５）は、式（６）に示すように、所定の定数ａを示す。
【００４９】
【数４】
すなわち、入力信号がユニークワードであるとき、式（４）または式（５）の絶対値は、定数ａとなる。ここで、図２に戻ると、比較器４０に別途入力されている信号Ａが、その定数ａに対応していることがわかる。ユニークワード検出回路２０においては、２乗回路３４により、加算器３３−ｎの出力（式（５）の第１項の値）が２乗され、２乗回路３８により、加算器３７−ｎの出力（式（５）の第２項の値）が２乗され、加算器３９により加算される。その加算結果は、比較器４０により、別途入力されている信号（閾値）Ａと比較される。ここで、比較器４０は、加算器３９からの加算結果が、信号（閾値）Ａより、大きい値であると判定したとき、１を出力する。このとき、ユニークワードが検出される。
【００５１】
このように、入力信号を差動復調することなく、入力された入力信号からユニークワードを検出することができる。また、いまの場合、入力信号がBPSK復調された信号であるために、タップ係数ｕnは、実際、+1または-1となる。すなわち、乗算器３２−１乃至３２−ｎ，３６−１乃至３６−ｎ、および加算器３３−１乃至３３−ｎ，３７−１乃至３７−ｎは、符号の反転制御回路で構成することができ、ユニークワード回路２０の構成をより小型にすることができる。
【００５２】
図３は、図１のユニークワード検出回路２０の第２の実施の形態の構成例を表している。このユニークワード検出回路には、図２のユニークワード検出回路２０のレジスタ３１−１の前段に２値化回路５１、そしてレジスタ３５−１の前段に２値化回路５２が設けられている。その他の構成は、図２における場合と同様である。
【００５３】
２値化回路５１−１，５１−２は、入力される信号ｉ（実数部）および信号ｑ（虚数部）を、データ幅１ビットとなる２値化信号に変換し、レジスタ３１−１、レジスタ３５−１に出力するようになされている。取り扱われる信号が２値化データになることより、入力信号を、所定のアナログ信号や複数のビット数で量子化する装置に比べ、装置を小型化することができる。
【００５４】
図４は、図１のユニークワード検出回路２０の第３の実施の形態の構成例を表している。このユニークワード検出回路は、図２に示したユニークワード検出回路２０の２乗回路３４，３８に代えて、絶対値回路６１，６２を設けたものである。このことより、装置を小型化することができる。
【００５５】
図５は、図１のユニークワード検出回路２０の第４の実施の形態の構成例を表している。この例では、ユニークワードパターン検出回路７１の前段に、差動復調回路９１が設けられている。この差動復調回路９１は、レジスト９１−１，９１−２，乗算器９２−１，９２−２、および加算器９３を有しており、その構成と動作は、図８の差動復調回路と同様である。
【００５６】
ユニークワードパターン検出回路７１においては、レジスタ７２−１入力信号を、所定の時間（１シンボル）だけ遅延させ、乗算器７３−１とレジスタ７２−２に出力している。乗算器７３−１は、レジスタ７２−１から入力された信号に、所定のタップ係数Ｓ1を乗算し、乗算結果を加算器７４−１に出力する。
【００５７】
レジスタ７２−２は、レジスタ７２−１からの入力を記憶するとともに、記憶したデータを、クロックに同期して、乗算器７３−２とレジスタ７２−３（図示せず）に出力する。
【００５８】
このように、ｎ個のレジスタ７２−１乃至７２−ｎは、入力された信号をクロックに同期して順次後段にシフトするとともに、各タイミングにおいて保持している信号をそれぞれｎ個の乗算器７３−１乃至７３−ｎに供給する。
【００５９】
乗算器７３−１乃至７３−ｎは、それぞれ対応するレジスタ７２−１乃至７２−ｎから供給される信号に、それぞれが有するタップ係数ｓ1乃至ｓnを乗算し、乗算結果をｎ個の加算器７４−１乃至７４−ｎに出力する。
【００６０】
加算器７４−１乃至７４−ｎは、それぞれ、乗算器７３−１乃至７３−ｎから入力される２つの乗算結果を加算し、加算結果をそれぞれ次段の加算器７４−２乃至７４−ｎに出力する。比較器４０は、加算器７４−ｎから入力される信号と、別途入力される閾値Ａを比較し、比較結果をTMCCデコーダ１２に出力する。
【００６１】
加算器７４−ｎから出力される加算結果は、入力信号とユニークワードの相関値である。このように、入力信号とユニークワードの相関を、アナログ化し、それを閾値Ａで比較して、ユニークワードを検出することにより、ユニークワード検出に許容範囲（閾値Ａと理想値との差）を設けることができる。例えば、入力信号がユニークワードである場合であって、そのユニークワードにノイズが付加され、本来のユニークワードとはそのビットストリームが若干異なる時でも、その許容範囲内で、そのユニークワードは検出される。
【００６２】
図６は、図１のユニークワード検出回路２０の第５の実施の形態の構成表している。ｉ軸信号が入力されるｎ個のレジスタ９１−１乃至９１−ｎは、入力された信号をクロックに順次後段にシフトするとともに、各タイミングにおいて保持している信号をそれぞれｎ個の乗算器９２−１乃至９２−ｎとｎ個の乗算器９４−１乃至９４−ｎに出力する。
【００６３】
乗算器９２−１乃至９２−ｎは、それぞれ対応するレジスタ９１−１乃至９１−ｎから供給される信号を、それぞれが有するタップ係数ｕ1乃至ｕnと乗算し、乗算結果をｎ個の加算器９３−１乃至９３−ｎに出力する。
【００６４】
加算器９３−１乃至９３−ｎは、それぞれに乗算器９２−１乃至９２−ｎから入力される２つの乗算結果を加算し、加算結果をそれぞれ次段の加算器９３−２乃至９３−ｎに出力する。加算器９３−ｎは、加算結果を、加算器９６に出力する。
【００６５】
乗算器９４−１乃至９４−ｎは、それぞれ対応するレジスタ９１−１乃至９１−ｎから供給される信号を、それぞれが有するタップ係数ｖ1乃至ｖnと乗算し、乗算結果をｎ個の加算器９５−１乃至９５−ｎに出力する。
【００６６】
加算器９５−１乃至９５−ｎは、それぞれに乗算器９４−１乃至９４−ｎから入力される２つの乗算結果を加算し、加算結果をそれぞれ次段の加算器９５−２乃至９５−ｎに出力する。加算器９５−ｎは、加算結果を、減算器１００に出力する。
【００６７】
ｑ軸信号が入力されるｎ個のレジスタ９７−１乃至９７−ｎ、これらに接続しているｎ個の乗算器９８−１乃至９８−ｎ、ｎ個の乗算器１０１−１乃至１０１−ｎ、およびｎ個の加算器９９−１乃至９９−ｎ、ｎ個の加算器１０２−１乃至１０２−ｎは、上述したレジスタ９１−１乃至９１−ｎ、乗算器９２−１乃至９２−ｎ，９４−１乃至９４−ｎ、および加算器９３−１乃至９３−ｎ，９５−１乃至９５−ｎの構成と、基本的に同様であるので、その説明は省略する。
【００６８】
減算器１００は、加算器９５−ｎの出力から加算器１０２−ｎの出力を減算し、減算結果を２乗回路１０４に出力する。加算器９６は、加算器９３−ｎからの入力と加算器９９−ｎからの入力を加算し、加算結果を２乗回路１０３に出力する。２乗回路１０３は、加算器９７からの入力を２乗し、加算器１０５に出力し、２乗回路１０４は、減算器１００からの入力を２乗し、加算器１０５に出力する。加算器１０５は、２乗回路１０３からの入力と、２乗回路１０４からの入力を加算し、加算結果を比較器４０に出力する。
【００６９】
比較器４０は、上述したように、所定の閾値Ａと、加算器１０５からの入力を比較し、加算器１０５からの入力が、閾値Ａより大きい値のとき、所定の信号を出力する。式（３）に示した複素相関関数に基づいて、ユニークワードが検出される。この例では、入力信号がBPSKである場合に限らず、例えば、ＱＰＳＫまたはＱＡＭが入力信号とされたとしても、ユニークワードを正確に検出することができる。
【００７０】
なお、２乗回路１０３，１０４に代えて、絶対値回路を利用することもできる。
【００７１】
上述した各実施の形態は、組み合わせて利用することができる。
【００７２】
なお、上記したような処理を行うコンピュータプログラムをユーザに提供する提供媒体としては、磁気ディスク、CD-ROM、固体メモリなどの記録媒体の他、ネットワーク、衛星などの通信媒体を利用することができる。
【００７３】
【発明の効果】
請求項１に記載の信号処理装置、請求項２に記載の信号処理方法、および請求項３に記載の記録媒体によれば、第１の複素デジタルフィルタで、第１の信号と、第３の信号の相関値である第１の相関値を算出するとともに、第１の信号と、第４の信号の相関値である第２の相関値を算出し、第２の複素デジタルフィルタで、第２の信号と、第３の信号の相関値である第３の相関値を算出するとともに、第２の信号と、第４の信号の相関値である第４の相関値を算出し、第１の加算手段で、第１の相関値の算出結果と第３の相関値の算出結果を加算し、減算手段で、第２の相関値の算出結果と第４の相関値の算出結果を減算し、第２の加算手段で、第１の加算手段の出力の絶対値と減算手段の出力の絶対値とを加算し、第２の加算手段の出力と、所定の閾値とを比較するようにしたので、例えば、ユニークワードを検出することができる。
【図面の簡単な説明】
【図１】本発明の信号処理装置を適用した放送受信装置の構成例を示すブロック図である。
【図２】図１のユニークワード検出回路２０の構成例を示すブロック図である。
【図３】図１のユニークワード検出回路２０の第２の実施の形態の構成例を示すブロック図である。
【図４】図１のユニークワード検出回路２０の第３の実施の形態の構成例を示すブロック図である。
【図５】図１のユニークワード検出回路２０の第４の実施の形態の構成例を示すブロック図である。
【図６】図１のユニークワード検出回路２０の第５の実施の形態の構成例を示すブロック図である。
【図７】従来の受信装置の構成例を示すブロック図である。
【図８】図７のユニークワード検出回路１２０の構成例を示すブロック図である。
【符号の説明】
１ アンテナ， ２ チューナ， ３ 第２中間周波数回路， ４ 直交復調回路， ５ 乗算器， ６ 低域通過フィルタ， １１ 搬送波再生回路， １２ ＴＭＣＣデコーダ， １３ 誤り訂正回路， ２０ ユニークワード検出回路， ３１ レジスタ， ３２ 乗算器， ３３ 加算器， ３４ ２乗回路，３５ レジスタ， ３６ 乗算器， ３７ 加算器， ３８ ２乗回路， ３９ 加算器， ４０ 比較器， ５１ ２値化回路， ６１ 絶対値回路， ７２ レジスタ， ７３ 乗算器， ７４ 加算器， ９１ レジスタ， ９２ 乗算器， ９３ 加算器９３， ９４ 乗算器， ９５ 加算器， ９６ 加算器， ９７ レジスタ， ９８ 乗算器， ９９ 加算器， １０１ 乗算器， １０２ 加算器， １０３ ２乗回路， １０４ ２乗回路， １２０ ユニークワード検出回路， １２１ 差動復調回路， １２２ ユニークワード差動パターン検出回路， １２３ レジスタ， １２４ 乗算器， １２５ 加算器， １２６ ２値化回路， １２７ レジスタ， １２８ 排他的論理和回路， １３０ NOR回路
Claims (3)
- 相互に直交する第１の信号と第２の信号から、相互に直交する第３の信号と第４の信号からなる基準の信号を検出する信号処理装置において、
前記第１の信号と、前記第３の信号の相関値である第１の相関値を算出するとともに、前記第１の信号と、前記第４の信号の相関値である第２の相関値を算出する第１の複素デジタルフィルタと、
前記第２の信号と、前記第３の信号の相関値である第３の相関値を算出するとともに、前記第２の信号と、前記第４の信号の相関値である第４の相関値を算出する第２の複素デジタルフィルタと、
前記第１の相関値の算出結果と前記第３の相関値の算出結果を加算する第１の加算手段と、
前記第２の相関値の算出結果と前記第４の相関値の算出結果を減算する減算手段と、
前記第１の加算手段の出力の絶対値と前記減算手段の出力の絶対値とを加算する第２の加算手段と、
前記第２の加算手段の出力と、所定の閾値とを比較する比較手段と
を備えることを特徴とする信号処理装置。 - 相互に直交する第１の信号と第２の信号から、相互に直交する第３の信号と第４の信号からなる基準の信号を検出する信号処理方法において、
第１の複素デジタルフィルタで、前記第１の信号と、前記第３の信号の相関値である第１の相関値を算出するとともに、前記第１の信号と、前記第４の信号の相関値である第２の相関値を算出する第１の相関値算出ステップと、
第２の複素デジタルフィルタで、前記第２の信号と、前記第３の信号の相関値である第３の相関値を算出するとともに、前記第２の信号と、前記第４の信号の相関値である第４の相関値を算出する第２の相関値算出ステップと、
第１の加算手段で、前記第１の相関値の算出結果と前記第３の相関値の算出結果を加算する第１の加算ステップと、
減算手段で、前記第２の相関値の算出結果と前記第４の相関値の算出結果を減算する減算ステップと、
第２の加算手段で、前記第１の加算手段の出力の絶対値と前記減算手段の出力の絶対値とを加算する第２の加算ステップと、
前記第２の加算手段の出力と、所定の閾値とを比較する比較ステップと
を含むことを特徴とする信号処理方法。 - 相互に直交する第１の信号と第２の信号から、相互に直交する第３の信号と第４の信号からなる基準の信号を検出する信号処理装置に、
第１の複素デジタルフィルタで、前記第１の信号と、前記第３の信号の相関値である第１の相関値を算出するとともに、前記第１の信号と、前記第４の信号の相関値である第２の相関値を算出する第１の相関値算出ステップと、
第２の複素デジタルフィルタで、前記第２の信号と、前記第３の信号の相関値である第３の相関値を算出するとともに、前記第２の信号と、前記第４の信号の相関値である第４の相関値を算出する第２の相関値算出ステップと、
第１の加算手段で、前記第１の相関値の算出結果と前記第３の相関値の算出結果を加算する第１の加算ステップと、
減算手段で、前記第２の相関値の算出結果と前記第４の相関値の算出結果を減算する減算ステップと、
第２の加算手段で、前記第１の加算手段の出力の絶対値と前記減算手段の出力の絶対値とを加算する第２の加算ステップと、
前記第２の加算手段の出力と、所定の閾値とを比較する比較ステップと
を含む処理を実行させるプログラムを記録することを特徴とする記録媒体。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04920398A JP4196229B2 (ja) | 1998-03-02 | 1998-03-02 | 信号処理装置および方法、並びに記録媒体 |
| EP99301506A EP0940761A3 (en) | 1998-03-02 | 1999-03-01 | Detection of a unique pattern |
| KR1019990006761A KR100627985B1 (ko) | 1998-03-02 | 1999-03-02 | 신호 처리 장치와 방법 및 저장 매체 |
| US09/260,780 US6505220B1 (en) | 1998-03-02 | 1999-03-02 | Method and apparatus for detecting a unique word |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04920398A JP4196229B2 (ja) | 1998-03-02 | 1998-03-02 | 信号処理装置および方法、並びに記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11252190A JPH11252190A (ja) | 1999-09-17 |
| JP4196229B2 true JP4196229B2 (ja) | 2008-12-17 |
Family
ID=12824445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04920398A Expired - Fee Related JP4196229B2 (ja) | 1998-03-02 | 1998-03-02 | 信号処理装置および方法、並びに記録媒体 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6505220B1 (ja) |
| EP (1) | EP0940761A3 (ja) |
| JP (1) | JP4196229B2 (ja) |
| KR (1) | KR100627985B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6567482B1 (en) * | 1999-03-05 | 2003-05-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for efficient synchronization in spread spectrum communications |
| US6940868B1 (en) * | 1999-04-20 | 2005-09-06 | Abb Inc. | Digital serial communications hub |
| JP2002077306A (ja) * | 2000-09-05 | 2002-03-15 | Mitsubishi Electric Corp | ビット列検出回路 |
| JP3731465B2 (ja) * | 2000-10-13 | 2006-01-05 | 株式会社ケンウッド | ディジタル放送受信機及びディジタル放送受信方法 |
| US6760076B2 (en) * | 2000-12-08 | 2004-07-06 | Koninklijke Philips Electronics N.V. | System and method of synchronization recovery in the presence of pilot carrier phase rotation for an ATSC-HDTV receiver |
| JP4828885B2 (ja) * | 2005-07-27 | 2011-11-30 | 株式会社東芝 | 受信装置 |
| US8116354B2 (en) * | 2008-06-13 | 2012-02-14 | Mediatek Inc. | Sync detection device and method for GNSS |
| US8594244B2 (en) * | 2009-04-06 | 2013-11-26 | Mediatek Inc. | Data signal phase reversal correction method and system implementing the same |
| EP2280510B1 (en) * | 2009-07-09 | 2016-05-04 | STMicroelectronics S.r.l. | Method of detecting a frame synchronization pattern or a unique word in a received digital signal |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4392232A (en) * | 1981-09-28 | 1983-07-05 | B-Systems, Inc. | Simplified transversal correlator for MSK and MSK related waveforms |
| JPH0828704B2 (ja) * | 1988-09-07 | 1996-03-21 | 国際電信電話株式会社 | ユニークワード検出方式 |
| US5412589A (en) * | 1990-03-20 | 1995-05-02 | University Of Michigan | System for detecting reduced interference time-frequency distribution |
| US5093846A (en) * | 1990-06-15 | 1992-03-03 | Sundstrand Data Control, Inc. | Signal acquisition using modulation by a preselected code group |
| US5239497A (en) * | 1991-10-02 | 1993-08-24 | Motorola, Inc. | Fast pattern correlator and method |
| DE69332237T2 (de) * | 1992-06-18 | 2003-04-17 | Oki Electric Ind Co Ltd | Vorrichtung und verfahren zur maximal wahrscheinlichkeitsfolgeschätzung |
| US5511099A (en) * | 1994-03-30 | 1996-04-23 | Samsung Electronics Co., Ltd. | Passband sync block recovery |
| US5748680A (en) * | 1994-12-16 | 1998-05-05 | Lucent Technologies Inc. | Coarse frequency burst detector for a wireline communications system |
-
1998
- 1998-03-02 JP JP04920398A patent/JP4196229B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-01 EP EP99301506A patent/EP0940761A3/en not_active Withdrawn
- 1999-03-02 US US09/260,780 patent/US6505220B1/en not_active Expired - Lifetime
- 1999-03-02 KR KR1019990006761A patent/KR100627985B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11252190A (ja) | 1999-09-17 |
| EP0940761A3 (en) | 2000-03-01 |
| KR100627985B1 (ko) | 2006-09-27 |
| EP0940761A2 (en) | 1999-09-08 |
| US6505220B1 (en) | 2003-01-07 |
| KR19990077519A (ko) | 1999-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2025232C (en) | Carrier recovery system | |
| US5787123A (en) | Receiver for orthogonal frequency division multiplexed signals | |
| JP4098096B2 (ja) | スペクトル拡散受信装置 | |
| PL180624B1 (pl) | Urzadzenie do demodulacji i dekodowania sygnalów wizyjnych PL PL PL PL PL PL PL PL PL | |
| US5867532A (en) | Data reception apparatus, data transmission apparatus and method thereof | |
| EP1278346B1 (en) | Phase tracker for linearly modulated signal. | |
| CN102484578A (zh) | 用于卫星系统的改进的同步检测和频率恢复 | |
| CN111684729B (zh) | 匹配滤波器无线电接收机 | |
| JP3237827B2 (ja) | 無線データ通信端末 | |
| JP4196229B2 (ja) | 信号処理装置および方法、並びに記録媒体 | |
| US6956924B2 (en) | Efficient implementation of a decision directed phase locked loop (DD-PLL) for use with short block code in digital communication systems | |
| JPS6052147A (ja) | タイミング同期方式 | |
| EP2811703B1 (en) | Demodulation device, demodulation method, and program | |
| JP4383445B2 (ja) | Ｍ−ｄｐｓｋチャネルにおけるタイミング同期 | |
| JP3575883B2 (ja) | ディジタル復調器 | |
| JP2002094587A (ja) | 復調装置 | |
| US6847694B1 (en) | Method for determining the sampling phase and method for synchronization word detection using the phase detection method | |
| US7315587B2 (en) | Demodulation method and apparatus based on differential detection system for π/4 shifted QPSK modulated wave | |
| US8259874B1 (en) | Apparatus and method for optimization of carrier recovery in a receiver of a communication system | |
| Boutillon et al. | Efficient multiplierless architecture for frame synchronization in DVB-S2 standard | |
| JP3623185B2 (ja) | 受信データ復調機 | |
| JPH11205092A (ja) | 等化器用ａｆｃ回路 | |
| JP3446801B2 (ja) | バースト信号復調回路 | |
| JP2966673B2 (ja) | ダイバーシチ形同期検波回路 | |
| JP3905195B2 (ja) | 搬送波の周波数上の誤差検出方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080904 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080917 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |