JPH1013317A - 適応等化器 - Google Patents

適応等化器

Info

Publication number
JPH1013317A
JPH1013317A JP8166097A JP16609796A JPH1013317A JP H1013317 A JPH1013317 A JP H1013317A JP 8166097 A JP8166097 A JP 8166097A JP 16609796 A JP16609796 A JP 16609796A JP H1013317 A JPH1013317 A JP H1013317A
Authority
JP
Japan
Prior art keywords
circuit
signal
maximum likelihood
transmission line
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8166097A
Other languages
English (en)
Inventor
Mitsuo Kubo
光生 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP8166097A priority Critical patent/JPH1013317A/ja
Publication of JPH1013317A publication Critical patent/JPH1013317A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

(57)【要約】 【課題】 レプリカ信号生成部と伝送路歪み推定部とに
おける複素乗算回路を共有化することにより、乗算に必
要なハードウェア量を縮小する。 【解決手段】 切替回路113,115,121は切替
信号によりレプリカ信号生成期間と伝送路歪み推定期間
とに時分割に切替られる。レプリカ信号生成期間には、
送信候補ベクトルと伝送路歪み情報とを入力し、複素乗
算回路114と加算回路116とにより畳込み演算して
レプリカ信号を生成する。伝送路歪み推定期間には、最
尤系列候補ベクトルと最尤系列候補の誤差信号とで複素
乗算回路114が伝送路歪み情報の更新量を計算する。
減算器117は受信信号からレプリカ信号を減算して誤
差信号を計算し、二乗和演算回路118は誤差信号を入
力してブランチメトリックを計算し、最尤推定回路11
9はブランチメトリックを入力して最尤系列候補信号を
出力すると共に復調信号を出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ディジタル移動通
信におけるフェージング対策として受信装置に用いられ
る等化器に関するもので、特に、等化方法としてビタビ
アルゴリズムを用いた適応等化器に関するものである。
【0002】
【従来の技術】ディジタル移動通信ではビット伝送速度
の高速化に伴い移動局へのマルチパスフェージング補償
回路の実装が必要になりつつある。その代表的なマルチ
パスフェージング補償技術の一つに適応等化器がある。
適応等化器は受信信号をもとにマルチパス伝送路を推定
し波形歪みを除去するように動作するものであり、その
補償能力は高い。図3にビタビアルゴリズムを用いた従
来の適応等化器の全体構成図を示し、以下に詳しく説明
する。
【0003】以下で取り扱う受信信号とは、シンボル周
期T以下の時間間隔でA/D変換したディジタル信号で
ある。適応等化器は、送信候補ベクトルと伝送路歪み情
報とを畳込み演算して生成するレプリカ信号と、上記受
信信号と、のユークリッド距離が小さくなるよう伝送路
歪みを推定すると共に、ビタビアルゴリズムによりユー
クリッド距離が最小となる送信系列を最尤推定して復調
するものである。
【0004】例えば、通信システムのベースバンド変調
方式がQPSKの場合、空間ダイヤグラムは図4に示す
4つの位相点(状態0、1、2、3)を持つ配置とな
る。従って、送信器から出力される状態が0→2→3→
1であった場合、横軸を時間とする状態遷移図で示すと
図5の様になる。
【0005】今、時刻(n−1)T(ただし、Tはシン
ボル周期)から現時刻nTへの状態遷移を考えた場合、
図6に示すように4×4=16通りの遷移が存在するこ
とがわかる。
【0006】ここで、状態iから状態jへの状態遷移は
状態遷移ijと表記することとする。従って、図3にお
けるレプリカ信号生成部222では、送信候補ベクトル
生成回路211により上記16通りの状態遷移に対応す
る送信候補ベクトルを生成すると共に、伝送路歪み推定
部223からの伝送路歪み情報と上記候補信号とを、複
素乗算回路213と加算回路214とによる畳込み演算
によりレプリカ信号を生成する。そして、減算器215
によりレプリカ信号と受信信号との差である誤差信号を
誤差信号セレクタ218へ出力すると共に、誤差信号の
大きさ、即ち誤差信号I相とQ相との二乗和で与えられ
るブランチメトリックを二乗和演算回路216によって
計算し最尤推定回路217へ入力する。
【0007】最尤推定回路217は最尤推定候補信号お
よび推定結果に基づく復調信号を出力する。まず、図7
に示すように現時刻nTにおける状態0へ遷移する4つ
の状態遷移のブランチメトリック、即ち00、10、2
0、30とそれに連なる状態遷移のブランチメトリック
の累算値(パスメトリック)を加算し4状態の中からパ
スメトリックが最小である状態遷移(最尤状態遷移)を
選択する(この説明図では「10」を選択)。上記パス
メトリックとは時刻(n−1)tの各状態につながる最
尤状態遷移のブランチメトリック累算値で与えられる量
である。例えば、時刻(n−1)Tの状態0につながる
パスメトリックをパスメトリック(0)とすると、パス
メトリック(0)は時刻(n−3)Tまでの実線で示し
たパスメトリックと時刻(n−3)Tから(n−1)T
までの1点破線で示したパスメトリックを加算した値と
なる。
【0008】ここで現時刻nTにおいてパスメトリック
を用いた最尤推定を行う場合、まず時刻(n−1)Tま
での4つのパスメトリック、即ちパスメトリック(0)
〜(3)を予め累算し記憶しておく。そして、図示する
ように、数1
【0009】
【数1】
【0010】を計算し、この中で計算結果が最小となる
パスメトリックが与えられる状態遷移を最尤パスとす
る。残る状態1〜3への最尤パス、即ちPM1[nT]
〜PM3[nT]を選択する場合は、数1で示された4
式のBM00〜30をそれぞれ(01、11、21、3
1)、(02、12、22、32)、(03、13、2
3、33)へ置換えて計算し、それぞれ最尤パスを求め
ると、例えば図8に示す様に各状態毎に最尤状態遷移が
1本だけ選択された形となる。
【0011】ここで、これら各状態毎の最尤状態遷移1
つ1つを最尤系列候補ということとする。そして、この
最尤系列候補の中から、最も最尤な状態遷移を選択(こ
の説明図では「12」を選択)し、現時刻nTにおける
状態2を最尤状態として復調出力に利用する。パスメト
リック(0)〜(3)は、上記4つの最尤パスの選択を
終了した時点でPMO[nT]〜PM3[nT]へ書き
換え、時刻(n+1)Tでの処理に供給される。
【0012】伝送路歪み推定部223では、現時刻nT
における誤差信号と最尤系列候補ベクトルとを入力し、
推定誤差が小さくなるように伝送路歪み情報を推定し更
新出力する。本例における伝送路歪み情報は状態毎に1
つ、合計4つ存在し、現時刻nTで更新された伝送路歪
み情報は、時刻(n+1)Tにおける16個のレプリカ
信号生成時にそれぞれ用いられる。例えば図7における
状態0へつながる状態遷移00、10、20、30のレ
プリカ信号を生成する際はそれぞれ状態0、1、2、3
の伝送路歪み情報を用いる。更新はT周期(Tはシンボ
ル時間)で行い、更新アルゴリズムはRLSアルゴリズ
ムやLMSアルゴリズム、またはこれらを改良したアル
ゴリズム等がある。一例としてLMSアルゴリズムを数
2に示し、各項に対応する図3における信号名を述べ
る。
【0013】
【数2】
【0014】参考資料として、現代工学社、10月、1
994年、S・ヘイキン著、「適応フィルタ入門」があ
る。
【0015】数2における伝送路歪み情報h(n)の更
新は、最尤系列候補の誤差信号e(n)を用いる。即
ち、状態遷移に対応する16個の誤差信号のうち、図8
に示す様な最尤状態遷移に対応する誤差信号を用いて、
伝送路歪み情報を算出する。例えば、状態0の伝送路歪
み情報の更新は、図8における(10)の誤差信号を用
い、同様に状態1、2、3の更新は(31)(12)
(03)の誤差信号を用いて算出する。16個の誤差信
号の中から最尤な誤差信号を選択するのは、誤差信号セ
レクタ218である。誤差信号セレクタ218は、入力
する誤差信号16個全てを記憶しておき、最尤推定回路
217からの最尤系列候補信号をセレクト信号として用
いることにより、上記、4個の誤差信号を選択し複素乗
算回路220へ出力する。
【0016】
【発明が解決しようとする課題】以上説明した適応等化
器はマルチパスフェージング環境下において高い補償能
力を有するが、遅延検波回路等に比べ回路規模が増大す
る問題がある。特に回路規模を増大する要因となってい
るのがレプリカ信号生成部222における複素乗算回路
213、伝送路歪み推定部223における複素乗算回路
220である。
【0017】例えば図9に示すように、16状態遷移分
のレプリカ信号生成を状態遷移毎に並列的に、4状態分
の伝送路歪み推定を状態毎に並列的に、それぞれ計算す
る場合、即ち単位時間当りの演算量を多く確保し高速な
伝送システムや演算量の多い伝送路歪み推定アルゴリズ
ムを用いる構成、を考える。この場合、レプリカ信号生
成部222と伝送路歪み推定部223とにおける畳み込
み演算を4タップ構成という形で実現すると、1タップ
当たり1個の複素乗算器(乗算器4個と加算器2個で構
成される。)が必要であるため、1状態遷移の計算では
8×8ビット程度の乗算器を16個(=乗算器4個×4
タップ)必要とし、伝送路歪み推定でも同様に1状態に
つき16個程度必要となる。従って、これらの回路部だ
けで乗算器が合計320個(=16個×16状態遷移+
16個×4状態)も必要となる。
【0018】また図10に示すように直列的に計算する
場合、即ち1状態遷移の計算に必要な乗算器を他の状態
遷移の計算で再使用する構成の場合、レプリカ信号生成
部222、伝送路歪み推定部223、共に1状態遷移
(または1状態)分の処理に必要な乗算器で構成可能な
ため、乗算器は合計32個で構成可能ではあるが、これ
でも適応等化器全体に対する乗算器のハードウェア割合
は大きい。
【0019】この乗算器部分のハードウェア量の多さ
は、構成部品点数の増大を引き起こすと共に、小型化、
低消費電力化、低価格化、軽量化、のいづれをも阻害す
る要因であり、適応等化器を移動通信端末へ実装する際
のネックの一つとなっている。
【0020】本発明の目的は、このような阻害要因を改
善するため、レプリカ信号生成部と伝送路歪み推定部と
における複素乗算回路を共有化することにより、乗算に
必要なハードウェア量を縮小し、小型化、低消費電力
化、低価格化、軽量化、を可能にする適応等化器を提供
することにある。
【0021】
【課題を解決するための手段】上記の目的は、レプリカ
信号生成時における送信系列の各状態の遷移に相当する
送信候補ベクトルと移動通信伝送路の伝送路歪み情報と
の畳込み演算における複素乗算と、伝送路歪み推定時に
おける各状態毎の最尤系列候補に相当する最尤系列候補
ベクトルと最尤系列候補の誤差信号との複素乗算とを時
分割で計算する複素乗算回路を設けた適応等化器によっ
て達成される。
【0022】また、上記の目的は、送信系列の各状態の
遷移に相当する送信候補ベクトルと移動通信伝送路の伝
送路歪み情報との畳込み演算をしてレプリカ信号を生成
するレプリカ信号生成部と、送信系列の各状態毎の最尤
系列候補に相当する最尤系列候補ベクトルと最尤系列候
補の誤差信号との複素乗算により伝送路歪み情報を出力
する伝送路歪み推定部と、上記レプリカ信号生成部の畳
込み演算における複素乗算と伝送路歪み推定部の複素乗
算とを兼用する複素乗算回路と、該複素乗算回路のレプ
リカ信号生成期間と伝送路歪み推定期間とを切替信号に
よって切替える切替回路とを設けた適応等化器によって
達成される。
【0023】また、上記の目的は、送信系列の各状態の
遷移に相当する送信候補ベクトルを生成する送信候補ベ
クトル生成回路と、レプリカ生成期間と伝送路歪み推定
期間とを切替える切替信号を生成する切替信号生成回路
と、上記切替信号により、送信候補ベクトルと最尤系列
候補ベクトルとを切替えて出力する第1の切替回路と、
上記切替信号により、伝送路歪み情報と最尤系列候補の
誤差信号とを切替えて出力する第2の切替回路と、上記
2つの切替回路からの入力信号を複素乗算し、レプリカ
信号生成期間においては、畳込み演算の複素乗算器部分
として機能する様に構成され、伝送路歪み推定期間にお
いては、最尤系列候補の誤差信号と最尤系列候補ベクト
ルとから伝送路歪み情報の更新量を計算するように構成
される複素乗算回路と、上記切替信号により、上記複素
乗算回路を加算回路と伝送路歪み更新回路とへ切替えて
出力する第3の切替回路と、レプリカ信号生成期間にお
いて、上記複素乗算回路と接続されることにより畳み込
み演算の加算器部分として機能し、畳込み演算により生
成したレプリカ信号を出力する加算回路と、シンボル周
期T以下の時間間隔でA/D変換された受信信号から上
記レプリカ信号を減算して誤差信号を計算する減算器
と、上記誤差信号のI相とQ相との二乗和で与えられる
ブランチメトリックを計算する二乗和演算回路と、上記
ブランチメトリックを入力して送信系列を最尤推定し、
最尤系列候補信号を出力すると共に、最尤推定結果に基
づいて復調信号を出力する最尤推定回路と、上記最尤系
列候補信号に基づいて最尤系列候補の誤差信号を選択す
る誤差信号セレクタと、上記最尤系列候補信号に従って
伝送路歪み情報の更新量を決定するための最尤系列候補
ベクトルを出力する最尤系列候補ベクトル生成回路と、
伝送路歪み推定期間において上記複素乗算器と接続され
ることにより、伝送路歪み情報を更新する伝送路歪み更
新回路と、によって構成される適応等化器によって達成
される。
【0024】上記の手段によれば、複素乗算回路は時分
割で計算し、レプリカ信号生成期間には送信候補ベクト
ルと伝送路歪み情報との畳込み演算の複素乗算器部分と
して機能することによりレプリカ信号を計算し、伝送路
歪み推定期間には最尤系列候補の誤差信号と最尤系列候
補ベクトルとの複素乗算により伝送路歪み情報の更新量
を計算する。
【0025】畳込み演算により生成されたレプリカ信号
は、減算器によって受信信号からレプリカ信号を減算し
て誤差信号を出力し、該誤差信号が二乗和演算回路に加
わって、誤差信号のI相とQ相との二乗和で与えられる
ブランチメトリックが計算され、ブランチメトリックが
最尤推定回路に入力して送信系列を最尤推定し、最尤推
定結果に基づいて復調信号を出力する。
【0026】
【発明の実施の形態】以下本発明の実施の形態を図面に
より説明する。
【0027】図1は、本発明の一実施形態を示し、伝送
路の歪みを推定した伝送路歪み推定情報を用いて送信さ
れた系列を推定するもので、レプリカ信号生成部125
は、送信候補ベクトル生成回路111、切替回路11
3,115、複素乗算回路114、及び加算回路116
により構成され、また伝送路歪み推定部126は、誤差
信号セレクタ120、切替回路121、最尤系列候補ベ
クトル生成回路122、伝送路歪み更新回路123、及
び前記複素乗算回路114を兼用する。
【0028】レプリカ信号生成部125の送信候補ベク
トル生成回路111は送信系列の各状態の遷移に相当す
る送信候補ベクトルを生成する。各切替回路113,1
15,121はレプリカ信号生成期間と伝送路歪み推定
期間とを切替える切替信号を生成する切替信号生成回路
124により切替えられ、切替回路113は送信候補ベ
クトルと最尤系列候補ベクトルを切替え出力し、切替回
路115は複素乗算回路114の出力を加算回路116
と伝送路歪み更新回路123に切替え、また切替回路1
21は伝送路歪み情報と最尤系列候補の誤差信号とを切
替え出力する。
【0029】レプリカ信号生成期間においては、複素乗
算回路114は切替回路113から送信候補ベクトルと
切替回路121から伝送路歪み情報が入力し、畳込み演
算の複素乗算器部分として機能し、切替回路115の接
続により加算回路116が畳込み演算の加算器部分とし
て機能し、加算回路116から畳込み演算したレプリカ
信号を出力する。
【0030】シンボル周期T以下の時間間隔でA/D変
換された受信信号は減算器117に入力し、減算器は受
信信号からレプリカ信号を減算して誤差信号を計算し、
次の二乗和演算回路118は誤差信号のI相とQ相の二
乗和で与えられるブランチメトリックを計算し、最尤推
定回路119がブランチメトリックを入力して送信系列
を最尤推定し、最尤系列候補信号を出力すると共に、最
尤推定結果に基づいて復調信号を出力する。
【0031】伝送路歪み推定部126の誤差信号セレク
タ120は、最尤系列候補信号に基づいて最尤系列候補
の誤差信号を選択する。
【0032】切替信号生成回路124の伝送路歪み推定
期間において、複素乗算回路114には、切替回路12
1から最尤系列候補の誤差信号と切替回路113から最
尤系列候補ベクトルが入力し伝送路歪み情報の更新量を
計算する。計算結果は切替回路116から伝送路歪み更
新回路123に供給されて伝送路歪み情報を更新する。
【0033】以下に本発明の作用を図2の処理タイミン
グ(直列処理の例)を用いて詳細に説明する。ここでも
従来技術の説明と同様に、通信システムのベースバンド
変調方式がQPSKの場合について説明する。また、受
信信号はシンボル周期T以下の時間間隔でA/D変換さ
れた信号とする。
【0034】まず、図2に示す現時刻nTにおけるレプ
リカ信号生成期間において、図1に示す送信候補ベクト
ル生成回路111により16通りの状態遷移に対応する
送信候補ベクトルを生成し切替回路113のA端へ入力
する。一方、切替回路121のA端へは、時刻(n−
1)Tにおける伝送路歪み情報が入力される。切替回路
113のBおよび切替回路121のB端には、伝送路歪
み推定期間における、最尤系列候補ベクトル生成回路1
22からの最尤系列候補ベクトル、誤差信号セレクタ1
20からの最尤系列候補の誤差信号が入力する。
【0035】レプリカ信号生成期間と伝送路歪み推定期
間とを時分割するための切替信号は、切替信号生成回路
124により生成され、切替信号は、例えば図2に示す
様にディジタル信号のHレベルの場合はレプリカ生成期
間、Lレベルの場合は伝送路歪み推定期間、と定義付け
る。
【0036】上記2つの切替回路113,121は上記
切替信号に従って、C端へ出力する信号をA端またはB
端のどちらかから選択して出力する。従ってレプリカ信
号生成期間においては、それぞれ入力端A側の信号であ
る送信候補ベクトル、伝送路歪み情報、をセレクトして
複素乗算回路114へ入力する。
【0037】次に複素乗算回路114により切替回路1
13,121からの入力信号を複素乗算し、切替回路1
15へ出力する。切替回路115はC端からの入力信号
を上述した切替信号により、A端またはB端へ切替えて
出力する回路である。レプリカ信号生成期間はA端より
複素乗算結果を加算回路116へ出力する。従ってレプ
リカ信号生成期間における複素乗算回路114は、加算
回路116と接続されることにより、畳込み演算の複素
乗算器部分として機能している。加算回路116はその
加算器部分として機能する。
【0038】畳込み演算により生成されたレプリカ信号
は減算器117に入力し、減算器117によりレプリカ
信号を受信信号から差引いて誤差信号が計算される。そ
して誤差信号は、誤差信号セレクタ120へ入力される
と共に、誤差信号の大きさ、即ち誤差信号のI相とQ相
との二乗和で与えられるブランチメトリックが二乗和演
算回路118によって計算され、最尤推定回路119へ
入力する。最尤推定回路119では、従来技術の項で述
べた最尤推定を行う。そして最尤推定結果に基づき、最
尤系列候補信号を最尤系列候補ベクトル発生回路122
および誤差信号セレクタ120へ出力すると共に、復調
信号を出力する。
【0039】伝送路歪み推定部126での基本的な処理
は従来技術と同一であり、従来技術の説明で示した数
1,数2に示した処理等を実現している。
【0040】現時刻nTにおける伝送路歪み推定はま
ず、最尤系列候補ベクトル発生器122が入力する最尤
系列候補信号に従って、最尤系列候補ベクトルを生成し
切替回路113のB端へ入力する。一方、誤差信号セレ
クタ120では、入力する16個の誤差信号の中から別
に入力する最尤系列候補信号に基き、最尤系列候補の誤
差信号を選択し切替回路121のB端へ入力する。切替
回路113のA端および切替回路121のA端へは、上
述した通り、送信候補ベクトル、伝送路歪み情報が入力
されるが、伝送路歪み推定期間においては、それらを選
択せず入力端B側の最尤系列候補ベクトル、最尤系列候
補の誤差信号、をそれぞれ選択して複素乗算回路114
へ入力する。次に複素乗算回路114により切替回路1
13、121からの入力信号を複素乗算し、切替回路1
15へ出力する。なお、伝送路推定期間における複素乗
算回路114は、複素乗算回路構成自体はレプリカ信号
生成期間と全く同一であるが、計算内容は全く異なって
いる。次に切替回路115は、複素乗算結果をB端へ出
力することにより、時刻(n+1)Tでレプリカ信号を
生成する際に用いる伝送路歪み情報を伝送路歪み更新回
路123で更新する。
【0041】以上のように本発明の構成では、小規模な
回路の追加だけで、大規模な複素乗算回路を共有化出来
るため、ハードウェアを小型化できるメリットがある。
【0042】
【発明の効果】以上詳細に説明したように本発明による
適応等化器は、レプリカ信号生成と伝送路歪み推定との
処理で必要な複素乗算回路の共有化を可能にすることが
できる。従って、従来技術で問題となっていた乗算に必
要なハードウェア量を現行の半分以下に縮小出来るた
め、小型化、低消費電力化、低価格化、軽量化、が可能
となり実用上の効果が大きい。
【図面の簡単な説明】
【図1】本発明の一実施形態の構成図。
【図2】本発明の一実施形態の処理タイミング図。
【図3】従来の適応等化器の構成図。
【図4】QPSKの空間ダイヤフラム。
【図5】状態遷移図。
【図6】16通りの状態遷移図。
【図7】最尤推定方法の説明図。
【図8】最尤推定方法の説明図。
【図9】並列処理による適応等化器の処理タイミング
図。
【図10】直列処理による適応等化器の処理タイミング
図。
【符号の説明】
111…送信候補ベクトル生成回路、113,115,
121…切替回路、114…複素乗算回路、116…加
算回路、117…減算器、118…二乗和演算回路、1
19…最尤推定回路、120…誤差信号セレクタ、12
2…最尤系列候補ベクトル生成回路、123…伝送路歪
み更新回路、124…切替信号生成回路、125…レプ
リカ信号生成部、126…伝送路歪み推定部。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 伝送路歪みのあるディジタル移動通信の
    復調側に実装され、伝送路の歪みを推定した伝送路歪み
    推定情報を用いて送信された系列を推定する適応等化器
    において、 レプリカ信号生成時における送信系列の各状態の遷移に
    相当する送信候補ベクトルと移動通信伝送路の伝送路歪
    み情報との畳み込み演算における複素乗算と、伝送路歪
    み推定時における各状態毎の最尤系列候補に相当する最
    尤系列候補ベクトルと最尤系列候補の誤差信号との複素
    乗算とを時分割で計算する複素乗算回路を設けたことを
    特徴とする適応等化器。
  2. 【請求項2】 伝送路歪みのあるディジタル移動通信の
    復調側に実装され、伝送路の歪みを推定した伝送路歪み
    推定情報を用いて送信された系列を推定する適応等化器
    において、 送信系列の各状態の遷移に相当する送信候補ベクトルと
    移動通信伝送路の伝送路歪み情報との畳込み演算をして
    レプリカ信号を生成するレプリカ信号生成部と、送信系
    列の各状態毎の最尤系列候補に相当する最尤系列候補ベ
    クトルと最尤系列候補の誤差信号との複素乗算により伝
    送路歪み情報を出力する伝送路歪み推定部と、上記レプ
    リカ信号生成部の畳込み演算における複素乗算と伝送路
    歪み推定部の複素乗算とを兼用する複素乗算回路と、該
    複素乗算回路のレプリカ信号生成期間と伝送路歪み推定
    期間とを切替信号によって切替える切替回路とを設けた
    ことを特徴とする適応等化器。
  3. 【請求項3】 伝送路歪みのあるディジタル移動通信の
    復調側に実装され、伝送路の歪みを推定した伝送路歪み
    推定情報を用いて送信された系列を推定する適応等化器
    において、 送信系列の各状態の遷移に相当する送信候補ベクトルを
    生成する送信候補ベクトル生成回路と、 レプリカ生成期間と伝送路歪み推定期間とを切替える切
    替信号を生成する切替信号生成回路と、 上記切替信号により、送信候補ベクトルと最尤系列候補
    ベクトルとを切替えて出力する第1の切替回路と、 上記切替信号により、伝送路歪み情報と最尤系列候補の
    誤差信号とを切替えて出力する第2の切替回路と、 上記2つの切替回路からの入力信号を複素乗算し、レプ
    リカ信号生成期間においては、畳込み演算の複素乗算器
    部分として機能する様に構成され、伝送路歪み推定期間
    においては、最尤系列候補の誤差信号と最尤系列候補ベ
    クトルとから伝送路歪み情報の更新量を計算するように
    構成される複素乗算回路と、 上記切替信号により、上記複素乗算回路を加算回路と伝
    送路歪み更新回路とへ切替えて出力する第3の切替回路
    と、 レプリカ信号生成期間において、上記複素乗算回路と接
    続されることにより畳込み演算の加算器部分として機能
    し、畳込み演算により生成したレプリカ信号を出力する
    加算回路と、 シンボル周期T以下の時間間隔でA/D変換された受信
    信号から上記レプリカ信号を減算して誤差信号を計算す
    る減算器と、 上記誤差信号のI相とQ相との二乗和で与えられるブラ
    ンチメトリックを計算する二乗和演算回路と、 上記ブランチメトリックを入力して送信系列を最尤推定
    し、最尤系列候補信号を出力すると共に、最尤推定結果
    に基づいて復調信号を出力する最尤推定回路と、 上記最尤系列候補信号に基づいて最尤系列候補の誤差信
    号を選択する誤差セレクタと、 上記最尤系列候補信号に従って伝送路歪み情報の更新量
    を決定するための最尤系列候補ベクトルを出力する最尤
    系列候補ベクトル生成回路と、 伝送路歪み推定期間において上記複素乗算器と接続され
    ることにより、伝送路歪み情報を更新する伝送路歪み更
    新回路と、 によって構成されることを特徴とする適応等化器。
  4. 【請求項4】 請求項2〜3のいづれか1に記載の適応
    等化器を実装したことを特徴とする移動通信端末。
JP8166097A 1996-06-26 1996-06-26 適応等化器 Pending JPH1013317A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8166097A JPH1013317A (ja) 1996-06-26 1996-06-26 適応等化器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8166097A JPH1013317A (ja) 1996-06-26 1996-06-26 適応等化器

Publications (1)

Publication Number Publication Date
JPH1013317A true JPH1013317A (ja) 1998-01-16

Family

ID=15824955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8166097A Pending JPH1013317A (ja) 1996-06-26 1996-06-26 適応等化器

Country Status (1)

Country Link
JP (1) JPH1013317A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675184B1 (en) 1999-04-30 2004-01-06 Nec Corporation Adaptive type signal estimator
JP2007336316A (ja) * 2006-06-16 2007-12-27 Japan Radio Co Ltd 適応等化器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675184B1 (en) 1999-04-30 2004-01-06 Nec Corporation Adaptive type signal estimator
JP2007336316A (ja) * 2006-06-16 2007-12-27 Japan Radio Co Ltd 適応等化器

Similar Documents

Publication Publication Date Title
US5325402A (en) Method and arrangement for estimating data sequences transmsitted using Viterbi algorithm
US5191598A (en) System for reducing the affects of signal fading on received signals
EP0684708B1 (en) Adaptive equalizer
EP0615347B1 (en) Adaptative equalizing receiver and maximum likelihood sequence estimation receiver
KR100355326B1 (ko) Ofdm 통신 장치 및 전파로 추정 방법
WO1993026106A1 (en) Maximum likelihood sequence estimating device and method therefor
JP4717557B2 (ja) 通信システムおよび送受信装置
US7577194B2 (en) Equalizer and equalization method
CN116232558B (zh) 一种iq时延补偿方法、装置、电子设备和存储介质
KR101350913B1 (ko) 등화기 및 등화방법
JP3235774B2 (ja) アダプティブ・アレー受信機
JPH1013317A (ja) 適応等化器
JP3424723B2 (ja) 適応等化器
JP3256646B2 (ja) 適応干渉キャンセル受信機
JP3462000B2 (ja) 適応符号化器及び適応等化方法
JP2000049881A (ja) 通信システム
JPH10336083A (ja) アダプティブアレイ受信機
JP2966673B2 (ja) ダイバーシチ形同期検波回路
JPH06268540A (ja) ビタビ等化方法
JP3138586B2 (ja) 適応等化器および適応ダイバーシチ等化器
JP3629059B2 (ja) Mlse型等化器を用いた復調装置
JP3424724B2 (ja) 干渉キャンセラ
JP2846958B2 (ja) レプリカを生成する適応形復調方法及びそれを使った復調器
JPH0818492A (ja) 遅延量推定型mlse等化装置
JP2678823B2 (ja) 干渉波除去方法及びそれを使った受信機と通信システム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050712