JPH0818492A

JPH0818492A - 遅延量推定型ｍｌｓｅ等化装置

Info

Publication number: JPH0818492A
Application number: JP15190394A
Authority: JP
Inventors: Ryoichi Minowa; 良一箕輪
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-07-04
Filing date: 1994-07-04
Publication date: 1996-01-19

Abstract

(57)【要約】【目的】遅延量の変動する遅延波による符号間干渉を
除去する遅延量推定型ＭＬＳＥ等化装置に関し、等化能
力を向上させることを目的とする。【構成】適応フィルタ１のタップ係数をタップ係数決
定手段３で決定されたタップ係数に設定した後、既知・
誤りデータ入力手段４が、遅延回路１ａの遅延量を可変
し、その各遅延量毎に、既知データおよび既知データと
異なる誤りデータを、適応フィルタ１に入力するように
する。そして、差検出手段５が、既知・誤りデータ入力
手段４による入力の結果、適応フィルタ１から出力され
た既知データに対応するデータと、伝搬路２を経た既知
データとの第１の差、および適応フィルタ１から出力さ
れた誤りデータに対応するデータと、伝搬路２を経た既
知データとの第２の差を求める。これらの差検出手段５
で求めた各遅延量毎の第１の差および第２の差に基づ
き、遅延量決定手段６は、伝搬路２の遅延量に最も近似
する遅延回路１ａの遅延量を決定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、遅延量の変動する遅延
波による符号間干渉を除去する遅延量推定型ＭＬＳＥ等
化装置に関し、特に、伝搬遅延を無視できないようなシ
ンボルレートの高い高速ディジタル移動通信において遅
延波による符号間干渉を除去するための遅延量推定型Ｍ
ＬＳＥ等化装置に関する。

【０００２】近年の移動通信端末の加入者の増加に伴
い、大容量を持つ無線通信システムが要求されている。
そのため、８ＰＳＫ、１６値ＱＡＭ方式といった多重度
の高い変調方式を採用し、なおかつシンボルレートの高
い伝送を行う必要が生じている。

【０００３】しかし、図１０に示すように、一般に受信
機（ＲＸ）１０１では、送信機（ＴＸ）１０２からの直
接波（先行波）と遅延波とを同時に受信することによ
り、その受信波が歪んでしまうが、その歪みの影響は高
速な伝送ほど大きくなる。また、移動通信においては、
先行波、遅延波共に独立にレイリーフェーディング、ラ
イスフェーディングに代表されるレベル変動および位相
変動をうけることが知られている。したがって、高速伝
送移動通信を実現するためには、直接波、遅延波のそれ
ぞれに含まれるフェーディングによる歪みを等化し、さ
らに遅延波の影響を等化する遅延等化器が必要となる。

【０００４】一般に移動通信に使用される等化器は、非
線形等化器である判定帰還型等化器（ＤＦＥ；Decision
Feedback Equalizer)と最尤系列推定型（ＭＬＳＥ；Ma
ximum Likelihood Sequence Estimation）等化器とがあ
るが、その等化特性はＭＬＳＥ型等化器の方が優れてい
る。最尤系列推定とは、どのような送信シンボル系列
｛an｝が伝送されると、受信信号ベースバンド信号系列
｛yn｝に最も近くなるかを推定する方式である。これは
確率論から言えば、系列｛an｝が送信された場合の系列
｛yn｝の条件付き確率 p(｛yn｝｜｛an｝) を最大とす
る系列｛an｝を推定することに相当する。この最大とな
る可能性をもつ系列を効率よく選択する方式としてビタ
ビアルゴリズムがある。

【０００５】

【従来の技術】等化器を備えた従来のディジタル通信の
受信機の基本構成を図１１に示す。図中、ＲＸ部１０３
でＩＦ信号に変換された受信信号は、復調部１０４で、
準同期検波されるともに、シンボル間隔でサンプリング
されてＡ／Ｄ変換される。等化部１０５の内部には、伝
搬路上で生じているフェーディングによる歪みと等価な
歪みを発生させることが可能な適応フィルタがあり、等
化部１０５では、受信され得る全てのデータ（候補デー
タ）をこの適応フィルタを通過させ、一方で実際に伝搬
路を経て受信したデータとそれらの通過データとを比較
して、実際に受信したデータが候補データのどれに相当
するかを決定して、受信データを特定している。

【０００６】この適応フィルタに、伝搬路上で生じてい
るフェーディングによる歪みと等価な歪みを発生させる
ために、図１２のように、送信信号の各フレーム内に設
けられたトレーニングビットＴＲを利用して、予め適応
フィルタのタップ係数の更新が行われる。なお、図１２
は、ＴＤＭＡ（Time Division Multiple Access)フレー
ムフォーマットを示す図であり、同期ビットはクロック
（シンボル）同期を確立させるためのプリアンブルビッ
ト、またはフレーム同期を確立させるためのユニークワ
ード等であり、Ｔｅは等化部の等化動作の終了時に使用
されるターミネーションビットである。

【０００７】図１１に戻って、受信信号処理部１０６
は、受信データを構成する各フレーム内のトレーニング
ビットやデータビットのタイミング位置を検出して復調
部１０４および等化部１０５に知らせるものである。

【０００８】図１３は、等化部１０５の内部構成を示す
ブロック図である。ここでは、シンボル周期をＴとし、
周期Ｔの遅延を２シンボルに亘って行なっている。等化
部１０５は、トレーニングビットＴＲのデータ系列を既
知データとしてメモリ（図示せず）に記憶しており、受
信信号処理部１０６からトレーニングビットＴＲの開始
タイミング信号を受け取ると、このメモリから既知デー
タ（すなわち、トレーニングビットＴＲのデータ系列と
同一のデータ系列）を読み出し、適応フィルタ１１０へ
入力する。適応フィルタ１１０は、遅延時間Ｔの２つの
遅延回路１１１，１１２と、タップ係数を乗算する３つ
の乗算回路１１３〜１１５と、乗算回路１１３〜１１５
の各出力を合算する加算回路１１６とから成る。適応フ
ィルタ１１０では、遅延されないままの既知データと、
シンボル周期Ｔだけ遅延された既知データと、シンボル
周期Ｔの２倍遅延された既知データとに、乗算回路１１
３〜１１５により振幅情報、位置情報を有するタップ係
数がそれぞれ掛け合わされ、加算回路１１６で合算され
て、伝搬路上の先行波と遅延波との合成波に相当するレ
プリカ信号が出力される。

【０００９】適応フィルタ１１０から出力されたレプリ
カ信号は差算出回路１１７に入力される。一方、トレー
ニングビットＴＲに搭載された既知データが伝搬路を経
て送られ、受信され復調されて差算出回路１１７に入力
される。差算出回路１１７では、これらのレプリカ信号
と受信信号との差が算出されて係数更新部１１８へ送ら
れる。係数更新部１１８は、この差の二乗の信号、すな
わちブランチメトリックを求め、トレーニングビットＴ
Ｒの入力期間中に亘って、このブランチメトリックが最
小となるように、乗算回路１１３〜１１５で乗算される
タップ係数をそれぞれ決定し、更新するようにする。こ
の決定の方法には、ＬＭＳアルゴリズム、ＲＬＳアルゴ
リズム等が使用される。いずれのアルゴリズムも、受信
信号とレプリカ信号との差である誤差信号を基にブラン
チメトリックを求め、そのブランチメトリックが収束す
るようにする。

【００１０】こうして適応フィルタ１１０のトレーニン
グ、すなわち、伝搬路に非常に類似した伝搬特性を適応
フィルタ１１０に持たせることが終了したあと、今度は
実際の等化が行われる。すなわち、未知のデータが伝搬
路を経て送られ、受信され復調されて差算出回路１１７
に入力される。一方、適応フィルタ１１０には、受信さ
れ得る全ての候補データを順次入力するようにし、これ
らの候補データが、適応フィルタ１１０から差算出回路
１１７に順次出力される。これらに基づき、差算出回路
１１７が各候補データと受信データとの差を各候補デー
タ毎に算出し、係数更新部１１８が各候補データ毎のブ
ランチメトリックを求め、ＭＬＳＥ演算部１１９へ出力
する。

【００１１】ＭＬＳＥ演算部１１９では、各候補データ
毎のこれらのブランチメトリックを基に、適当なアルゴ
リズムを使用して最尤データ系列を推定する。最尤デー
タ系列の推定は、各候補データのうちで、受信データと
同じデータが候補データであるときに、ブランチメトリ
ックが最小になるはずであるという原理に基づいて行わ
れるもので、この推定を効率的に行うビタビアルゴリズ
ムが一般的に用いられる。

【００１２】

【発明が解決しようとする課題】しかし、この等化にお
いて等化部１０５で行われる演算量が膨大になるという
問題点がある。例えば、ＱＰＳＫ変調方式を採用した場
合に、１シンボルのデータを推定するための候補データ
の数は、ビタビアルゴリズムを使用した場合でも、１シ
ンボル遅延を等化する場合で１６（＝４値×４）、２シ
ンボル遅延を等化する場合で６４（＝４値×４×４）と
なる。このように候補データの数が多いために、現状の
演算速度では、４値以上の多重度を持つ変調方式で、２
シンボル遅延までを等化するＭＬＳＥ等化器の実現は難
しい。

【００１３】また、ＭＬＳＥ等化器は、通常シンボル間
隔で発生している遅延波を等化するように設計されてい
るために、それよりも狭い遅延時間間隔で遅延波が発生
している場合には等化能力が低下する。これを改善する
ためには、伝搬路の特性を推定している適応フィルタの
タップ配置を分数配置にして分解能を上げればよいが、
これは、２シンボル以上の遅延を等化することが演算量
の制約上難しいのと同様に困難である。

【００１４】本発明はこのような点に鑑みてなされたも
のであり、等化能力を向上させた遅延量推定型ＭＬＳＥ
等化装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明では上記目的を達
成するために、図１に示すように、少なくとも、遅延量
が可変な１つの遅延回路１ａおよび２つの乗算器１ｂ，
１ｃからなる適応フィルタ１と、等化前のトレーニング
時に、既知データを適応フィルタ１に入力し、その結
果、適応フィルタ１から出力されたデータと、伝搬路２
を経た既知データとの差が最小となるように適応フィル
タ１のタップ係数を決定するタップ係数決定手段３と、
適応フィルタ１のタップ係数をタップ係数決定手段３で
決定されたタップ係数に設定した後、遅延回路１ａの遅
延量を可変し、各遅延量毎に、既知データおよび既知デ
ータと異なる誤りデータを、適応フィルタ１に入力する
既知・誤りデータ入力手段４と、既知・誤りデータ入力
手段４による入力の結果、適応フィルタ１から出力され
た既知データに対応するデータと、伝搬路２を経た既知
データとの第１の差、および適応フィルタ１から出力さ
れた誤りデータに対応するデータと、伝搬路２を経た既
知データとの第２の差を求める差検出手段５と、差検出
手段５で求めた各遅延量毎の第１の差および第２の差に
基づき、伝搬路２の遅延量に最も近似する遅延回路１ａ
の遅延量を決定する遅延量決定手段６と、を有すること
を特徴とする遅延量推定型ＭＬＳＥ等化装置が提供され
る。

【００１６】

【作用】以上のような構成において、等化前のトレーニ
ング時にまず、伝搬路２を経て既知データが送られる一
方、タップ係数決定手段３が、既知データを適応フィル
タ１に入力し、その結果、適応フィルタ１から出力され
たデータと、伝搬路２を経た既知データとの差を求め、
それが最小となるように適応フィルタ１のタップ係数を
決定する。これにより、適応フィルタ１が伝搬路の伝搬
特性に近似した特性にトレーニングされる。

【００１７】つぎに、適応フィルタ１のタップ係数をタ
ップ係数決定手段３で決定されたタップ係数に設定した
後、既知・誤りデータ入力手段４が、遅延回路１ａの遅
延量を可変し、その各遅延量毎に、既知データおよび既
知データと異なる誤りデータを、適応フィルタ１に入力
するようにする。そして、差検出手段５が、既知・誤り
データ入力手段４による入力の結果、適応フィルタ１か
ら出力された既知データに対応するデータと、伝搬路２
を経た既知データとの第１の差、および適応フィルタ１
から出力された誤りデータに対応するデータと、伝搬路
２を経た既知データとの第２の差を求める。これらの差
検出手段５で求めた各遅延量毎の第１の差および第２の
差に基づき、遅延量決定手段６は、伝搬路２の遅延量に
最も近似する遅延回路１ａの遅延量を決定する。

【００１８】これにより、適応フィルタ１は、伝搬路２
の遅延量に拘らず、その遅延量に近似した伝搬特性を備
えることが可能となり、従来の装置では十分に等化でき
なかった遅延波を等化することができる。

【００１９】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２は、本発明の第１の実施例の遅延量推定型Ｍ
ＬＳＥ等化装置を備えたディジタル移動無線の受信機の
構成図である。図中、ＲＸ部１１がＲＦ信号を受信して
ＩＦ信号に変換し、復調部１２を経て等化部１３へ送
る。復調部１２は、準同期検波部１２ａ、ＣＲ（Carrie
r Recover)制御部１２ｂ、Ａ／Ｄ変換部１２ｃ、および
ＢＴＲ（Bit Timing Recover）制御部１２ｄから成り、
準同期検波を行なって、ディジタル信号を復調する。等
化部１３は、等化制御部１３ａ、適応フィルタ部１３
ｂ、遅延設定部１３ｃ、およびＭＬＳＥ演算部１３ｄか
ら成り、復調部１２から送られたディジタル信号の等化
および最尤系列推定を行ない、受信信号処理部１４へ出
力する。これらの復調部１２および等化部１３について
は、詳細に後述する。

【００２０】受信信号処理部１４は、受信データを構成
する各フレーム内のトレーニングビットやデータビット
のタイミング位置を検出して復調部１２および等化部１
３に知らせるものである。

【００２１】図３は復調部１２の内部構成を示すブロッ
ク図である。図中、ＣＲ制御部１２ｂ、ＢＴＲ制御部１
２ｄ、およびＡ／Ｄ変換部１２ｃを構成する２つのＡ／
Ｄコンバータ（Ａ／Ｄ）１２ｃａ，１２ｃｂを除いた残
りの部分は、準同期検波部１２ａを構成している。

【００２２】ＲＸ部１１から送られたＩＦ信号はＡＧＣ
アンプ２１、バンドパスフィルタ（ＦＩＬ）２２、アン
プ２３を介してハイブリッド（ＨＹＢ）２４に送られ、
そこで分岐されて位相検波器（ＭＩＸ）２５，２６へ送
られる。位相検波器２５，２６には、電圧制御発振器
（ＶＣＸＯ）３１からの搬送波信号がハイブリッド（Ｈ
ＹＢ）２９で分岐されて供給される。ただし、位相検波
器２６へは移相器３０で９０°移相された搬送波信号が
供給される。位相検波器２５，２６の両出力はアンプ２
７，２８をそれぞれ経てＡ／Ｄコンバータ１２ｃａ，１
２ｃｂへ入力され、ディジタル信号にそれぞれ変換され
る。そしてつぎのロールオフフィルタ（ＦＩＬ）３２，
３３を介してＩチャネルの復調信号およびＱチャネルの
復調信号がそれぞれ取り出され、ＣＲ制御部１２ｂ、Ｂ
ＴＲ制御部１２ｄ、および受信バッファ３４へそれぞれ
出力される。

【００２３】ＣＲ制御部１２ｂは、Ｉ，Ｑベクトルを検
出して、それらに基づき電圧制御発振器３１の発振周波
数を制御して、搬送波を復調信号に同期するようにして
いる。ＣＲ制御部１２ｂからは、後述のように等化部１
３の等化制御部１３ａへ周波数オフセット信号が送られ
る。また、ＢＴＲ制御部１２ｄは、Ｉ，Ｑチャネルの復
調信号を基に、受信信号のシンボル変化点を抽出してク
ロックを再生し、受信バッファ３４へ供給する。ＢＴＲ
制御部１２ｄには、後述のように等化部１３の等化制御
部１３ａから遅延量信号が送られる。この信号の入力に
基づくＢＴＲ制御部１２ｄの動作については後述する。

【００２４】受信バッファ３４は、ＦＩＦＯメモリで構
成され、高速伝送速度で入力するデータを、受信信号処
理部１４からの指定タイミングに合わせ、低速伝送速度
で等化部１３の適応フィルタ１３ｂへ出力するためのも
のである。

【００２５】図４は等化部１３の内部構成を示す図であ
る。図中、等化制御部１３ａ、遅延設定部１３ｃ、およ
びＭＬＳＥ演算部１３ｄを除いた残りの部分が適応フィ
ルタ部１３ｂを構成している。すなわち、適応フィルタ
部１３ｂは、２つの乗算回路４１，４２、これらの乗算
回路４１，４２の出力を合算してレプリカ信号を作る加
算回路４３、このレプリカ信号と復調部１２からの受信
信号との差を算出する差算出回路４４、この差を基にブ
ランチメトリックを算出し、乗算回路４１，４２のタッ
プ係数をそれぞれ更新するＣＩＲ（Channel Impulse Re
sponse）更新部４５、ブランチメトリックを基に伝搬路
に最も近似した遅延量を決定するΣＥｒｒ比較部４６か
ら成る。

【００２６】なお、等化制御部１３ａはプロセッサで構
成され、その機能の一部として遅延量推定間欠動作部１
３ａａを含む。遅延設定部１３ｃは、図５に示すよう
に、遅延量が、遅延無しと、シンボル周期Ｔの１／２
（ハーフシンボル），１，３／２，２倍という５種類を
備え、それらのいずれか１つが等化制御部１３ａによっ
て選択されるようになっている。

【００２７】つぎに、この等化部１３の動作を説明す
る。まず受信信号としては、図６に示すようなスロット
構成の信号が受信される。すなわち、図１２に示す従来
のスロット構成と異なり、タップ係数の決定用のトレー
ニングビットＴＲ１の他に、遅延量推定用のトレーニン
グビットＴＲ２が設けられる。

【００２８】図４に戻って、送信側から伝搬路を介して
送られた信号が復調部１２で復調され、そのうちのトレ
ーニングビットＴＲ１が等化部１３に送られると、タッ
プ係数収束用のトレーニングが開始される。すなわち、
このトレーニングビットＴＲ１に搭載された系列データ
と同じ既知データがメモリ（図示せず）から読み出され
て、遅延設定部１３ｃおよび適応フィルタ部１３ｂへ入
力される。なお、遅延設定部１３ｃは、タップ係数収束
用のトレーニング時には遅延量をいずれかの１つに設定
して固定しておく。

【００２９】適応フィルタ部１３ｂでは、遅延されない
ままの既知データと、設定遅延量だけ遅延された既知デ
ータとに、乗算回路４１，４２によりタップ係数がそれ
ぞれ掛け合わされ、加算回路４３で合算されて、伝搬路
上の先行波と遅延波との合成波に相当するレプリカ信号
が出力される。このレプリカ信号は差算出回路４４に入
力される。一方、復調されたトレーニングビットＴＲ１
の系列データが、前述のように差算出回路４４に入力さ
れているので、差算出回路４４では、これらのレプリカ
信号と受信信号との差を算出してＣＩＲ更新部４５へ送
る。ＣＩＲ更新部４５は、この差の二乗の信号、すなわ
ちブランチメトリックを求め、トレーニングビットＴＲ
１の入力期間中に亘って、このブランチメトリックが最
小となるように、乗算回路４１，４２で乗算されるタッ
プ係数をそれぞれ決定し、更新するようにする。

【００３０】つぎに、トレーニングビットＴＲ１に続い
てトレーニングビットＴＲ２が等化部１３へ送られる
と、遅延量推定用のトレーニングが開始される。まず、
このトレーニングビットＴＲ２に搭載された既知データ
系列の一部が、異なる信号点からなる誤りデータと置き
換えられた上で、遅延設定部１３ｃおよび適応フィルタ
部１３ｂへ入力される。

【００３１】図７は、このトレーニングビットＴＲ２の
信号遷移を示す図である。すなわち、トレーニングビッ
トＴＲ２での系列データは太線で示すような信号遷移と
なるが、これに対して一部に誤り信号を置き換える。そ
れによる信号遷移を細線で示す。例えば、トレーニング
ビットＴＲ２での既知系列データに対し、時点ｔでは信
号点（Ｎ−１）の代わりに信号点２が入れ替えられる。
なお、図７は、Ｎ値変調方式に適用した場合を示す。

【００３２】一方、遅延設定部１３ｃは遅延量を順次変
更するようにする。前述のように、復調されたトレーニ
ングビットＴＲ２の既知データが差算出回路４４に入力
されているので、トレーニングビットＴＲ２の期間に亘
って等化部１３を動作させることによって、ＣＩＲ更新
部４５では、遅延設定部１３ｃおよび適応フィルタ部１
３ｂへ既知データが入力したときのブランチメトリック
ＢＭ _(t)と、遅延設定部１３ｃおよび適応フィルタ部１
３ｂへ誤りデータが入力したときのブランチメトリック
ＢＭ_(f)とが、各遅延量毎に検出される。すなわち、ブ
ランチメトリックＢＭ_(t)は、同一入力データ（既知デ
ータ）に基づくブランチメトリックであり、ブランチメ
トリックＢＭ_(f)は、異なるデータ（既知データと誤り
データ）の入力に基づくブランチメトリックである。

【００３３】ところで、等化部１３の適応フィルタ部１
３ｂの特性は、トレーニングビットＴＲ１によるトレー
ニングによって既に、伝搬路の伝搬特性に近似されてい
るので、ブランチメトリックＢＭ_(t)は、ブランチメト
リックＢＭ_(f)よりも小さい値を示すはずである。そこ
で、ΣＥｒｒ比較部４６は、各遅延量毎に、ブランチメ
トリックＢＭ_(t)と、ブランチメトリックＢＭ_(f)との
比Ｅｒｒ＝ＢＭ_(t)／ＢＭ_(f)を算出し、これをトレー
ニングビットＴＲ２の期間に亘って積算する。この積算
は、比Ｅｒｒの雑音による算出誤差および適応フィルタ
部１３ｂにおける伝搬路状態の推定誤差の吸収に有効で
ある。そして、各遅延量毎の積算値を比較し、最小値と
なった積算値に対応する遅延量を求め、この遅延量を等
化制御部１３ａへ知らせる。等化制御部１３ａは、その
遅延量を、伝送路の遅延量に最も近似した値と見做して
遅延設定部１３ｃに知らせ、遅延設定部１３ｃの遅延量
をその値に設定する。

【００３４】ハーフシンボル間隔で２シンボル遅延波ま
でを等化できる受信機において、受信機における受信レ
ベルが、例えば、各遅延量において図８に示すようなレ
ベルであった場合には、遅延量３Ｔ／２が遅延設定部１
３ｃの遅延量として設定される。

【００３５】このようにして、適応フィルタ部１３ｂで
は、トレーニングビットＴＲ１によるトレーニングによ
ってタップ係数が収束され、また、遅延設定部１３ｃで
は、トレーニングビットＴＲ２によるトレーニングによ
って遅延量が設定される。こうした適応フィルタ部１３
ｂおよびた遅延設定部１３ｃを用いて、通信データ（Ｄ
ＡＴＡ）の入力時において等化を行なう。そして、ＭＬ
ＳＥ演算部１３ｄが従来と同じように最尤系列推定を行
なう。

【００３６】以上にようにして、遅延設定部１３ｃが、
伝搬路の遅延量に拘らず、その遅延量に近似した伝搬特
性を備えることが可能となり、従来の装置では十分に等
化できなかった遅延波を等化することが可能となる。

【００３７】ところで、ΣＥｒｒ比較部４６から出力さ
れる遅延量が０である場合に、等化制御部１３ａは、Ｃ
Ｒ制御部１２ｂから送られる周波数オフセット信号に基
づき等化部１３の動作をイネーブル信号を出力しないこ
とにより停止させる。この周波数オフセット信号は、電
圧制御発振器３１での準同期の周波数オフセットに用い
られるものであり、等化制御部１３ａは、この周波数オ
フセット信号に基づき準同期の周波数オフセットが十分
補正されていることが認識され、かつΣＥｒｒ比較部４
６から出力される遅延量が０である場合に、等化部１３
の動作を停止させる。これにより、遅延量が０で等化部
１３の機能を要さない伝搬路の状態のときに、等化部１
３での消費電力の節減が図られる。

【００３８】また、等化制御部１３ａの遅延量推定間欠
動作部１３ａａは、伝搬路の状態変化の周期を検出し、
この周期が送信信号のフレーム周期よりも所定量だけ長
いときには、等化部１３を、所定数置きのフレーム毎に
動作させるようにする。通常、等化部１３は、送信信号
のフレーム周期毎にトレーニングを行なっているが、伝
搬路の状態変化の周期が比較的長い場合にはフレーム毎
に遅延量を調べる必要がない。したがって、歩行速度程
度で移動体が移動して伝搬路の状態変化の周波数が８Ｈ
ｚ程度である場合には、数フレーム毎に遅延量を調べる
ようにする。

【００３９】また、遅延量推定用のトレーニングの結
果、遅延設定部１３ｃに設定される遅延量は、等化制御
部１３ａから遅延量信号として復調部１２のＢＴＲ制御
部１２ｄに送られて利用される。すなわち、ＢＴＲ制御
部１２ｄは、受信信号のシンボル変化点を抽出してクロ
ック再生を行なっているが、遅延波がシンボル間隔と異
なる遅延時間で発生していると、その遅延波でのシンボ
ル変化点も抽出してしまうため、クロック再生の精度が
劣化してしまう。そこで、検出された遅延量がシンボル
周期以外になった場合には、ＢＴＲ制御部１２ｄ内の電
圧制御発振器の制御電圧を固定させ、もしくはＢＴＲ制
御部１２ｄ内で構成されるＰＬＬのループフィルタの時
定数を変化させるようにして、クロック再生の精度が劣
化することを防止する。

【００４０】つぎに、本発明の第２の実施例を説明す
る。図９は、本発明の第２の実施例の等化装置の構成図
である。第２の実施例では、等化装置をＱＰＳＫ変調方
式に適用した場合を示し、第２の実施例の等化装置の構
成は、図４に示す第１の実施例の構成と基本的には同じ
であるが、第２の実施例では、適応フィルタ部を４多重
して等化装置の演算処理に要する時間を減少させている
点が異なっている。

【００４１】第１の実施例の説明で述べたように、等化
装置は等化動作に入ると、トレーニング時とは異なり、
全てのデータ候補についてブランチメトリックを算出す
る必要がある。ＱＰＳＫ変調方式の場合、ある時点での
先行波の取り得る値は４値であり、その時点で遅延波が
取り得る値も４値である。したがって、先行波と遅延波
とが合成されると、その合成波の取り得る値は１６値に
なる。すなわち、１シンボルのデータを等化するため
に、ブランチメトリックを算出するための演算処理を１
６回行う必要があり、それにかかる所要時間が問題とな
る。

【００４２】そこで、第２の実施例では、４つの適応フ
ィルタ５１〜５４を用意して、等化時には１６回分の演
算を分担して、それぞれの適応フィルタが１シンボルに
対して４回のブランチメトリック演算を行なうようにし
ている。この場合の４つの適応フィルタ５１〜５４に設
定される遅延量は、当然、遅延量推定用のトレーニング
の結果設定された単一の遅延量である。なお、適応フィ
ルタ部の多重度を４にしたのは単なる例であり、適応フ
ィルタ部の多重度は装置規模に応じて自由に設定し得
る。

【００４３】一方、トレーニング時には、４つの適応フ
ィルタ５１〜５４に異なる遅延量を設定しておいて、各
遅延量毎のブランチメトリックの算出を同時に行うよう
にする。これにより、従来型の等化装置が演算に要した
時間と大差なくトレーニングを実現できる。

【００４４】

【発明の効果】以上説明したように本発明では、遅延回
路の遅延量を可変し、各遅延量毎に、既知データおよび
既知データと異なる誤りデータを用いてブランチメトリ
ックを算出し、これに基づいて伝搬路の遅延量に最も近
似する遅延回路の遅延量を決定するようにした。これに
より、適応フィルタは、伝搬路の遅延量に拘らず、その
遅延量に近似した伝搬特性を備えることが可能となり、
従来の装置では十分に等化できなかった遅延波を等化す
ることができるようになった。

【００４５】また、遅延回路の遅延量の決定を間欠的に
実施するようにした。また、遅延が存在しない場合には
等化装置自体の動作を停止させるようにした。これによ
り、この決定に係わる回路や等化装置で消費される電力
量の削減を可能にした。

【００４６】さらに、遅延回路に最終的に設定される遅
延量に応じてクロック再生回路の動作を制御してクロッ
ク再生の精度を向上させた。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の第１の実施例の遅延量推定型ＭＬＳＥ
等化装置を備えたディジタル移動無線の受信機の構成図
である。

【図３】復調部の内部構成を示すブロック図である。

【図４】等化部の内部構成を示す図である。

【図５】遅延設定部の構成図である。

【図６】本発明のスロット構成である。

【図７】トレーニングビットＴＲ２の信号遷移を示す図
である。

【図８】着信状態の一例を示す図である。

【図９】本発明の第２の実施例の等化装置の構成図であ
る。

【図１０】伝搬の様子を示す図である。

【図１１】等化器を備えた従来のディジタル通信の受信
機の基本構成を示す図である。

【図１２】従来のＴＤＭＡフレームフォーマットを示す
図である。

【図１３】従来の等化部の内部構成を示す図である。

【符号の説明】

１適応フィルタ１ａ遅延回路１ｂ乗算器１ｃ乗算器２伝搬路３タップ係数決定手段４既知・誤りデータ入力手段５差検出手段６遅延量決定手段

Claims

【特許請求の範囲】

【請求項１】遅延量の変動する遅延波による符号間干
渉を除去する遅延量推定型ＭＬＳＥ等化装置において、少なくとも、遅延量が可変な１つの遅延回路（１ａ）お
よび２つの乗算器（１ｂ，１ｃ）からなる適応フィルタ
（１）と、等化前のトレーニング時に、既知データを前記適応フィ
ルタ（１）に入力し、その結果、前記適応フィルタ
（１）から出力されたデータと、伝搬路（２）を経た前
記既知データとの差が最小となるように前記適応フィル
タ（１）のタップ係数を決定するタップ係数決定手段
（３）と、前記適応フィルタ（１）のタップ係数を前記タップ係数
決定手段（３）で決定されたタップ係数に設定した後、
前記遅延回路（１ａ）の遅延量を可変し、各遅延量毎
に、前記既知データおよび前記既知データと異なる誤り
データを、前記適応フィルタ（１）に入力する既知・誤
りデータ入力手段（４）と、前記既知・誤りデータ入力手段（４）による入力の結
果、前記適応フィルタ（１）から出力された前記既知デ
ータに対応するデータと、前記伝搬路（２）を経た前記
既知データとの第１の差、および前記適応フィルタ
（１）から出力された前記誤りデータに対応するデータ
と、前記伝搬路（２）を経た前記既知データとの第２の
差を求める差検出手段（５）と、前記差検出手段（５）で求めた各遅延量毎の前記第１の
差および前記第２の差に基づき、前記伝搬路（２）の遅
延量に最も近似する前記遅延回路（１ａ）の遅延量を決
定する遅延量決定手段（６）と、を有することを特徴とする遅延量推定型ＭＬＳＥ等化装
置。
【請求項２】前記遅延量決定手段（６）は、各遅延量
毎に、前記第１の差および前記第２の差に基づく第１の
ブランチメトリックおよび第１のブランチメトリックを
それぞれ算出し、前記第２のブランチメトリックに対す
る前記第１のブランチメトリックの比を所定期間に亘っ
て積算し、それらの各積算値のうちで最小となる積算値
に対応する遅延量を、前記伝搬路（２）の遅延量に最も
近似する前記遅延回路（１ａ）の遅延量として決定する
ことを特徴とする請求項１記載の遅延量推定型ＭＬＳＥ
等化装置。
【請求項３】前記伝搬路（２）を介して送られる信号
のフレーム毎に、前記既知・誤りデータ入力手段
（４）、前記差検出手段（５）、および前記遅延量決定
手段（６）を動作させるようにする動作制御手段を更に
有することを特徴とする請求項１記載の遅延量推定型Ｍ
ＬＳＥ等化装置。
【請求項４】前記伝搬路（２）の状態変化の周期を検
出する周期検出手段を更に有し、前記動作制御手段は、前記周期検出手段が検出した周期
が、前記伝搬路（２）を介して送られる信号のフレーム
周期よりも所定量だけ長いときには、前記既知・誤りデ
ータ入力手段（４）、前記差検出手段（５）、および前
記遅延量決定手段（６）を、所定数置きのフレーム毎に
動作させるようにすることを特徴とする請求項３記載の
遅延量推定型ＭＬＳＥ等化装置。
【請求項５】前記遅延量決定手段（６）が決定した前
記遅延回路（１ａ）の遅延量が０であるときに、遅延量
推定型ＭＬＳＥ等化装置自体の動作を停止させる停止手
段を更に有することを特徴とする請求項１記載の遅延量
推定型ＭＬＳＥ等化装置。
【請求項６】前記遅延量決定手段（６）が決定した前
記遅延回路（１ａ）の遅延量がシンボル周期と異なる場
合に、タイミング再生回路の電圧制御発振器の制御電圧
を固定させ、もしくはループフィルタの時定数を変化さ
せるようにしてタイミング再生特性の劣化防止をするタ
イミング再生安定手段を更に有することを特徴とする請
求項１記載の遅延量推定型ＭＬＳＥ等化装置。